JP2001502153A - 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ - Google Patents
大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダInfo
- Publication number
- JP2001502153A JP2001502153A JP11510715A JP51071599A JP2001502153A JP 2001502153 A JP2001502153 A JP 2001502153A JP 11510715 A JP11510715 A JP 11510715A JP 51071599 A JP51071599 A JP 51071599A JP 2001502153 A JP2001502153 A JP 2001502153A
- Authority
- JP
- Japan
- Prior art keywords
- error
- polynomial
- register
- value
- syndrome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. 所望のガロア体上の最大t個の誤りを有する大規模データ・ブロックの 誤り位置および大きさを計算するためのリード・ソロモン・デコーダで使用され る誤り計算プロセッサであって、 誤り位置多項式および誤り評価多項式を計算するための第1の計算手段と、 誤りであると決定された位置の誤りの値を計算するための第2の計算手段と、 を備え、 前記第1および第2の計算手段は、第1の多項式記憶レジスタと、第2の多項 式記憶レジスタと、第1の要素記憶レジスタと、第2の要素記憶レジスタと、選 択された乗算および除算を実行するための1つの乗算器と、選択された加算およ び減算を実行するための1つの加算器と、誤り位置スタックと、誤り値スタック と、前記大規模データ・ブロックのシンドロームを記憶するためのシンドローム ・レジスタと、だけを必要とするものである、 プロセッサ。 2. 前記第2の多項式記憶レジスタは、バールカンプ−マッシー・アルゴリ ズムの実行中にB(x)の係数を記憶するものである、 請求の範囲第1項に記載のプロセッサ。 3. 前記第1の要素記憶レジスタは、相違の正規化された値を記憶するもの である、 請求の範囲第1項または第2項に記載のプロセッサ。 4. 前記第1の要素記憶レジスタは、前記誤り評価多項式の個々の係数の計 算中に中間値を記憶するものである、 請求の範囲第1項、第2項または第3項に記載のプロセッサ。 5. 前記第1の要素記憶レジスタが、前記誤り評価多項式の評価の結果を記 憶するものである、 請求の範囲第4項に記載のプロセッサ。 6. 前記誤り値スタックは、チエン探索中に前記誤り位置多項式の導関数を 記憶するものである、 請求の範囲第1項から第5項のいずれか1項に記載のプロセッサ。 7. 前記乗算器は、前記選択された除算を実行するためのインバータを含ん でいる、 請求の範囲第1項から第6項のいずれか1項に記載のプロセッサ。 8. ガロア体(256)におけるデータ・ブロックの最後の位置の最初のt 個の累乗の初期値を記憶するための多項式引数レジスタを含む、 請求の範囲第1項から第7項のいずれか1項に記載のプロセッサ。 9. 前記第1または第2の一方または双方の多項式記憶レジスタは、複数の 多項式レジスタ記憶素子を備え、 前記多項式レジスタ記憶素子のそれぞれが、マルチプレクサと直列に接続され たフリップ・フロップを含み、それにより前記多項式レジスタの長さが調整可能 である、 請求の範囲第1項から第8項のいずれか1項に記載のプロセッサ。 10. 前置計算されたGF要素を記憶するための多項式引数記憶手段を含み 、 前記乗算器は、前記前置計算されたGF要素を、前記誤り位置多項式および誤り 評価多項式の適切な多項式係数と乗算して、リード・ソロモン・ブロックを逆転 する必要なく前記多項式の初期値を提供するものである、 請求の範囲第1項から第9項のいずれか1項に記載のプロセッサ。 11. ソース・レジスタとデスティネーション・レジスタとの間で2つまで の同時データ転送を許容する手段を含む、 請求の範囲第1項に記載のプロセッサ。 12. 前記第1の多項式記憶レジスタは、t+1バイトまでの前記誤り位置 多項式の係数を記憶するものであり、 前記第2の多項式記憶レジスタは、2tバイトまでの前記誤り評価多項式の係 数を記憶するものであり、 前記第1の要素記憶レジスタは、前記相違の計算のためのものであり、 前記第2の要素記憶レジスタは、先のゼロでない相違の値を記憶するためのも のであり、 前記誤り位置スタックは、前記誤り位置多項式の根を記憶するものであり、 前記誤り値スタックは、各誤りの大きさを記憶するものである、 請求の範囲第1項から第11項のいずれかに記載のプロセッサ。 13. 最大t個の誤りを有する大規模データ・ブロックを受信し、前記大規 模データ・ブロックのシンドロームを計算するためのシンドローム計算手段と、 前記大規模データ・ブロックの誤り位置および大きさを計算するための誤り計 算プロセッサであって、 t+1バイトまでの前記誤り位置多項式の係数を記憶するための第1の多項式 記憶レジスタを含み、誤り位置多項式および誤り評価多項式を計算するための第 1の計算手段と、 t+1バイトまでの前記誤り位置多項式の係数を記憶するための第1の多項式 記憶レジスタを含み、誤りにあると決定された位置の誤り値を計算するための第 2の計算手段と、 2tバイトまでの前記誤り評価多項式の係数を記憶するための第2の多項式記 憶レジスタと、 相違の計算をするための第1の要素記憶レジスタと、 先のゼロでない相違の値を記憶するための第2の要素記憶レジスタと、 選択された乗算および除算を実行するための1つの乗算器と、 選択された加算および減算を実行するための1つの加算器と、 前記誤り位置多項式の根を記憶するための誤り位置スタックと、 各誤りの大きさを記憶するための誤り値スタックと、 前記シンドローム計算手段によって計算されたシンドロームを記憶するための シンドローム・レジスタと、を備えている、そのようなプロセッサと、 前記大規模データ・ブロックの前記誤りを訂正するための誤り訂正手段と、 前記誤り訂正手段への前記データ・ブロックの送信を遅延させるためのデータ 遅延手段と、 を備えているリード・ソロモン・デコーダ。 14. 請求の範囲第13項に記載のリード・ソロモン・デコーダとビデオ・ ソース・デコーダの組み合わせを備えているTV受信機。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/902,049 | 1997-07-29 | ||
US08/902,049 US6061826A (en) | 1997-07-29 | 1997-07-29 | Hardware-optimized reed-solomon decoder for large data blocks |
PCT/IB1998/001108 WO1999007074A2 (en) | 1997-07-29 | 1998-07-20 | A hardware-optimized reed-solomon decoder for large data blocks |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001502153A true JP2001502153A (ja) | 2001-02-13 |
JP3970337B2 JP3970337B2 (ja) | 2007-09-05 |
Family
ID=25415233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51071599A Expired - Fee Related JP3970337B2 (ja) | 1997-07-29 | 1998-07-20 | 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ |
Country Status (5)
Country | Link |
---|---|
US (1) | US6061826A (ja) |
EP (1) | EP0932937B1 (ja) |
JP (1) | JP3970337B2 (ja) |
DE (1) | DE69834542T2 (ja) |
WO (1) | WO1999007074A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005218098A (ja) * | 2004-01-29 | 2005-08-11 | Samsung Electronics Co Ltd | 順方向のチェンサーチ方式のリードソロモンデコーダ回路 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6484192B1 (en) * | 1998-01-29 | 2002-11-19 | Toyo Communication Equipment Co., Ltd. | Root finding method and root finding circuit of quadratic polynomial over finite field |
US6154869A (en) * | 1998-02-03 | 2000-11-28 | Texas Instruments Incorporated | Combined error position circuit and chien search circuit for reed-solomon decoding |
US6637002B1 (en) * | 1998-10-21 | 2003-10-21 | Maxtor Corporation | Decoder for error correcting block codes |
US6279137B1 (en) * | 1998-12-08 | 2001-08-21 | Lsi Logic Corporation | System and method for a storage-efficient parallel Chien Search |
US6543026B1 (en) * | 1999-09-10 | 2003-04-01 | Lsi Logic Corporation | Forward error correction apparatus and methods |
US6446233B1 (en) * | 1999-09-10 | 2002-09-03 | Lsi Logic Corporation | Forward error correction apparatus and methods |
US20020116679A1 (en) * | 2000-12-15 | 2002-08-22 | Mike Lei | In-band FEC decoder for sonet |
US7020826B2 (en) * | 2002-01-23 | 2006-03-28 | Thomson Licensing | Intra-decoder component block messaging |
US6920600B2 (en) * | 2002-01-23 | 2005-07-19 | Thomson Licensing S.A. | Dual chien search blocks in an error-correcting decoder |
US20030192005A1 (en) * | 2002-04-05 | 2003-10-09 | Seagate Technology Llc | Method and apparatus for error detection |
US7421642B2 (en) * | 2002-04-05 | 2008-09-02 | Seagate Technology Llc | Method and apparatus for error detection |
US7032162B1 (en) * | 2002-04-25 | 2006-04-18 | Lattice Semiconductor Corporation | Polynomial expander for generating coefficients of a polynomial from roots of the polynomial |
US20040078747A1 (en) * | 2002-10-21 | 2004-04-22 | Miller David H. | Generalized forney algorithm circuit |
US7693927B2 (en) * | 2003-08-25 | 2010-04-06 | Jennic Limited | Data processing system and method |
US7467346B2 (en) * | 2005-08-18 | 2008-12-16 | Hitachi Global Storage Technologies Netherlands, B.V. | Decoding error correction codes using a modular single recursion implementation |
US8064351B2 (en) * | 2005-10-20 | 2011-11-22 | Schrader Electronics, Ltd. | Method for detecting and correcting data errors in an RF data link |
CN101437606A (zh) * | 2006-03-16 | 2009-05-20 | 圣玛丽亚费代里科技术大学 | 用于提取存在于大气样本的毒性有机化合物的装置 |
US20080140740A1 (en) * | 2006-12-08 | 2008-06-12 | Agere Systems Inc. | Systems and methods for processing data sets in parallel |
KR100847560B1 (ko) * | 2006-12-11 | 2008-07-21 | 삼성전자주식회사 | 다운로드되는 펌웨어의 오류 정정을 위한 회로 및 방법 |
US7900122B2 (en) * | 2007-01-04 | 2011-03-01 | Broadcom Corporation | Simplified RS (Reed-Solomon) code decoder that obviates error value polynomial calculation |
KR101405966B1 (ko) | 2007-06-26 | 2014-06-20 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
KR101456002B1 (ko) | 2007-06-26 | 2014-11-03 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
KR101405967B1 (ko) | 2007-06-28 | 2014-06-12 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
US8005167B2 (en) * | 2007-08-24 | 2011-08-23 | Lg Electronics Inc. | Digital broadcasting system and method of processing data in digital broadcasting system |
CA2694704C (en) * | 2007-08-24 | 2013-06-25 | Lg Electronics Inc. | Digital broadcasting system and method of processing data in digital broadcasting system |
MX2010001831A (es) | 2007-08-24 | 2010-03-11 | Lg Electronics Inc | Sistema de difusion digital y metodo para procesar datos en sistema de difusion digital. |
TW200943741A (en) * | 2008-04-10 | 2009-10-16 | Univ Nat Chiao Tung | Decoding method and device suitable for shortened BCH codes or Reed-Solomon codes |
US8151172B2 (en) * | 2008-07-10 | 2012-04-03 | Lsi Corporation | Adjustable error-correction for a reed solomon encoder/decoder |
JP5525498B2 (ja) * | 2011-09-13 | 2014-06-18 | 株式会社東芝 | 誤り検出装置 |
US8869013B1 (en) * | 2011-12-01 | 2014-10-21 | Xilinx, Inc. | Circuit enabling and a method of generating a product in a decoder circuit |
KR102324769B1 (ko) * | 2015-06-29 | 2021-11-10 | 삼성전자주식회사 | 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504758A (en) * | 1992-04-28 | 1996-04-02 | Mitsubishi Denki Kabushiki Kaisha | Error-correcting apparatus |
US5537426A (en) * | 1992-05-29 | 1996-07-16 | Goldstar Co., Ltd. | Operation apparatus for deriving erasure position Γ(x) and Forney syndrome T(x) polynomials of a Galois field employing a single multiplier |
US5517509A (en) * | 1993-03-31 | 1996-05-14 | Kabushiki Kaisha Toshiba | Decoder for decoding ECC using Euclid's algorithm |
FR2721775B1 (fr) * | 1994-06-27 | 1996-09-06 | Sgs Thomson Microelectronics | Circuit de localisation d'erreurs d'un décodeur Reed-Solomon. |
US5615220A (en) * | 1995-01-31 | 1997-03-25 | Philips Electronics North America Corporation | Polynomial divider which can perform Euclid's Algorithm to produce an error locator polynomial from an error syndrome polynomial, and apparatus including the polynomial divider |
US5691994A (en) * | 1995-05-08 | 1997-11-25 | Western Digital Corporation | Disk drive with fast error correction validation |
US5761210A (en) * | 1995-06-07 | 1998-06-02 | Discovision Associates | Signal processing apparatus and method |
KR100192795B1 (ko) * | 1996-05-14 | 1999-06-15 | 전주범 | 리드 솔로몬 복호기의 에러 위치 다항식 계산 장치 |
-
1997
- 1997-07-29 US US08/902,049 patent/US6061826A/en not_active Expired - Fee Related
-
1998
- 1998-07-20 WO PCT/IB1998/001108 patent/WO1999007074A2/en active IP Right Grant
- 1998-07-20 JP JP51071599A patent/JP3970337B2/ja not_active Expired - Fee Related
- 1998-07-20 DE DE69834542T patent/DE69834542T2/de not_active Expired - Fee Related
- 1998-07-20 EP EP98930982A patent/EP0932937B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005218098A (ja) * | 2004-01-29 | 2005-08-11 | Samsung Electronics Co Ltd | 順方向のチェンサーチ方式のリードソロモンデコーダ回路 |
Also Published As
Publication number | Publication date |
---|---|
WO1999007074A2 (en) | 1999-02-11 |
EP0932937A1 (en) | 1999-08-04 |
JP3970337B2 (ja) | 2007-09-05 |
DE69834542T2 (de) | 2007-03-08 |
EP0932937B1 (en) | 2006-05-17 |
DE69834542D1 (de) | 2006-06-22 |
US6061826A (en) | 2000-05-09 |
WO1999007074A3 (en) | 1999-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001502153A (ja) | 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ | |
EP1131893B1 (en) | Forward error corrector | |
US4873688A (en) | High-speed real-time Reed-Solomon decoder | |
US6374383B1 (en) | Determining error locations using error correction codes | |
EP0838905B1 (en) | Reed-Solomon Decoder | |
US6119262A (en) | Method and apparatus for solving key equation polynomials in decoding error correction codes | |
US7322004B1 (en) | Efficient high-speed Reed-Solomon decoder | |
EP0567148A2 (en) | Operating circuit for galois field | |
WO2000057561A1 (en) | Pipelined high speed reed-solomon error/erasure decoder | |
US6092233A (en) | Pipelined Berlekamp-Massey error locator polynomial generating apparatus and method | |
US4841300A (en) | Error correction encoder/decoder | |
JP2004032737A (ja) | リード−ソロモン復号器 | |
US6263471B1 (en) | Method and apparatus for decoding an error correction code | |
US20100174970A1 (en) | Efficient implementation of a key-equation solver for bch codes | |
JP2800723B2 (ja) | リードソロモン復号器の誤り位置検出回路 | |
JP3245290B2 (ja) | 復号方法とその装置 | |
US6915478B2 (en) | Method and apparatus for computing Reed-Solomon error magnitudes | |
JP3343857B2 (ja) | 復号装置、演算装置およびこれらの方法 | |
JPH10322226A (ja) | リードソロモン復号方法 | |
US20050050131A1 (en) | Data processing system and method | |
JPH047847B2 (ja) | ||
US6704901B1 (en) | Runtime programmable Reed-Solomon decoder | |
EP1159787A1 (en) | A high speed pre-computing circuit and method for finding the error-locator polynomial roots in a reed-solomon decoder | |
JP2000295116A (ja) | 誤り修正符号化方法 | |
KR100335482B1 (ko) | 에러정정시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070410 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |