JPH011254A - 基板の絶縁用溝の平坦化方法 - Google Patents

基板の絶縁用溝の平坦化方法

Info

Publication number
JPH011254A
JPH011254A JP62-156000A JP15600087A JPH011254A JP H011254 A JPH011254 A JP H011254A JP 15600087 A JP15600087 A JP 15600087A JP H011254 A JPH011254 A JP H011254A
Authority
JP
Japan
Prior art keywords
polysilicon layer
substrate
groove
oxide film
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-156000A
Other languages
English (en)
Other versions
JPS641254A (en
Inventor
荻島 守
Original Assignee
横河電機株式会社
Filing date
Publication date
Application filed by 横河電機株式会社 filed Critical 横河電機株式会社
Priority to JP62-156000A priority Critical patent/JPH011254A/ja
Publication of JPS641254A publication Critical patent/JPS641254A/ja
Publication of JPH011254A publication Critical patent/JPH011254A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は基板に形成した絶縁用溝を平坦化する方法に関
するものである。
[従来の技術] 半導体装置の製造工程では、素子や配線パターンの電気
的分離を行うために、基板に絶縁用1nを形成し、その
後に形成する配線パターンが溝の凹凸によって断線しな
いようにするために、絶縁用溝を埋めて基板を平坦化す
る処理を行うようにしたものがある。
従来、このような平坦化処理の方法としては、第2図に
示す工程により行うものがあった。以下、第2図に従っ
て平坦化処理の方法を説明する。
最初に、シリコン基板1にエツチングで絶縁用溝2を形
成し、その後酸化する。これによって、基板は(a)図
に示すようになる。
次に、(a)の工程で形成した酸化flu 3上にポリ
シリコン層4を一様の厚さに堆積する。これによって、
基板は(b)図に示すようになる。このとき、絶縁用溝
2の上にあるポリシリコン層には溝5ができる。
その後、ポリシリコン層4の途中まで研磨して表面を平
坦化ザる。これによって、基板は(C)図のようになる
ここで、ポリシリコン層4を基板面までエツチングして
除去する。これによって、基板は(d)図のようになり
、絶縁用溝2内のポリシリコン層の表面は平坦化される
[発明が解決しようとりる問題点〕 第2図に示す方法を用いるとき、研磨の精度も考慮して
、ポリシリコン層4の溝5が30μm程度の深いiなで
ある場合は、ポリシリコン層4の厚さは50〜60μm
だけ必要となる。
生産コストの面からポリシリコン層4はなるべく薄い方
が望ましいが、第3図に示すように、溝5が研磨面6よ
りも深い場合は、エツチング後にもポリシリコン層4に
、第4図に示すように溝7が残ることになる。これによ
って、溝7をまたぐ配線パターンに断線が生じやすくな
るという問題点があった。
本発明はこのような問題点を解決するためになされたも
のであり、基板の絶縁用溝を低コストでしかも容易に平
坦化できる絶縁用溝の平坦化方法を実現することを目的
とする。
[問題点を解決するための手段] 本発明は、次の工程を有することを特徴とする基板の絶
縁用溝の平坦化方法である。
■基板の基板面に絶縁用溝を形成する工程。
■基板を酸化する工程。
■前記絶縁用溝の上に溝ができるように基板面に一様の
厚さにポリシリコン層を堆積する工程。
■堆積したポリシリコン層を酸化する工程。
■ポリシリコン層の途中まで研磨する工程。
■研磨(麦に残ったポリシリコン層をエツチングにより
除去し、ポリシリコン層の溝が研磨後にも残っていると
きは、残った溝の内部の酸化膜をマスクにしてエツチン
グする工程。
7、6の工程でマスクにした酸化膜が残っているときは
、この酸化膜をエツチングで除去する工程。
[実施例] 以下、図面を用いて本発明を説明する。
第1図は本発明にかかる絶縁用溝の平坦化方法の一実施
例の工程図である。第1図で第2図と同一のものは同一
符号を付ける。
第1図の(a)と(b)の工程は第2図の(a)と(b
)と同様な工程である。
第1図(b)の工程の後、ポリシリコン層4を酸化する
。これによって、基板は(C)図に示すようになる。(
C)図で、8が酸化膜である。酸化膜8は、例えば二酸
化シリコン(SJO2)の膜である。
次に、ポリシリコン層4の途中まで研磨する。
これによって、基板は(d>図のようになる。ポリシリ
コン層4の満5が研磨面9よりも深いため、溝5の一部
51とこの溝の内部の酸化lI!81が研磨後も残って
いる。
その後、エツチングにより基板面までポリシリコン層4
を除去する。これによって、基板は(e)図に示すよう
になる。このエツチングでは(d)の工程で残った酸化
膜81がマスクとなるため、ポリシリコン層4は絶縁用
溝2に至るまではエツチングされない。エツチング液と
しては、例えばフッ酸と硝酸の混合液を使う。
その後、エツチングにより酸化膜81を除去する。これ
によって、基板は(f)図に示すようになり、絶縁用溝
2内にあるポリシリコン層4の表面はほぼ平坦になる。
もし、溝5が浅くて、第1図(d)の研磨工程により溝
5がな(なった場合は、製造工程は第2図に示す従来の
製造工程と同じになる。
なお、酸化膜8は二酸化シリコン(SjO2)膜に限ら
ず窒化シリコン<Slz Na )膜等を用いてもよい
[効果コ 本発明によれば、ポリシリコン層4の溝5が深くて、第
1図(d)に示すように、研磨によっても溝が完全にと
れなかったとき、溝の内部の酸化膜81がポリシリコン
層4のエツチング液模マスクとして動く。このため、完
成時に絶縁用溝2内のポリシリコン層にifi%が形成
されるのが防止され、絶縁用溝2内のポリシリコン層の
表面が平担化される。
これによって、ポリシリコン層4を薄くでき、しかも研
磨深さの厳密な制御が不要になることから、2.4板の
絶縁用溝を低コストでしかも容易に平坦化できる。
【図面の簡単な説明】
第1図は本発明にかかる絶縁用溝の平坦化方法の一実施
例の工程図、第2図は従来における絶縁用溝の平坦化方
法の一例の工程図、第3図は第2図の方法の中間工程に
おける基板の状態を示した図、第4図は第2図の方法の
最終工程における基板の状態を示した図である。 1・・・基板、2・・・絶縁用溝、3.8.81・・・
酸化膜、4・・・ポリシリコン層、5.51・・・溝、
9・・・研治面。

Claims (1)

  1. 【特許請求の範囲】  次の工程を有することを特徴とする基板の絶縁用溝の
    平坦化方法。 1、基板の基板面に絶縁用溝を形成する工程。 2、基板を酸化する工程。 3、前記絶縁用溝の上に溝ができるように基板面に一様
    の厚さにポリシリコン層を堆積する工程。 4、堆積したポリシリコン層を酸化する工程。 5、ポリシリコン層の途中まで研磨する工程。 6、研磨後に残ったポリシリコン層をエッチングにより
    除去し、ポリシリコン層の溝が研磨後にも残っていると
    さは、残った溝の内部の酸化膜をマスクにしてエッチン
    グする工程。 7、6の工程でマスクにした酸化膜が残っているときは
    、この酸化膜をエッチングで除去する工程。
JP62-156000A 1987-06-23 基板の絶縁用溝の平坦化方法 Pending JPH011254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62-156000A JPH011254A (ja) 1987-06-23 基板の絶縁用溝の平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62-156000A JPH011254A (ja) 1987-06-23 基板の絶縁用溝の平坦化方法

Publications (2)

Publication Number Publication Date
JPS641254A JPS641254A (en) 1989-01-05
JPH011254A true JPH011254A (ja) 1989-01-05

Family

ID=

Similar Documents

Publication Publication Date Title
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPS6122631A (ja) 半導体平坦化方法及びそれによつて製造された構成体
JPS63274158A (ja) ガラス層のプレーナ化方法
JPH04229625A (ja) 半導体装置の製造方法
US7732337B2 (en) Method for manufacturing the shallow trench isolation structure
JP2000323564A (ja) 半導体装置の製造方法
JPH011254A (ja) 基板の絶縁用溝の平坦化方法
US6265286B1 (en) Planarization of LOCOS through recessed reoxidation techniques
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
JPH07226433A (ja) 半導体装置の製造方法
JPH03270254A (ja) 半導体装置の製造方法
JPH07130681A (ja) 半導体装置の配線接続孔の形成方法装置
JP2570729B2 (ja) 半導体装置の製造方法
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
JP2000260871A (ja) 半導体装置の製造方法
JPS61158158A (ja) 半導体装置の製造方法
JPH03159258A (ja) 半導体装置の製造方法
KR100561524B1 (ko) 소자 분리막 형성 방법
JPH0194623A (ja) 多層配線半導体装置の製造方法
JPH01248523A (ja) 半導体装置の製造方法
JP2720833B2 (ja) 半導体装置の製造方法
KR980012266A (ko) 반도체장치의 소자분리방법
KR100277869B1 (ko) 반도체 소자의 격리영역 형성방법
JPH10242275A (ja) 半導体装置の製造方法
KR100533381B1 (ko) 반도체소자의 소자분리막 제조방법