JPH01125014A - 保護回路 - Google Patents
保護回路Info
- Publication number
- JPH01125014A JPH01125014A JP62282731A JP28273187A JPH01125014A JP H01125014 A JPH01125014 A JP H01125014A JP 62282731 A JP62282731 A JP 62282731A JP 28273187 A JP28273187 A JP 28273187A JP H01125014 A JPH01125014 A JP H01125014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise
- signal line
- latch
- directions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はMO8LSI等の半導体集積回路装置における
入出力保護用の保護回路に関するも・のである。
入出力保護用の保護回路に関するも・のである。
〈従来の技術〉
従来は外部からのノイズ減衰用として抵抗(拡散又はポ
リシリコン抵抗)を入れ、さらにダイオードを付加する
のが通例であり、第2図の通りである。
リシリコン抵抗)を入れ、さらにダイオードを付加する
のが通例であり、第2図の通りである。
〈発明が解決しようとする問題点〉
従来の保護回路は第2図の通りであるが、静電耐量、ラ
ッチアップ耐量が低く、製品としての価値をも脅かす問
題となっている。
ッチアップ耐量が低く、製品としての価値をも脅かす問
題となっている。
く問題点を解決するための手段〉
本発明は信号ラインから全方向にフィールトド〈い、ゲ
ート破壊電圧の高いトランジスタ)を入れることにより
、信号ラインからそれぞれの電位間ノイズに対応し、内
部回路を保護するものである0 〈実施例〉 この発明に係る保護回路は第1図の通りであり、gIJ
2図の従来保護回路に、全方向のフィールドトランジス
タTr!+ Trlt Tr31 Tr4を入れること
により、ノイズによる静電破壊、ラッチアップ防止とし
て、トランジスタのオンされる電位で回路を保護する0
信号ラインとVDD間、信号ラインとGND間という考
え方では、Trlt Trzのみでよいはずであるが、
ノイズはどの位置を基準に入るか分から彦いため、全方
向でトランジスタがオンするようにT r3* T r
4 カある。
ート破壊電圧の高いトランジスタ)を入れることにより
、信号ラインからそれぞれの電位間ノイズに対応し、内
部回路を保護するものである0 〈実施例〉 この発明に係る保護回路は第1図の通りであり、gIJ
2図の従来保護回路に、全方向のフィールドトランジス
タTr!+ Trlt Tr31 Tr4を入れること
により、ノイズによる静電破壊、ラッチアップ防止とし
て、トランジスタのオンされる電位で回路を保護する0
信号ラインとVDD間、信号ラインとGND間という考
え方では、Trlt Trzのみでよいはずであるが、
ノイズはどの位置を基準に入るか分から彦いため、全方
向でトランジスタがオンするようにT r3* T r
4 カある。
〈発明の効果〉
本発明により従来の保護回路を更に強化することができ
、ノイズの減衰、延てはノイズカットをはかることがで
きるものであり、静電破壊、ラッチアップ防止に極めて
有効である。
、ノイズの減衰、延てはノイズカットをはかることがで
きるものであり、静電破壊、ラッチアップ防止に極めて
有効である。
第1図は本発明に係る保護回路の構成図、第2図は従来
の保護回路の構成図である。 符号の説明 Trx 、Trz * TrB * Tr< : 7
イールドトランジスタ。 代理人 弁理士 杉 山 毅 至(他1名)第1図 第2図
の保護回路の構成図である。 符号の説明 Trx 、Trz * TrB * Tr< : 7
イールドトランジスタ。 代理人 弁理士 杉 山 毅 至(他1名)第1図 第2図
Claims (1)
- 1、信号ラインから全方向にフィールドトランジスタを
入れることを特徴とする保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62282731A JPH01125014A (ja) | 1987-11-09 | 1987-11-09 | 保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62282731A JPH01125014A (ja) | 1987-11-09 | 1987-11-09 | 保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01125014A true JPH01125014A (ja) | 1989-05-17 |
Family
ID=17656309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62282731A Pending JPH01125014A (ja) | 1987-11-09 | 1987-11-09 | 保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01125014A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992022139A1 (de) * | 1991-06-05 | 1992-12-10 | Siemens Aktiengesellschaft | Schaltungsanordnung zum schutz gegen überspannungen an eingängen intergrierter mos-schaltkreise |
JP2007189474A (ja) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | 半導体装置 |
-
1987
- 1987-11-09 JP JP62282731A patent/JPH01125014A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992022139A1 (de) * | 1991-06-05 | 1992-12-10 | Siemens Aktiengesellschaft | Schaltungsanordnung zum schutz gegen überspannungen an eingängen intergrierter mos-schaltkreise |
JP2007189474A (ja) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01125014A (ja) | 保護回路 | |
JP2806532B2 (ja) | 半導体集積回路装置 | |
JPH0228362A (ja) | 半導体集積回路装置 | |
JPH0212027B2 (ja) | ||
US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
JPH0379120A (ja) | 入力保護回路 | |
JPH05298889A (ja) | 保護回路 | |
JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
JPS6025910B2 (ja) | 入力保護回路 | |
JPS6112692Y2 (ja) | ||
JPH0494568A (ja) | 半導体集積回路装置 | |
JPH0282570A (ja) | 半導体装置 | |
JPH07235604A (ja) | 半導体装置 | |
US20050237682A1 (en) | Novel ESD protection scheme for core devices | |
JPH04213869A (ja) | 集積回路の端子保護用回路装置 | |
JPS6031264A (ja) | Ic及びlsiのラッチアップ防止回路 | |
JPH1056138A (ja) | 半導体入出力回路 | |
JPH0613553A (ja) | 半導体集積回路 | |
JP3178855B2 (ja) | 半導体素子 | |
JPH01205560A (ja) | 入力保護装置 | |
KR200151442Y1 (ko) | 집적 회로용 정전기 보호회로 | |
JPS6395667A (ja) | 入力保護装置 | |
JPH04364078A (ja) | デュアルゲート電界効果トランジスタ | |
JPH0669429A (ja) | 半導体回路 | |
KR100240274B1 (ko) | 반도체 메모리소자의 입력보호회로 |