JPH01117070A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01117070A JPH01117070A JP27314387A JP27314387A JPH01117070A JP H01117070 A JPH01117070 A JP H01117070A JP 27314387 A JP27314387 A JP 27314387A JP 27314387 A JP27314387 A JP 27314387A JP H01117070 A JPH01117070 A JP H01117070A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- gaas
- gate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 17
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 239000013078 crystal Substances 0.000 description 8
- 230000005669 field effect Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、1/fノイズ低減に好適な、化合物半導体を
能動層として用いた電界効果型の半導体装置に関するも
のである。
能動層として用いた電界効果型の半導体装置に関するも
のである。
砒化ガリウム(Ga、As)とアルミニウム・砒化ガリ
ウム(AQ、GaAs)とのへテロ接合界面に形成され
る2次元状塩体を、電界効果型トランジスタ(2DEG
−FET)、例えば宇佐用、三島:電子情報通信学会論
文誌、C,Vofl 、 J70−C。
ウム(AQ、GaAs)とのへテロ接合界面に形成され
る2次元状塩体を、電界効果型トランジスタ(2DEG
−FET)、例えば宇佐用、三島:電子情報通信学会論
文誌、C,Vofl 、 J70−C。
No、 5 、 pp、 716〜723 (1987
)について検討し、低周波(IHz〜IMHz)でのノ
イズ指数を調べたところ、1)ショットキーゲート金属
のショットキー接合に起因する1/fノイズ、および2
)ARGaAs中のDXセンター(例えば文献M、O。
)について検討し、低周波(IHz〜IMHz)でのノ
イズ指数を調べたところ、1)ショットキーゲート金属
のショットキー接合に起因する1/fノイズ、および2
)ARGaAs中のDXセンター(例えば文献M、O。
Watanabe他“Doner Level in
5i−DopedAfl GaAs Grown by
M B E”:ジャパニーズ・ジャーナル・オブ・ア
プライド・フィジックス、23 (1984)、U2O
5) ニ起因する1/fノイズがみられた。従来、Ga
As M E S F E T (MetalSem1
conductor Field Effect
Transistor)は、ショットキー接合やG
a A s結晶欠陥、または深い準位等に起因すると思
われる低周波での雑音発生のため、低周波低雑音電界効
果半導体装置に用いられることがなかった。
5i−DopedAfl GaAs Grown by
M B E”:ジャパニーズ・ジャーナル・オブ・ア
プライド・フィジックス、23 (1984)、U2O
5) ニ起因する1/fノイズがみられた。従来、Ga
As M E S F E T (MetalSem1
conductor Field Effect
Transistor)は、ショットキー接合やG
a A s結晶欠陥、または深い準位等に起因すると思
われる低周波での雑音発生のため、低周波低雑音電界効
果半導体装置に用いられることがなかった。
従来の化合物半導体電界効果型トランジスタにおける低
周波(10〜100MHz)雑音の発生原因を調べたと
ころ、つぎに示す6つの原因が主なものであることが判
明した。すなわち雑音は、(1)n型AQx Ga1−
xAsAs中上Xセンター10mV程度の準位、(2)
ショッ、トキー接合ゲート電極と半導体界面との浅い準
位、(3)ソース(ドレイン)・ゲート間隙部分の表面
空乏層に起因する不準物の準位、(4)イオン注入工程
/アニール工程を経ることによる結晶欠陥、(5)結晶
中の転位(Dislocation)原子空孔等の点欠
陥、(6)GaAs結晶に固有なEL2等の深い準位、
に起因すると考えられる。
周波(10〜100MHz)雑音の発生原因を調べたと
ころ、つぎに示す6つの原因が主なものであることが判
明した。すなわち雑音は、(1)n型AQx Ga1−
xAsAs中上Xセンター10mV程度の準位、(2)
ショッ、トキー接合ゲート電極と半導体界面との浅い準
位、(3)ソース(ドレイン)・ゲート間隙部分の表面
空乏層に起因する不準物の準位、(4)イオン注入工程
/アニール工程を経ることによる結晶欠陥、(5)結晶
中の転位(Dislocation)原子空孔等の点欠
陥、(6)GaAs結晶に固有なEL2等の深い準位、
に起因すると考えられる。
本発明は、これら低周波での雑音源を、デバイスプロセ
スや結晶成長の工夫によって取り除くことができる、デ
バイス構造を実現することにより、低周波(10〜10
0MHz)における雑音特性を改善した半導体装置を得
ることを目的とする。
スや結晶成長の工夫によって取り除くことができる、デ
バイス構造を実現することにより、低周波(10〜10
0MHz)における雑音特性を改善した半導体装置を得
ることを目的とする。
上記目的は、従来構造の主な雑音源をなくすことにより
達成される。すなわち、イオン注入工程およびそのアニ
ール工程を用いず、しかもEL2等の深い準位が存在し
ない結晶成長技術を用いてFETを形成する。さらに、
ゲート電極構造にはショットキー接合ゲートを用いず、
また、n型AQ、Ga、−xAs (x≧0.25)の
ようにDXセンターを含む半導体層を用いないことであ
る。上記のような低周波雑音源を取り除いたFET構造
を案出した。
達成される。すなわち、イオン注入工程およびそのアニ
ール工程を用いず、しかもEL2等の深い準位が存在し
ない結晶成長技術を用いてFETを形成する。さらに、
ゲート電極構造にはショットキー接合ゲートを用いず、
また、n型AQ、Ga、−xAs (x≧0.25)の
ようにDXセンターを含む半導体層を用いないことであ
る。上記のような低周波雑音源を取り除いたFET構造
を案出した。
上記のようなデバイス構造上の工夫をすることによって
、それぞれの原因を取り除き低周波における雑音特性を
改善した。すなわち、n型AflXGa1−xAs中の
DXセンター数10m V程度の準位については、n型
ドーピング層におけるDXセンターがない領域を使用し
、ショットキー接合ゲート電極を避けてオーミック接触
するゲート電極を用い、ソース(ドレイン)・ゲート間
隙部分にはキャップ層を挿入するなどして、能動層の表
面をなるべく露出させない工夫をし、イオン注入工程/
アニール工程による結晶欠陥を防ぐために、上記工程を
使用しないでエピタキシ技術を用い、また、G a A
s結晶に固有なEL2等の深い準位に対しては、分子
線エピタキシ法あるいはガスソースMBE法によること
によって、低周波(大略10〜100MHz)での雑音
を減らすことができた。その結果、従来のGaAs M
E S F E Tあるいは2DEG−FETにおいて
は、10”Hzの周波数で10100OnJr/f肩7
程度の雑音レベルであったものが、1 nJrms/
f肩7程度の雑音レベルにまで低減することができた。
、それぞれの原因を取り除き低周波における雑音特性を
改善した。すなわち、n型AflXGa1−xAs中の
DXセンター数10m V程度の準位については、n型
ドーピング層におけるDXセンターがない領域を使用し
、ショットキー接合ゲート電極を避けてオーミック接触
するゲート電極を用い、ソース(ドレイン)・ゲート間
隙部分にはキャップ層を挿入するなどして、能動層の表
面をなるべく露出させない工夫をし、イオン注入工程/
アニール工程による結晶欠陥を防ぐために、上記工程を
使用しないでエピタキシ技術を用い、また、G a A
s結晶に固有なEL2等の深い準位に対しては、分子
線エピタキシ法あるいはガスソースMBE法によること
によって、低周波(大略10〜100MHz)での雑音
を減らすことができた。その結果、従来のGaAs M
E S F E Tあるいは2DEG−FETにおいて
は、10”Hzの周波数で10100OnJr/f肩7
程度の雑音レベルであったものが、1 nJrms/
f肩7程度の雑音レベルにまで低減することができた。
つぎに本発明の実施例を図面とともに説明する。
第1図は本発明による半導体装置の第1実施例を示す図
で、(a)は断面図、(b)は上記実施例のゲート部分
におけるエネルギーバンド図、(c)は上記実施例に応
用する超格子バッファ層を示す図、第2図は本発明の第
2実施例を示す図で、(a)は断面図、(b)は上記実
施例のゲート部分におけるエネルギーバンド図、(c)
は上記実施例の応用例を示す断面図、(d)は上記応用
例のゲート部分におけるエネルギーバンド図、第3図は
本発明の第3実施例を示す断面図である。
で、(a)は断面図、(b)は上記実施例のゲート部分
におけるエネルギーバンド図、(c)は上記実施例に応
用する超格子バッファ層を示す図、第2図は本発明の第
2実施例を示す図で、(a)は断面図、(b)は上記実
施例のゲート部分におけるエネルギーバンド図、(c)
は上記実施例の応用例を示す断面図、(d)は上記応用
例のゲート部分におけるエネルギーバンド図、第3図は
本発明の第3実施例を示す断面図である。
第1図に示す第1実施例は、ヘテロ接合FETに本発明
を適用した場合を示し、第1図(a)において1分子線
エピタキシー法(MBE)により半絶縁性G a A
s基板10上にアンドープG a A s 11を50
00人、SiをI XIO”an−”含有するn型G
a A s12を250人、アンドープAfA X G
a1−XA8 (Xは通常0.1〜0.4の範囲で選ぶ
ことが多い)13を150人、BeをI X 10”
am−3含有するp型GaAs層16を4000人を形
成した。その後、CCU 2 F a / He混合ガ
スを用いた反応性イオンエツチング(RIE)等を用い
てゲート領域の加工を行い、ゲート段差部分の側壁にS
in、層23を1000人程度被着させた。
を適用した場合を示し、第1図(a)において1分子線
エピタキシー法(MBE)により半絶縁性G a A
s基板10上にアンドープG a A s 11を50
00人、SiをI XIO”an−”含有するn型G
a A s12を250人、アンドープAfA X G
a1−XA8 (Xは通常0.1〜0.4の範囲で選ぶ
ことが多い)13を150人、BeをI X 10”
am−3含有するp型GaAs層16を4000人を形
成した。その後、CCU 2 F a / He混合ガ
スを用いた反応性イオンエツチング(RIE)等を用い
てゲート領域の加工を行い、ゲート段差部分の側壁にS
in、層23を1000人程度被着させた。
ゲート電極メタル22としてはAu/Mo/AuZn/
Auを用いてリフトオフプロセスにより形成した。
Auを用いてリフトオフプロセスにより形成した。
p”GaAs16として、最上部分だけを6X1019
am3程度のBeを含有したp”GaAs層、あるいは
同程度のドーピングレベルを有するP ” +I n
x G a 1− yAs層を挿入して、Mo/Auあ
るいはW、WSi等のゲートメタルを用いて形成しても
よい。
am3程度のBeを含有したp”GaAs層、あるいは
同程度のドーピングレベルを有するP ” +I n
x G a 1− yAs層を挿入して、Mo/Auあ
るいはW、WSi等のゲートメタルを用いて形成しても
よい。
つぎに、有機金属熱分解法(MOCVD)を用いて、ソ
ース、ドレイン領域に対しn”GaAs17を選択成長
し、AuGe/Ni/Auソース、ドレイン電極20.
21を形成した。デバイス形成プロセスでは通常n”G
aAs17を選択成長したのち、ソース、ドレイン金属
20.21およびゲート金属22を形成することが多い
。n”GaAs17はn ” I nx G al−x
Asあるいはn”Geを用いてもよい。ゲート電極22
下のエネルギーバンド図を第1図(b)に示す。
ース、ドレイン領域に対しn”GaAs17を選択成長
し、AuGe/Ni/Auソース、ドレイン電極20.
21を形成した。デバイス形成プロセスでは通常n”G
aAs17を選択成長したのち、ソース、ドレイン金属
20.21およびゲート金属22を形成することが多い
。n”GaAs17はn ” I nx G al−x
Asあるいはn”Geを用いてもよい。ゲート電極22
下のエネルギーバンド図を第1図(b)に示す。
アンドープA Q xGBニー、As13を用いること
で、通常のpn接合ゲートFET (J−FET)で問
題になるpn接合界面での雑音発生を抑え、ゲート形成
にG a A s / A D G a A s選択的
エツチング技術を用いることができるので、微細なゲー
ト長を実現できる。また、バッファ層11を形成する前
に、第1図(c)に示すようにアンドープGaAs1l
’、アンドープAQ 、 Ga1−、As1l’を20
人ずつ周期的に40層形成した超格子バッファ層を用い
ることにより、基板10中に存在する転位等の結晶欠陥
がエピタキシー層11.12.13.16に伝達される
のを防ぐことも可能である。
で、通常のpn接合ゲートFET (J−FET)で問
題になるpn接合界面での雑音発生を抑え、ゲート形成
にG a A s / A D G a A s選択的
エツチング技術を用いることができるので、微細なゲー
ト長を実現できる。また、バッファ層11を形成する前
に、第1図(c)に示すようにアンドープGaAs1l
’、アンドープAQ 、 Ga1−、As1l’を20
人ずつ周期的に40層形成した超格子バッファ層を用い
ることにより、基板10中に存在する転位等の結晶欠陥
がエピタキシー層11.12.13.16に伝達される
のを防ぐことも可能である。
上記のように低周波雑音源をなくすことで、従来のGa
As FET (MESFETあるいは2−DEG−F
ET)では103Hzの周波数で、100 n J r
ms/ f肩7程度の雑音レベルが、1 n Jrms
/v’NTT程度の雑音レベルに低減できた。
As FET (MESFETあるいは2−DEG−F
ET)では103Hzの周波数で、100 n J r
ms/ f肩7程度の雑音レベルが、1 n Jrms
/v’NTT程度の雑音レベルに低減できた。
第2図に示す第2実施例では、第2図(a)に示すよう
に、MOCVDを用いて半絶縁性G a A s基板1
0上にp−GaAs1lを1μm、Ssを5X1017
0−3含むn型GaAs12を500人、アンドープA
QXGa□、−,As (通常では0.1〜0.4の範
囲で選ぶ)13を200人、Seを5X10”am−’
分布するn”GaAs14を2000人を形成したのち
、エツチング工程を経てソース20、ドレイン21、ゲ
ート電極22としてAuGe/Ni/Auをリフトオフ
形成した。上記ゲート電極22下の対応するエネルギー
バンド図を第2図(b)に示す。このようにFET能動
層であるn型G a A s層12とゲート領域14.
22との間に、アンドープ層13を挿入することによっ
て、空乏層内に生じる不純物原子に由来する空間電荷に
基づく雑音を防ぐことができる。アンドープAQxGa
□−XAs層13は通常100人〜2000人の範囲で
用いている。
に、MOCVDを用いて半絶縁性G a A s基板1
0上にp−GaAs1lを1μm、Ssを5X1017
0−3含むn型GaAs12を500人、アンドープA
QXGa□、−,As (通常では0.1〜0.4の範
囲で選ぶ)13を200人、Seを5X10”am−’
分布するn”GaAs14を2000人を形成したのち
、エツチング工程を経てソース20、ドレイン21、ゲ
ート電極22としてAuGe/Ni/Auをリフトオフ
形成した。上記ゲート電極22下の対応するエネルギー
バンド図を第2図(b)に示す。このようにFET能動
層であるn型G a A s層12とゲート領域14.
22との間に、アンドープ層13を挿入することによっ
て、空乏層内に生じる不純物原子に由来する空間電荷に
基づく雑音を防ぐことができる。アンドープAQxGa
□−XAs層13は通常100人〜2000人の範囲で
用いている。
FET論理振幅を高くするために、ゲート構造として第
2図(c)に示すように、アンドープAQ X Ga、
−xAsAs層上3上iを2 X 10” an−’程
度含むn”GaAs15を200人、さらにBeを5X
101gG−3含むp”GaAs16を2000人形成
し、ゲート電極金属22′ としてMo/Auあるいは
Au/Mo/AuZn/Auを用いることができる。対
応するエネルギーバンド図を第2図(d)に示す。応用
口的によっては、アンドープAn X Ga、−yAs
層3およびn”GaAs15の各層を除き、MBE法で
形成したpn接合ゲゲート−F E Tでも、十分な雑
音レベルが得られることもある。
2図(c)に示すように、アンドープAQ X Ga、
−xAsAs層上3上iを2 X 10” an−’程
度含むn”GaAs15を200人、さらにBeを5X
101gG−3含むp”GaAs16を2000人形成
し、ゲート電極金属22′ としてMo/Auあるいは
Au/Mo/AuZn/Auを用いることができる。対
応するエネルギーバンド図を第2図(d)に示す。応用
口的によっては、アンドープAn X Ga、−yAs
層3およびn”GaAs15の各層を除き、MBE法で
形成したpn接合ゲゲート−F E Tでも、十分な雑
音レベルが得られることもある。
2次元電子ガスをFETの能動層に用いた第3実施例を
第3図に示す。MBE法により半絶縁性G a A s
基板10上に、アンドープGaAs1lを1μm、さら
にアンドープAQ x Ga1−xAs13 (xは通
常0.2〜0.4の範囲で選ぶ)を60人〜120人の
間に形成する。すなわち、アンドープGaAs1lとア
ンドープAn XGa1−xAs13との間に形成され
る2次元電子ガス(2DEG)の電子移動度μは、上記
スペーサ層13の膜厚に非常に敏感で、高い移動度(8
000a&/ vs以上:室温)を実現するには、通常
、上記スペーサ層13が60Å以上必要である。
第3図に示す。MBE法により半絶縁性G a A s
基板10上に、アンドープGaAs1lを1μm、さら
にアンドープAQ x Ga1−xAs13 (xは通
常0.2〜0.4の範囲で選ぶ)を60人〜120人の
間に形成する。すなわち、アンドープGaAs1lとア
ンドープAn XGa1−xAs13との間に形成され
る2次元電子ガス(2DEG)の電子移動度μは、上記
スペーサ層13の膜厚に非常に敏感で、高い移動度(8
000a&/ vs以上:室温)を実現するには、通常
、上記スペーサ層13が60Å以上必要である。
さらに、DXセンターがないAQ組成比Z(通常0.2
3以下)を選んで、n型Afi 2Ga1−zAs13
’を200人、Siを2X10”an−”含有した状態
でMBEを形成し、さらに、アンドープAQ 、 Ga
1−xA s 13 ’を100人形成、Beを5 X
10” atr−”含有するp”GaAs16を25
00人形成した。その後エツチングを行い、ソース、ド
レイン電極20.21をAuGe/Ni/Auを用いて
形成し、ゲートメタル22′ にはMo/Auあるいは
Au/Mo/AuZn/Auを用いて形成した。第1実
施例と同様に、ソース、ドレイン領域はn”GaAs層
を選択的にMOCVDを用いて形成し、ソース、ゲート
抵抗Rsgを低減することが可能である。
3以下)を選んで、n型Afi 2Ga1−zAs13
’を200人、Siを2X10”an−”含有した状態
でMBEを形成し、さらに、アンドープAQ 、 Ga
1−xA s 13 ’を100人形成、Beを5 X
10” atr−”含有するp”GaAs16を25
00人形成した。その後エツチングを行い、ソース、ド
レイン電極20.21をAuGe/Ni/Auを用いて
形成し、ゲートメタル22′ にはMo/Auあるいは
Au/Mo/AuZn/Auを用いて形成した。第1実
施例と同様に、ソース、ドレイン領域はn”GaAs層
を選択的にMOCVDを用いて形成し、ソース、ゲート
抵抗Rsgを低減することが可能である。
上記各実施例ではG a A sを材料にした例を説明
したが、他の化合物半導体InGaAs、InP等を用
いた場合にも容易に拡張することができる。また、上記
各実施例ではGaAs基板を用いたが、Si基板を用い
てGaAs on Siの系としてデバイス形成を行っ
てもよい。
したが、他の化合物半導体InGaAs、InP等を用
いた場合にも容易に拡張することができる。また、上記
各実施例ではGaAs基板を用いたが、Si基板を用い
てGaAs on Siの系としてデバイス形成を行っ
てもよい。
上記のように本発明による半導体装置は、半導体層■上
に、該半導体層■よりも電子親和力が小さく不純物濃度
が低い半導体層IIを形成し、上記半導体層IIのゲー
ト領域以外を除去して残った上記半導体層■上に、p型
半導体層IIIを形成してゲート電極とし、上記半導体
層Iを能動層とするソース、ドレイン電極を上記半導体
層I上に設けたことにより、大略lO〜100MHzの
低周波における雑音源が、はとんど取り除かれている構
成を有するため、従来のGaAs MESFET、2−
DEG−FETに較べ、約171000の雑音特性を実
現することができる。
に、該半導体層■よりも電子親和力が小さく不純物濃度
が低い半導体層IIを形成し、上記半導体層IIのゲー
ト領域以外を除去して残った上記半導体層■上に、p型
半導体層IIIを形成してゲート電極とし、上記半導体
層Iを能動層とするソース、ドレイン電極を上記半導体
層I上に設けたことにより、大略lO〜100MHzの
低周波における雑音源が、はとんど取り除かれている構
成を有するため、従来のGaAs MESFET、2−
DEG−FETに較べ、約171000の雑音特性を実
現することができる。
第1図は本発明による半導体装置の第1実施例を示す図
で、(a)は断面図、(b)は上記実施例のゲート部分
におけるエネルギーバンド図、(e)は上記実施例に応
用する超格子バッファ層を示す図、第2図は本発明の第
2実施例を示す図で、(a)は断面図、(b)は上記実
施例のゲート部分におけるエネルギーバンド図、(c)
は上記実施例の応用例を示す断面図、(d)は上記応用
例のゲート部分におけるエネルギーバンド図、第3図は
本発明の第3図実施例を示す断面図である。 12・・・半導体層I 13・・・半導体層■1
6・・・p型半導体層 17・・・n+層半導体20
・・・ソース電極 21・・・ドレイン電極22、
22’・・・ゲート電極(p形半導体層■)代理人弁理
士 中 村 純之助 Φ 一ノ ’−’ (%J0
−ニー −へ
で、(a)は断面図、(b)は上記実施例のゲート部分
におけるエネルギーバンド図、(e)は上記実施例に応
用する超格子バッファ層を示す図、第2図は本発明の第
2実施例を示す図で、(a)は断面図、(b)は上記実
施例のゲート部分におけるエネルギーバンド図、(c)
は上記実施例の応用例を示す断面図、(d)は上記応用
例のゲート部分におけるエネルギーバンド図、第3図は
本発明の第3図実施例を示す断面図である。 12・・・半導体層I 13・・・半導体層■1
6・・・p型半導体層 17・・・n+層半導体20
・・・ソース電極 21・・・ドレイン電極22、
22’・・・ゲート電極(p形半導体層■)代理人弁理
士 中 村 純之助 Φ 一ノ ’−’ (%J0
−ニー −へ
Claims (1)
- 【特許請求の範囲】 1、半導体層I上に、該半導体層Iよりも電子親和力が
小さく不純物濃度が低い半導体層IIを形成し、上記半導
体層IIのゲート領域以外を除去して残った上記半導体層
II上に、p型半導体層IIIを形成してゲート電極とし、
上記半導体層Iを能動層とするソース、ドレイン電極を
上記半導体層I上に設けた半導体装置。 2、上記能動層は、半導体層Iのゲート領域以外のソー
ス、ドレイン領域に、n^+層半導体を形成して寄生抵
抗を低減したことを特徴とする特許請求の範囲第1項に
記載した半導体装置。 3、上記能動層は、2次元電子ガスで形成されているこ
とを特徴とする特許請求の範囲第1項に記載した半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27314387A JPH01117070A (ja) | 1987-10-30 | 1987-10-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27314387A JPH01117070A (ja) | 1987-10-30 | 1987-10-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01117070A true JPH01117070A (ja) | 1989-05-09 |
Family
ID=17523718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27314387A Pending JPH01117070A (ja) | 1987-10-30 | 1987-10-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01117070A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970013526A (ko) * | 1995-08-23 | 1997-03-29 | 원본미기재 | 유지 바브를 가지는 전기용 웨지 커넥터 |
JPH09172165A (ja) * | 1995-12-20 | 1997-06-30 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
US6186799B1 (en) | 1999-10-21 | 2001-02-13 | Fci Usa, Inc. | Compression grounding connector for rail and structural steel |
WO2004010488A1 (ja) * | 2002-07-19 | 2004-01-29 | Sony Corporation | 半導体装置 |
-
1987
- 1987-10-30 JP JP27314387A patent/JPH01117070A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970013526A (ko) * | 1995-08-23 | 1997-03-29 | 원본미기재 | 유지 바브를 가지는 전기용 웨지 커넥터 |
JPH09172165A (ja) * | 1995-12-20 | 1997-06-30 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
US6186799B1 (en) | 1999-10-21 | 2001-02-13 | Fci Usa, Inc. | Compression grounding connector for rail and structural steel |
WO2004010488A1 (ja) * | 2002-07-19 | 2004-01-29 | Sony Corporation | 半導体装置 |
GB2406970A (en) * | 2002-07-19 | 2005-04-13 | Sony Corp | Semiconductor device |
GB2406970B (en) * | 2002-07-19 | 2005-12-07 | Sony Corp | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
US6797994B1 (en) | Double recessed transistor | |
US6271547B1 (en) | Double recessed transistor with resistive layer | |
US10971613B2 (en) | Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor | |
JPH03266439A (ja) | 3―5族化合物半導体ヘテロ構造基板および3―5族化合物ヘテロ構造半導体装置 | |
US20050236646A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP3478005B2 (ja) | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 | |
JP3449116B2 (ja) | 半導体装置 | |
JPH05198600A (ja) | 反転変調ドープされたヘテロ構造の製造方法 | |
JP2009076673A (ja) | Iii族窒化物半導体を用いた電界効果トランジスタ | |
JPH01117070A (ja) | 半導体装置 | |
KR101038836B1 (ko) | 질화계 이종접합 전계효과 트랜지스터 제조방법 | |
JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
KR100320448B1 (ko) | 고이동도트랜지스터및제조방법 | |
JPH0793323B2 (ja) | 電界効果トランジスタ | |
JP3441968B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2504782B2 (ja) | 電界効果トランジスタの製造方法 | |
KR100217710B1 (ko) | 전계효과 트랜지스터의 제법 | |
JP2658898B2 (ja) | 電界効果トランジスタ | |
JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
KR100205068B1 (ko) | 금속-반도체 전계 효과 트랜지스터 | |
JPH084141B2 (ja) | 電界効果トランジスタ | |
JPH0671011B2 (ja) | 電界効果トランジスタ | |
JPH02150038A (ja) | 変調ドープ電界効果トランジスタ | |
JPH0521467A (ja) | 電界効果トランジスタの製造方法 |