KR100205068B1 - 금속-반도체 전계 효과 트랜지스터 - Google Patents

금속-반도체 전계 효과 트랜지스터 Download PDF

Info

Publication number
KR100205068B1
KR100205068B1 KR1019950052671A KR19950052671A KR100205068B1 KR 100205068 B1 KR100205068 B1 KR 100205068B1 KR 1019950052671 A KR1019950052671 A KR 1019950052671A KR 19950052671 A KR19950052671 A KR 19950052671A KR 100205068 B1 KR100205068 B1 KR 100205068B1
Authority
KR
South Korea
Prior art keywords
gallium arsenide
buffer layer
doped
field effect
effect transistor
Prior art date
Application number
KR1019950052671A
Other languages
English (en)
Other versions
KR970054464A (ko
Inventor
이재진
이해권
남기수
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019950052671A priority Critical patent/KR100205068B1/ko
Publication of KR970054464A publication Critical patent/KR970054464A/ko
Application granted granted Critical
Publication of KR100205068B1 publication Critical patent/KR100205068B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 금속-반도체 전계 효과 트랜지스터에 관한 것으로서, 반절연성 갈륨 비소의 반도체 기판과, 상기 반도체 기판 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제1완충층과, 상기 제1완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소의 우물과 불순물이 도핑되지 않은 알루미늄 갈륨비소의 장벽이 초격자 구조로 이루어진 제2완충층과, 상기 제2완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제3완충층과, 상기 제3완충층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 채널층과, 상기 채널층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 캡층을 포함한다. 따라서, 본 발명은 무릎 전압 특성을 낮게하여 소비 전력을 줄일 수 있고 전달 콘덕턴스를 향상시킬 수 있으며 전도 특성이 전압의 변화에 대하여 넓은 영역에서 작용하므로 소자의 동작 범위가 넓다.

Description

금속-반도체 전계 효과 트랜지스터(Metal-Semiconductor Field Effect Transistor)
제1도는 종래 기술에 따른 갈륨 비소 화합물 반도체 금속-반도체 전계효과 트랜지스의 단면도.
제2도는 본 발명에 따른 갈륨 비소 화합물 반도체 금속-반도체 전계효과 트랜지스의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판
12, 13, 14 : 제1, 제2 및 제3완충층
15 : 채널층 16 : 캡층
17 : 장벽 18 : 우물
본 발명은 갈륨 비소 화합물 반도체의 금속-반도체 전계 효과 트랜지스에 관한 것으로서, 특히, 에피택시 방법으로 트랜지스터를 제작할 때 채널층 아래의 완충층을 3중 구조로 형성하여 소자의 성능을 향상시킬 수 있는 금속-반도체 전계 효과 트랜지스에 관한 것이다.
갈륨비소 화합물 반도체 금속-반도체 전계 효과 트랜지스는 기판 위에 캐리어가 이동할 수 있는 채널층을 형성한 후 소오스, 드레인 및 게이트 전극을 형성하여 트랜지스터로 동작을 하도록 한 것이다. 상기 채널층의 형성 방법은 일반적으로 두가지가 쓰이고 있는데, 첫째는 이온주입 방법으로 반절연성 기판에 ~1017cm-3정도로 이온 주입기에 의해 이온을 주입한 후 열처리하여 주입된 이온을 활성화 시켜 채널층을 형성하는 것이고, 둘째는 에피택시 방법에 의한 것으로 기판에서 부터 소자에 요구되는 재료를 차례로 성장하면서 동시에 불순물을 도핑하여 채널층을 형성하는 방법이다.
상기 둘째 에피택시 방법에 의한 채널층 형성 방법은 에피택시 장비에 의해 성장을 하는 것으로 성장 기판 위에 바로 채널층을 형성하면 성장기판의 격자 결함이 채널층에 전파되어 소자의 성능이 저하된다. 그러므로, 성장 기판 상에 약 1um 정도 두께의 완충층을 형성한 후 채널층을 형성하는 것이 일반적이다.
제1도는 종래 기술에 따른 갈륨 비소 화합물 반도체 금속-반도체 전계 효과 트랜지스의 단면도이다.
상기 갈륨 비소 화합물 반도체 금속-반도체 전계 효과 트랜지스터에서 참조 번호 1은 에피택시 성장을 하기 위한 반절연성의 갈륨 비소 화합물 반도체 기판을 나타내며, 참조 번호 2는 도핑하지 않은 완충층을 나타내고, 참조 번호 3은 불순물이 도핑된 활성층인 채널층을 나타내며, 참조 번호 4는 캡층을 나타낸다. 상기에서 완충층(2), 채널층(3) 및 캡층(4)은 에피택시 장비 내에서 한 번에 결정 성장하여 형성한다.
그러나, 이러한 종래의 기술은 입력된 전기 신호를 증폭하는 전력소자용 전계효과 트랜지스터에서 증폭 특성이 전압에 따라 불균일한 특성을 나타내어 증폭기능을 수행할 수 없게 된다.
따라서, 본 발명의 목적은 채널층의 불순물 이온화도를 크게하고 핀치 오프가 잘 일어나도록 하여 전도 특성을 향상하여 증폭특성을 균일하게 할 수 있도록 하는 금속-반도체 전계 효과 트랜지스를 제공함에있다. 본 발명의 다른 목적은 완충층의 일부를 채널로 이용하여 무릅 전압을 낮게 하여 동작 전압을 낮게 할 수 있는 금속-반도체 전계 효과 트랜지스를 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 금속-반도체 전계 효과 트랜지스는 반절연성 갈륨 비소의 반도체 기판과, 상기 반도체 기판 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제1완충층과, 상기 제1완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소의 우물과 불순물이 도핑되지 않은 알루미늄 갈륨 비소의 장벽이 초격자 구조로 이루어진 제2완충층과, 상기 제2완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제3완충층과, 상기 제3완충층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 채널층과, 상기 채널층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어짐 캡층을 포함한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 금속-반도체 전계 효과 트랜지스의 단면도이다.
상기 금속-반도체 전계 효과 트랜지스터는 반절연성 갈륨 비소의 반도체 기판(11) 상에 제1, 제2 및 제3완충층(12)(13)(14), 채널층(15) 및 캡층(16)이 MBE 또는 MOCVD 등의 결정 성장 방법으로 순차적으로 형성된다. 상기 제1 및 제3완충층(12)(14)은 불순물이 도핑되지 않은 갈륨 비소가 500~1000Å 정도의 두께로 이루어진다. 그리고, 제2완충층(13)은 상기 제1 및 제3완충층(12)(14) 사이에 20~50Å 정도 두께의 불순물이 도핑되지 않은 갈륨 비소의 우물(18)과 20~50Å 정도 두께의 불순물이 도핑되지 않은 알루미늄 갈륨 비소의 장벽(17)이 30~50 주기로 이루어진 초격자 구조로 이루어진다. 상기 제1, 제2 및 제3완충층(12)(13)(14)으로 이루어진 완충층 구조는 무릎 전압 특성을 낮게하여 소비 전력을 줄일 수 있고 전달 콘덕턴스를 향상시킬 수 있다. 그리고, 채널층(15)은 실리콘 등의 N형 불순물이 도핑된 갈륨 비소로, 캡층(16)은 실리콘 등의 N형 불순물이 도핑된 갈륨 비소로 각각 형성된다.
상술한 바와 같이 본 발명은 완충층 구조를 반전열성 갈륨 비소의 제1완충층, 갈륨비소와 알루미늄 갈륨 비소의 초격자 구조의 제2완충층 및 불순물이 도핑되지 않은 갈륨 비소의 제3완충층으로 이루어지도록 하여 소자의 채널층의 불순물 이온화도를 크게하고 핀치 오프가 잘 일어나도록 하고 제2완충층을 채널로도 이용하도록 한다.
따라서, 본 발명은 무릎 전압 특성을 낮게하여 소비 전력을 줄일 수 있고 전달 콘덕턴스를 향상시킬 수 있으며 전도 특성이 전압의 변화에 대하여 넓은 영역에서 작용하므로 소자의 동작 범위가 넓어지는 잇점이 있다.

Claims (5)

  1. 반절연성 갈륨 비소의 반도체 기판과, 상기 반도체 기판 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제1완충층과, 상기 제1완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소의 우물과 불순물이 도핑되지 않은 알루미늄 갈륨 비소의 장벽이 초격자구조로 이루어진 제2완충층과, 상기 제2완충층의 상부에 불순물이 도핑되지 않은 갈륨 비소로 이루어진 제3완충층과, 상기 제3완충층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 채널층과, 상기 채널층의 상부에 형성된 실리콘이 도핑된 갈륨 비소로 이루어진 캡층을 포함하는 금속-반도체 전계 효과 트랜지스터.
  2. 제1항에 있어서, 상기 제1 및 제3완충층이 500~1000Å의 두께로 이루어진 금속-반도체 전계 효과 트랜지스터.
  3. 제1항에 있어서, 상기 제2완충층이 우물과 장벽이 30~50 주기로 이루어진 금속-반도체 전계 효과 트랜지스터.
  4. 제3항에 있어서, 상기 우물이 20~50Å의 두께로 형성된 금속-반도체 전계 효과 트랜지스터.
  5. 제3항에 있어서, 상기 장벽이 20~50Å의 두께로 형성된 금속-반도체 전계 효과 트랜지스터.
KR1019950052671A 1995-12-20 1995-12-20 금속-반도체 전계 효과 트랜지스터 KR100205068B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052671A KR100205068B1 (ko) 1995-12-20 1995-12-20 금속-반도체 전계 효과 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052671A KR100205068B1 (ko) 1995-12-20 1995-12-20 금속-반도체 전계 효과 트랜지스터

Publications (2)

Publication Number Publication Date
KR970054464A KR970054464A (ko) 1997-07-31
KR100205068B1 true KR100205068B1 (ko) 1999-06-15

Family

ID=19441849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052671A KR100205068B1 (ko) 1995-12-20 1995-12-20 금속-반도체 전계 효과 트랜지스터

Country Status (1)

Country Link
KR (1) KR100205068B1 (ko)

Also Published As

Publication number Publication date
KR970054464A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5561302A (en) Enhanced mobility MOSFET device and method
KR100642191B1 (ko) 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법
JPH07335867A (ja) 電界効果トランジスタ
US5331185A (en) Field effect transistor having a GaInAs/GaAs quantum well structure
US4688062A (en) Semiconductor structure and method of manufacture
JPH06342811A (ja) 電界効果型トランジスタ及びその製造方法
US5381027A (en) Semiconductor device having a heterojunction and a two dimensional gas as an active layer
KR100205068B1 (ko) 금속-반도체 전계 효과 트랜지스터
US5258631A (en) Semiconductor device having a two-dimensional electron gas as an active layer
JPH03187269A (ja) 半導体装置
JPH10335350A (ja) 電界効果トランジスタ
JPS59100577A (ja) 半導体装置
JPH06188272A (ja) ヘテロ接合電界効果トランジスタ
KR102382347B1 (ko) 고전자 이동도 트랜지스터 및 이의 제조 방법
KR950006493B1 (ko) 하이-로우 도핑 AlGaAs/GaAs HEMT 소자
JP2689877B2 (ja) ヘテロ接合fetの製造方法
KR100320448B1 (ko) 고이동도트랜지스터및제조방법
GB2239557A (en) High electron mobility transistors
JP3653652B2 (ja) 半導体装置
JP3102947B2 (ja) ヘテロ接合型電界効果トランジスタの素子間分離方法
KR0147215B1 (ko) 반도체소자의 제조방법
JP2616032B2 (ja) 電界効果トランジスタの製造方法
JPS6068661A (ja) 半導体装置
JP2658898B2 (ja) 電界効果トランジスタ
WO2020062706A1 (zh) 一种硅基锗锡高电子迁移率晶体管

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080307

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee