JPH01115144A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01115144A JPH01115144A JP27254987A JP27254987A JPH01115144A JP H01115144 A JPH01115144 A JP H01115144A JP 27254987 A JP27254987 A JP 27254987A JP 27254987 A JP27254987 A JP 27254987A JP H01115144 A JPH01115144 A JP H01115144A
- Authority
- JP
- Japan
- Prior art keywords
- film
- corrosion
- electrode pad
- semiconductor device
- resisting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000010931 gold Substances 0.000 claims abstract description 32
- 229910052737 gold Inorganic materials 0.000 claims abstract description 25
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 24
- 230000001681 protective effect Effects 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 238000005260 corrosion Methods 0.000 claims description 37
- 230000007797 corrosion Effects 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 150000002343 gold Chemical class 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 22
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 20
- 238000005530 etching Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の構造に係わり、特に腐蝕性雰囲
気中で使用可能な半導体装置の構造に関する。
気中で使用可能な半導体装置の構造に関する。
半導体装置は従来シリコンウエノ＼上に酸化膜。
へｌ導体を形成し、この上にＣｒ（またはＴｉ）、 Ｐ
ｄ 、Ａｕなどを順次積層して電極パッドを形成するこ
とが行われている。
ｄ 、Ａｕなどを順次積層して電極パッドを形成するこ
とが行われている。
しかしながらこのような半導体装置においては、腐蝕性
雰囲気において、電極パッド部が腐蝕し、Ａ１導体が断
線するという事態が発生するため、半導体装置は腐蝕性
雰囲気に接触しないよう封入されて使用される。ところ
がこのような形でハイブリッド化を図るとケースとか封
入の構造など高価なものとなり、近年の電子装置の低価
格化の要求に応じることができない。
雰囲気において、電極パッド部が腐蝕し、Ａ１導体が断
線するという事態が発生するため、半導体装置は腐蝕性
雰囲気に接触しないよう封入されて使用される。ところ
がこのような形でハイブリッド化を図るとケースとか封
入の構造など高価なものとなり、近年の電子装置の低価
格化の要求に応じることができない。
この発明は上記の点に鑑みてな・され、その目的は半導
体装置の構造を耐蝕性に優れたものとすることにより、
腐蝕性雰囲気で使用可能な半導体装置を提供することに
ある。
体装置の構造を耐蝕性に優れたものとすることにより、
腐蝕性雰囲気で使用可能な半導体装置を提供することに
ある。
上記の目的はこの発明によればシリコンウェハの主表面
に酸化膜、導体、電極パッドを順次形成してなる半導体
装置において、導電性耐蝕膜Ｉ（４Ａ）およびその上に
積層された金属膜４Ｂ、４Ｃとからなる電極パッド下地
層４と、この下地層の側面および周縁部に形成された導
電性耐蝕膜ＩＩ（５）と、前記電極パッド下地層の表面
に導電性耐蝕膜ＩＩに内接するよう形成された金の保護
膜７と、この金の保護膜を除く全表面に形成された絶縁
性耐蝕膜６とを備えることによって達成される。
に酸化膜、導体、電極パッドを順次形成してなる半導体
装置において、導電性耐蝕膜Ｉ（４Ａ）およびその上に
積層された金属膜４Ｂ、４Ｃとからなる電極パッド下地
層４と、この下地層の側面および周縁部に形成された導
電性耐蝕膜ＩＩ（５）と、前記電極パッド下地層の表面
に導電性耐蝕膜ＩＩに内接するよう形成された金の保護
膜７と、この金の保護膜を除く全表面に形成された絶縁
性耐蝕膜６とを備えることによって達成される。
電極バッド下地層４はシリコン基板１のコンタクトホー
ルの上部にＡｌ導体等に接して形成される。
ルの上部にＡｌ導体等に接して形成される。
電極パッド下地層４はＴｉＮ膜などの導電性耐蝕膜Ｉ（
４Ａ）と金属膜４Ｂ、４Ｃとから形成される。金属膜と
してはＰｄ膜４ＢとＡｕ膜４Ｃの二重膜あるいはそれぞ
れの単独膜等が用いられる。導電性耐蝕膜■は腐蝕性ガ
スを通さない。金属膜がこの膜の上に一時的に形成され
る導電性耐蝕膜■（５）のエツチング停止用に用いられ
る。
４Ａ）と金属膜４Ｂ、４Ｃとから形成される。金属膜と
してはＰｄ膜４ＢとＡｕ膜４Ｃの二重膜あるいはそれぞ
れの単独膜等が用いられる。導電性耐蝕膜■は腐蝕性ガ
スを通さない。金属膜がこの膜の上に一時的に形成され
る導電性耐蝕膜■（５）のエツチング停止用に用いられ
る。
導電性耐蝕膜■（５）が電極パッド下地層４の周縁部と
側面とに設けられる。この膜は腐蝕性中゛スの電極パッ
ド側面ふよび周縁部からの拡散を防止する。この膜は導
電性耐蝕膜１（４Ａ）と同一の材料を用いることができ
る。
側面とに設けられる。この膜は腐蝕性中゛スの電極パッ
ド側面ふよび周縁部からの拡散を防止する。この膜は導
電性耐蝕膜１（４Ａ）と同一の材料を用いることができ
る。
金の保護膜７が電極パッド下地層４の上に導電性耐蝕膜
■（５）に内接するよう設けられる。導電性耐蝕膜■は
電極パッド下地層４の周縁部を被覆するのでこの被覆部
の耐蝕膜■側面に内接させる。
■（５）に内接するよう設けられる。導電性耐蝕膜■は
電極パッド下地層４の周縁部を被覆するのでこの被覆部
の耐蝕膜■側面に内接させる。
金の保護膜７は素子内部を保護するばかりでなく金線等
を接続する電極となるので所定の厚みに形成される。
を接続する電極となるので所定の厚みに形成される。
絶縁性耐蝕膜６としては例えばＳｉ、Ｎ、膜が用いられ
る。この膜は金の保護膜７が形成されている部分を除い
て全表面に形成される。
る。この膜は金の保護膜７が形成されている部分を除い
て全表面に形成される。
電極パッドを拡散する腐蝕性ガスは導電性耐蝕膜ＩとＩ
Ｉによって阻止される。電極パッド以外からの拡散は絶
縁性耐蝕膜によって阻止される。
Ｉによって阻止される。電極パッド以外からの拡散は絶
縁性耐蝕膜によって阻止される。
次にこの発明の実施例を図面に基づいて説明する。第１
図はこの発明の実施例に係わる半導体装置の構造を示す
要部模式断面図である。シリコン基板１の上に酸化膜２
が被着され酸化膜２のない部分がコンタクトホールとな
る。このコンタクトホールに接するＡｌ導体３はシリコ
ン基板内に形成される素子を相互に接続する配線である
。コンタクトホールの上部でＡ１導体３と接する電極パ
ッド下地層４はＴｉＮ膜４Ａ、Ｐｄ膜４Ｂ、Ａｕ膜４Ｃ
が順次積層された構造である。ＴｉＮ膜４Ａは導電性耐
蝕膜Ｉとして腐蝕性ガスに耐え、その拡散を防止し、下
部のＡ１導体３を保護しかつ電気信号を伝える。Ｐｄ膜
４Ｂ、Ａｕ膜４Ｃ等の金属膜はその上部に一旦形成され
るＴｉＮ膜をエツチングで除去する際のエツチング停止
の役目を果たす。ＴｉＮ膜は電気抵抗がＡｕ膜などより
高いので耐蝕作用を認める範囲で厚さを薄くする必要が
あるが、ＴｉＮ膜厚を薄く形成しておき、Ｐｄ膜やＡｕ
膜を積層することによってこれが実現される。この実施
例ではＰｄ膜とＡｕ膜を併用しているがいづれか一方だ
けでもよい。
図はこの発明の実施例に係わる半導体装置の構造を示す
要部模式断面図である。シリコン基板１の上に酸化膜２
が被着され酸化膜２のない部分がコンタクトホールとな
る。このコンタクトホールに接するＡｌ導体３はシリコ
ン基板内に形成される素子を相互に接続する配線である
。コンタクトホールの上部でＡ１導体３と接する電極パ
ッド下地層４はＴｉＮ膜４Ａ、Ｐｄ膜４Ｂ、Ａｕ膜４Ｃ
が順次積層された構造である。ＴｉＮ膜４Ａは導電性耐
蝕膜Ｉとして腐蝕性ガスに耐え、その拡散を防止し、下
部のＡ１導体３を保護しかつ電気信号を伝える。Ｐｄ膜
４Ｂ、Ａｕ膜４Ｃ等の金属膜はその上部に一旦形成され
るＴｉＮ膜をエツチングで除去する際のエツチング停止
の役目を果たす。ＴｉＮ膜は電気抵抗がＡｕ膜などより
高いので耐蝕作用を認める範囲で厚さを薄くする必要が
あるが、ＴｉＮ膜厚を薄く形成しておき、Ｐｄ膜やＡｕ
膜を積層することによってこれが実現される。この実施
例ではＰｄ膜とＡｕ膜を併用しているがいづれか一方だ
けでもよい。
あるいはＣｕ膜等を用いることもできる。
電極パッド下地層４０周縁部と側面を導電性耐蝕膜■と
してのＴｉＮ膜５が被覆する。ＴｉＮ膜５は電極パッド
下地層４０周縁部または側面からの腐蝕性ガスの拡散を
防止する。Ｔ＋Ｎ膜は導電性なので後述の金の保護膜７
とよ（接合する。
してのＴｉＮ膜５が被覆する。ＴｉＮ膜５は電極パッド
下地層４０周縁部または側面からの腐蝕性ガスの拡散を
防止する。Ｔ＋Ｎ膜は導電性なので後述の金の保護膜７
とよ（接合する。
金の保護膜７が電極パッド下地層４に接しかつＴｉＮ膜
５の側面に内接するよう設けられる。金の保護膜７は電
極として機能し、金線が接続される。
５の側面に内接するよう設けられる。金の保護膜７は電
極として機能し、金線が接続される。
例えば電圧が金の保護膜？、Ａｕ膜４Ｃ，Ｐｄ膜４Ｂ。
ＴｉＮ膜４Ａを経由してシリコン基板１内のトランジス
タ等の半導体素子に印加される。
タ等の半導体素子に印加される。
絶縁性耐蝕膜としてＳｉ、Ｎ、膜６が金の保護膜７を除
く素子の全表面を被覆する。これは腐蝕性ガスの拡散を
防止し、素子内部を保護する。Ｓｉ、Ｎ４膜６は絶縁性
なので電極パッドに所定の電気信号を送ることができる
。
く素子の全表面を被覆する。これは腐蝕性ガスの拡散を
防止し、素子内部を保護する。Ｓｉ、Ｎ４膜６は絶縁性
なので電極パッドに所定の電気信号を送ることができる
。
導電性耐蝕膜■とＨにＴｉＮ膜を、絶縁性耐蝕膜にＳｉ
３Ｎ、膜を選び、上記のような装置構造とすると、材料
間の整合性が良くなり、材料相互間の密着性が良くなり
素子の信頼性が高まる。
３Ｎ、膜を選び、上記のような装置構造とすると、材料
間の整合性が良くなり、材料相互間の密着性が良くなり
素子の信頼性が高まる。
上述のような構造においては装置表面が金の保護膜ある
いは絶縁性耐蝕膜でおおわれているため腐蝕性ガスの素
子内部への拡散が防止あるいは抑制され、腐蝕性ガスが
金の保護膜を拡散した場合においても導電性耐蝕膜Ｉあ
るいはＩＩによってその内部への拡散が防止されるので
半導体装置を腐蝕性雰囲気中で使用することができ、電
子装置のコストダウンに寄与することができる。
いは絶縁性耐蝕膜でおおわれているため腐蝕性ガスの素
子内部への拡散が防止あるいは抑制され、腐蝕性ガスが
金の保護膜を拡散した場合においても導電性耐蝕膜Ｉあ
るいはＩＩによってその内部への拡散が防止されるので
半導体装置を腐蝕性雰囲気中で使用することができ、電
子装置のコストダウンに寄与することができる。
上記のような半導体装置は次のようにして製造すること
ができる。第２図は装置製造の工程を示す断面図である
。シリコンウェハの表面が研磨され酸素を含む雰囲気中
で約１０００℃で熱処理され、酸化膜が形成される。酸
化膜の表面はレジストが塗布されたあと電子線ビームが
照射され、現像液を用いて不要部分が取り除かれ所定パ
ターンのレジスト膜が形成される。フッ酸系のエツチン
グ溶液で酸化膜をエツチングし、第２図の（ａ）に示す
ようなコンタクトホールを有する酸化膜２が得られる。
ができる。第２図は装置製造の工程を示す断面図である
。シリコンウェハの表面が研磨され酸素を含む雰囲気中
で約１０００℃で熱処理され、酸化膜が形成される。酸
化膜の表面はレジストが塗布されたあと電子線ビームが
照射され、現像液を用いて不要部分が取り除かれ所定パ
ターンのレジスト膜が形成される。フッ酸系のエツチン
グ溶液で酸化膜をエツチングし、第２図の（ａ）に示す
ようなコンタクトホールを有する酸化膜２が得られる。
このあとレジスト膜はドライエツチングで除かれる。コ
ンタクトホールは、シリコンが露出するので不純物の拡
散処理が行われトランジスタのような半導体素子が形成
される。次に圧力ｌＸ１０−’Ｔｏｒｒ、基板温度２０
０ ｔ：に設定して電子ビーム蒸着によりＡ１導体３が
１μｍ厚に形成される。
ンタクトホールは、シリコンが露出するので不純物の拡
散処理が行われトランジスタのような半導体素子が形成
される。次に圧力ｌＸ１０−’Ｔｏｒｒ、基板温度２０
０ ｔ：に設定して電子ビーム蒸着によりＡ１導体３が
１μｍ厚に形成される。
Ｍ導体３の上には電極パッド下地層４が形成される。こ
の下地層のうちＴｉＮ膜４Ａがアルゴンと窒素の混合雰
囲気（Ｎ２バ＾ｒ ＋Ｎｔ）＝０．６）中で反応性スパ
ッタによって半導体装置の全表面に形成される。基板温
度は２００℃、パワーは２．５ｋｌｌ、圧力８Ｉｌｆｆ
ｌＴｏｒｒである。Ｐｄ膜４Ｂ、＾Ｕ膜４Ｃはいずれも
Ａｒ雰囲気中でスパッタ蒸着される。これら三つの膜は
一つの槽の中で順次形成される。ターゲットはそれぞれ
Ｔｉ、 Ｐｄ、 Ａｕの各金属である。膜の厚さはそれ
ぞれ０．２μｍ、 ０．４μｍ、 ０．１ｕｍである。
の下地層のうちＴｉＮ膜４Ａがアルゴンと窒素の混合雰
囲気（Ｎ２バ＾ｒ ＋Ｎｔ）＝０．６）中で反応性スパ
ッタによって半導体装置の全表面に形成される。基板温
度は２００℃、パワーは２．５ｋｌｌ、圧力８Ｉｌｆｆ
ｌＴｏｒｒである。Ｐｄ膜４Ｂ、＾Ｕ膜４Ｃはいずれも
Ａｒ雰囲気中でスパッタ蒸着される。これら三つの膜は
一つの槽の中で順次形成される。ターゲットはそれぞれ
Ｔｉ、 Ｐｄ、 Ａｕの各金属である。膜の厚さはそれ
ぞれ０．２μｍ、 ０．４μｍ、 ０．１ｕｍである。
電極パッド下地層４は次に第２図の（５）に示すように
所定の形状に加工される。加工は＾Ｕ膜４Ｃ。
所定の形状に加工される。加工は＾Ｕ膜４Ｃ。
Ｐｄ膜４Ｂ、ＴｉＮ膜４Ａを同一の形状にエツチングす
ることによって行われる。＾Ｕ膜４ＣのエツチングはＮ
ＨａｌとＩ２と水とエタノールを５００対７５対２５０
０対３７５（各重量部）の割合で含むエツチング溶液が
用いられる。０．１μｍを２０秒で溶解する。Ｐｄ膜４
Ｂは塩酸と硝酸と酢酸を１対２対５（各重量部）の割合
で含むエツチング溶液が用いられる。ＴｉＮ膜４Ａは硝
酸と酢酸とフッ酸を２０対２０対１の割合で含むエツチ
ング溶液が用いられる。３０℃において毎分５００Ａ〜
６００人のエツチング速度が得られる。
ることによって行われる。＾Ｕ膜４ＣのエツチングはＮ
ＨａｌとＩ２と水とエタノールを５００対７５対２５０
０対３７５（各重量部）の割合で含むエツチング溶液が
用いられる。０．１μｍを２０秒で溶解する。Ｐｄ膜４
Ｂは塩酸と硝酸と酢酸を１対２対５（各重量部）の割合
で含むエツチング溶液が用いられる。ＴｉＮ膜４Ａは硝
酸と酢酸とフッ酸を２０対２０対１の割合で含むエツチ
ング溶液が用いられる。３０℃において毎分５００Ａ〜
６００人のエツチング速度が得られる。
エツチング加工の施された電極パッド下地層４の上に第
２図の（Ｃ）に示すようにＴｉＮ膜５が形成される。Ｔ
ｉＮ膜５は前述のＴｉＮ膜４Ａと同一の方法で０．２μ
ｍ厚に半導体装置の全表面に形成される。
２図の（Ｃ）に示すようにＴｉＮ膜５が形成される。Ｔ
ｉＮ膜５は前述のＴｉＮ膜４Ａと同一の方法で０．２μ
ｍ厚に半導体装置の全表面に形成される。
ＴｉＮ膜５は第２図（ｄ）に示すように電極パッド下地
層４の側面が保護されるようにエツチング加工が施され
る。ＴｉＮ膜５のエツチングは電極パッド下地層４の場
合と同様である。
層４の側面が保護されるようにエツチング加工が施され
る。ＴｉＮ膜５のエツチングは電極パッド下地層４の場
合と同様である。
エツチング加工の行われたＴｉＮ膜５の上に半導体装置
の全面にわたってＳｉ、Ｎ、膜６が形成される。
の全面にわたってＳｉ、Ｎ、膜６が形成される。
Ｓｉ、Ｎａ膜６はプラズマＣＶＤの手法でｌμｎ厚に形
成される。ＳｉＨ，が３０ｍｊ！／分、ＮＬが３００ｍ
１／分、＾ｒが６０−７分の流量で混合状態で流される
。基板の温度は３８０℃、パワーはａｏｏｗである。Ｓ
ｉ、Ｌ膜６を形成したあと第２図の（ｅ）に示すように
エツチング加工される。Ｓｉ、Ｎ４膜６のエツチングは
ＣＦ２と５％の０□の混合ガスを用い、ドライエツチン
グを行う。
成される。ＳｉＨ，が３０ｍｊ！／分、ＮＬが３００ｍ
１／分、＾ｒが６０−７分の流量で混合状態で流される
。基板の温度は３８０℃、パワーはａｏｏｗである。Ｓ
ｉ、Ｌ膜６を形成したあと第２図の（ｅ）に示すように
エツチング加工される。Ｓｉ、Ｎ４膜６のエツチングは
ＣＦ２と５％の０□の混合ガスを用い、ドライエツチン
グを行う。
ＴｉＮ膜５のエツチングは電極パッド下地層４の場合と
同様である。ＴｉＮ膜５をエツチングすると、電極パッ
ド下地層４の最上層にある＾Ｕ膜４Ｃが露出され、そこ
でエツチングが停止する。
同様である。ＴｉＮ膜５をエツチングすると、電極パッ
ド下地層４の最上層にある＾Ｕ膜４Ｃが露出され、そこ
でエツチングが停止する。
次にメツキ処理により金の保護膜７が０．２μｍ厚に形
成される。金の保護層７は電極として金線がワイヤボン
ディングされる。
成される。金の保護層７は電極として金線がワイヤボン
ディングされる。
この発明によればシリコンウェハの主表面に酸化膜、導
体、電極パッドを順次形成してなる半導体装置において
、導電性耐蝕膜Ｉおよびその上に積層された金属膜とか
らなる電極パッド下地層と、この下地層の側面および周
縁部に形成された導電性耐蝕膜ＩＩと、前記電極パッド
下地層の表面に導電性耐蝕膜Ｈに内接するよう形成され
た金の保護膜と、この金の、保護膜を除く全表面に形成
された絶縁性耐蝕膜とを備えるので半導体装置、の表面
は金の保護膜と絶縁性耐蝕膜で被覆されるので腐蝕性ガ
スの装置内部への拡散が防止あるいは抑制され、腐蝕性
のガスが金の保護膜を拡散した場合においても腐蝕性ガ
スは導電性耐蝕膜ＩおよびＩＩによって内部への拡散を
防止されるので、半導体装置を腐蝕性ガス中で使用する
ことが可能となり電子装置のコストダウンが可能となる
。
体、電極パッドを順次形成してなる半導体装置において
、導電性耐蝕膜Ｉおよびその上に積層された金属膜とか
らなる電極パッド下地層と、この下地層の側面および周
縁部に形成された導電性耐蝕膜ＩＩと、前記電極パッド
下地層の表面に導電性耐蝕膜Ｈに内接するよう形成され
た金の保護膜と、この金の、保護膜を除く全表面に形成
された絶縁性耐蝕膜とを備えるので半導体装置、の表面
は金の保護膜と絶縁性耐蝕膜で被覆されるので腐蝕性ガ
スの装置内部への拡散が防止あるいは抑制され、腐蝕性
のガスが金の保護膜を拡散した場合においても腐蝕性ガ
スは導電性耐蝕膜ＩおよびＩＩによって内部への拡散を
防止されるので、半導体装置を腐蝕性ガス中で使用する
ことが可能となり電子装置のコストダウンが可能となる
。
第１図はこの発明の実施例に係わる半導体装置の要部模
式断面図である。第２図はこの発明の実施例に係わる半
導体装置製造の工程を示す断面図である。 １ シリコン基板、２ 酸化膜、３ Ａｌ導体、４ 電
極パッド下地層、４ ＡＴｉＮ膜（導電性耐蝕膜Ｉ ）
、４ Ｅ３．、、、−ｐｃ！膜（金属膜）、４ＣＡｕ
膜（金属膜） 、５− ＴｉＮ膜（導電性耐蝕膜■）、
６Ｓｉ、Ｎ、膜（絶縁性耐蝕膜）。
式断面図である。第２図はこの発明の実施例に係わる半
導体装置製造の工程を示す断面図である。 １ シリコン基板、２ 酸化膜、３ Ａｌ導体、４ 電
極パッド下地層、４ ＡＴｉＮ膜（導電性耐蝕膜Ｉ ）
、４ Ｅ３．、、、−ｐｃ！膜（金属膜）、４ＣＡｕ
膜（金属膜） 、５− ＴｉＮ膜（導電性耐蝕膜■）、
６Ｓｉ、Ｎ、膜（絶縁性耐蝕膜）。
Claims (1)
- １）シリコンウェハの主表面に酸化膜、導体、電極パッ
ドを順次形成してなる半導体装置において、導電性耐蝕
膜Ｉおよびその上に積層された金属膜とからなる電極パ
ッド下地層と、この下地層の側面および周縁部に形成さ
れた導電性耐蝕膜IIと、前記電極パッド下地層の表面に
、導電性耐蝕膜IIに内接するよう形成された金の保護膜
と、この金の保護膜を除く全表面に形成された絶縁性耐
蝕膜とを備えることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27254987A JPH01115144A (ja) | 1987-10-28 | 1987-10-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27254987A JPH01115144A (ja) | 1987-10-28 | 1987-10-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01115144A true JPH01115144A (ja) | 1989-05-08 |
| JPH0573339B2 JPH0573339B2 (ja) | 1993-10-14 |
Family
ID=17515450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27254987A Granted JPH01115144A (ja) | 1987-10-28 | 1987-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01115144A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068476A (ja) * | 1999-07-15 | 2001-03-16 | Sez Semiconductor Equip Zubehoer Fuer Die Halbleiterfertigung Gmbh | 半導体基板の処理方法 |
| JP2002289640A (ja) * | 2001-03-27 | 2002-10-04 | Hitachi Chem Co Ltd | ワイヤボンディング接続電極構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563842A (en) * | 1978-11-08 | 1980-05-14 | Nec Corp | Semiconductor device |
-
1987
- 1987-10-28 JP JP27254987A patent/JPH01115144A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563842A (en) * | 1978-11-08 | 1980-05-14 | Nec Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068476A (ja) * | 1999-07-15 | 2001-03-16 | Sez Semiconductor Equip Zubehoer Fuer Die Halbleiterfertigung Gmbh | 半導体基板の処理方法 |
| JP2002289640A (ja) * | 2001-03-27 | 2002-10-04 | Hitachi Chem Co Ltd | ワイヤボンディング接続電極構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573339B2 (ja) | 1993-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5310699A (en) | Method of manufacturing a bump electrode | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| JPH0191438A (ja) | 半導体装置 | |
| JPS60138943A (ja) | 半導体デバイスの接続電極の電解形成方法 | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JPH05315332A (ja) | 半導体装置およびその製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JPH01115144A (ja) | 半導体装置 | |
| JP2616063B2 (ja) | バンプ電極の製造方法 | |
| JPS60119755A (ja) | 多層配線半導体集積回路装置 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2570835B2 (ja) | 半導体装置の製造方法 | |
| JPH07176531A (ja) | 配線構造、及び配線構造の形成方法 | |
| JPS6113375B2 (ja) | ||
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPH0442537A (ja) | 半導体装置及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH03237745A (ja) | 半導体装置 | |
| JPS5950546A (ja) | 半導体装置の製造方法 | |
| JPH0658896B2 (ja) | 半導体装置の製造方法 | |
| JPH0294442A (ja) | 半導体装置の製造方法 | |
| JPS6341050A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |