JPH01112751A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH01112751A JPH01112751A JP27074087A JP27074087A JPH01112751A JP H01112751 A JPH01112751 A JP H01112751A JP 27074087 A JP27074087 A JP 27074087A JP 27074087 A JP27074087 A JP 27074087A JP H01112751 A JPH01112751 A JP H01112751A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- pure
- aluminum
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 10
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 239000010703 silicon Substances 0.000 claims description 2
- 230000005012 migration Effects 0.000 abstract description 9
- 238000013508 migration Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 235000010210 aluminium Nutrition 0.000 abstract 4
- 230000008021 deposition Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 150000003377 silicon compounds Chemical class 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 210000004907 gland Anatomy 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の特に配線材料とその形成方法に
関する。
関する。
従来の半導体装置の配線材料は、主にＡＩ、Ａｌ−３ｉ
（０，５〜２％）を用い、スパッタリング法によって、
半導体基板表面上に堆積させていた。また配線の形成方
法としては、前述の様に堆積した配線材料をフォトエツ
チングにより、形成していた。
（０，５〜２％）を用い、スパッタリング法によって、
半導体基板表面上に堆積させていた。また配線の形成方
法としては、前述の様に堆積した配線材料をフォトエツ
チングにより、形成していた。
しかし、従来の配線材料及び製造方法では次の様な欠点
を有する。
を有する。
配線材がＡ Ｉ−８ｉ （０，５〜２％） ０１９合、
マイグレーショア等には強くなるが、エツチング工程に
おいてＡｌ中のＳｉが残香として配線形成後のウェハー
表面に現われ、残香の除去のためのエッチ７グエ程が必
要となったり、配線がギザギザになったりといった欠点
があった。また配線後ノ熱工程で、ヒルロックが発生す
るという問題モイｆする。 − また、配線材がＡＩの場合、前述の残香及びヒルロック
といった問題点ををしないかわり、マイグレーシヨンに
対し弱い特性が欠点として現われてしまう。
マイグレーショア等には強くなるが、エツチング工程に
おいてＡｌ中のＳｉが残香として配線形成後のウェハー
表面に現われ、残香の除去のためのエッチ７グエ程が必
要となったり、配線がギザギザになったりといった欠点
があった。また配線後ノ熱工程で、ヒルロックが発生す
るという問題モイｆする。 − また、配線材がＡＩの場合、前述の残香及びヒルロック
といった問題点ををしないかわり、マイグレーシヨンに
対し弱い特性が欠点として現われてしまう。
そこで本発明は、この様な問題点を解決するもので、そ
の目的とするところは、ＡＩとＡｌ−５ｉの利点がかね
そなえ、欠点をなくしたもので、加工が容易で、マイグ
レーションに強い配線を提供するものである。
の目的とするところは、ＡＩとＡｌ−５ｉの利点がかね
そなえ、欠点をなくしたもので、加工が容易で、マイグ
レーションに強い配線を提供するものである。
１）本発明の半導体装置は、半導体装置の配線材料にお
いて、アルミニウム中に 、４Ｓｌを０゜５〜２％含有
する事を特徴とする。
いて、アルミニウム中に 、４Ｓｌを０゜５〜２％含有
する事を特徴とする。
２）本発明の半導体装置の製造方法は、前記、４Ｓｉは
半導体装置の配線工程において、■アルミニウム層を形
成した後 （２）α線を照射し ■前記アルミニウムをシリコン化する事によって形成さ
れる事を特徴とする。
半導体装置の配線工程において、■アルミニウム層を形
成した後 （２）α線を照射し ■前記アルミニウムをシリコン化する事によって形成さ
れる事を特徴とする。
アルミニウムは、α＠ Ｈｅ”＋を照射する事により
下記の如＜Ｓｉの同位元素を生じる事が知らａ Ｃ１ｒ
ｌ ｌ ａ ｉ’Ａ／＋ｉＨ” →ｉＰ＋Ａｈ賀Ｐ
→Ｙ２Ｓｉ＋ｌ” 〔実施例〕 以下本発明について実施例に基づき詳細に説明する。
下記の如＜Ｓｉの同位元素を生じる事が知らａ Ｃ１ｒ
ｌ ｌ ａ ｉ’Ａ／＋ｉＨ” →ｉＰ＋Ａｈ賀Ｐ
→Ｙ２Ｓｉ＋ｌ” 〔実施例〕 以下本発明について実施例に基づき詳細に説明する。
第１図（Ｃ）は、本発明の一実施例を示す半導体装置の
断面図である。ここでは半導体基ｔｌｉＥｉ上に、絶縁
物２の届を設けた後配線を形成しているが、実さいには
、半導体素子形成後配線を形成する。この実施例の中で
は、半導体素子を略して説明する。またここでＡＩ中に
８１は１％含仔している。
断面図である。ここでは半導体基ｔｌｉＥｉ上に、絶縁
物２の届を設けた後配線を形成しているが、実さいには
、半導体素子形成後配線を形成する。この実施例の中で
は、半導体素子を略して説明する。またここでＡＩ中に
８１は１％含仔している。
第１図（ａ）〜（Ｃ）は本発明を実現するための一実施
例を示す主要工程断面図である。
例を示す主要工程断面図である。
まず、半導体基板１上の絶縁物２Ｔ！Ｊの上に、純Ａ１
３を例えばスパッタリングにより１μｍ形成する。（第
１図（ａ）） 前記純ＡＩ３層を、フォトエツチング工程により、例え
ばＣｘ、＋ｎｃ１ｓガスで８ｐａでｚ−７チングし、配
線パターン４に加工する。（第１図（ｂ）） ついで、保Ｎ膜として、ＣＶＤ法により、５ｉＯ２５を
０．５μｍ堆積させた後、全面にａｌ１２）１雪＋６を
例えばイオン打込により、１２０ｋｅＶで処理する。（
第１図（Ｃ）） この一連の工程により、配線パターンの純ＡＩは１％の
ＳＲを、含む配１１７として形成された。
３を例えばスパッタリングにより１μｍ形成する。（第
１図（ａ）） 前記純ＡＩ３層を、フォトエツチング工程により、例え
ばＣｘ、＋ｎｃ１ｓガスで８ｐａでｚ−７チングし、配
線パターン４に加工する。（第１図（ｂ）） ついで、保Ｎ膜として、ＣＶＤ法により、５ｉＯ２５を
０．５μｍ堆積させた後、全面にａｌ１２）１雪＋６を
例えばイオン打込により、１２０ｋｅＶで処理する。（
第１図（Ｃ）） この一連の工程により、配線パターンの純ＡＩは１％の
ＳＲを、含む配１１７として形成された。
ここでは、半導体Ａ１を単層で使っているが、多層で使
われる場合にも同様に、パブシベーシ黛ン膜を堆積した
後、α線を、イオン打込しても良い。
われる場合にも同様に、パブシベーシ黛ン膜を堆積した
後、α線を、イオン打込しても良い。
このように、加工の際は純Ａ１で、最終にＡｌ−３ｉの
特性を示す配線を得る。またＡＩ中のＳｉは ３０Ｓｉ
であり ２８Ｓｌに比べ質塁数が太き１４
Ｉ４いためマイグレーションに
対してもより強くなった。
特性を示す配線を得る。またＡＩ中のＳｉは ３０Ｓｉ
であり ２８Ｓｌに比べ質塁数が太き１４
Ｉ４いためマイグレーションに
対してもより強くなった。
以上述べた様に、本発明によれば、Ａｌ−３ｉのＳｉが
Ｓｒである事により、マイグレーシ＋４ ヨンに対し２０％向上している。またＡＩ配線工程終了
後、ｂ腺を照射しＳｉを形成するため、加工は純ＡＩの
如くきわめて単純、簡単に行なえるという利点を有する
。また、パフシペーシコンの形成及びアニール等の熱処
理時にヒルロックを形成しないため、よりマイグレーシ
コンに強（なるほか Ｓｌが、Ａｌ中にランダムに形
成される＋４ ため、トータルでは、Ａｌ−３ｉ（１％）をスパツクで
形成した場合に比べ、２倍はどマイグレーションに強い
特性を育するという効果も有する。
Ｓｒである事により、マイグレーシ＋４ ヨンに対し２０％向上している。またＡＩ配線工程終了
後、ｂ腺を照射しＳｉを形成するため、加工は純ＡＩの
如くきわめて単純、簡単に行なえるという利点を有する
。また、パフシペーシコンの形成及びアニール等の熱処
理時にヒルロックを形成しないため、よりマイグレーシ
コンに強（なるほか Ｓｌが、Ａｌ中にランダムに形
成される＋４ ため、トータルでは、Ａｌ−３ｉ（１％）をスパツクで
形成した場合に比べ、２倍はどマイグレーションに強い
特性を育するという効果も有する。
さらに配線の抵抗値も約１０％程度小さくなる効果も育
する。
する。
第１図（ａ）（ｂ）（ｃ）は、本発明の実施例を示す主
要工程断面図である。 １・・・半導体基板 ２・・・絶ＲｇＩ層 ３・・・純Ａ１ ４・・・純Ａｌ配線パター７ ５ ・＝ ＣＶ Ｄ Ｓ ｉ Ｏ＊６・・・ａ
腺 ７・・・Ａｌ−３ｔ配腺パターン 以 上 出願人 セイコーエプソン株式会社 第 １ 図
要工程断面図である。 １・・・半導体基板 ２・・・絶ＲｇＩ層 ３・・・純Ａ１ ４・・・純Ａｌ配線パター７ ５ ・＝ ＣＶ Ｄ Ｓ ｉ Ｏ＊６・・・ａ
腺 ７・・・Ａｌ−３ｔ配腺パターン 以 上 出願人 セイコーエプソン株式会社 第 １ 図
Claims (1)
- 【特許請求の範囲】 〔１〕半導体装置の配線材料において、アルミニウム中
に＾３＾０＿１＿４Ｓｉを、０．５〜２％含有する事を
特徴とする半導体装置。 〔２〕前記＾３＾０＿１＿４Ｓｉは、半導体装置の配線
工程において、 （１）アルミニウム層を形成した後 （２）α線を照射し、 （３）前記アルミニウムをシリコン化する事によって形
成される事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27074087A JPH01112751A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27074087A JPH01112751A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112751A true JPH01112751A (ja) | 1989-05-01 |
Family
ID=17490311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27074087A Pending JPH01112751A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112751A (ja) |
-
1987
- 1987-10-27 JP JP27074087A patent/JPH01112751A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5975659A (ja) | 半導体装置の製造方法 | |
| JPS582076A (ja) | シヨツトキダイオ−ドの製造方法 | |
| JPH01112751A (ja) | 半導体装置とその製造方法 | |
| US3592707A (en) | Precision masking using silicon nitride and silicon oxide | |
| JPS58138035A (ja) | 半導体装置及びその製造方法 | |
| US3576684A (en) | Aluminum-alloy junction devices using silicon nitride as a mask | |
| JPS61256626A (ja) | 絶縁膜表面での薄膜選択成長方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61110427A (ja) | パタ−ン形成方法 | |
| JPS6110234A (ja) | 半導体装置の製造方法 | |
| JP2616062B2 (ja) | コンタクト孔埋め込み方法 | |
| JPS58220428A (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPS61194828A (ja) | 開管法によるＺｎ拡散法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| JPH0469410B2 (ja) | ||
| JPS60120526A (ja) | 微細パタン形成法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS583225A (ja) | 半導体装置の製造方法 | |
| JPS594014A (ja) | 半導体装置の製造方法 | |
| JPS55138856A (en) | Method of fabricating semiconductor device | |
| JPS5530825A (en) | Semiconductor device | |
| JPH0669203A (ja) | 半導体素子の製造方法 |