JPH01111204A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラマブルコントローラ、特にその人、出
力モジュールの表示装置の改良に関するものである。

〔従来技術〕

プログラマブルコントローラは入出力の点数を使用者の
用途に応じである範囲内で自由に選択できるように、所
定点数の入力端子、出力端子を備えた入力モジュール、
出力モジュールを所要個数装着できるようにしたものが
多い。

入力モジュールはセンサ、リミットスイッチ等外部機器
から信号を読込むためのものであり、入力信号の付勢、
無勢の状態２例えばセンサのオン。

オフ状態を表示する表示装置を有している。この表示装
置の監視によりセンサの動作状態、配線の良否が判定で
きる。

一方出力モジュールは外部機器へ制御信号等を出力する
ためのものであり、出力の状態例えば出力信号のオン、
オフ状態を表示する表示装置を有している。この表示装
置の監視によりプログラマブルコントローラのＣＰＵか
ら当該出力モジュールまでのバスの状態、或いは当該出
力モジュール自体の故障を知ることができる。

〔発明が解決しようとする問題点〕

ところでプログラマブルコントローラは多機能化、高性
能化に伴い、多様な情報を表示できるようにすることが
望まれるが、それ自体或いは入出カモジュールの小型化
要求と相反する要求であるので、両要求を満たすことは
困難であった。

本発明は斯かる事情に鑑みてなされたものであって、人
、出力に係る信号の状態のみならず、入出力とは直接に
関係のない情報を表示できるようにした人、出力モジュ
ールの表示装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明に係る表示装置は、プログラマブルコントローラ
に対して信号を入力するための入力モジュール又はプロ
グラマブルコントローラから外部へ信号を出力するため
の出力モジュールに設けられ入力又は出力に係る信号の
状態を表わす第１情報を表示する表示装置において、入
力又は出力とは直接的に関係を有しない第２情報を記憶
する記憶回路と、前記第１情報又は第２情報をその表示
部へ与えるべく切換える切換回路とを具備することを特
徴とする。

なお本発明は１つのモジュールで入出力を行わせるもの
にも適用できる。

〔作用〕

切換回路によって第１情報と第２情報とが切換えて表示
される。

〔実施例〕

以下本発明をその実施例を示す図面に基づいて詳述する
。

第１図は本発明に係る表示装置のブロック図であり、第
２〜５図に示す表示器１２及びその点灯制御回路を示し
ている。図において２はこのモジュール全体を制御する
モジュール制御部であり、プログラマブルコントローラ
全体の制御部のＣＰＵ図示せず）との間で当該モジュー
ルの選択を示す■信号、データの入出力の方向を示す信
号■信号及びデータの書込タイミングを規定する鼾信号
等を送受する。

バッファ１はこのモジュールに対する入出力データのバ
ッファでありデータバスＤＢ及び内部ハス２０と接続さ
れている。プログラマブルコントローラ本体側から２つ
の信号ＳＴＡ及びＵＡＤを与えられるデコーダ３はこの
２人力から内部バス２０上のデータの意味づけをする信
号を発するデコーダであり、ＳＴＡ　−０，ＵＡＤ　＝
　１のときにはステータス、ＳＴＡ　＝Ｉ、　ＵＡＤ　
＝Ｏ（７）ときアトＬｚス、５ＴＡ＝１゜［ＩＡＤ＝１
のときに入出力情報とし、その出力信号はステータスラ
ッチ４、アドレスラッチ６及びＩ１０回路８へ与えられ
る。

ステータスラッチ回路４はデータバス２０上のデータを
ＳＴＡ　＝０．　ＵＡＤ　＝　１のときのデコーダ３出
力によってラッチする回路であり、ステータスデコーダ
５にラッチ内容を与える。ステータスデコーダ５はこれ
をデコードし、その内容に応じて信号Ａ、Ｂ、Ｃ，Ｄを
出力する。

アドレスラッチ６はデータバス２０上のデータをＳＴＡ
　＝　１．　ＵＡＤ　＝００ときのデコーダ３出力によ
ってラッチする。ラッチされた内容は複数のＩ１０回路
８（図には１つだけを示している）又は表示器１２の表
示内容を記憶する表示用ＲＡＭ７にデータをセットし、
或いは読出す際のアドレスとなる。

コード回路９は当該モジュールの種類と他のモジュール
の種類とを区別するための特性コートをその記憶回路か
ら読出す回路でありステータスデコーダ５から信号Ａが
与えられるとデータバス２ｏへこの特性コードを出力す
る。

異常検出回路１０は図示しない故障検出回路からの入力
を、ステータスデコーダ５から信号Ｂが与えられた場合
にデータバス２０へ送出する。

Ｉ１０回路８は当該モジュールが入力モジュールである
ときは外部接続端子（図示せず）に接続されたセンサの
信号を受ける入力回路であり、出力モジュールであると
きはデータバス２０の情報をデコーダ３からの出力信号
があったタイミングでラッチする出力回路である。入出
力併用のモジュールであるときは上記人、出力回路を合
成した回路である。

表示器１２は後述するようにしてＩ１０回路８又は表示
用ＲＡＭ７の内容を表示切替回路１１で切換えて表示す
る。

表示切替回路１１はステータスデコーダ５からの信号Ｃ
がない場合にはＩ１０回路８が出力する状態信号を、ま
た信号Ｃがある場合には表示用ＲＡＭ７の内容を選択し
て表示器１２へ送る。ステータスデコーダの出力信号り
は表示用ＲＡＭ１７の選択信号である。

第２〜第５図は本発明装置による表示器１２の表示態様
の例を示す。この表示器１２は表示手段としてＬＥＤを
用いたものであり、４行４列に配置したマトリックスと
最上部の４個の行、その下の２個の行とからなり、各Ｌ
ＥＤの内容を表すための文字を併記している。

最上部の４つのＬＥＤはその表示文字ＧＥＮＩ、　ＦＵ
。

ＤＩＡＧ及び＾Ｄの夫々に対し、リモートＩ１０として
の割付の表示、モジュール中のフユーズ切れの表示、モ
ジュールの異常表示及び当該モジュールの先頭アドレス
を表示していることの表示を夫々の点灯で表す。

２行目のＯｖを記したＬＥＤは当８亥モジュールが入力
モジュールである場合その端子のオン／オフ状態とは無
関係にこれをオン又は第１フと設定する機能を用いてい
るか否かを点灯、消灯で表し、出力モジュールである場
合は、プログラムの実行結果を無視してその端子を強制
的にオン又はオフにする機能を用いているか否かを点灯
、消灯で表すものである。ＰＡＵと記したＬＥＤは、前
記ＣＰＵが停止した場合に出力状態を強制的にオフとす
るか或いはそのままの状態とするかを決定するメモリの
状態を点灯、消灯で表す。

マトリックス部分の左２列のＡの０〜７及び右２列のＢ
の０〜７はＡＤのＬＥＤが点灯していない場合は入出力
ステータス情報を表す（第２図参照）。

第３図は当該モジュール中のＡ５で特定される出力回路
のフユーズ溶断を示すべく、ＦＵのＬＥＤ及び八５のＬ
ＥＤのみ点灯している。つまり一般的な入出力に係る信
号の状態の表示でないことをＦＵのＬＥＤの表示で報知
するのである。

第４図はＤＩＡＧのＬＥＤが点灯し、同じく点灯してい
るＢ２のＬＥＤに対応する回路に異常がある場合の表示
態様を表している。

第５図はＡＤのＬＥＤが点灯した場合であり、当該モジ
ュールが割当てられているＩ１０番号をコード化して表
示している。そしてマトリックス部の左側より８’、８
”、８’、８°の重みを有する桁を表するものとしてお
り、夫々各桁に対してマトリックス部の上から最右列に
示すように１．２゜４．８の重みをつけるとすると図示
の如くＡの２゜４及び５並びにＢの３が点灯していると
きは４３８０と読むことができ、これがこのモジュール
先頭番号を報知することになる。

次にこのような表示を可能とするモジュール制御部２等
の制御内容について説明する。

第６図はこのモジュールの基本的動作を示すフローチャ
ートである。初期化処理を終了するとＩ１０診断処理を
行う。この処理は入出カモジュール中に何らかの異常が
発生しているかいないかを調べる部分であり、ヒユーズ
切れその他の異常を定期的に診断する。第３．４図で示
した表示はこの診断の結果として行われる。次にＩ１０
転送、命令実行の処理を行い、更に内部処理を行う。第
５図の表示はこの内部処理の結果として行われるもので
あり、周辺装置からのアドレス表示要求指令によってそ
の先頭アドレスを表示せしめる。

次に上記初期化処理内で行う特性コードの読取り制御に
ついて説明する。第７図はその処理手順を示すフローチ
ャートである。

ＣＰＬＩはＳＴＡ　＝０．　ＨＡＤ　＝　１を発する。

そうするとデコーダ３はこれを解読してステータスラッ
チ４にデータバス２０のデータをラッチさせる。一方、
バッファ１を介してステータスデコーダ５が信号Ａを出
力する内容のデータをデータバス２０にセットし、また
酊信号を送出する。

これによりコード回路９はデータバス２０上へデータを
送出する。ＣＰＵ内ではモジュール制御部２が出力する
面信号に同期して特性コード（Ｎ）によってモジュール
特性コード−覧表よりモジュールの特性（入力回路の区
別、入出力回路点数、フユーズの有無、故障検出回路の
有無）を読出し、第８図に例示するように人、出力モジ
ュールを装着すべきスロット別の特性テーブルを作成す
る。ｃｐｕ内部によるモジュール特性コード−覧表では
１モジユールについて６４バイトのデータを記憶してお
き、前述の特性の外、モジュールの形式、名称データ、
モジュールの消費電流等のデータも格納されている。

第８図のテーブルにおいて（Ｉｌｏ　）は入出力の区別
を表し、入力モジュールは１、出力モジュールは２、入
出力兼用モジュールは３としている。

ＩＰＯＩＮＴ、ＯＰＯＩＮＴは各々そ１７）−Ｅジュー
ル中の入出力回路数を示す。ＦＵはフユーズが存在する
場合■、存在しない場合Ｏとしている。ＤＩＡＧはその
他の故障診断機能を有する場合Ｉ、ない場合０としてい
る。

ＣＰＵはサイクリックに異常検出回路１０の内容を調べ
るが、スロット別特性テーブルによりフユーズが存在し
ない１１０回路の場合にはフユーズ切れ検出処理を省略
して応答を早めている。

第９図はフユーズ切れ検出のためのルーチンを示すフロ
ーチャートである。まずステータスデータ５から信号Ｂ
が出力されるようなデータをデータバス２０へ送出し、
また５ＴＡ＝０、ＩＩＡＤ＝１とし、■信号によってス
テータスラッチ４ヘデータをセットする。これによって
信号Ｂが発せられ、異常検出回路１０はデータバス２０
ヘデータを送出する権利を有する。

一方、ＳＴＯ＝　１．　ＵＡＤ　＝０としテテータパス
２゜ヘアドレスデータ（異常検出回路１０中のデータを
特定するもの）を送出し、■信号を送出するとアドレス
ラッチ６にデータが設定される。■信号を送出するとア
ドレスラッチ６で示される異常検出回路１０中のフユー
ズ切れ検出に相当する部分のデータが得られる。

モジュール中の検出可能な点数がデータバスの本数より
多い場合は、アドレスラッチ６に前記の如く次のアドレ
スセットをセットし、同様に読取る。これらのデータは
一旦ＣＰｔ１内のメモリに格納しておき、次にｃｐｕか
ら表示用ＲＡＭ７を選択させるべく、ステータスデコー
ダ５に出力信号りを発せしめるデータをデータバス２０
を通してステータスラッチ４ヘセツトする。そしてアド
レスラッチ６ヘアドレス情報を前記同様にしてセットし
ておき、データバス２０を通じて一旦ＣＰＵ内のメモリ
に格納しておいたデータを表示用ＲＡＭ７ヘセツトする
。この操作をくり返してフユーズ切れ検出データを全て
表示用ＲＡＭ７へ転送しておく。また、ＦＵのＬＥＤが
ＯＮする様データを表示用ＲＡＭＴ中にセットする。次
に表示器１２へ表示用ＲＡＭ７のデータを表示するため
表示切替回路１１を表示用ＲＡＭＴ側へ切り替える。こ
れにはステータスデータ５から信号Ｃを出力させるため
、データバス２０よりステータスラッチ４へ所要データ
で送出し■信号によりラッチさせる。

信号Ｃにより表示切替回路１１はＩ１０回路８側より表
示用ＲＡＭＶ側へと切り替り、ｐｕのＬＥＤ及びフユー
ズ切れ部分の表示が可能となる。またこのフユーズ切れ
の表示の解除はステータスデコーダ５の信号Ｃをオフす
る様ステータスラッチ４ヘデータをセットすれば良い。

次に第５図に示す先頭アドレス表示の処理について説明
する。モジュール自体はその先頭番号を検出する手段を
有していないので、ＣＰＵがこれを検出する。第１０図
はその処理手順を示している。

モジュールを取付けるベースが８個、１個のべ−スに８
つのスロットが設けられているものとし、まずベースを
表す番号のカウンタＢ、スロットを表すカウンタＳを夫
々１とする。次に入力、出力のアドレスを格納するレジ
スタＩＡｄｓ　、　０Ａｄｓを０とする。

次にカウンタＢ、Ｓの内容で定まるスロット、つまり最
初は第１ベースの第１スロツトのモジュールにつきスロ
ット別特性テーブル（第８図参照）を参照して、人、出
力モジュールのいずれかを判定し、入力（又は出力）モ
ジュールである場合はレジスタＩＡｄｓ（又はＯＡｄｓ
）の内容そのときのカウンタＢ、Ｓの内容で設定される
モジュール中の表示用ＲＡＭ７へ書込む。

次にスロット別特性テーブルを参照してＩ　ＰＯＩＮＴ
（又はＯＰＯＩＮＴ）を読出しレジスタＩＡｄｓ（又は
ＯＡｄｓ）の内容と加算し、加算結果をレジスタＩＡｄ
ｓ（又はＯＡｄｓ）に格納する。この加算結果は第２番
目のモジュールの先頭アドレスとなることは言うまでも
ない。このような処理を第８ベースの第８スロツトまで
反復すると各スロットのモジュールの表示用ＲＡＭ７に
はその先頭アドレスがが書込まれたことになる。

その後、前同様にしてステータスデコーダ５から信号Ｃ
を出力させるようにステータスラッチにデータを書込む
とこれによって表示用ＲＡＭ７の内容即ち各モジュール
の先頭アドレスが表示されることなる。

なお、表示器は上記実施例に示すものに限らず液晶表示
器等適宜のものを用い得る。

〔効果〕

以上の如き本発明による場合は従来より表示されている
入力、出力に係る信号だけではなくこれらとは直接関係
がない、つまり上述の例では異常検出機構、或いは先頭
アドレス情報等を限られたスペースで表示できることと
なり、小型化の要求を損なうことなく多機能化に伴う各
種情報の表示が可能となる。

【図面の簡単な説明】

第１図は本発明装置のブロック−１第２〜第５図は表示
器の表示態様を表す説明図、第６図は基本動作のフロー
チャート、第７は特性テーブル作成の処理のフローチャ
ート、第８図は特性テーブルの概念図、第９図はフユー
ズ溶断の表示のための処理のフローチャート、第１０図
は先頭アドレス算出の処理のフローチャートである。 ２・・・モジュール制御部　３・・・デコーダ　４・・
・ステータスラッチ　５・・・ステータスデコーダ　６
・・・アドレスラッチ　７・・・表示用ＲＡＭ　　９・
・・コード回路１０・・・異常検出回路　１１・・・表
示切替回路　１２・・・表示器 特　許　出願人　　光洋電子工業株式会社代理人　弁理
士　　河　　野　　登　　夫第　２　図 第　４　図 第　３　図 第　５　図

Claims (1)

【特許請求の範囲】
1. １．プログラマブルコントローラに対して信号を入力す
   るための入力モジュール又はプログラマブルコントロー
   ラから外部へ信号を出力するための出力モジュールに設
   けられ入力又は出力に係る信号の状態を表わす第１情報
   を表示する表示装置において、入力又は出力とは直接的
   に関係を有しない第２情報を記憶する記憶回路と、前記
   第１情報又は第２情報をその表示部へ与えるべく切換え
   る切換回路とを具備することを特徴とする表示装置。