JPH01108735A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JPH01108735A JPH01108735A JP26611287A JP26611287A JPH01108735A JP H01108735 A JPH01108735 A JP H01108735A JP 26611287 A JP26611287 A JP 26611287A JP 26611287 A JP26611287 A JP 26611287A JP H01108735 A JPH01108735 A JP H01108735A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- bonding
- resin film
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title abstract 4
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011889 copper foil Substances 0.000 abstract description 2
- 238000005520 cutting process Methods 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 description 1
- 229920001646 UPILEX Polymers 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 108010017131 high fluorescent intermediate II Proteins 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置における実装構造、と（に半導体素
子を搭載したフィルムキャリアを回路基板の外部電極に
ポンディングする方法に関する。
子を搭載したフィルムキャリアを回路基板の外部電極に
ポンディングする方法に関する。
（従来の技術）
従来、特開昭５４−１２４Ｂ７５号公報に記載された第
８図、９図に示すように、まず半導体素子の構造はＩＣ
チップ（８）の外部電極とフィルムキャリアのフィンガ
ー（７）とを接合したものを型プレスにて絶縁樹脂フィ
ルム（４）がフィンガ一端に残るように切断した構造を
しており、この半導体素子を回路基板に実装する（以下
この工程をＯＬＢ、！：称す、 ’） ＩＩ、２１９図
に示すように回路基ＩＬ（１２）上の回路パターン（１
１）の端子部に前記構造の半導体素子を置いて絶縁樹脂
フィルム（４）の、閏のフィンガー（７）部を加熱・加
圧ツールにて接合していた。このように絶縁樹脂フィル
ムをフィンガ一端に残すことで切断時のフィンガーのバ
タつき及びＯＬＢ時のフィンガーズレを皆無にしたので
ある。
８図、９図に示すように、まず半導体素子の構造はＩＣ
チップ（８）の外部電極とフィルムキャリアのフィンガ
ー（７）とを接合したものを型プレスにて絶縁樹脂フィ
ルム（４）がフィンガ一端に残るように切断した構造を
しており、この半導体素子を回路基板に実装する（以下
この工程をＯＬＢ、！：称す、 ’） ＩＩ、２１９図
に示すように回路基ＩＬ（１２）上の回路パターン（１
１）の端子部に前記構造の半導体素子を置いて絶縁樹脂
フィルム（４）の、閏のフィンガー（７）部を加熱・加
圧ツールにて接合していた。このように絶縁樹脂フィル
ムをフィンガ一端に残すことで切断時のフィンガーのバ
タつき及びＯＬＢ時のフィンガーズレを皆無にしたので
ある。
しかしながら従来技術では、ＯＬＢ時にポンディングツ
ールでフィンガーを直接加熱するため例ぇは接合に半田
共晶あるいはＡｕ−８ｎ共晶、接着剤等を用いた場合ポ
ンディング回数が増えてい（と前記ポンディングツール
の接合面に半田やＡｕ−３ｎ共品物、ｔｉＩ着剤等が付
着してしまい、最後にはポンディングできな（なってし
まうという問題点を育していた。そこで本発明は従来の
このような１ｇｌ１１［点を解決するための回路基板に
前記半導体素子をＯＬＢしてもポンディングツールの接
合面に半田等の汚れが全くつかないのでこれまでのポン
ディング回数を飛躍的に向上させ、さらに実装面積を小
さくすることを目的とする。
ールでフィンガーを直接加熱するため例ぇは接合に半田
共晶あるいはＡｕ−８ｎ共晶、接着剤等を用いた場合ポ
ンディング回数が増えてい（と前記ポンディングツール
の接合面に半田やＡｕ−３ｎ共品物、ｔｉＩ着剤等が付
着してしまい、最後にはポンディングできな（なってし
まうという問題点を育していた。そこで本発明は従来の
このような１ｇｌ１１［点を解決するための回路基板に
前記半導体素子をＯＬＢしてもポンディングツールの接
合面に半田等の汚れが全くつかないのでこれまでのポン
ディング回数を飛躍的に向上させ、さらに実装面積を小
さくすることを目的とする。
本発明の半導体ａＷｌの実ａｍ−造は、半導体素子を絶
縁樹脂フィルム上に形成された導体回路に熱圧着あるい
は超音波等で実装する構造において、前記半導体素子の
回りに前記絶縁樹脂フィルムを二辺あるいは四辺に帯状
に残して切断し外部回路基板上に実装する際に前記半導
体装置の帯状に残し、た絶縁樹脂フィルムを介して前記
半導体装置の端子と外部回路の端子とを接合することを
特徴とする。
縁樹脂フィルム上に形成された導体回路に熱圧着あるい
は超音波等で実装する構造において、前記半導体素子の
回りに前記絶縁樹脂フィルムを二辺あるいは四辺に帯状
に残して切断し外部回路基板上に実装する際に前記半導
体装置の帯状に残し、た絶縁樹脂フィルムを介して前記
半導体装置の端子と外部回路の端子とを接合することを
特徴とする。
以下、本発明について実施例に基づき詳細に説明する。
尚第１図は本発明にかかる半導体装置の実装断面図であ
る。
る。
（実施例１）
第２図は、本発明によるフィルムキャリアの穴抜きの構
成例である。フィルムキャリアの製造工程としては、半
導体素子を実装する際のデバイスホール（１）及び、テ
ープ送り用のスプロケットホール、（２）及び枠形成大
（３）をプレス加工等で絶縁樹脂フィルム（４）上にあ
らかじめ形成してから次にｆＩＡ箔を接着剤あるいは圧
着等で張り合わせて、エツチング等により、第３図のよ
うにパターン（５）を形成する０次に半導体素子とフィ
ルムキャリアのパターン上のフィンガ一部とをポンディ
ングツールにて熱圧着あるいは超音波等で接合し、（以
下この工程をＩＬＢと略す、）ＩＬＢ１！に第３図のフ
ィルムキャリアのデバイスホールの外側の、絶縁樹脂枠
（θ）に沿った破ＩＩＡ−ｐ、’ 、Ｂ−Ｂ’ 、Ｃ−
Ｃ’ 、Ｄ−Ｄ’の位置にて型によるプレス等にて切断
する。但し切断時に、フィンガー（７）がＩＣチップ（
８）の端面にふれでシ１−Ｆを起こす可能性があるため
切断前にＩＣ能動面に、約６０μｍの厚みで溶剤分を含
むエポキシ樹脂でモールドしておく必要がある。
成例である。フィルムキャリアの製造工程としては、半
導体素子を実装する際のデバイスホール（１）及び、テ
ープ送り用のスプロケットホール、（２）及び枠形成大
（３）をプレス加工等で絶縁樹脂フィルム（４）上にあ
らかじめ形成してから次にｆＩＡ箔を接着剤あるいは圧
着等で張り合わせて、エツチング等により、第３図のよ
うにパターン（５）を形成する０次に半導体素子とフィ
ルムキャリアのパターン上のフィンガ一部とをポンディ
ングツールにて熱圧着あるいは超音波等で接合し、（以
下この工程をＩＬＢと略す、）ＩＬＢ１！に第３図のフ
ィルムキャリアのデバイスホールの外側の、絶縁樹脂枠
（θ）に沿った破ＩＩＡ−ｐ、’ 、Ｂ−Ｂ’ 、Ｃ−
Ｃ’ 、Ｄ−Ｄ’の位置にて型によるプレス等にて切断
する。但し切断時に、フィンガー（７）がＩＣチップ（
８）の端面にふれでシ１−Ｆを起こす可能性があるため
切断前にＩＣ能動面に、約６０μｍの厚みで溶剤分を含
むエポキシ樹脂でモールドしておく必要がある。
このようにして切断した半導体！ＩＩＩの構造例を第５
．６図に示す。
．６図に示す。
（実施例２）
この他第４図に示すようにフィルムキャリアに半導体素
子を実装する淳のデバイスホールとテープ送り用のスプ
ロケットホールをプレス加工等で形成してから次に銅箔
を接着剤あるいは圧着等で張り合わせて、エツチング等
によりパターンを形成する６次に半導体素子をフィルム
キャリアにＩＬＢして、箪４図のデバイスホールの外側
の破線Ａ−Ａ’ 、Ｂ−８’ 、Ｃ−Ｃ’ 、Ｄ−Ｄ’
の位置で型によるプレス等で切断する。この場合も実施
例１と同様に薄くモールドしておく必要がある。
子を実装する淳のデバイスホールとテープ送り用のスプ
ロケットホールをプレス加工等で形成してから次に銅箔
を接着剤あるいは圧着等で張り合わせて、エツチング等
によりパターンを形成する６次に半導体素子をフィルム
キャリアにＩＬＢして、箪４図のデバイスホールの外側
の破線Ａ−Ａ’ 、Ｂ−８’ 、Ｃ−Ｃ’ 、Ｄ−Ｄ’
の位置で型によるプレス等で切断する。この場合も実施
例１と同様に薄くモールドしておく必要がある。
このように切断した場合でも第５，８６図のような構造
となる。
となる。
実施例１、実施例２のような半導体装置は第７図に示す
ように“、外部回路基板（１２）の回路パターン（１１
）の端子部（端子上には半田メツキあるいは半田デイツ
プ、半田クリーム印刷等で５μｍ以上半田がのっている
かあるいは端子接合用の接着剤をのせである。）に前記
半導体Ｈｌｉ！のフィンガーの端子部を接合するために
ポンプイングツニル（９）にて絶縁樹脂枠を介して半田
接合等の場合は熱圧着、接着剤を用いた場合は熱圧着あ
るいはＵＶ等で硬化させることで接合するのである。
ように“、外部回路基板（１２）の回路パターン（１１
）の端子部（端子上には半田メツキあるいは半田デイツ
プ、半田クリーム印刷等で５μｍ以上半田がのっている
かあるいは端子接合用の接着剤をのせである。）に前記
半導体Ｈｌｉ！のフィンガーの端子部を接合するために
ポンプイングツニル（９）にて絶縁樹脂枠を介して半田
接合等の場合は熱圧着、接着剤を用いた場合は熱圧着あ
るいはＵＶ等で硬化させることで接合するのである。
接合条件については、本発明の半導体ｖｉａをＯＬＨす
る際、絶縁樹脂フィルムを介してポンディングツールを
加熱しているため、直接フィンガーを加熱する方法より
も設定温度を約５０℃上げて行なう事が必要である。但
しこの温度は、絶縁樹脂フィルムの厚さや材料の熱伝導
度により変わって（る、尚今回、本発明の実施例１．２
の半導体装置は絶縁樹脂としてポリイミドを用いたが前
記接合条件で０ＬＢｔ、でも全くポリイミドフィルムは
熱による影響はなかった。
る際、絶縁樹脂フィルムを介してポンディングツールを
加熱しているため、直接フィンガーを加熱する方法より
も設定温度を約５０℃上げて行なう事が必要である。但
しこの温度は、絶縁樹脂フィルムの厚さや材料の熱伝導
度により変わって（る、尚今回、本発明の実施例１．２
の半導体装置は絶縁樹脂としてポリイミドを用いたが前
記接合条件で０ＬＢｔ、でも全くポリイミドフィルムは
熱による影響はなかった。
ここで本発明の具体例を述べる。第５、第６図の半導体
装置を０ＬＢＬ、たもの（：Ａ施例１．２）と第８図の
半導体装置を０ＬＢＬ、たもの（従来例１）との比較し
た内容について説明する。今回評価したサンプル゛は、
絶縁樹脂フィルムとＣては耐熱性のあるポリイミドフィ
ルムを°用いフィルム厚は３ｍ１ｌのものを使用した。
装置を０ＬＢＬ、たもの（：Ａ施例１．２）と第８図の
半導体装置を０ＬＢＬ、たもの（従来例１）との比較し
た内容について説明する。今回評価したサンプル゛は、
絶縁樹脂フィルムとＣては耐熱性のあるポリイミドフィ
ルムを°用いフィルム厚は３ｍ１ｌのものを使用した。
又接続ピッチは３００μｍ１リ一ド本数３０本、フィン
ガー幅７０μｍ、フィンガー厚はＷ４箔上にＮｉ、Ａｕ
メツキをした４０μｍのものを用いた。そして、フィン
ガーの接続部分は八−７エツチングによりバンプを形成
したいわゆるＢＴＡＢ方式にて製作した。
ガー幅７０μｍ、フィンガー厚はＷ４箔上にＮｉ、Ａｕ
メツキをした４０μｍのものを用いた。そして、フィン
ガーの接続部分は八−７エツチングによりバンプを形成
したいわゆるＢＴＡＢ方式にて製作した。
実施例１．２と、従来例１ともに、フィンガー切断時に
リードが曲がったり、ＯＬＢ時に７４／ガーがズレると
いうたことは、全く発生しなかった。但し従来例１の半
導体装置をＯＬＢするｒにポンディングツールに半田や
接着剤等の、汚れが付着して、ツール表面の温度分布が
変化したり、ツールに半導体装置が付着する等で数千回
から数百回ポンディングを行なうとツール表面の汚れを
研り等で落とし°てやる必要があるのだが、実施例１．
２０半導体＆１置を０ＬＩ３する際には、ポンディング
ツールがＩＩ！接フィンガーにふれずに絶縁樹脂枠を押
えて熱圧着、あるいはＵｖ等で接合するため、ツール表
面に半田、接着剤等が全（つかずに、ポンディング回数
も数万〜敗十万回以上できるの、である０本実施例は半
田、及びｔＳａ剤に関して述べているがＡｕ−３ｎｓ
Ａｕ−Ａｕ接合にも有効である。尚半田等のように２０
０℃以上で熱圧着する場合は、耐熱性絶縁樹脂フィルム
例えばポリイミド等を用い、２００℃以下で接合あるい
はＵＶ接着剤で接合するものには熱分解温度が２００℃
より低いその他の絶縁樹脂フィルムを用いる事が必要で
ある。
リードが曲がったり、ＯＬＢ時に７４／ガーがズレると
いうたことは、全く発生しなかった。但し従来例１の半
導体装置をＯＬＢするｒにポンディングツールに半田や
接着剤等の、汚れが付着して、ツール表面の温度分布が
変化したり、ツールに半導体装置が付着する等で数千回
から数百回ポンディングを行なうとツール表面の汚れを
研り等で落とし°てやる必要があるのだが、実施例１．
２０半導体＆１置を０ＬＩ３する際には、ポンディング
ツールがＩＩ！接フィンガーにふれずに絶縁樹脂枠を押
えて熱圧着、あるいはＵｖ等で接合するため、ツール表
面に半田、接着剤等が全（つかずに、ポンディング回数
も数万〜敗十万回以上できるの、である０本実施例は半
田、及びｔＳａ剤に関して述べているがＡｕ−３ｎｓ
Ａｕ−Ａｕ接合にも有効である。尚半田等のように２０
０℃以上で熱圧着する場合は、耐熱性絶縁樹脂フィルム
例えばポリイミド等を用い、２００℃以下で接合あるい
はＵＶ接着剤で接合するものには熱分解温度が２００℃
より低いその他の絶縁樹脂フィルムを用いる事が必要で
ある。
尚、本実施例によりＯＬＢされたものは不良の際リペア
−する場合に絶縁樹脂枠にフィンガーがｔｌｔされてい
るので加熱等を行なってリペア−する時、外部回路基板
の端子上にフィンガーが切れて残るといった事がなくな
り、リペア−性も著しく向上した。
−する場合に絶縁樹脂枠にフィンガーがｔｌｔされてい
るので加熱等を行なってリペア−する時、外部回路基板
の端子上にフィンガーが切れて残るといった事がなくな
り、リペア−性も著しく向上した。
本発明によれば半導体素子の回りに絶ＲＩ／ＭＩｌフィ
ルムを枠状に配した構造にして、フィルムキャリアのフ
ィンガーと外部回路基板の端子とを接続する際に枠状に
配した絶縁樹脂フィルムを介してポンディングをするこ
とにより、ツールへの汚れ等によりポンディングができ
な（なることを防いで、ツール研磨作業をこれまでの数
百回に一度行なっていたのに対して、本発明によると、
数万〜数十万回ポンディングしても、全くツール表面が
汚れずにツール研磨作業をほとんど行なわれなくても良
くなるため、コストダウンが可能となる。
ルムを枠状に配した構造にして、フィルムキャリアのフ
ィンガーと外部回路基板の端子とを接続する際に枠状に
配した絶縁樹脂フィルムを介してポンディングをするこ
とにより、ツールへの汚れ等によりポンディングができ
な（なることを防いで、ツール研磨作業をこれまでの数
百回に一度行なっていたのに対して、本発明によると、
数万〜数十万回ポンディングしても、全くツール表面が
汚れずにツール研磨作業をほとんど行なわれなくても良
くなるため、コストダウンが可能となる。
又本発明の半導体ＨＷｌは、従来の半導体Ｈａと比べて
半導体素子の回りの絶ＲＩＩＭ脂枠を介して接合するた
め、リード切断後の形伏を小型化できるのである。
半導体素子の回りの絶ＲＩＩＭ脂枠を介して接合するた
め、リード切断後の形伏を小型化できるのである。
第１図は、本発明にかかる半導体装置の実装断面図。
第２図は、本発明にかかる実施例１のフィルムキャリア
の穴抜きの構成図、第３図はフィルムキャリアの回路パ
ターン図及びリード切断位置図、第４図は本発明にかか
る実施例２のフィルムキャリアの大抜き位置、回路パ、
ターン図及びリード切断位置図である。又第５図は実施
例１，２のリード切断後の半導体装置の平面図、第６図
はリード切断後の半導体！１ｉｌｔの断面図、第７図は
本発明にかかる半導体装置の実装時の断面図である。第
８図は従来のリード切断後の半導体装置の平面図、１８
９図は従来の、半導体ＨＦＩＩの実装の断面図である。 １・・・デバイスホール ２・・・送り穴 ３・・・、枠形成穴 ４・・・絶縁樹脂フィルム ５・・・パターン ６・・・絶縁樹脂枠 ７・・・フィンガー ８・−Ｉ Ｃチップ ９・・・加熱詔加圧ポンディングツール１０・・・半田
括接雷剤等 １１・・・回路パターン １２・・・ガラ°エポ基板 以 上 出願人 セイコーエプソン株式会社 代理人、弁理士 最 上 務 他１名第１図 ロロロロロロロロロ 第２図 第３図 第４図 第５図 第Ｇ図
の穴抜きの構成図、第３図はフィルムキャリアの回路パ
ターン図及びリード切断位置図、第４図は本発明にかか
る実施例２のフィルムキャリアの大抜き位置、回路パ、
ターン図及びリード切断位置図である。又第５図は実施
例１，２のリード切断後の半導体装置の平面図、第６図
はリード切断後の半導体！１ｉｌｔの断面図、第７図は
本発明にかかる半導体装置の実装時の断面図である。第
８図は従来のリード切断後の半導体装置の平面図、１８
９図は従来の、半導体ＨＦＩＩの実装の断面図である。 １・・・デバイスホール ２・・・送り穴 ３・・・、枠形成穴 ４・・・絶縁樹脂フィルム ５・・・パターン ６・・・絶縁樹脂枠 ７・・・フィンガー ８・−Ｉ Ｃチップ ９・・・加熱詔加圧ポンディングツール１０・・・半田
括接雷剤等 １１・・・回路パターン １２・・・ガラ°エポ基板 以 上 出願人 セイコーエプソン株式会社 代理人、弁理士 最 上 務 他１名第１図 ロロロロロロロロロ 第２図 第３図 第４図 第５図 第Ｇ図
Claims (1)
- （１）半導体素子を絶縁樹脂フィルム上に形成された導
体回路に熱圧着あるいは超音波等で実装する構造におい
て、前記半導体素子の回りに前記絶縁樹脂フィルムを二
辺あるいは四辺に帯状に残して切断し、外部回路基板上
に実装する際に前記半導体装置の帯状に残した絶縁樹脂
フィルムを介して前記半導体装置の端子と外部回路の端
子とを接合することを特徴とする半導体装置の実装構造
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26611287A JPH01108735A (ja) | 1987-10-21 | 1987-10-21 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26611287A JPH01108735A (ja) | 1987-10-21 | 1987-10-21 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108735A true JPH01108735A (ja) | 1989-04-26 |
Family
ID=17426488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26611287A Pending JPH01108735A (ja) | 1987-10-21 | 1987-10-21 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629348A (ja) * | 1992-05-12 | 1994-02-04 | Akira Kitahara | 表面実装部品及びその半製品 |
-
1987
- 1987-10-21 JP JP26611287A patent/JPH01108735A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629348A (ja) * | 1992-05-12 | 1994-02-04 | Akira Kitahara | 表面実装部品及びその半製品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000031327A (ja) | 半導体装置及びその製造方法 | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JP3645511B2 (ja) | 半導体装置の製造方法 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JP2626621B2 (ja) | 半導体装置の製造方法 | |
| JP3569386B2 (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| JPH01108735A (ja) | 半導体装置の実装構造 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JPH03244140A (ja) | 半導体装置 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH07122591A (ja) | 半導体装置の実装方法 | |
| JP3915325B2 (ja) | 半導体装置の製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JPS61247040A (ja) | 半導体装置の製造方法 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| JP2521693B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JPH05243327A (ja) | フィルムキャリア半導体装置 | |
| JP3768690B2 (ja) | 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置 | |
| US20200105723A1 (en) | Module | |
| KR950008849B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3434226B2 (ja) | 固定リードフレームおよびその製造方法 | |
| JP2503711B2 (ja) | フィルムキャリアテ―プ |