JPH01102663A - 制御記憶装置 - Google Patents
制御記憶装置Info
- Publication number
- JPH01102663A JPH01102663A JP62260581A JP26058187A JPH01102663A JP H01102663 A JPH01102663 A JP H01102663A JP 62260581 A JP62260581 A JP 62260581A JP 26058187 A JP26058187 A JP 26058187A JP H01102663 A JPH01102663 A JP H01102663A
- Authority
- JP
- Japan
- Prior art keywords
- microinstructions
- relief
- microinstruction
- errors
- control storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
誤りの救済を行なう制御記憶装置に関し、アクセス時間
が短かくて済むことを目的とし、誤り検出符号を持つマ
イクロ命令で構成された互いに同一のマイクロプログラ
ムを複数のモジュール夫々に記憶した！、ＩＩ陣記憶部
と、該複数のモジュール夫々から読み出された複数のマ
イクロ命令夫々の誤り検出を行ない、その検出結果に応
じて所定数のマイクロ命令を選択して取り出す誤り検出
及び選択部と、該誤り検出及び選択部で得られた所定数
のマイクロ命令をビット単位で票決して単一のマイクロ
命令を生成し誤りの救済を行なう票決部とを有し構成す
る。
が短かくて済むことを目的とし、誤り検出符号を持つマ
イクロ命令で構成された互いに同一のマイクロプログラ
ムを複数のモジュール夫々に記憶した！、ＩＩ陣記憶部
と、該複数のモジュール夫々から読み出された複数のマ
イクロ命令夫々の誤り検出を行ない、その検出結果に応
じて所定数のマイクロ命令を選択して取り出す誤り検出
及び選択部と、該誤り検出及び選択部で得られた所定数
のマイクロ命令をビット単位で票決して単一のマイクロ
命令を生成し誤りの救済を行なう票決部とを有し構成す
る。
本発明は制御記憶装置に関し、誤り救済を行なうυ１１
１１記憶装置に関する。
１１記憶装置に関する。
マイクロプログラム１ｉｌｌｔｌｌの計算機システムに
おいては、制御記憶装置にマイクロプログラムが格納さ
れており、この制御記憶装置からマイクロプログラムを
構成するマイクロ命令が順次読み出され、マイクロ命令
に基づいて各種のａ１１制御が行なわれる。
おいては、制御記憶装置にマイクロプログラムが格納さ
れており、この制御記憶装置からマイクロプログラムを
構成するマイクロ命令が順次読み出され、マイクロ命令
に基づいて各種のａ１１制御が行なわれる。
読み出されるマイクロ命令に誤り（エラー）があると誤
った制御が行なわれるので、これを防止するために誤り
救済が行なわれている。
った制御が行なわれるので、これを防止するために誤り
救済が行なわれている。
第５図は従来の制御記憶装置の一例のブロック図を示す
。
。
同図中、アドレスレジスタ１０から供給されるアドレス
に指示されてｕ制御記憶部１１のマイクロプログラムか
らマイクロ命令が読み出され、データレジスタ１２に格
納される。このマイクロ命令、には例えば１ビット誤り
訂正かつ２ビット誤り検出可能な誤り訂正符号（ＥＣＣ
）が付加されている。
に指示されてｕ制御記憶部１１のマイクロプログラムか
らマイクロ命令が読み出され、データレジスタ１２に格
納される。このマイクロ命令、には例えば１ビット誤り
訂正かつ２ビット誤り検出可能な誤り訂正符号（ＥＣＣ
）が付加されている。
データレジスタ１２の出力するマイクロ命令は誤り検出
及び訂正部１３に供給され、ここで上記誤り訂正符号に
よる誤り検出及び誤り訂正の処理（ＥＣＣ処理）が行な
われ、その後マイクロ命令はデータレジスタ１４に格納
され、ここから端子１５を介して後続のデコーダ等に供
給される。また分岐のマイクロ命令の場合には分岐先ア
ドレスがアドレスレジスタ１０に供給される。なおアド
レスレジスタ１０には端子１６よりネクストアドレス又
は割込みアドレスが入来する。
及び訂正部１３に供給され、ここで上記誤り訂正符号に
よる誤り検出及び誤り訂正の処理（ＥＣＣ処理）が行な
われ、その後マイクロ命令はデータレジスタ１４に格納
され、ここから端子１５を介して後続のデコーダ等に供
給される。また分岐のマイクロ命令の場合には分岐先ア
ドレスがアドレスレジスタ１０に供給される。なおアド
レスレジスタ１０には端子１６よりネクストアドレス又
は割込みアドレスが入来する。
従来装置では、誤り検出及び訂正部１３でＥＣＣ処理を
行なうため、ＥＣＣ処理の時間が加算され、制御記憶の
アクセス時間が長くなり、また分岐のマイクロ命令でも
分岐先アドレスの確定に時間がかかり、処理が遅くなる
という問題点があった。
行なうため、ＥＣＣ処理の時間が加算され、制御記憶の
アクセス時間が長くなり、また分岐のマイクロ命令でも
分岐先アドレスの確定に時間がかかり、処理が遅くなる
という問題点があった。
本発明は上記の点に鑑みてなされたものであり、アクセ
ス時間が短くて済む制御記憶装置を提供することを目的
とする。
ス時間が短くて済む制御記憶装置を提供することを目的
とする。
本発明の制御記憶装置は、誤り検出符号を持つマイクロ
命令で構成された互いに同一のマイクロプログラムを複
数のモジュール（２４ａ〜２４ｄ）夫々に記憶した制御
記憶部（２４）と、複数のモジュール（２４ａ〜２４ｄ
）夫々から読み出された複数のマイクロ命令夫々の誤り
検出を行ない、その検出結果に応じて所定数のマイクロ
命令を選択して取り出す誤り検出及び選択部（２５，２
６，２７＞と、 誤り検出及び選択部（２５，２６，２７）で得られた所
定数のマイクロ命令をビット単位で票決して単一のマイ
クロ命令を生成し誤りの救済を行なう票決部（４０）と
を有する。
命令で構成された互いに同一のマイクロプログラムを複
数のモジュール（２４ａ〜２４ｄ）夫々に記憶した制御
記憶部（２４）と、複数のモジュール（２４ａ〜２４ｄ
）夫々から読み出された複数のマイクロ命令夫々の誤り
検出を行ない、その検出結果に応じて所定数のマイクロ
命令を選択して取り出す誤り検出及び選択部（２５，２
６，２７＞と、 誤り検出及び選択部（２５，２６，２７）で得られた所
定数のマイクロ命令をビット単位で票決して単一のマイ
クロ命令を生成し誤りの救済を行なう票決部（４０）と
を有する。
本発明においては、制御記憶部（２４）には同一のマイ
クロプログラムが多重して記憶されており、ここから読
み出された複数の・マイクロ命令夫々の誤り検出結果に
応じて選択部（２５，２６゜２７）は所定数のマイクロ
命令を選択し、票決部（４０）は、この所定数のマイク
ロ命令をビット単位で票決して誤りの救済を行なう。
クロプログラムが多重して記憶されており、ここから読
み出された複数の・マイクロ命令夫々の誤り検出結果に
応じて選択部（２５，２６゜２７）は所定数のマイクロ
命令を選択し、票決部（４０）は、この所定数のマイク
ロ命令をビット単位で票決して誤りの救済を行なう。
単なる誤り検出にはほとんど時間を要せず、またマイク
ロ命令の選択及び票決にもほとんど時間を要しないため
誤り救済を行なってもアクセス時間が短かくて済み高速
アクセスが可能となる。
ロ命令の選択及び票決にもほとんど時間を要しないため
誤り救済を行なってもアクセス時間が短かくて済み高速
アクセスが可能となる。
第１図は本発明の制御記憶装置の一実施例のブロック図
を示す。
を示す。
同口中、端子２０ａ、２０ｂ、２０ｃ夫々ニハプログラ
ム、コンソール、他システム等からの割込みアドレスが
入来し、−これらは割込み指令選択部２１で選択されて
サービスポインタレジスタ（ＳＰレジスタ）２２に供給
される。
ム、コンソール、他システム等からの割込みアドレスが
入来し、−これらは割込み指令選択部２１で選択されて
サービスポインタレジスタ（ＳＰレジスタ）２２に供給
される。
ＳＰレジスタ２２にはこの他に分岐アドレス。
インクリメンタ２３よりのネクストアドレスが供給され
ており、ＳＰレジスタ２２はこれらのうちのいずれかの
アドレスが格納され、その出力アドレスは制御記憶部２
４に供給される。
ており、ＳＰレジスタ２２はこれらのうちのいずれかの
アドレスが格納され、その出力アドレスは制御記憶部２
４に供給される。
制御記憶部２４は互いに同一構成の４つのモジュール２
４ａ〜２４ｄより構成されている。モジュール２４ａ〜
２４６夫々には同一のマイクロプログラムが重複して記
憶されており、ＳＰレジスタ２２よりのアドレスによっ
て同一のマイクロ命令がこれらのモジュール２４ａ〜２
４ｄより読み出される。なお、上記マイクロ命令には誤
り検出用の１ビツトのパリティ符号が付加されている。
４ａ〜２４ｄより構成されている。モジュール２４ａ〜
２４６夫々には同一のマイクロプログラムが重複して記
憶されており、ＳＰレジスタ２２よりのアドレスによっ
て同一のマイクロ命令がこれらのモジュール２４ａ〜２
４ｄより読み出される。なお、上記マイクロ命令には誤
り検出用の１ビツトのパリティ符号が付加されている。
モジュール２４ａ〜２４６夫々から読み出されたマイク
ロ命令Ａ−Ｄは夫々サービスセンスレジスタ（ＳＳレジ
スタ）２５及び誤り検出及び救済制御部２６に供給され
る。ＳＳレジスタ２５はモジュール２４ａ〜２４ｄ夫々
よりのマイク［１命令Ａ−Ｄ夫々を格納して救済選択部
２７に供給する。
ロ命令Ａ−Ｄは夫々サービスセンスレジスタ（ＳＳレジ
スタ）２５及び誤り検出及び救済制御部２６に供給され
る。ＳＳレジスタ２５はモジュール２４ａ〜２４ｄ夫々
よりのマイク［１命令Ａ−Ｄ夫々を格納して救済選択部
２７に供給する。
検出及び救済制御部２７はマイクロ命令Ａ−８夫々につ
いて、マイクロ命令の全ピットのイクスクルーシブオア
演算を行なってパリティ検査を行ない、第２図に示す如
き救済コードＶＣを発生して救済選択部２７に供給する
。第２図において、モジュール誤り状態の欄の「−」は
誤り無し、「１」は誤り有を示し、救済コードＶＣの欄
はその値を示している。
いて、マイクロ命令の全ピットのイクスクルーシブオア
演算を行なってパリティ検査を行ない、第２図に示す如
き救済コードＶＣを発生して救済選択部２７に供給する
。第２図において、モジュール誤り状態の欄の「−」は
誤り無し、「１」は誤り有を示し、救済コードＶＣの欄
はその値を示している。
救済選択部２７は第３図に示す如くセレクタ２８．２９
．３０より構成されている。セレクタ２８は救済コード
ＶＣがｒｏｂ、ｒｌＪ、ｒ２Ｊのとき端子３１よりのマ
イクロ命令Ａを選択し、コードＶＣが「３」のとき端子
３２よりのマイクロ命令Ｂを選択して端子３５よりマイ
ク【ｌ命令ＶＯとして出力する。同様にしてセレクタ２
９はコードＶＣがｒＯＪ、ｒｌＪのときマイクロ命令Ｂ
、コードＶＣがｒ２Ｊ、ｒ３Ｊのとき端子３３よりのマ
イクロ命令Ｃを選択して端子３６よりマイクロ命令ｖ１
として出力する。セレクタ３０はコードＶＣがＯのとき
マイクロ命令Ｃ１コードＶＣがｒＩＪ、ｒ２Ｊ、ｒ３Ｊ
のとき端子３４よりのマイクロ命令りを選択して端子３
７よりマイクロ命令Ｖ２として出力する。この救済選択
状態は第２図にも示している。
．３０より構成されている。セレクタ２８は救済コード
ＶＣがｒｏｂ、ｒｌＪ、ｒ２Ｊのとき端子３１よりのマ
イクロ命令Ａを選択し、コードＶＣが「３」のとき端子
３２よりのマイクロ命令Ｂを選択して端子３５よりマイ
ク【ｌ命令ＶＯとして出力する。同様にしてセレクタ２
９はコードＶＣがｒＯＪ、ｒｌＪのときマイクロ命令Ｂ
、コードＶＣがｒ２Ｊ、ｒ３Ｊのとき端子３３よりのマ
イクロ命令Ｃを選択して端子３６よりマイクロ命令ｖ１
として出力する。セレクタ３０はコードＶＣがＯのとき
マイクロ命令Ｃ１コードＶＣがｒＩＪ、ｒ２Ｊ、ｒ３Ｊ
のとき端子３４よりのマイクロ命令りを選択して端子３
７よりマイクロ命令Ｖ２として出力する。この救済選択
状態は第２図にも示している。
票決部４０はマイクロ命令ＶＯ，Ｖ１．Ｖ２夫々をビッ
ト単位で第４図に示す如く多数決による票決を行なって
救済されたマイクロ命令ＯＵＴを生成する。つまり、ビ
ット単位で次の演算を行なっている。
ト単位で第４図に示す如く多数決による票決を行なって
救済されたマイクロ命令ＯＵＴを生成する。つまり、ビ
ット単位で次の演算を行なっている。
０ＵＴ−ＶＯ−Ｖｌ＋Ｖ１− Ｖ２＋Ｖ２− ＶＯこの
票決部４０の出力するマイクロ命令ＯＵＴは端子４１か
ら後続のデコーダ等に供給され、またマイクロ命令ＯＵ
Ｔが分岐の場合には分岐先アドレスがアドレスレジスタ
２２に供給される。
票決部４０の出力するマイクロ命令ＯＵＴは端子４１か
ら後続のデコーダ等に供給され、またマイクロ命令ＯＵ
Ｔが分岐の場合には分岐先アドレスがアドレスレジスタ
２２に供給される。
ここで、マイクロ命令の誤り検出はパリティ符号を用い
たハードウェアによるイクスクルーシブオア演算である
のでほとんど時間を要せず、また、救済選択部２７及び
票決部４０もハードウェアで構成されほとんど時間を要
さない。
たハードウェアによるイクスクルーシブオア演算である
のでほとんど時間を要せず、また、救済選択部２７及び
票決部４０もハードウェアで構成されほとんど時間を要
さない。
従って、誤り救済によるアクセス時間の増加がなく、高
速アクセスが可能となる。
速アクセスが可能となる。
（発明の効果）
上述の如く、本発明の制御記憶装置によれば、誤り救済
を行なうことによりアクセス時間が長くなることが防止
され、アクセス時間が短かくて済み高速アクセスが可能
で実用上きわめて有用である。
を行なうことによりアクセス時間が長くなることが防止
され、アクセス時間が短かくて済み高速アクセスが可能
で実用上きわめて有用である。
第１図は本発明のｔｉｌ１ｍ記憶装置の一実施例のブロ
ック図、 第２図は救済コード及び救済選択の動作を説明するため
の図、 第３図は救済選択部の一実施例の回路図、第４図は票決
回復部の票決を説明するための図、第５図は従来装置の
一例のブロック図である。 図において、 ２２はサービスポインタレジスタ、 ２４ ＆ｔｌｉｌｌｌ記憶部、 ２４８〜２４ｄはモジュール、 ２５はサービスセンスレジスタ、 ２６は誤り検出及び救済制御１部、 ２７は救済選択部、 ４０は票決部 を示す。 救済コード及び救済選択の動作を 説明するための図 第２図
ック図、 第２図は救済コード及び救済選択の動作を説明するため
の図、 第３図は救済選択部の一実施例の回路図、第４図は票決
回復部の票決を説明するための図、第５図は従来装置の
一例のブロック図である。 図において、 ２２はサービスポインタレジスタ、 ２４ ＆ｔｌｉｌｌｌ記憶部、 ２４８〜２４ｄはモジュール、 ２５はサービスセンスレジスタ、 ２６は誤り検出及び救済制御１部、 ２７は救済選択部、 ４０は票決部 を示す。 救済コード及び救済選択の動作を 説明するための図 第２図
Claims (1)
- 【特許請求の範囲】 誤り検出符号を持つマイクロ命令で構成された互いに同
一のマイクロプログラムを複数のモジュール（２４ａ〜
２４ｄ）夫々に記憶した制御記憶部（２４）と、 該複数のモジュール（２４ａ〜２４ｄ）夫々から読み出
された複数のマイクロ命令夫々の誤り検出を行ない、そ
の検出結果に応じて所定数のマイクロ命令を選択して取
り出す誤り検出及び選択部（２５、２６、２７）と、 該誤り検出及び選択部（２５、２６、２７）で得られた
所定数のマイクロ命令をビット単位で票決して単一のマ
イクロ命令を生成し誤りの救済を行なう票決部（４０）
とを有することを特徴とする制御記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62260581A JP2690910B2 (ja) | 1987-10-15 | 1987-10-15 | 制御記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62260581A JP2690910B2 (ja) | 1987-10-15 | 1987-10-15 | 制御記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01102663A true JPH01102663A (ja) | 1989-04-20 |
| JP2690910B2 JP2690910B2 (ja) | 1997-12-17 |
Family
ID=17349932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62260581A Expired - Fee Related JP2690910B2 (ja) | 1987-10-15 | 1987-10-15 | 制御記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690910B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155020A (en) * | 1976-06-18 | 1977-12-23 | Fujitsu Ltd | Memory unit |
| JPS58201142A (ja) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | マイクロプログラム制御方式 |
| JPS6074032A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | マイクロプログラム制御装置 |
| JPS615360A (ja) * | 1984-06-19 | 1986-01-11 | Nec Corp | メモリ制御回路 |
-
1987
- 1987-10-15 JP JP62260581A patent/JP2690910B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155020A (en) * | 1976-06-18 | 1977-12-23 | Fujitsu Ltd | Memory unit |
| JPS58201142A (ja) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | マイクロプログラム制御方式 |
| JPS6074032A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | マイクロプログラム制御装置 |
| JPS615360A (ja) * | 1984-06-19 | 1986-01-11 | Nec Corp | メモリ制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2690910B2 (ja) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0227749B1 (en) | Fault tolerant data processing system and method therefor | |
| US5457789A (en) | Method and apparatus for performing memory protection operations in a single instruction multiple data system | |
| US4805095A (en) | Circuit and a method for the selection of original data from a register log containing original and modified data | |
| US3541507A (en) | Error checked selection circuit | |
| US4070703A (en) | Control store organization in a microprogrammed data processing system | |
| EP0383899B1 (en) | Failure detection for partial write operations for memories | |
| JPH01226057A (ja) | データエラー検出方法 | |
| JPH01102663A (ja) | 制御記憶装置 | |
| US4410988A (en) | Out of cycle error correction apparatus | |
| US3751646A (en) | Error detection and correction for data processing systems | |
| US4815025A (en) | Arrangement for supervising a data processing system | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| SU1030801A1 (ru) | Микропрограммное устройство управлени | |
| JPH02207355A (ja) | メモリ読出し方式 | |
| JPS61269738A (ja) | デ−タ処理回路 | |
| JPH0226252B2 (ja) | ||
| JPH038029A (ja) | マイクロプログラム制御装置 | |
| JPS6136257B2 (ja) | ||
| JPS63316138A (ja) | 情報処理装置 | |
| JPH0259946A (ja) | メモリ装置 | |
| JPH05158808A (ja) | マイクロプログラム制御装置 | |
| JPH04180134A (ja) | 疑似エラー発生方式 | |
| JPH0460845A (ja) | マイクロプログラム制御装置 | |
| JPS6051135B2 (ja) | パリテイビツト付加による命令語の検定方式 | |
| JPS584446A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |