JP7843949B2 - 半導体装置、電力変換装置、及び、半導体装置の製造方法 - Google Patents

Description

本開示は、半導体装置、電力変換装置、及び、半導体装置の製造方法に関する。

半導体装置の構成として、終端領域の幅広トレンチからその外部にわたってサイドウォール電極が設けられた構成が知られている（例えば特許文献１）。一方、半導体装置の構成として、活性領域のゲートトレンチ内にゲート絶縁膜を介してゲート電極を設け、当該ゲート電極上の当該ゲートトレンチ内に層間絶縁膜の全部を設ける構成が提案されている。

国際公開第２０２２／０２４８１０号

一般的に、ゲート電極とサイドウォール電極とは、同じ導電膜をエッチングすることによって形成される。ゲートトレンチ内に層間絶縁膜の全部を設ける構成の製造時には、ゲートトレンチ内のゲート電極の上端を低くするために、ゲート電極は従来よりもエッチングされる。これに伴って、サイドウォール電極も従来よりもエッチングされることになり、サイドウォール電極は、幅広トレンチ内に設けられ、上側に向かうにつれて先細るテーパ部分を有することになる。

しかしながら、テーパ部分の上面の面外方向は、層間絶縁膜がテーパ部分上に堆積しやすい堆積方向から大きく異なっている。このため、サイドウォール電極がテーパ部分のみを有する場合、テーパ部分の層間絶縁膜の厚さが部分的に薄くなり、終端領域の層間絶縁膜の絶縁性が低下してしまうという問題があった。

そこで、本開示は、上記のような問題点に鑑みてなされたものであり、終端領域の層間絶縁膜の絶縁性を高めることが可能な技術を提供することを目的とする。

本開示に係る半導体装置は、活性領域に第１トレンチが設けられ、終端領域に前記第１トレンチよりも幅が広い第２トレンチが設けられた半導体層と、前記第１トレンチ内に第１絶縁膜を介して設けられたゲート電極と、前記ゲート電極の上部上の前記第１トレンチ内に設けられた第１層間絶縁膜と、前記第２トレンチの底面上及び前記活性領域側の側面上に第２絶縁膜を介して設けられ、材料が前記ゲート電極と同じである終端電極と、前記終端電極上に設けられた第２層間絶縁膜とを備え、前記終端電極は、前記第２トレンチの前記側面に沿って設けられ、上側に向かうにつれて先細るテーパ部分と、前記第２トレンチの前記底面に沿って設けられ、前記テーパ部分と連続する連続部分とを含み、前記終端電極の前記テーパ部分の上端が、前記ゲート電極の上端よりも下方に位置する。

本開示によれば、終端電極は、先細るテーパ部分と、テーパ部分と連続する連続部分とを含む。このような構成によれば、終端領域の層間絶縁膜の絶縁性を高めることができる。

本開示の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１に係る半導体装置の構成を示す平面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 関連装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 変形例２に係る半導体装置の構成を示す断面図である。 変形例２に係る半導体装置の構成を示す断面図である。 変形例２に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示すフローチャートである。 実施の形態３に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。

以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。また、ある部分が別部分よりも濃度が高いことは、例えば、ある部分の濃度の平均が、別部分の濃度の平均よりも高いことを意味してもよい。逆に、ある部分が別部分よりも濃度が低いことは、例えば、ある部分の濃度の平均が、別部分の濃度の平均よりも低いことを意味してもよい。また、以下では第１導電型がｎ型であり、第２導電型がｐ型であるとして説明するが、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。

＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す平面図である。図２は図１のＡ－Ａ線に沿った断面図であり、図３は図１のＢ－Ｂ線に沿った断面図である。図４は、図３の一部を拡大した断面図である。なお、図２及び図３では便宜上、図４の構成要素の一部の図示が省略及び簡略化されている。

以下、本実施の形態１に係る半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である場合について説明するが、これに限ったものではない。本実施の形態１に係る半導体装置は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよいし、ダイオードを含む半導体スイッチング素子であるＲＣ－ＩＧＢＴ（Reverse Conducting - IGBT）であってもよい。

本実施の形態１に係る半導体装置は、図４に示すように、半導体層１と、第１絶縁膜であるゲート絶縁膜２と、ゲート電極３と、第１層間絶縁膜４と、第２絶縁膜である終端絶縁膜５と、終端電極であるサイドウォール電極６と、第２層間絶縁膜７と、ソース電極８とを備える。

半導体層１は、例えば珪素（Ｓｉ）またはワイドバンドギャップ半導体からなり、通常の半導体ウェハ、及び、エピタキシャル成長層の少なくともいずれか１つを含む。なお本明細書において、例えばＡ、Ｂ、Ｃ、…、及び、Ｚの少なくともいずれか１つとは、Ａ、Ｂ、Ｃ、…、及び、Ｚのグループから１種類以上抜き出した全ての組合せのうちのいずれか１つであることを意味する。ワイドバンドギャップ半導体は、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）、ダイヤモンドなどを含む。半導体層１が、ワイドバンドギャップ半導体から構成される場合には、半導体素子について高温下及び高電圧下の安定動作、及び、スイッチ速度の高速化が可能となる。

図４に示すように半導体層１には、活性領域１ｊと終端領域１ｋとが規定されている。活性領域１ｊには、ＭＯＳＦＥＴとして機能する半導体セルが設けられる。終端領域１ｋは、活性領域１ｊを囲む領域であり、終端領域１ｋには、図示しないガードリングなどの耐圧構造が設けられる。なお、図１のゲートパッド３１は、概ね終端領域１ｋの半導体層１上方に設けられ、ソースパッド３２は、概ね活性領域１ｊの半導体層１上方に設けられる。以下、活性領域１ｊの構成について説明した後、終端領域１ｋの構成について説明する。

＜活性領域１ｊ＞
図４に示すように、活性領域１ｊの半導体層１は、ドリフト領域１ａと、低抵抗領域１ｂと、ウェル領域（ベース領域ともいう）１ｃと、ソース領域１ｄと、コンタクト領域１ｅと、電界緩和領域１ｆとを含む。

ドリフト領域１ａは、ｎ^－型の領域である。低抵抗領域１ｂは、ｎ型の領域であり、ドリフト領域１ａの上部に設けられる。なお低抵抗領域１ｂは、ドリフト領域１ａの一部である。ウェル領域１ｃは、ｐ型の領域であり、低抵抗領域１ｂ上に設けられる。ソース領域１ｄは、ｎ^＋型の領域であり、ウェル領域１ｃ上に設けられる。

コンタクト領域１ｅは、ｐ^＋型の領域であり、ソース領域１ｄが設けられていないウェル領域１ｃ上に設けられる。図２に示すように、後述するゲートトレンチ１ｐの延在方向の位置によっては、コンタクト領域１ｅが設けられたり、コンタクト領域１ｅが設けられなかったりする。

図４に示すように、半導体層１の活性領域１ｊには、ソース領域１ｄの上面からウェル領域１ｃを貫通する第１トレンチであるゲートトレンチ１ｐが設けられている。平面視において、複数のゲートトレンチ１ｐはストライプ形状を有していてもよいし、有していなくてもよい。電界緩和領域１ｆは、ｐ型の領域であり、ゲートトレンチ１ｐの底面に設けられる。

なお、半導体層１の構成は図１の構成に限ったものではない。例えば図４の構成に、ゲートトレンチ１ｐに沿って設けられ、ウェル領域１ｃと電界緩和領域１ｆとを接続するｐ型の不純物領域（図示せず）が設けられてもよい。また例えば、部分的にウェル領域１ｃ及びソース領域１ｄが設けられなくてもよい。

ゲート絶縁膜２は、ゲートトレンチ１ｐ内に設けられ、ゲート電極３は、ゲートトレンチ１ｐ内にゲート絶縁膜２を介して設けられている。ゲート電極３の上部の中心部には凹部が設けられている。図示しないが、ゲート電極３は、図１のゲートパッド３１と電気的に接続されている。

図４に示すように、第１層間絶縁膜４は、ゲート電極３の上部上のゲートトレンチ１ｐ内に設けられている。第１層間絶縁膜４の上部の中心部には凹部が設けられている。本実施の形態１では、第１層間絶縁膜４の全部がゲートトレンチ１ｐ内に設けられており、第１層間絶縁膜４の上端は、半導体層１の上端（つまりソース領域１ｄの上端）よりも下方に位置している。このように第１層間絶縁膜４の全部がゲートトレンチ１ｐ内に設けられた構成では、平面視における第１層間絶縁膜４のサイズを低減することができるので、セルピッチの縮小による半導体装置の高性能化を実現することができる。

ソース電極８は、第１層間絶縁膜４上に設けられ、ソース領域１ｄ及びコンタクト領域１ｅと電気的に接続されている。ソース電極８は、第１層間絶縁膜４上だけでなく、第２層間絶縁膜７上にも設けられることもある。図示しないが、ソース電極８は、図１のソースパッド３２と電気的に接続されている。半導体層１の下側には、図示しないドレイン電極が設けられる。ゲート電極３に閾値電圧以上の電圧が印加されると、チャネルがウェル領域１ｃのうちゲート電極３側の部分に形成され、当該チャネルを介してソース電極８とドレイン電極との間に電流が流れる。

＜終端領域１ｋ＞
図４に示すように、半導体層１の終端領域１ｋには、ソース領域１ｄの上面からウェル領域１ｃを貫通し、ゲートトレンチ１ｐよりも幅が広い第２トレンチである幅広トレンチ１ｑが設けられている。なお、ここでいう幅は、図４の左右方向の距離に対応する。半導体層１の上部であるメサ部１ｒは、ゲートトレンチ１ｐと幅広トレンチ１ｑとの間に設けられている。なお、ゲートトレンチ１ｐの深さと、幅広トレンチ１ｑの深さとは、互いに同じ、または、実質的に互いに同じであることが好ましい。このような構成によれば、ドリフト領域１ａ内での空乏層の深さを揃えることができるので、活性領域１ｊの外周部での電界集中による半導体装置の耐圧低下を抑制することができる。

ただし、ドリフト領域１ａ内での空乏層の深さを、不純物分布等で揃えることができるのであれば、幅広トレンチ１ｑがゲートトレンチ１ｐよりも深くてもよい。この場合でも上記と同様に、活性領域１ｊの外周部での電界集中による半導体装置の耐圧低下を抑制することができる。

サイドウォール電極６は、幅広トレンチ１ｑの底面１ｑ１上及び活性領域１ｊ側の側面１ｑ２上に終端絶縁膜５を介して設けられている。サイドウォール電極６は、ゲート電極３と同じ導電膜から形成されており、サイドウォール電極６の材料は、ゲート電極３の材料と同じである。サイドウォール電極６の材料が、ゲート電極３の材料と同じとは、サイドウォール電極６が、ゲート電極３と同じ導電膜から形成されることを意味し、製造ばらつき程度の誤差は許容される。仮にゲートトレンチ１ｐと幅広トレンチ１ｑとの開口サイズが同じ場合には、ゲート電極３とサイドウォール電極６との上下方向の厚さは同じとなるが、本実施の形態１ではこれらトレンチの開口サイズが異なるので、これら電極の厚さは互いに多少異なる。

図示しないが本実施の形態１では、サイドウォール電極６はゲート電極３と連続しており、終端絶縁膜５はゲート絶縁膜２と連続している。つまり、サイドウォール電極６は、ゲート電極３と電気的に接続されている。

図４に示すように、サイドウォール電極６は、テーパ部分６ａと連続部分６ｂとを含む。テーパ部分６ａは、幅広トレンチ１ｑの側面１ｑ２に沿って設けられ、上側に向かうにつれて先細る。連続部分６ｂは、幅広トレンチ１ｑの底面１ｑ１に沿って設けられ、テーパ部分６ａと連続する。本実施の形態１ではテーパ部分６ａは、第１部分と、当該第１部分よりも連続部分６ｂに近い第２部分とを含み、第１部分の面外方向Ｄ１は、第２部分の面外方向Ｄ２よりも上下方向に近くなっている。

第２層間絶縁膜７は、サイドウォール電極６上に設けられている。本実施の形態１では、第２層間絶縁膜７は、テーパ部分６ａ上、連続部分６ｂ上、及び、メサ部１ｒ上に設けられている。

＜製造方法＞
図５は、本実施の形態１に係る半導体装置の製造方法を示すフローチャートである。なお、半導体層１の各領域は、一般的な半導体装置の製造工程を用いれば形成することができるため、ここではゲート電極３及びサイドウォール電極６の形成について主に説明する。

ステップＳ１にて、半導体層１の活性領域１ｊにゲートトレンチ１ｐを形成し、半導体層１の終端領域１ｋに幅広トレンチ１ｑを形成する。ステップＳ２にて、図６に示すようにゲートトレンチ１ｐ内及び幅広トレンチ１ｑ内に絶縁膜９を形成する。なお、ゲートトレンチ１ｐ内の絶縁膜９と、幅広トレンチ１ｑ内の絶縁膜９とは並行して形成されてもよいし、個別に形成されてもよい。また、ゲートトレンチ１ｐ内の絶縁膜９の膜厚と、幅広トレンチ１ｑ内の絶縁膜９の膜厚とは異なってもよい。

ステップＳ３にて、図６に示すように絶縁膜９上に導電膜１０を形成する。ステップＳ４にて、図６に示すように導電膜１０をパターニングして、ゲート電極３及びサイドウォール電極６を並行して形成する。なお、サイドウォール電極６において、導電膜１０をパターニングするマスクの位置、連続部分６ｂの厚さ、及び、エッチング条件を調整すれば、連続部分６ｂをテーパ部分６ａと連続させることができる。導電膜１０のエッチングには、例えば等方的なエッチングが用いられるが、これに限ったものではない。

ステップＳ５にて、ゲート電極３の上部上のゲートトレンチ１ｐ内に層間絶縁膜を形成し、サイドウォール電極６上に層間絶縁膜を形成する。そして、層間絶縁膜をパターニングして第１層間絶縁膜４及び第２層間絶縁膜７を形成し、絶縁膜９をパターニングしてゲート絶縁膜２及び終端絶縁膜５を形成する。なお、第１層間絶縁膜４及び第２層間絶縁膜７は並行して形成されてもよく、個別に形成されてもよい。その後、ソース電極８及びドレイン電極などが形成され、半導体装置が完成する。

＜実施の形態１のまとめ＞
図７は、本実施の形態１に係る半導体装置に関連する半導体装置である関連装置の構成を示す断面図である。関連装置では、サイドウォール電極６が連続部分６ｂを含まずにテーパ部分６ａを含んでいる。

テーパ部分６ａの上面の面外方向Ｄは、第２層間絶縁膜７がテーパ部分６ａ上に堆積しやすい堆積方向（図７の上下方向に対応）と大きく異なっている。このため、サイドウォール電極６がテーパ部分６ａのみを有する場合、面外方向Ｄにおける第２層間絶縁膜７の厚さが薄くなり、終端領域１ｋの第２層間絶縁膜７の絶縁性が低下してしまうという問題があった。

これに対して図４の本実施の形態１に係る半導体装置によれば、サイドウォール電極６は、テーパ部分６ａと、テーパ部分６ａと連続する連続部分６ｂとを含む。このような構成によれば、テーパ部分６ａの、面外方向が堆積方向から大きく離れた上面を、連続部分６ｂによって低減することができる。このため、第２層間絶縁膜７の厚さを厚くすることができるので、終端領域１ｋの第２層間絶縁膜７の絶縁性を高めることができる。

また、サイドウォール電極６がゲート電極３と電気的に接続されている構成において、上記のように終端領域１ｋの第２層間絶縁膜７の絶縁性を高めることにより、ゲート電圧を維持することができる。

また本実施の形態１では、図４に示すように、テーパ部分６ａは、第１部分と、当該第１部分よりも連続部分６ｂに近い第２部分とを含み、第１部分の面外方向Ｄ１は、第２部分の面外方向Ｄ２よりも上下方向に近くなっている。このような構成によれば、テーパ部分６ａの面外方向を、第２層間絶縁膜７の堆積方向に近づけることができるため、活性領域１ｊと終端領域１ｋとの境界にける側面１ｑ２付近の第２層間絶縁膜７の厚さを厚くすることができる。なお、このことは図４の構成に限ったものではなく、図８の構成のように、連続部分６ｂのうちのテーパ部分６ａ側の部分が、連続部分６ｂのうちの別部分よりも薄い構成でも成り立つ。

＜変形例１＞
実施の形態１では、サイドウォール電極６はゲート電極３と電気的に接続されていたが、これに限ったものではない。第１例として、サイドウォール電極６は、ゲート電極３とではなくソース電極８と電気的に接続されてもよい。このような構成において、上記のように終端領域１ｋの第２層間絶縁膜７の絶縁性を高めることにより、ソース電圧を維持することができる。第２例として、サイドウォール電極６は、ゲート電極３及びソース電極８のいずれとも電気的に接続されていないフローティング電極であってもよい。このような構成において、上記のように終端領域１ｋの第２層間絶縁膜７の絶縁性を高めることにより、ゲート電極３またはソース電極８が、フローティング電極であるサイドウォール電極６と短絡して抵抗が増加することを低減することができる。

＜変形例２＞
実施の形態１において図９のように、終端電極であるサイドウォール電極６のテーパ部分６ａの上端が、ゲート電極３の上端よりも下方に位置するように構成されてもよい。このような構成によれば、テーパ部分６ａと連続部分６ｂとの高低差を小さくすることができるので、テーパ部分６ａの上面の面外方向Ｄが、第２層間絶縁膜７の堆積方向（図９の上下方向に対応）と大きく異なる部分を低減することができる。この結果、第２層間絶縁膜７の厚さを厚くすることができるので、終端領域１ｋの第２層間絶縁膜７の絶縁性を高めることができる。

なお、テーパ部分６ａと連続部分６ｂとの高低差を小さくする方法としては、図６の導電膜１０の形成時に連続部分６ｂとなる部分の膜厚を厚くする方法、または、導電膜１０のエッチング時にテーパ部分６ａとなる部分のエッチング量を大きくする方法がある。しかしながら、これらの方法はいずれも、実施の形態１で説明した製造方法に新たなプロセスを追加することが必要になるため、製造負荷が増加する。

このため、テーパ部分６ａと連続部分６ｂとの高低差を小さくする方法としては実施の形態１のようにステップＳ４の工程を行うこと、つまりゲート電極３及びサイドウォール電極６を並行して形成することが好ましい。幅広トレンチ１ｑの幅は、ゲートトレンチ１ｐの幅よりも広いため、図６の導電膜１０をエッチングすれば、サイドウォール電極６のテーパ部分６ａの上端が、ゲート電極３の上端よりも下方に位置するように構成することができる。この結果、テーパ部分６ａと連続部分６ｂとの高低差を小さくすることができるだけでなく、新たなプロセスの追加が不要であるため、製造負荷の増加を抑制することができる。

なお、連続部分６ｂの最小膜厚は例えば０．５μｍである。例えば、ゲートトレンチ１ｐの幅が１．０μｍであり、ゲートトレンチ１ｐの深さが２．０μｍである場合、ソース領域１ｄの上面からゲート電極３の上端までの距離（つまりエッチング量）は、０．４～０．７μｍである。

ところで図１０及び図１１の構成では、活性領域１ｊに最も近いｎ型の領域が、ソース電極８と電気的に接続されているため、ソース領域１ｄとして機能する。しかしながら、幅広トレンチ１ｑを形成する工程では、幅広トレンチ１ｑの側壁の表面が粗くなる傾向がある。このため、図１０及び図１１の構成では、活性領域１ｊに最も近いソース領域１ｄと、サイドウォール電極６との間でリークが発生する可能性がある。

そこで、サイドウォール電極６のテーパ部分６ａの上端が、ゲート電極３の上端よりも下方に位置する図９の構成が、図１０及び図１１の構成に適用されてもよい。このような構成によれば、第２層間絶縁膜７の厚さを厚くすることができるだけでなく、活性領域１ｊに最も近いソース領域１ｄとサイドウォール電極６とが対向する面積を低減することができるので、上記リークの発生を抑制することができる。

＜実施の形態２＞
図１２は、本実施の形態２に係る半導体装置の構成を示す断面図であり、具体的には図４に対応する断面図である。以下、本実施の形態２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。

本実施の形態２では、関連装置で説明したテーパ部分６ａを含むサイドウォール電極６が幅広トレンチ１ｑ内に設けられていない。そして、第２層間絶縁膜７が、幅広トレンチ１ｑの底面１ｑ１上及び活性領域１ｊ側の全ての側面１ｑ２上に、終端絶縁膜５を介して設けられている。

なお、テーパ部分６ａを含まないサイドウォール電極が、幅広トレンチ１ｑ内に設けられてもよい。つまり図１３のように、サイドウォール電極の連続部分６ｂに対応する底面電極６ｃが、第２層間絶縁膜７に対して幅広トレンチ１ｑの側面と逆側の幅広トレンチ１ｑの底面上に、幅広トレンチ１ｑの当該底面に沿って設けられてもよい。また図１４のように、幅広トレンチ１ｑの全ての底面上に第２層間絶縁膜７が設けられてもよい。

＜製造方法＞
図１５は、本実施の形態２に係る半導体装置の製造方法を示すフローチャートである。なお、図１５のステップＳ１～Ｓ３は、図５のステップＳ１～Ｓ３と同様であるため、以下ではステップＳ４ａ及びステップＳ５ａについて主に説明する。

ステップＳ４ａにて、導電膜１０をパターニングして、ゲート電極３を形成するが、幅広トレンチ１ｑ内にサイドウォール電極６を形成しない。なお、幅広トレンチ１ｑ内の導電膜１０は、マスクを用いて除去してもよいし、幅広トレンチ１ｑの開口サイズを適切に調整することによってマスクを用いずに除去してもよい。

ステップＳ５ａにて、ゲート電極３の上部上のゲートトレンチ１ｐ内に第１層間絶縁膜４を形成し、幅広トレンチ１ｑの底面１ｑ１上及び側面１ｑ２上に、終端絶縁膜５を介して第２層間絶縁膜７を形成する。第１層間絶縁膜４及び第２層間絶縁膜７は並行して形成されてもよく、個別に形成されてもよい。その後、ソース電極８及びドレイン電極などが形成され、半導体装置が完成する。

＜実施の形態２のまとめ＞
以上のような本実施の形態２に係る半導体装置によれば、第２層間絶縁膜７の厚さを薄くするテーパ部分６ａを含むサイドウォール電極６が、幅広トレンチ１ｑに設けられる代わりに、第２層間絶縁膜７が、幅広トレンチ１ｑに終端絶縁膜５を介して設けられている。具体的には、第２層間絶縁膜７が、幅広トレンチ１ｑの底面１ｑ１上及び活性領域１ｊ側の全ての側面１ｑ２上に、終端絶縁膜５を介して設けられている。このような構成によれば、第２層間絶縁膜７を薄くする原因であったテーパ部分６ａが設けられていないので、第２層間絶縁膜７の厚さを厚くすることができ、この結果として終端領域１ｋの第２層間絶縁膜７の絶縁性を高めることができる。

＜変形例＞
実施の形態１，２では、サイドウォール電極６はゲート電極３と連続しており、終端絶縁膜５はゲート絶縁膜２と連続しているものとして説明したが、これに限ったものではない。例えば、半導体装置の平面レイアウト次第で、サイドウォール電極６はゲート電極３と分離されてもよく、終端絶縁膜５はゲート絶縁膜２と分離されてもよい。

また実施の形態１，２では、図１のＢ－Ｂ線に沿った断面構成に、テーパ部分６ａ及び連続部分６ｂを含むサイドウォール電極６を適用したが、これに限ったものではない。例えば、半導体装置の平面レイアウト次第で、図１のＡ－Ａ線に沿った断面構成に、当該サイドウォール電極６を適用してもよい。

＜実施の形態３＞
本実施の形態３に係る電力変換装置は、上述した実施の形態１，２に係る半導体装置を有する。本実施の形態３に係る電力変換装置は特定の電力変換装置に限定されるものではないが、以下、本実施の形態３に係る電力変換装置が三相のインバータに適用される場合について説明する。

図１６は、本実施の形態３に係る電力変換装置２００が適用された電力変換システムの構成を示すブロック図である。図１６に示す電力変換システムは、電源１００、電力変換装置２００、及び、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々の電源で構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成されてもよいし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成されてもよい。また、電源１００は、直流系統から出力される直流電力を予め定められた電力に変換するＤＣ／ＤＣコンバータによって構成されてもよい。

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータである。電力変換装置２００は、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１６に示すように、直流電力を交流電力に変換して出力する変換回路である主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子及び還流ダイオードを備えている（図示せず）。例えば、還流ダイオードはスイッチング素子に内蔵されていてもよい。スイッチング素子がスイッチングすることによって、主変換回路２０１は、電源１００から供給される直流電力を交流電力に変換し、負荷３００に交流電力を供給する。主変換回路２０１の具体的な回路構成には種々の構成が想定されるが、本実施の形態３に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成することができる。主変換回路２０１のスイッチング素子として、上述した実施の形態１，２及びその変形例のいずれかに係る半導体装置が適用されている。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。

駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、駆動回路２０２は、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧より大きい電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧より小さい電圧信号（オフ信号）である。

制御回路２０３は、負荷３００に所望の電力が供給されるように、主変換回路２０１のスイッチング素子を制御する。具体的には、制御回路２０３は、負荷３００に供給すべき電力に基づいて、主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、制御回路２０３は、出力すべき電圧に応じてスイッチング素子のオン時間を変調するするパルス幅変調（ＰＷＭ）制御によって主変換回路２０１を制御できるように時間を算出する。そして、制御回路２０３は、各時点においてオン状態となるべきスイッチング素子にはオン信号が出力され、オフ状態となるべきスイッチング素子にはオフ信号が出力されるように、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。

本実施の形態３に係る電力変換装置では、主変換回路２０１を構成する半導体装置として実施の形態１，２に係る半導体装置が用いられるため、終端領域の絶縁性を高めることができる。

本実施の形態３では、２レベルの三相インバータに実施の形態１，２に係る半導体装置を適用する例を説明したが、本実施の形態３は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態３に係る電力変換装置は、２レベルの電力変換装置であるとしたが、３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに上記電力変換装置を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに上記電力変換装置を適用することも可能である。

また、本実施の形態３に係る電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、または、非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。

なお、英文での本開示において’ａ’、’ａｎ’は、１つ以上を意味する。このため、’ａ’、’ａｎ’、’ｏｎｅ ｏｒ ｍｏｒｅ’及び’ａｔ ｌｅａｓｔ ｏｎｅ’は、同じ意味で使用可能である。

なお、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。

上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。

１ 半導体層、１ｊ 活性領域、１ｋ 終端領域、１ｐ ゲートトレンチ、１ｑ 幅広トレンチ、１ｑ１ 底面、１ｑ２ 側面、１ｒ メサ部、２ ゲート絶縁膜、３ ゲート電極、４ 第１層間絶縁膜、５ 終端絶縁膜、６ サイドウォール電極、６ａ テーパ部分、６ｂ 連続部分、６ｃ 底面電極、７ 第２層間絶縁膜、８ ソース電極、２００ 電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路。

Claims (9)

1. 活性領域に第１トレンチが設けられ、終端領域に前記第１トレンチよりも幅が広い第２トレンチが設けられた半導体層と、
   前記第１トレンチ内に第１絶縁膜を介して設けられたゲート電極と、
   前記ゲート電極の上部上の前記第１トレンチ内に設けられた第１層間絶縁膜と、
   前記第２トレンチの底面上及び前記活性領域側の側面上に第２絶縁膜を介して設けられ、材料が前記ゲート電極と同じである終端電極と、
   前記終端電極上に設けられた第２層間絶縁膜と
   を備え、
   前記終端電極は、
   前記第２トレンチの前記側面に沿って設けられ、上側に向かうにつれて先細るテーパ部分と、
   前記第２トレンチの前記底面に沿って設けられ、前記テーパ部分と連続する連続部分と
   を含み、
   前記終端電極の前記テーパ部分の上端が、前記ゲート電極の上端よりも下方に位置する、半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記終端電極は、前記ゲート電極と電気的に接続されている、半導体装置。
3. 請求項１に記載の半導体装置であって、
   前記終端電極は、ソース電極と電気的に接続されている、半導体装置。
4. 請求項１に記載の半導体装置であって、
   前記終端電極は、フローティング電極である、半導体装置。
5. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置であって、
   前記半導体層は、前記第１トレンチと前記第２トレンチとの間にメサ部を有し、
   前記第２層間絶縁膜は、前記テーパ部分上、前記連続部分上、及び、前記メサ部上に設けられている、半導体装置。
6. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置であって、
   前記テーパ部分は、第１部分と、前記第１部分よりも前記連続部分に近い第２部分とを含み、
   前記第１部分の面外方向は、前記第２部分の面外方向よりも上下方向に近い、半導体装置。
7. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置であって、
   前記第１層間絶縁膜の全部が前記第１トレンチ内に設けられている、半導体装置。
8. 請求項１に記載の半導体装置を有し、入力される電力を変換して出力する変換回路と、
   前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
   前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と
   を備える、電力変換装置。
9. 半導体層の活性領域に第１トレンチを形成し、前記半導体層の終端領域に前記第１トレンチよりも幅が広い第２トレンチを形成し、
   前記第１トレンチ内に第１絶縁膜を介してゲート電極を形成しながら、前記第２トレンチの底面上及び前記活性領域側の側面上に第２絶縁膜を介して、材料が前記ゲート電極と同じである終端電極を形成し、
   前記ゲート電極の上部上の前記第１トレンチ内に第１層間絶縁膜を形成し、前記終端電極上に第２層間絶縁膜を形成し、
   前記終端電極は、
   前記第２トレンチの前記側面に沿って設けられ、上側に向かうにつれて先細るテーパ部分と、
   前記第２トレンチの前記底面に沿って設けられ、前記テーパ部分と連続する連続部分と
   を含み、
   前記終端電極の前記テーパ部分の上端が、前記ゲート電極の上端よりも下方に位置する、半導体装置の製造方法。