JP7843470B2 - 積層バリスタ - Google Patents

積層バリスタ

Info

Publication number
JP7843470B2
JP7843470B2 JP2022571418A JP2022571418A JP7843470B2 JP 7843470 B2 JP7843470 B2 JP 7843470B2 JP 2022571418 A JP2022571418 A JP 2022571418A JP 2022571418 A JP2022571418 A JP 2022571418A JP 7843470 B2 JP7843470 B2 JP 7843470B2
Authority
JP
Japan
Prior art keywords
opposing portion
internal electrode
electrode
external
varistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022571418A
Other languages
English (en)
Other versions
JPWO2022138515A1 (ja
JPWO2022138515A5 (ja
Inventor
真史 高村
沙也佳 渡邉
健史 藤井
剣 矢内
優斗 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2022138515A1 publication Critical patent/JPWO2022138515A1/ja
Publication of JPWO2022138515A5 publication Critical patent/JPWO2022138515A5/ja
Application granted granted Critical
Publication of JP7843470B2 publication Critical patent/JP7843470B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/148Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Description

本発明は、各種電子機器に用いられる積層バリスタに関するものである。
近年、家電製品や車載電子機器において小型化が進んでおり、その部品であるバリスタも小型化が求められている。また高周波化が進むと静電容量が性能に影響を与えるため、所定のバリスタ電圧を確保しながら、静電容量が小さく、そのばらつきも小さいバリスタが求められている。またバリスタをペアで使う場合、ペア間の静電容量の差を小さくするために、1素子の中に2個のバリスタを形成したものが提案されている。なお、この出願の発明に関連する先行技術文献情報としては、例として、特許文献1が知られている。
しかしながら従来の積層バリスタでは、バリスタ性能を発揮する内部電極間だけではなく、2個の外部電極の間に浮遊容量が発生する。そのため、2個の外部電極のうちの一方の外部電極から他方の外部電極に信号が漏れるクロストークが発生し、信号波形に乱れが生じる可能性がある。
特開平07-235406号公報
本開示の一態様の積層バリスタは、焼結体と、第1内部電極と、第2内部電極と、第3内部電極と、第1外部電極と、第2外部電極と、第3外部電極と、を備える。前記焼結体は、第1方向において互いに対向する第1端面及び第2端面、第2方向において互いに対向する第1側面及び第2側面、並びに第3方向おいて互いに対向する第1主面及び第2主面を有する。前記焼結体は、複数の層が前記第3方向に積層された積層構造を有し、前記第1方向を長辺とする直方体状に形成される。前記第1内部電極は、前記焼結体の内部において第1積層面に設けられ、前記第2内部電極は、前記焼結体の内部において前記第1積層面とは異なる第2積層面に設けられ、前記第3内部電極は、前記焼結体の内部において前記第1積層面及び前記第2積層面とは異なる第3積層面に設けられている。前記第1外部電極は、前記第1内部電極と電気的に接続され、前記第2外部電極は、前記第2内部電極と電気的に接続され、前記第3外部電極は、前記第3内部電極と電気的に接続されている。前記第1内部電極は、第1対向部と、前記第1対向部よりも幅が狭い第1引き出し部とを有する。前記第2内部電極は、第2対向部と、前記第2対向部よりも幅が狭い第2引き出し部とを有する。前記第3内部電極は、第3対向部と、前記第3対向部よりも幅が狭い第3引き出し部とを有する。前記第1対向部は、前記第2対向部と前記第3対向部との間に存在する。前記第1方向において、前記第1対向部の長さは前記第2対向部の長さよりも長く、前記第1対向部の長さは前記第3対向部の長さよりも長い。前記第2方向において、前記第1対向部の長さは前記第2対向部の長さよりも長く、前記第1対向部の長さは前記第3対向部の長さよりも長い。前記第3方向から見たとき、前記第1対向部は、前記第2対向部及び前記第3対向部の外周をそれぞれ覆っている。
本開示の一態様の積層バリスタは、焼結体と、第1内部電極と、第2内部電極と、第3内部電極と、前記第1内部電極を介して電気的に接続された2つの第1外部電極と、前記第2内部電極を介して電気的に接続された2つの第2外部電極と、前記第3内部電極を介して電気的に接続された2つの第3外部電極と、を備える。前記焼結体は、第1方向において互いに対向する第1端面及び第2端面、第2方向において互いに対向する第1側面及び第2側面、並びに第3方向おいて互いに対向する第1主面及び第2主面を有する。前記焼結体は、複数の層が第3方向に積層された積層構造を有し、第1方向を長辺とする直方体状に形成される。前記第1内部電極は、前記焼結体の内部において第1積層面に設けられ、前記第2内部電極は、前記焼結体の内部において前記第1積層面とは異なる第2積層面に設けられ、前記第3内部電極は、前記焼結体の内部において前記第1積層面及び前記第2積層面とは異なる第3積層面に設けられている。前記2つの第1外部電極の一方は前記第1側面に設けられ、前記2つの第1外部電極の他方は前記第2側面に設けられて、それぞれ前記第1内部電極と電気的に接続される。前記2つの第2外部電極の一方は前記第1側面に設けられ、前記2つの第2外部電極の他方は前記第2側面に設けられて、それぞれ前記第2内部電極と電気的に接続される。前記2つの第3外部電極の一方は前記第1側面に設けられ、前記2つの第3外部電極の他方は前記第2側面に設けられて、それぞれ前記第3内部電極と電気的に接続される。前記第1内部電極は、前記第3方向において前記第2内部電極及び前記第3内部電極と重なる重畳領域を有する。前記第2内部電極は、第2対向部と、第2引き出し部と、を有する。前記第2引き出し部は、前記2つの第2外部電極の間を連結する第1連結部と、前記第2対向部から前記第1方向に沿って突出して前記第1連結部に接続される第1突出部と、を含む。前記第3内部電極は、第3対向部と、第3引き出し部と、を有する。前記第3引き出し部は、前記2つの第3外部電極の間を連結する第2連結部と、前記第3対向部から前記第1方向に沿って突出して前記第2連結部に接続される第2突出部と、を含む。前記第1方向において、前記2つの第1外部電極の一方は、前記2つの第2外部電極の一方及び前記2つの第3外部電極の一方の間に存在する。前記第1方向において、前記2つの第1外部電極の他方は、前記2つの第2外部電極の他方及び前記2つの第3外部電極の他方の間に存在する。
本開示の実施形態1における積層バリスタの透視斜視図である。 本開示の実施形態1における積層バリスタの透視上面図である。 本開示の実施形態1における積層バリスタの断面図である。 本開示の実施形態1における積層バリスタの外観斜視図である。 本開示の実施形態1における積層バリスタの使用例を示す回路図である。 本開示の実施形態2における積層バリスタの透視斜視図である。 本開示の実施形態2における積層バリスタの外観斜視図である。 本開示の実施形態3における積層バリスタの透視斜視図である。 本開示の実施形態3における積層バリスタの透視上面図である。 本開示の実施形態3における積層バリスタの断面図である。 本開示の変形例の積層バリスタの断面図である。
(1)実施形態1
以下、本開示の実施形態1における積層バリスタについて、図面を参照しながら説明する。
図1は実施形態1の積層バリスタ1の透視斜視図、図2はこの積層バリスタ1の上方からの透視図、図3は積層バリスタ1の断面図である。積層バリスタ1は、焼結体11と、第1外部電極12と、第2外部電極16と、第3外部電極20と、第1内部電極13と、第2内部電極17と、第3内部電極21と、を備えている。この積層バリスタ1の外部電極を除いた焼結体11は、例えば、長さ1.6mm、幅0.8mm、高さ0.8mmの直方体状としている。なお、図3等の外観斜視図において、焼結体11の外形は直方体状に図示されているが、焼結体11の角部には適宜面取り加工を施してもよく、焼結体11の角部は丸みを帯びていてもよい。
以下の説明では、図1に示すように、焼結体11の長辺方向と平行なX軸方向を左右方向、Y軸方向を前後方向(奥行き方向)、Z軸方向を上下方向と規定する。さらに、X軸方向の正の向きを右側、Y軸方向の正の向きを前側、Z軸方向の正の向きを上側と規定する。ただし、これらの方向は一例であり、積層バリスタ1の使用時の方向を限定する趣旨ではない。また、図面中の各方向を示す矢印は説明のために表記しているに過ぎず、実体を伴わない。
焼結体11は、図2及び図3に示すように、第1方向において互いに対向する第1端面S11及び第2端面S12、第2方向において互いに対向する第1側面S21及び第2側面S22、並びに第3方向おいて互いに対向する第1主面S31及び第2主面S32を有する。焼結体11は、複数の層LY11~LY14(図3参照)が第3方向に積層された積層構造を有しており、第1方向を長辺とする直方体状に形成されている。
焼結体11は、非直線性抵抗特性を有する半導体セラミックス成分で構成されている。この焼結体11は、例えば、ZnOを主成分とし、副成分としてBi、Co、MnO、Sbのうちの少なくとも1種を含んでもよく、Pr11、Co、CaCO、Crのうちの少なくとも1種を含んでもよい。焼結体11は、ZnOが焼結し、その粒界にその他の副成分が析出した形になり、積層間に内部電極が形成されている。そして、ZnO粒子間に形成される粒界障壁により非直線性抵抗特性が発現する。焼結体11は、例えば、ZnOを主成分とする4つの層LY11~LY14(図3参照)を積層した後に焼結して形成されている。
焼結体11の長辺側側面の中央部には第1外部電極12が設けられている。第1外部電極12は、第1内部電極13と電気的に接続されている。本実施形態では、焼結体11に2つの第1外部電極12が設けられており、2つの第1外部電極12の一方は第1側面S21に設けられ、2つの第1外部電極12の他方は第2側面S22に設けられている。2つの第1外部電極12は、第1内部電極13を介して電気的に接続されている。
第1外部電極12の両側には、第2外部電極16及び第3外部電極20が設けられている。本実施形態では、2つの第1外部電極12の各々の両側に、第2外部電極16及び第3外部電極20が設けられている。つまり、第1側面S21には、第1外部電極12の両側に第2外部電極16及び第3外部電極20が設けられ、第2側面S22には、第1外部電極12の両側に第2外部電極16及び第3外部電極20が設けられている。言い換えると、焼結体11には2つの第2外部電極16が設けられており、2つの第2外部電極16の一方は第1側面S21に設けられ、2つの第2外部電極16の他方は第2側面S22に設けられている。同様に、焼結体11には2つの第3外部電極20が設けられており、2つの第3外部電極20の一方は第1側面S21に設けられ、2つの第3外部電極20の他方は第2側面S22に設けられている。
焼結体11の内部には、第2外部電極16と電気的に接続された第2内部電極17及び、第3外部電極20と電気的に接続された第3内部電極21が設けられている。第2外部電極16は第2内部電極17に電気的に接続され、第3外部電極20は第3内部電極21に電気的に接続されている。つまり、焼結体11に設けられた2つの第2外部電極16は第2内部電極17を介して電気的に接続されており、焼結体11に設けられた2つの第3外部電極20は第3内部電極21を介して電気的に接続されている。
本実施形態では、焼結体11が例えば4つの層LY11~LY14を第3方向に積層して形成されている(図3参照)。第1内部電極13は、4つの層LY11~LY14のうち例えば層LY12の上面(以下、第1積層面SF1とも言う。)に、印刷により設けられている。第2内部電極17は、例えば、層LY12の上側に積層されている層LY13の上面(以下、第2積層面SF2とも言う。)に、印刷により設けられている。第3内部電極21は、例えば、層LY12の下側に積層されている層LY11の上面(以下、第3積層面SF3とも言う。)に、印刷により設けられている。言い換えると、第1内部電極13は、焼結体11の内部において、第1積層面SF1に設けられている。第2内部電極17は、焼結体11の内部において、第1積層面SF1と異なる第2積層面SF2に設けられている。第3内部電極21は、焼結体11の内部において、第1積層面SF1及び第2積層面SF2と異なる第3積層面SF3に設けられている。これにより、第3方向(上下方向)において、第1内部電極13は、第2内部電極17と第3内部電極21との間に配置されている。
第1内部電極13は第1対向部14と第1引き出し部15とを有している。第1引き出し部15は、第1対向部14よりも幅が狭い。第1引き出し部15は、第1対向部14から第2方向に沿って突出している。本実施形態では第1対向部14から前側及び後側に向かって2つの第1引き出し部15が突出している。2つの第1引き出し部15の一方は、第1側面S21に設けられた第1外部電極12に電気的に接続され、2つの第1引き出し部15の他方は、第2側面S22に設けられた第1外部電極12に電気的に接続されている。
第2内部電極17は第2対向部18と第2引き出し部19とを有している。第2引き出し部19は、第2対向部18よりも幅が狭い。第2引き出し部19は、第2対向部18から第1方向に沿って突出している。本実施形態では、第2引き出し部19は、図2に示すように、2つの第2外部電極16の間を連結する第1連結部19Bと、第2対向部18から第1方向に沿って突出して第1連結部19Bに接続される第1突出部19Aと、を有している。ここで、第1突出部19Aは第2対向部18から例えば左向きに突出している。第1連結部19Bは、第1突出部19Aの左端部から前側及び後側にそれぞれ突出して、2つの第2外部電極16の間を連結する。
第3内部電極21は第3対向部22と第3引き出し部23とを有している。第3引き出し部23は、第3対向部22よりも幅が狭い。第3引き出し部23は、第3対向部22から第1方向に沿って突出している。本実施形態では、第3引き出し部23は、第2引き出し部19と反対向き、例えば右向きに突出している。第3引き出し部23は、図2に示すように、2つの第3外部電極20の間を連結する第2連結部23Bと、第3対向部22から第1方向に沿って突出して第2連結部23Bに接続される第2突出部23Aと、を有している。ここで、第2突出部23Aは第3対向部22から例えば右向きに突出している。第2連結部23Bは、第2突出部23Aの右端部から前側及び後側にそれぞれ突出して、2つの第3外部電極20の間を連結する。
ここで、第1内部電極13は第1積層面SF1に、第2内部電極17は第2積層面SF2に、第3内部電極21は第3積層面SF3に、それぞれ、形成されており、第1内部電極13、第2内部電極17、及び第3内部電極21は、いずれも第2方向に沿って配置されている。
ここにおいて、第1方向において、第1対向部14の長さは、第2対向部18及び第3対向部22の長さよりも長い。また、第2方向において、第1対向部14の長さは、第2対向部18及び第3対向部22の長さよりも長い。したがって、第1対向部14の面積は、第2対向部18及び第3対向部22の面積よりも大きくなっている。このような第1対向部14が第2対向部18及び第3対向部22の間に配置されているので、第2対向部18と第3対向部22との間に発生する浮遊容量を低減して、クロストークを抑制することができる。
上述のように、本実施形態では、2つの第1外部電極12、2つの第2外部電極16、及び2つの第3外部電極20は、焼結体11を積層方向から見たときの長辺となる両側面(第1側面S21及び第2側面S22)にそれぞれ設けられている。第1方向において、第1外部電極12は、第2外部電極16及び第3外部電極20の間に存在するので、第2外部電極16と第3外部電極20の間の浮遊容量を低減できる。また、2つの第1外部電極12、2つの第2外部電極16、及び2つの第3外部電極20は、それぞれ第1引き出し部15、第2引き出し部19、及び第3引き出し部23によって、連結されている。このように構成することにより、第1外部電極12、第2外部電極16、及び第3外部電極20を同時に形成することができ、工程の簡略化を図るとともに、形状も安定して設けることができ、特性にばらつきの少ない積層バリスタ1を得ることができる。
また、第1内部電極13は焼結体11の積層方向に対して第2内部電極17と第3内部電極21との間に挟まれるように設けられている。つまり、第1内部電極13は第3方向において第2内部電極17と第3内部電極21との間に存在する。具体的には、第1対向部14は、第2内部電極17と第3内部電極21との間に存在する。換言すると、第2対向部18と第3対向部22とが互いに対向しており、第2対向部18と第3対向部22との間に第1内部電極13が存在している。したがって、第1対向部14は、第2対向部18と第3対向部22との間に存在する。第2対向部18と第1対向部14、及び第1対向部14と第3対向部22がそれぞれ対向することによりバリスタ領域を形成している。
図5は本実施形態の積層バリスタ1の使用例を示す模式的な回路図である。本実施形態の積層バリスタ1は、第1外部電極12と第2外部電極16との間で構成される第1バリスタ1Aと、第1外部電極12と第3外部電極20との間で構成される第2バリスタ1Bと、を有している。図5の回路図は、2線式差動電圧伝送方式で通信を行う通信用IC2の近傍に積層バリスタ1が配置された状態を示している。通信用IC2には信号ライン3,4のランドと、グランドライン5のランドが接続されている。そして、第1側面S21及び第2側面S22にある一対の第1外部電極12はそれぞれグランドライン5のランドに接続され、第1側面S21及び第2側面S22にある一対の第2外部電極16はそれぞれ信号ライン3のランドに接続され、第1側面S21及び第2側面S22にある一対の第3外部電極20はそれぞれ信号ライン4のランドに接続されている。このような回路において例えば信号ライン3に静電気が重畳し、第1バリスタ1Aに所定のしきい値電圧を超える電圧が印加されると、第1バリスタ1Aの電気抵抗が急減し、第1バリスタ1Aを介して電流が流れるので、通信用IC2を保護することができる。なお、図5に示す回路は積層バリスタ1を適用する回路の一例であり、適宜変更が可能である。
本実施形態の積層バリスタ1では、第1対向部14は例えば0.46mm×0.20mmの長方形であり、第2対向部18及び第3対向部22は例えば0.40mm×0.14mmの長方形となっている。また第1対向部14と第2対向部18とは例えば0.035mmの間隔で対向している。同様に第1対向部14と第3対向部22とは例えば0.035mmの間隔で対向している。ここでそれぞれの中心は積層方向から見て同じ位置となっている。すなわち積層方向から見たときには、第1対向部14が第2対向部18及び第3対向部22よりも0.03mmはみ出して、第2対向部18及び第3対向部22の周囲全体を覆っている状態となっている。言い換えると、第3方向から見たとき、第1対向部14は、第2対向部18及び第3対向部22の外周を覆っている。このようにすることにより、第2対向部18と第3対向部22との間に浮遊容量が発生することを防止し、クロストークを抑えることができる。なお、上記の各寸法は一例であって、適宜変更が可能である。
第2対向部18からは、例えば幅0.1mmの第2引き出し部19が延びて第2外部電極16に接続されている。同様に第3対向部22からは、例えば幅0.1mmの第3引き出し部23が延びて第3外部電極20に接続されている。また、第1対向部14からは、例えば幅0.1mmの第1引き出し部15が延びて第1外部電極12に接続されている。このように対向部よりも幅の狭い引き出し部により外部電極に接続されているため、第2外部電極16と第3外部電極20との間の浮遊容量を小さくすることができ、クロストークへの影響を最小限にすることができる。
ここで、第2方向において、第2引き出し部19の幅は、第2対向部18の幅の90%以下とすることが望ましい。更に言えば、第2方向において、第2引き出し部19の幅は、第2対向部18の幅の70%以下とするのがより望ましい。同様に、第2方向において、第3引き出し部23の幅は、第3対向部22の幅の90%以下とすることが望ましい。更に言えば、第2方向において、第2引き出し部19の幅は、第2対向部18の幅の70%以下とするのがより望ましい。逆に、第2引き出し部19及び第3引き出し部23の幅が、それぞれ、第2対向部18及び第3対向部22の幅の90%よりも大きくなると、クロストークに影響する浮遊容量が大きくなるため望ましくない。また、第2方向において第2引き出し部19の幅を第2対向部18の幅の90%以下とすることで、第1バリスタ1Aに発生する浮遊容量を低減して、クロストークの発生を抑制できる。また、第2方向において第3引き出し部23の幅を第3対向部22の幅の90%以下とすることで、第2バリスタ1Bに発生する浮遊容量を低減して、クロストークの発生を抑制できる。また、第1バリスタ1Aの浮遊容量と第2バリスタ1Bの浮遊容量の差の絶対値を低減して、クロストークを抑制することができる。
また、第2方向において、第2引き出し部19の幅は、0.08mm以上とすることが望ましく、0.1mm以上とするのがより望ましい。同様に、第2方向において、第3引き出し部23の幅は、0.08mm以上とすることが望ましく、0.1mm以上とするのがより望ましい。第2引き出し部19及び第3引き出し部23の幅が0.08mmよりも小さくなると、第2引き出し部19及び第3引き出し部23の形状が不安定になりやすく、第2外部電極16及び第3外部電極20との接続が不安定になりやすい。第2引き出し部19及び第3引き出し部23の幅を0.08mm以上とすることで、第2引き出し部19及び第3引き出し部23の形状を保ちやすくなるとの利点がある。
また、第1方向において、第1引き出し部15の幅を第1対向部14の幅の90%以下とすることが望ましい。更に言えば、第1方向において、第1引き出し部15の幅を第1対向部14の幅の70%以下とするのがより望ましい。第1方向において第1引き出し部15の幅を第1対向部14の幅の90%以下とすることで、浮遊容量を低減して、クロストークの発生を抑制できる。また、第1方向において、第1引き出し部15の幅を0.08mm以上とすることが望ましく、0.1mm以上とするのがより望ましい。これにより、第1引き出し部15の形状を保ち易くなるという利点がある。
また上面視したときに、第1方向において、第2対向部18及び第3対向部22の外周から第1対向部14がはみ出す大きさは、第2対向部18及び第3対向部22の長辺に対して7.5%以上、15%以下とすることが望ましい。言い換えると、第1方向において、第1対向部14の長さは、第2対向部18又は第3対向部22の長さの107.5%以上、115%以下であることが好ましい。第1対向部14のはみ出し量が、第2対向部18及び第3対向部22の長辺に対して7.5%よりも小さくなるとクロストークが急激に増大し、15%よりも大きくなると製造上のズレを緩和できず、第1バリスタ1Aと第2バリスタ1Bとの容量差が大きくなるからである。なお、第1方向において、第1対向部14の長さは、第2対向部18又は第3対向部22の長さの9%以上、13.5%以下であることがより好ましく、クロストークを更に低減でき、また製造上のズレを緩和できる。
なお、第2方向において、第1対向部14の長さは、第2対向部18又は第3対向部22の長さの107.5%以上、115%以下であることが好ましい。第1対向部14のはみ出し量が、第2対向部18及び第3対向部22の長辺に対して7.5%よりも小さくなるとクロストークが急激に増大し、15%よりも大きくなると製造上のズレを緩和できず、第1バリスタ1Aと第2バリスタ1Bとの容量差が大きくなるからである。
さらに、焼結体11において、第1対向部14と第2対向部18とに挟まれた領域の体積は、焼結体11全体の体積の5%以下とすることが好ましく、1%以下とすることが望ましい。1%よりも大きくなる場合、バリスタ領域全体が外部電極と近接することで、クロストークに影響する容量が大きくなるためである。
また、第1対向部14の面積は、第2対向部18又は第3対向部22の面積よりも大きいことが好ましい。本実施形態では、第1対向部14の面積は、第2対向部18の面積よりも大きく、かつ、第3対向部22の面積よりも大きくなるように、第1~第3内部電極13,17,21が形成されている。
ところで、第1内部電極13の第1対向部14は、焼結体11の内部において、第2内部電極17の第2対向部18及び第3内部電極21の第3対向部22とそれぞれ第3方向において重なる位置に配置されている。つまり、第1内部電極13は、第3方向において、第2内部電極17及び第3内部電極21と重なる重畳領域A1(図2参照)を有している。
重畳領域A1は第1方向を長手方向とする長方形状の領域である。重畳領域A1の第1方向の長さL1は、重畳領域A1の第2方向の長さL2よりも長い。第1方向の長さL1を第2方向の長さL2よりも長くすることで、第1対向部14を挟むように配置されている第2対向部18と第3対向部22との間に発生する浮遊容量を低減して、クロストークを抑えることができる。
また、本実施形態の積層バリスタ1は第1バリスタ1Aと第2バリスタ1Bとを備えているが、第1バリスタ1A及び第2バリスタ1Bの静電容量はそれぞれ200pF以下であることが好ましい。また、第1バリスタ1Aの静電容量と第2バリスタ1Bの静電容量との差は、第1バリスタ1Aの静電容量の-20%以上かつ+20%以下であることが好ましい。これにより、積層バリスタ1を図5に示すような通信用IC2に接続する場合に、クロストークを抑制して、通信品質を向上させることができる。
(2)実施形態2
以下、実施形態2の積層バリスタ1を図6及び図7に基づいて説明する。
図6は実施形態2の積層バリスタ1の透視斜視図であり、図7は実施形態2の積層バリスタ1の外観斜視図である。
実施形態1の積層バリスタ1では、長辺となる両側面に第2外部電極16と第3外部電極20を設けているのに対して、実施形態2の積層バリスタ1では、焼結体11の第1端面S11に第2外部電極16が設けられ、焼結体11の第2端面S12に第3外部電極20が設けられている。なお、第1内部電極13、第2内部電極17、及び第3内部電極21の構成は実施形態1と同様であるので、共通する構成要素には同一の符号を付してその説明は省略する。
実施形態2の積層バリスタ1では、第1外部電極12が、第1側面S21の一部と、第2側面S22の一部とに設けられる。
第2外部電極16は、第1端面S11の少なくとも一部に設けられる。本実施形態では、第2外部電極16は、第1端面S11の全体に設けられ、第1端面S11から第1側面S21及び第2側面S22の一部と第1主面S31及び第2主面S32の一部とにかけて設けられている。
また、第3外部電極20は、第2端面S12の少なくとも一部に設けられる。本実施形態では、第3外部電極20は、第2端面S12の全体に設けられ、第2端面S12から第1側面S21及び第2側面S22の一部と第1主面S31及び第2主面S32の一部とにかけて設けられている。
なお、実施形態2の積層バリスタ1では、第2外部電極16が、第1端面S11から第1側面S21、第2側面S22、第1主面S31及び第2主面S32の一部にかけて設けられているので、実施形態1の積層バリスタ1に比べて、第2外部電極16と第1外部電極12との間の距離を広くとることができ、第2外部電極16と第1外部電極12との間の浮遊容量を低減できる。
また、実施形態2の積層バリスタ1では、第3外部電極20が、第2端面S12から第1側面S21、第2側面S22、第1主面S31及び第2主面S32の一部にかけて設けられているので、実施形態1の積層バリスタ1に比べて、第3外部電極20と第1外部電極12との間の距離を広くとることができ、第3外部電極20と第1外部電極12との間の浮遊容量を低減できる。
また、第2外部電極16を焼結体11の第1端面S11に設け、第3外部電極20を焼結体11の第2端面S12に設けることによって、第2外部電極16と第3外部電極20との間の距離を実施形態1の積層バリスタ1に比べて広げることができ、クロストークへの影響をさらに小さくすることができる。
(3)実施形態3
以下、実施形態3の積層バリスタ1を図8~図10に基づいて説明する。
図8は実施形態3の積層バリスタ1の透視斜視図であり、図9は実施形態3の積層バリスタ1の透視上面図であり、図10は実施形態3の積層バリスタ1の断面図である。
実施形態2の積層バリスタ1では、第1対向部14が、第2対向部18及び第3対向部22の外周を覆っているのに対して、実施形態3では、図9及び図10に示すように、第2対向部18及び第3対向部22の一部が第1対向部14の外側に張り出している。なお、第1内部電極13、第2内部電極17、及び第3内部電極21以外は実施形態2の積層バリスタ1と同様の構成を有しているので、実施形態2と共通する構成要素には同一の符号を付して、その説明は省略する。
第2対向部18は第1方向を長手方向とする長方形状に形成されている。第2対向部18の第1方向の長さは、第1対向部14の第1方向の長さよりも長く、第2対向部18の第2方向の長さは、第1対向部14の第2方向の長さよりも短い。
同様に、第3対向部22は第1方向を長手方向とする長方形状に形成されている。第3対向部22の第1方向の長さは、第1対向部14の第1方向の長さよりも長く、第3対向部22の第2方向の長さは、第1対向部14の第2方向の長さよりも短い。
第1対向部14と第2対向部18とは所定の間隔で対向し、第1対向部14と第3対向部22とは所定の間隔で対向している。第1対向部14、第2対向部18、及び第3対向部22の中心は、積層方向から見て同じ位置となっており、第2対向部18及び第3対向部22は積層方向から見てほぼ重なっている。また、積層方向から見たときに、第1方向においては、第2対向部18の右端及び左端が第1対向部14からはみ出しており、第3対向部22の右端及び左端が第1対向部14からはみ出している。第2対向部18は、右端及び左端のはみ出している部分を除いては第1対向部14に覆われている。同様に、第3対向部22は、右端及び左端のはみ出している部分を除いては第1対向部14に覆われている。
ここで、内部電極の印刷、積層、切断、及び外部電極の形成等の各工程で生じる内部電極の位置ズレにより、第2内部電極17及び第3内部電極21に対して第1内部電極13の位置が第1方向にずれる可能性がある。第2内部電極17及び第3内部電極21に対して第1内部電極13の位置が第1方向にずれると、第1外部電極12と第2外部電極16との間に発生する静電容量と、第1外部電極12と第3外部電極20との間に発生する静電容量との容量差が大きくなる可能性がある。本実施形態の積層バリスタ1では、第1方向において、第2対向部18及び第3対向部22が第1対向部14の両側にはみ出して設けられているので、第2内部電極17及び第3内部電極21に対して第1内部電極13の位置が第1方向にずれた場合でも、第1外部電極12と第2外部電極16との間に発生する静電容量と、第1外部電極12と第3外部電極20との間に発生する静電容量との容量差を小さくできる。よって、第1バリスタ1Aと第2バリスタ1Bの容量差に起因して発生するクロストークを抑制できるという利点がある。
下記の表1は、重畳領域A1の縦寸法(長さL2)に対する横寸法(長さL1)の比率と、寸法のばらつきによって発生する容量差との関係を示している。寸法のばらつきは、内部電極の印刷、積層、切断、及び外部電極の形成等の各工程で生じる内部電極間の寸法、又は、内部電極と外部電極との間の寸法等のばらつきのことである。容量差は、第1内部電極13と第2内部電極17との間に発生する浮遊容量と、第1内部電極13と第3内部電極21との間に発生する浮遊容量との差の絶対値である。表1では、実施例2の容量差を1として、実施例1,3,4及び比較例1,2の容量差を評価している。ここで、焼結体11は長さ1.6mm、幅0.8mm、高さ0.8mmの直方体状であり、第1対向部14は長さ0.44mm、幅0.22mmの長方形状であり、第2対向部18及び第3対向部22は長さ0.54mm、幅0.12mmの長方形状である。
表1の結果より、重畳領域A1の第2方向の長さL2に対する重畳領域A1の第1方向の長さL1の比率は1.3以上7.5以下であることが好ましい。第1バリスタ1A及び第2バリスタ1Bの間で静電容量の差を小さくして、通信品質を向上させることができる。
また、下記の表2は、焼結体11の第1積層面SF1の面積に対する重畳領域A1の面積の比率(面積比)と、寸法のばらつきによって発生する容量差との関係を示している。寸法のばらつきは、上述と同様、内部電極の印刷、積層、切断、及び外部電極の形成等の各工程で生じる内部電極間の寸法、又は、内部電極と外部電極との間の寸法等のばらつきのことである。容量差は、第1内部電極13と第2内部電極17との間に発生する浮遊容量と、第1内部電極13と第3内部電極21との間に発生する浮遊容量との差の絶対値である。表2では、実施例2の容量差を1として、実施例5,6及び比較例3,4の容量差を評価している。ここで、焼結体11は長さ1.6mm、幅0.8mm、高さ0.8mmの直方体状であり、第1対向部14は長さ0.44mm、幅0.22mmの長方形状であり、第2対向部18及び第3対向部22は長さ0.54mm、幅0.12mmの長方形状である。
表2の結果より、第1積層面SF1において、焼結体11の断面積に対する重畳領域A1の面積の比率は0.024以上0.161以下であることが好ましい。第1バリスタ1A及び第2バリスタ1Bの間で静電容量の差を小さくして、通信品質を向上させることができる。
なお、実施形態3の積層バリスタ1も、実施形態1及び2の積層バリスタ1と同様、第1内部電極13は、第3方向において第2内部電極17及び第3内部電極21と重なる重畳領域A1を有している。ここで、重畳領域A1は、第1積層面SF1において、第1外部電極12、第2外部電極16、及び第3外部電極20をそれぞれ投影した第1領域A2以外の第2領域A3に存在している。これにより、第1外部電極12と、第2外部電極16及び第3外部電極20との間に発生する浮遊容量を低減して、クロストークを抑制できる。なお、実施形態1及び2の積層バリスタ1においても、重畳領域A1は、第1積層面SF1において、第1外部電極12、第2外部電極16、及び第3外部電極20をそれぞれ投影した第1領域A2以外の第2領域A3に存在しており、クロストークの発生を抑制できる。
なお、実施形態1の積層バリスタ1に、実施形態3の第1内部電極13、第2内部電極17、及び第3内部電極21を適用してもよく、実施形態3の積層バリスタ1と同様の利点がある。
(4)変形例
以下、本開示の積層バリスタの変形例について説明する。
図1の積層バリスタ1では、第2内部電極17と第1内部電極13との対向している層、及び第3内部電極21と第1内部電極13との対向している層がそれぞれ1層ずつであるが、図11のようにそれぞれ多層で対向していてもよい。この場合、図11のように、それぞれ対向している層が上面側と下面側に分けるように構成することが好ましい。このようにすることにより、さらにクロストークを抑えることができる。また、第2内部電極17と第1内部電極13との対向面積、及び第3内部電極21と第1内部電極13との対向面積をそれぞれ増やすことによって、バリスタとしての性能を向上させることができる。
なお、実施形態2及び3の積層バリスタ1において、第2内部電極17と第1内部電極13とが多層で対向していてもよいし、第3内部電極21と第1内部電極13とが多層で対向していてもよい。
また、実施形態1の積層バリスタ1では、第1側面S21及び第2側面S22のそれぞれに、第1外部電極12と第2外部電極16と第3外部電極20とが設けられているが、第1外部電極12、第2外部電極16及び第3外部電極20は、第1側面S21と第2側面S22との少なくとも一方に設けられていればよい。つまり、第1側面S21及び第2側面S22の一方のみに第1外部電極12、第2外部電極16及び第3外部電極20が設けられていてもよい。
また、上記実施形態では、4つの層LY11~LY14を積層して焼結体11が形成されているが、焼結体11は4層の積層構造を有するものに限定されず、複数層の積層構造を有していればよい。
本開示に係る積層バリスタ1は、外部電極間に発生する浮遊容量を小さくすることにより、クロストークを抑えた積層バリスタ1を得ることができ、産業上有用である。
1 積層バリスタ
1A 第1バリスタ
1B 第2バリスタ
11 焼結体
12 第1外部電極
13 第1内部電極
14 第1対向部
15 第1引き出し部
16 第2外部電極
17 第2内部電極
18 第2対向部
19 第2引き出し部
19A 第1突出部
19B 第1連結部
20 第3外部電極
21 第3内部電極
22 第3対向部
23 第3引き出し部
23A 第2突出部
23B 第2連結部
A1 重畳領域
A2 第1領域
A3 第2領域
LY11~LY14 層
S11 第1端面
S12 第2端面
S21 第1側面
S22 第2側面
S31 第1主面
S32 第2主面
SF1 第1積層面
SF2 第2積層面
SF3 第3積層面

Claims (11)

  1. 焼結体と、第1内部電極と、第2内部電極と、第3内部電極と、第1外部電極と、第2外部電極と、第3外部電極と、を備え、
    前記焼結体は、第1方向において互いに対向する第1端面及び第2端面、第2方向において互いに対向する第1側面及び第2側面、並びに第3方向おいて互いに対向する第1主面及び第2主面を有し、
    前記焼結体は、複数の層が前記第3方向に積層された積層構造を有し、前記第1方向を長辺とする直方体状に形成され、
    前記第1内部電極は、前記焼結体の内部において第1積層面に設けられ、
    前記第2内部電極は、前記焼結体の内部において前記第1積層面とは異なる第2積層面に設けられ、
    前記第3内部電極は、前記焼結体の内部において前記第1積層面及び前記第2積層面とは異なる第3積層面に設けられ、
    前記第1外部電極は、前記第1内部電極と電気的に接続され、
    前記第2外部電極は、前記第2内部電極と電気的に接続され、
    前記第3外部電極は、前記第3内部電極と電気的に接続され、
    前記第1内部電極は、第1対向部と、前記第1対向部よりも幅が狭い第1引き出し部とを有し
    前記第2内部電極は、第2対向部と、前記第2対向部よりも幅が狭い第2引き出し部とを有し、
    前記第3内部電極は、第3対向部と、前記第3対向部よりも幅が狭い第3引き出し部とを有し、
    前記第1対向部は、前記第2対向部と前記第3対向部との間に存在し、
    前記第1方向において、前記第1対向部の長さは前記第2対向部の長さよりも長く、前記第1対向部の長さは前記第3対向部の長さよりも長く、
    前記第2方向において、前記第1対向部の長さは前記第2対向部の長さよりも長く、前記第1対向部の長さは前記第3対向部の長さよりも長く、
    前記第3方向から見たとき、前記第1対向部は、前記第2対向部及び前記第3対向部の外周をそれぞれ覆っている、
    積層バリスタ。
  2. 前記第2方向において、前記第2引き出し部の幅は前記第2対向部の幅の90%以下であり、
    前記第2方向において、前記第3引き出し部の幅は前記第3対向部の幅の90%以下である、
    請求項1に記載の積層バリスタ。
  3. 前記第1方向において、前記第1対向部の長さは、前記第2対向部又は前記第3対向部の長さの107.5%以上115%以下である、
    請求項1又は2に記載の積層バリスタ。
  4. 前記第2方向において、前記第1対向部の長さは、前記第2対向部又は前記第3対向部の長さの107.5%以上115%以下である、
    請求項1~3のいずれか1項に記載の積層バリスタ。
  5. 前記第1方向において、前記第1引き出し部の幅は前記第1対向部の幅の90%以下である、
    請求項1~4のいずれか1項に記載の積層バリスタ。
  6. 前記第1内部電極は、前記第3方向において前記第2内部電極及び前記第3内部電極と重なる重畳領域を有し、
    前記重畳領域の前記第1方向の長さは、前記重畳領域の前記第2方向の長さよりも長い、
    請求項1に記載の積層バリスタ。
  7. 前記重畳領域の前記第2方向の長さに対する、前記重畳領域の前記第1方向の長さの比率は、1.3以上7.5以下である、
    請求項6に記載の積層バリスタ。
  8. 前記第1積層面において、前記焼結体の断面積に対する前記重畳領域の面積の比率は、0.024以上0.161以下である、
    請求項6又は7に記載の積層バリスタ。
  9. 前記積層バリスタは複数の前記第1外部電極を備え、
    複数の前記第1外部電極は、前記第1側面の一部と、前記第2側面の一部とにそれぞれ設けられ、
    前記第2外部電極は、前記第1端面の少なくとも一部に設けられ、
    前記第3外部電極は、前記第2端面の少なくとも一部に設けられ、
    前記重畳領域は、前記第1積層面において、前記第1外部電極、前記第2外部電極及び前記第3外部電極をそれぞれ投影した第1領域以外の第2領域に存在する、
    請求項6~8のいずれか1項に記載の積層バリスタ。
  10. 焼結体と、第1内部電極と、第2内部電極と、第3内部電極と、前記第1内部電極を介して電気的に接続された2つの第1外部電極と、前記第2内部電極を介して電気的に接続された2つの第2外部電極と、前記第3内部電極を介して電気的に接続された2つの第3外部電極と、を備え、
    前記焼結体は、第1方向において互いに対向する第1端面及び第2端面、第2方向において互いに対向する第1側面及び第2側面、並びに第3方向おいて互いに対向する第1主面及び第2主面を有し、
    前記焼結体は、複数の層が第3方向に積層された積層構造を有し、第1方向を長辺とする直方体状に形成され、
    前記第1内部電極は、前記焼結体の内部において第1積層面に設けられ、
    前記第2内部電極は、前記焼結体の内部において前記第1積層面とは異なる第2積層面に設けられ、
    前記第3内部電極は、前記焼結体の内部において前記第1積層面及び前記第2積層面とは異なる第3積層面に設けられており、
    前記2つの第1外部電極の一方は第1側面に設けられ、前記2つの第1外部電極の他方の第1外部電極は前記第2側面に設けられて、それぞれ前記第1内部電極と電気的に接続され、
    前記2つの第2外部電極の一方は前記第1側面に設けられ、前記2つの第2外部電極の他方は前記第2側面に設けられて、それぞれ前記第2内部電極と電気的に接続され、
    前記2つの第3外部電極の一方は前記第1側面に設けられ、前記2つの第3外部電極の他方は前記第2側面に設けられて、それぞれ前記第3内部電極と電気的に接続され、
    前記第1内部電極は、前記第3方向において前記第2内部電極及び前記第3内部電極と重なる重畳領域を有し、
    前記第2内部電極は、第2対向部と、第2引き出し部と、を有し、
    前記第2引き出し部は、前記2つの第2外部電極の間を連結する第1連結部と、前記第2対向部から前記第1方向に沿って突出して前記第1連結部に接続される第1突出部と、を含み、
    前記第3内部電極は、第3対向部と、第3引き出し部と、を有し、
    前記第3引き出し部は、前記2つの第3外部電極の間を連結する第2連結部と、前記第3対向部から前記第1方向に沿って突出して前記第2連結部に接続される第2突出部と、を含み、
    前記第1方向において、前記2つの第1外部電極の一方は、前記2つの第2外部電極の一方及び前記2つの第3外部電極の一方の間に存在し、
    前記第1方向において、前記2つの第1外部電極の他方は、前記2つの第2外部電極の他方及び前記2つの第3外部電極の他方の間に存在する、
    積層バリスタ。
  11. 前記第1外部電極と前記第2外部電極との間で構成される第1バリスタと、前記第1外部電極と前記第3外部電極との間で構成される第2バリスタとを有し、
    前記第1バリスタ及び前記第2バリスタの静電容量は、それぞれ200pF以下であり、
    前記第1バリスタの静電容量と前記第2バリスタの静電容量との差は、前記第1バリスタの静電容量の-20%以上かつ+20%以下である、
    請求項1~10のいずれか1項に記載の積層バリスタ。
JP2022571418A 2020-12-24 2021-12-17 積層バリスタ Active JP7843470B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020214486 2020-12-24
JP2020214486 2020-12-24
PCT/JP2021/046881 WO2022138515A1 (ja) 2020-12-24 2021-12-17 積層バリスタ

Publications (3)

Publication Number Publication Date
JPWO2022138515A1 JPWO2022138515A1 (ja) 2022-06-30
JPWO2022138515A5 JPWO2022138515A5 (ja) 2024-12-12
JP7843470B2 true JP7843470B2 (ja) 2026-04-10

Family

ID=82157835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022571418A Active JP7843470B2 (ja) 2020-12-24 2021-12-17 積層バリスタ

Country Status (4)

Country Link
US (1) US12224090B2 (ja)
JP (1) JP7843470B2 (ja)
CN (2) CN115023774B (ja)
WO (1) WO2022138515A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7745231B2 (ja) * 2021-02-24 2025-09-29 パナソニックIpマネジメント株式会社 積層バリスタ
WO2025198014A1 (ja) * 2024-03-21 2025-09-25 パナソニックIpマネジメント株式会社 積層セラミック部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115931A (ja) 2005-10-21 2007-05-10 Taiyo Yuden Co Ltd バリスタ
JP2007266069A (ja) 2006-03-27 2007-10-11 Tdk Corp 積層型バリスタアレイ
JP2017204547A (ja) 2016-05-11 2017-11-16 パナソニックIpマネジメント株式会社 積層バリスタ
JP2020096075A (ja) 2018-12-12 2020-06-18 Tdk株式会社 チップバリスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969902A (ja) 1982-10-15 1984-04-20 日本電気株式会社 三端子型積層バリスタ
JPH04125902A (ja) 1990-09-17 1992-04-27 Nec Corp 三端子積層チップバリスタ
JP2550846Y2 (ja) * 1991-07-12 1997-10-15 株式会社村田製作所 サージアブソーバ
JPH07235406A (ja) 1994-02-25 1995-09-05 Mitsubishi Materials Corp チップ容量性バリスタ
JPH09205019A (ja) * 1996-01-25 1997-08-05 Murata Mfg Co Ltd 複合機能素子及びその製造方法
JP2002305103A (ja) 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd 多連形積層バリスタ
JP3900104B2 (ja) * 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
DE102005012395A1 (de) * 2005-03-17 2006-09-21 Epcos Ag Durchführungsfilter und elektrisches Mehrschicht-Bauelement
JP2014241452A (ja) * 2014-08-13 2014-12-25 株式会社村田製作所 積層セラミック電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115931A (ja) 2005-10-21 2007-05-10 Taiyo Yuden Co Ltd バリスタ
JP2007266069A (ja) 2006-03-27 2007-10-11 Tdk Corp 積層型バリスタアレイ
JP2017204547A (ja) 2016-05-11 2017-11-16 パナソニックIpマネジメント株式会社 積層バリスタ
JP2020096075A (ja) 2018-12-12 2020-06-18 Tdk株式会社 チップバリスタ

Also Published As

Publication number Publication date
JPWO2022138515A1 (ja) 2022-06-30
US12224090B2 (en) 2025-02-11
CN119274903A (zh) 2025-01-07
US20230079197A1 (en) 2023-03-16
CN115023774A (zh) 2022-09-06
WO2022138515A1 (ja) 2022-06-30
CN115023774B (zh) 2025-02-18

Similar Documents

Publication Publication Date Title
US7715171B2 (en) Multilayer ceramic capacitor
JP4374041B2 (ja) 積層コンデンサ
JP4225507B2 (ja) 積層コンデンサ
JP7843470B2 (ja) 積層バリスタ
JP4513855B2 (ja) 積層コンデンサ
KR102471341B1 (ko) 적층형 전자 부품 및 그 실장 기판
JP2004516676A (ja) 電気的な多層半導体および該素子を備えている障害防止回路
KR101051620B1 (ko) 적층 콘덴서
JP6111768B2 (ja) 貫通型コンデンサ
JP2025023241A (ja) 積層バリスタ
JP7555038B2 (ja) 積層バリスタ
JP7759593B2 (ja) バリスタ部品
JP7833707B2 (ja) 積層バリスタ
JP7745231B2 (ja) 積層バリスタ
JP2024051994A (ja) 電子部品
US12354786B2 (en) Multilayer coil component
JP5966424B2 (ja) 積層型電子部品
WO2024202918A1 (ja) 積層バリスタ
JP2003249832A (ja) Emiフィルタ
JP5966423B2 (ja) 積層型電子部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260319

R150 Certificate of patent or registration of utility model

Ref document number: 7843470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150