JP7832905B2 - 半導体装置用基板及び半導体装置 - Google Patents

Description

本発明は、底部に電極等の金属部が露出する形態の半導体装置を製造するのに用いる半導体装置用基板に関する。

基板上に半導体素子を搭載し、半導体素子と外部導出用の金属端子とを配線接続した上で、樹脂等の保護材で半導体素子を含む基板全体を被覆した旧来の構造の半導体装置は、その構造上、小型化には限界があった。これに対し、半導体素子搭載部分や電極部分となる金属部を形成し、この金属部上に半導体素子を搭載し、配線等の処理後、半導体素子や配線等のある金属部の表面側を樹脂等の封止材で封止し、金属部が底部に一部露出した構成とされる半導体装置は、その高さを低くして省スペース化が図れる他、露出した金属部を通じて半導体素子で生じた熱を外部に放出でき、放熱の面で優れるといった特長を有しており、チップサイズなど超小型の半導体装置の分野で利用が進んでいる。

こうした半導体装置は、主に、導電性を有する母型基板上に半導体素子搭載部分や電極部分となる金属部をメッキ（電鋳）により半導体装置の所望個数分まとめて形成し、半導体素子が搭載され配線等の処理を経た金属部の表面側を封止材で封止した後、母型基板のみを除去し、一体にまとまった状態の多数の半導体装置を個別に切り分ける、といった製造過程を経て製造される。このような半導体装置の製造方法の一例として、特開２００２－９１９６号公報や特開２００４－２１４２６５号公報に開示されるものがある。

特開２００２－９１９６号公報 特開２００４－２１４２６５号公報

従来の半導体装置の製造方法は前記特許文献に示される構成となっており、母型基板上への金属部の形成にあたり、母型基板における金属部の形成位置に対応するようにレジスト層をあらかじめ形成して、金属部が電解メッキの手法により適切な位置に形成するようにしていた。この金属部には、メッキによる形成に適したニッケル等の金属が使用されており、導電性や配線用ワイヤの接合性を高めるために、金属部表面には一般に金メッキや銀メッキが施されていた。このメッキに対しても、レジスト層が必要箇所以外へのメッキの付着を防ぐ役割を果していた。そして、このレジスト層を溶剤等で除去した上で、母型基板とその表面に形成された金属部が、半導体装置用基板として供給された。この半導体装置用基板を用いて、実際の半導体装置の製造工程において、半導体素子の搭載や配線、封止材による封止等を行うようにしていた。

近年、上記半導体装置用基板を用いて製造される半導体装置には、該半導体装置が用いられる電子機器のさらなる小型化を実現するために、低背化の要求がますます高まりつつあるが、これまでの構造では、半導体装置からの半導体素子搭載部分や電極部分の脱落を防止するために、半導体素子搭載部分や電極部分をなす金属部の薄型化には限界があり、さらに半導体素子自体も所定の強度を与えるために一定の厚さを確保する必要があり、さらなる薄型化、低背化が困難であるという課題を有していた。なお、半導体素子搭載部分をなくす構造も考えられるが、そうすると、半導体素子を搭載する際に、半導体素子の位置ズレが避けられなかった。

本発明は前記課題を解消するためになされたもので、適切な箇所に規制部を設けて、得られる半導体装置各部の構造を最適化できると共に、効率よく半導体装置を製造できる、半導体装置用基板と当該基板の製造方法、並びに、この半導体装置用基板を用いて製造される半導体装置、及びその製造方法を提供することを目的とする。

本発明の開示に係る半導体装置用基板は、母型基板１０上に少なくとも電極部１１ｂとなる金属部１１が形成される半導体装置用基板において、母型基板１０上には、半導体素子１４を規制する規制部１１ａが設けられたものである。

このように本発明の開示によれば、母型基板１０上に半導体素子１４を規制するための規制部１１ａが設けられることにより、半導体装置用基板を用いた半導体装置の製造にあたり、半導体素子１４を搭載する際に、半導体素子１４の位置ズレを防止することができる。

また、本発明の開示に係る半導体装置用基板は、規制部１１ａが前記金属部１１に貫通孔１１ｅを形成することで設けられたものである。係る貫通孔１１ｅの形状は、半導体素子１４が収容可能な大きさとしている。

このように本発明の開示によれば、規制部１１ａが金属部１１に貫通孔１１ｅを形成することで設けられたものであり、該貫通孔貫通孔１１ｅの形状（大きさ）として、半導体素子１４が収容可能な大きさとなるようにすることにより、半導体装置製造の際に、半導体素子１４を貫通孔１１ｅ（規制部１１ａ）内に配設した場合、半導体素子１４の位置ズレを防止できるだけでなく、従来のように半導体素子搭載部の上面に搭載される場合と比べて、配設位置を下げることができ、半導体素子１１上面や、電極部１１ｂと半導体素子１４とを接合するワイヤ等の高さも下がる分、半導体装置の厚さを小さくして製造することができ、半導体装置の低背化を実現できる。また、半導体素子１４の位置が下がって、ワイヤ１５が接合する半導体素子１４と電極部１１ｂの各上面が互いに近付く分、ワイヤ長さも短くすることができ、ワイヤ１５の使用量を削減してコストを低減できる。なお、貫通孔１１ｅの形状は、半導体素子１４と同形状とするのが好ましい。

また、本発明の開示に係る半導体装置用基板は、規制部１１ａの高さ寸法が半導体素子１４の厚み寸法以上に設定されたものである。

このように本発明の開示によれば、規制部１１ａの高さ寸法を半導体素子１４の厚み寸法以上に設定することにより、半導体装置製造の際に収容される半導体素子１４の側面全体を規制部１１ａによって規制することができるので、半導体素子１４の位置ズレを防止することができる。さらに、該規制部１１ａが貫通孔１１ｅから成るものであり、貫通孔１１ｅの深さ寸法を半導体素子１４の厚み寸法以上に設定することにより、半導体素子１４の側面全面が規制部１１ａに囲まれて規制されることになるので、半導体素子１４の位置ズレをより確実に防止することができる。

また、本発明の開示に係る半導体装置用基板の製造方法は、母型基板１０上に電極部１１ｂ及び半導体素子１４を規制する規制部１１ａとなる金属部１１が設けられた半導体装置用基板の製造方法において、母型基板１０上に金属部１１の形成位置に対応する第一レジスト層１２を形成する工程と、母型基板１０表面の第一レジスト層１２で覆われていない露出領域に金属部１１を形成する工程とを有し、第一レジスト層１２の設定により所定形状の金属部１１を得るものである。

このように本発明の開示によれば、金属部１１の形成において、第一レジスト層１２を設定することにより、電極部１１ｂ及び規制部１１ａとなる金属部１１を母型基板１０上に正確且つ容易に配置形成することができる。

また、本発明の開示に係る半導体装置用基板の製造方法は、第一レジスト層１２が、半導体素子１４の配置箇所に形成され、金属部１１の形成終了後、最終的に第一レジスト層１２を除去することで、半導体素子配置箇所における、第一レジスト層１２が存在していた部位に貫通孔１１ｅを生じさせるものである。

このように本発明の開示によれば、第一レジスト層１２を半導体素子１４の配置位置となる部位に配設して、最終的に形成された金属部１１の半導体素子配置位置における第一レジスト層１２の形状に応じた貫通孔１１ｅを生じさせることにより、得られた半導体装置用基板を用いて半導体装置を製造する際に、半導体素子１４を貫通孔１１ｅ内に配置することができ、半導体素子の側面全体を規制することが可能となる。

また、本発明の開示に係る半導体装置用基板の製造方法は、母型基板１０上に第一レジスト層１２を形成した後、少なくとも第一レジスト層１２上に、第二レジスト層１６を形成し、第一レジスト層１２の厚さを越える一方、第二レジスト層１６を越えない厚さで金属部１１を形成することにより、第一レジスト層１２寄りの金属部１１上端周縁には第一レジスト層１２側に張出した略庇状の張出部１１ｃが形成されるものである。

このように本発明の開示によれば、半導体装置を構成する金属部１１のうち、第一レジスト層１２寄りの金属部１１上端周縁には張出部１１ｃが形成されていることにより、得られた半導体装置用基板を用いて半導体装置を製造する際の封止材１９による封止状態において、封止材１９は張出部１１ｃがくい込み状に位置した状態で硬化しているため、この喰い付き効果により、半導体装置から母型基板１０を引き剥がし除去する時に、金属部１１は封止材１９側に確実に残留し、母型基板１０とともにくっついて引き離されることはなく、金属部１１のズレや欠落等が効果的に防止でき、製造工程時の歩留まりを向上できる。その一方で、第二レジスト層１６寄りの金属部１１上端周縁には張出部１１ｃが形成されていないので、貫通孔１１ｅ内への半導体素子１４の配設をスムーズに行うことができる。

また、本発明の開示に係る半導体装置は、半導体素子１４と電気的に接続する電極部１１ｂを有し、半導体素子１４の搭載、半導体素子１４と電極部１１ｂとの電気的接続、封止材１９による封止がなされ、装置底部に電極部１１ｂの裏面側が露出される半導体装置において、半導体素子１４を規制する規制部１１ａが設けられているものである。

このように本発明の開示によれば、半導体素子１４を規制する規制部１１ａが設けられていることにより、半導体素子１４を規制部１１ａによって規制することができ、半導体素子１４の位置ズレを防止することができる。

また、本発明の開示に係る半導体装置は、規制部１１ａが半導体素子１４と電極部１１ｂとを接合するワイヤ１５のループ頂部１５’の直下位置に設けられたものである。

このように本発明の開示によれば、規制部１１ａをワイヤ１５のループ頂部１５’の直下位置と重なるように配置することにより、規制部１１ａによる半導体素子１４の位置ズレを防止することができ、しかも、規制部１１ａとワイヤ１５とが最も離れた位置関係とすることができるので、規制部１１ａとワイヤ１５との接触を可及的に防止することができる。

本発明の第１実施形態に係る半導体装置用基板の要部拡大図である。 本発明の第１実施形態に係る半導体装置用基板の製造方法における工程説明図である。 本発明の第１実施形態に係る半導体装置用基板の製造方法における工程説明図である。 本発明の第１実施形態に係る半導体装置用基板の製造方法における工程説明図である。 本発明の第１実施形態に係る半導体装置用基板の製造方法における工程説明図である。 本発明の第１実施形態に係る半導体装置の断面図及び底面図である。 本発明の第１実施形態に係る半導体装置の別実施例の断面図及び底面図である。 本発明の第２実施形態に係る半導体装置の断面図及び底面図である。 本発明の第３実施形態に係る半導体装置の断面図及び底面図である。 本発明の第４実施形態に係る半導体装置の断面図及び底面図である。 本発明の第５実施形態に係る半導体装置の断面図及び底面図である。 本発明の第５実施形態に係る半導体装置の別実施例の断面図及び底面図である。 本発明の第６実施形態に係る半導体装置の断面図及び底面図である。 本発明に係る規制部と半導体素子の配置状態説明図である。

（第１実施形態）
以下、本発明の第１の実施形態に係る半導体装置用基板を図１ないし図７に基づいて説明する。前記各図において本実施形態に係る半導体装置用基板１は、導電性を有する材質からなる母型基板１０と、この母型基板１０上に形成され、本基板を用いて製造される半導体装置７０の少なくとも電極部１１ｂとなる金属部１１と、金属部１１表面にメッキにより形成される表面金属層１３とを備える構成である。

この半導体装置用基板１を用いて製造される半導体装置７０は、図６に示すように、半導体装置用基板１から得られる金属部１１及び表面金属層１３に加えて、金属部１１のうちの電極部１１ｂと電気的に接続する半導体素子１４と、この半導体素子１４と電極部１１ｂとを接合するワイヤ１５と、半導体素子１４やワイヤ１５を含む金属部１１の表面側を覆って封止する封止材１９とを備える構成である。

この半導体装置７０では、底部に金属部１１の裏面側が電極や放熱パッド等として露出した状態となり（図６（Ｂ）参照）、この露出する金属部１１の裏面側と、装置外装の一部として現れる封止材１９の裏面側とが略同一平面上に位置する構成である。半導体装置７０における底部以外の各面は、装置外装をなす封止材１９のみがそれぞれ現れた状態となっている。

前記半導体装置用基板１は、母型基板１０上に、金属部１１の配置部分が露出されるように第一レジスト層１２に引き続き第二レジスト層１６を形成した後、メッキにより金属部１１を形成し、さらに、金属部１１表面にメッキにより表面金属層１３を形成した後、第一レジスト層１２及び第二レジスト層１６を除去することで製造されるものである。

また、この半導体装置用基板１を用いた半導体装置の製造の際は、この半導体装置用基板１に対し、半導体素子１４の搭載及び配線、封止材１９による封止がなされ、封止の後、半導体装置部分から母型基板１０を除去して半導体装置７０を得る仕組みである。

母型基板１０は、ステンレス（ＳＵＳ４３０等）やアルミニウム、銅等の導電性の金属板（厚さ約０．１ｍｍ）で形成され、半導体装置の製造工程で除去されるまで、半導体装置用基板１の要部をなすものであり、半導体装置用基板製造工程の各段階で、表面側に第一レジスト層１２、金属部１１が形成され、また裏面側にレジスト層１８が配設される。金属部１１の形成の際には、この母型基板１０を介した通電がなされることで、母型基板１０表面の第一レジスト層１２に覆われない通電可能な部分（露出領域）に電解メッキで金属部１１が形成されることとなる。また、表面金属層１３のメッキの際も、電解メッキとする場合には、母型基板１０を介して通電がなされる。

一方、半導体装置用基板１を用いた半導体装置の製造工程では、母型基板１０上の金属部１１表面側が封止材１９で覆われ（図５（Ｂ）参照）、母型基板１０で金属部１１及び封止材１９を支持しなくても十分な強度が得られたら、母型基板１０が除去される（図５（Ｃ）参照）。母型基板１０がステンレスの場合には、力を加えて半導体装置側から物理的に引き剥がして除去する方法が採られ、また、母型基板１０が銅等の場合、薬液を用いて溶解除去するエッチングの方法が用いられる。エッチングの場合、母型基板１０は溶解するが金属部１１のニッケル等の材質が冒されないような選択エッチング性を有するエッチング液を用いることとなる。この母型基板１０が除去されると、半導体装置底部に、金属部１１（電極部１１ｂ）及び封止材１９の各裏面が同一平面上に露出した状態が得られる。

前記金属部１１は、電解メッキに適したニッケルや銅、又はニッケル－コバルト等のニッケル合金からなり、母型基板１０上の第一レジスト層１２から露出する部分に、電解メッキで形成される構成である。半導体装置用基板１において、金属部１１は、母型基板１０表面で、一又は複数配置される電極部１１ｂを一つの単位として、製造する半導体装置の数だけ多数整列状態で並べられた形態で形成されることとなる。

この金属部１１は、第一レジスト層１２の厚さを越える厚さ（例えば、厚さ約６０～８０μｍ）で、且つ上端周縁には第一レジスト層１２表面側に張出した略庇状の張出し部１１ｃを有する形状として形成される。張出し部１１ｃは、電解メッキの際、金属部１１を第一レジスト層１２の厚さまで形成した後も電解メッキを継続して、金属部の成長を厚さ方向に加えて第一レジスト層１２による制限のない他の向きにも進行させることで、第一レジスト層１２を越えた金属部１１上端部から第一レジスト層１２側へ張出した形状として得られるものである。この張出し部１１ｃは、封止材１９による封止に伴って、封止材１９で挟まれて固定された状態（アンカー効果）となる。

この他、金属部１１として、半導体装置製造の際に半導体素子１４を規制するための規制部１１ａが設けられる。具体的には、半導体素子１４の配置箇所にあたる金属部１１に貫通孔１１ｅを形成することで規制部１１ａとしている。この規制部１１ａは、第一レジスト層１２を形成した後、規制部１１ａに対応する箇所に第二レジスト層１６を配設し、係る個所の第一レジスト層１２及び第二レジスト層１６を除去することで貫通孔１１ｅが生じ、規制部１１ａとなるものであり、半導体素子１４を規制するのに必要な強度を維持する厚さとされる。係る規制部１１ａによって半導体素子１４を規制することができ、半導体素子１４を搭載する際に、半導体素子１４の位置ズレを防止することができる。この規制部１１ａの裏面も、電極部１１ｂと同様に、封止材１９の裏面と同一平面上に露出されることになる。

金属部１１は、大部分を電解メッキに適したニッケルやニッケル合金等で形成されるが、金属部１１の裏面側には、半導体装置実装時のハンダ付けを適切に行えるようにするために、ニッケル等の主材質部よりハンダぬれ性の良好な金属、例えば金や銀、錫、パラジウム、ハンダ等の薄膜１１ｄが配設される構成である。この薄膜１１ｄの厚さは０．０１～１μｍ程度とするのが好ましい。

金属部１１形成の際には、あらかじめ薄膜１１ｄが母型基板１０上の第一レジスト層１２のない部分（露出領域）にメッキ等により形成された後、この薄膜１１ｄ上にさらにメッキ等によりニッケル等の主材質部が形成されることとなる（図４（Ｂ）参照）。この薄膜１１ｄには、母型基板１０のエッチングによる除去の際に、エッチング液による金属部１１の侵食劣化を防ぐ機能を与えることもできる。

なお、この金属部１１裏面側の薄膜形成は、前記ハンダ付け対策を目的とする場合、メッキで金属部１１主材質部を形成する前に限られるものではなく、半導体装置７０の完成後、封止材１９から露出した金属部１１の裏面にメッキにより薄膜を形成するようにしてもかまわない。

前記第一レジスト層１２は、金属部１１の電解メッキや表面金属層１３のメッキで使用するメッキ液に対する耐溶解性を備えた絶縁性材で形成され、母型基板１０上にあらかじめ設定される金属部１１の配置部分を露出するように対応させて配設され、金属部１１及び表面金属層１３の形成後には除去されるものである（図４（Ｃ）参照）。

この第一レジスト層１２は、母型基板１０上に金属部１１の形成に先立って配設され、詳細には、アルカリ現像タイプの感光性レジスト材を母型基板１０に所定の厚さ、例えば約５０μｍの厚さとなるようにして密着配設し、半導体装置７０の金属部１１位置に対応する所定パターンのマスクフィルム５０を載せた状態で紫外線照射による露光での硬化（図２（Ｃ）参照）、非照射部分のレジスト材を除去する現像等の処理を経て、金属部１１の配置部分が露出されるような形状で形成される。

また、第二レジスト層１６は、前記第一レジスト層１２同様にメッキ液に対する耐溶解性を備えた絶縁性材で形成され、第一レジスト層１２を形成した後で、あらかじめ設定される金属部１１の規制部１１ａに対応させて配設され、金属部１１及び表面金属層１３の形成後には除去されるものである。この第二レジスト層１６としては、第一レジスト層１２の場合と同様、アルカリ現像タイプの感光性レジスト材等を用いることができる。このレジスト材を母型基板１０や第一レジスト層１２の各表面に所定の厚さ、例えば約３０μｍを超える厚さとなるように形成し、金属部１１の規制部１１ａ配置位置に対応する所定パターンのマスクフィルム５１を載せた状態で、紫外線照射による露光で硬化させる処理を経ると、母型基板１０や第一レジスト層１２上に固定状態の第二レジスト層１６が形成されることとなる。これら第一レジスト層１２及び第二レジスト層１６により、金属部１１の規制部１１ａに相当する部分で電解メッキが進行せず、金属部１１の欠けた部分、すなわち貫通孔１１ｅの規制部１１ａが設けられる。

なお、この第一レジスト層１２や第二レジスト層１６については、感光性レジストに限られるものではなく、メッキ液に対し変質せず強度の高い塗膜が得られる塗料を、母型基板１０上における金属部１１の配置部分が露出されるように、電着塗装等により必要な塗膜厚さとなるように塗装して形成することもできる。

一方、この表面側の第一レジスト層１２や第二レジスト層１６とは別に、母型基板１０の裏面側にも、レジスト層１８が形成される構成である（図２参照）。裏面側のレジスト層１８は、硬化状態でメッキ液への耐性のある材質で、且つ不要となったら容易に溶解除去可能なレジスト材、例えば厚さ約５０μｍのアルカリ現像タイプの感光性フィルムレジストを熱圧着等により配設し、そのままマスクなしに紫外線照射による露光等の処理を経て、裏面全面にわたり硬化形成されるものとすることができる。なお、レジスト層１８については、レジストに限られるものではなく、例えばカバーフィルムであっても良く、要は絶縁性を有するものであれば良い。

表面金属層１３は、配線用のワイヤ１５をなす金線等との接合性に優れる金や銀、パラジウム等からなるメッキ膜として形成される。この表面金属層１３は、母型基板１０ごとのメッキにより金属部１１の表面に所定の厚さ、例えば、金メッキの場合は約０．１～１μｍ、銀メッキの場合は約１～１０μｍの厚さのメッキとして形成される。この表面金属層１３のメッキの際、母型基板１０の裏面側はレジスト層１８で覆われていることから、メッキの付着等は生じない（図４（Ｂ）参照）。なお、この表面金属層１３へのメッキに際しては、金属部１１のメッキの場合とはメッキ液を異ならせるなど、メッキの金属に対応するメッキ液を使用することとなる。

この表面金属層１３のメッキを形成する際は、金属部１１がニッケルの場合、メッキが密着しにくいため、通常、表面金属層１３のメッキの前にあらかじめ金属部１１表面に下地メッキ（銅ストライク、ニッケルストライク、銀ストライク、又は金ストライク）を行い、表面金属層１３の金属部１１への密着性を高めることが望ましい。

半導体素子１４は、微細な電子回路が形成されたいわゆるチップであり、金、銅等の導電性線材からなる配線（ボンディング）用のワイヤ１５が、半導体素子１４表面に設けられた電極と金属部１１のうちの電極部１１ｂとにそれぞれ接合され、半導体素子１４と電極部１１ｂとを電気的に接続することとなる。

この時、半導体素子１４は規制部１１ａによって規制された状態となっていることから、半導体素子の位置ズレを防止することができる。しかも、規制部１１ａは金属部１１に貫通孔１１ｅを形成することで得ることができ、この貫通孔１１ｅ内に半導体素子１４を配置させれば、半導体素子１４は規制部１１ａに囲まれた状態で配置されることになるので、半導体素子１４の位置ズレをより確実に防止することができる。また、従来のように半導体素子搭載部の上面に搭載される場合と比べて、配設位置を下げることができ、半導体素子１４上面や接合されるワイヤ１５も下がる分、半導体装置７０の厚さを小さくして製造することができ、半導体装置７０の低背化を実現できる。また、半導体素子１４の位置が下がって、ワイヤ１５が接合する半導体素子１４と電極部１１ｂの各上面が近付く分、ワイヤ１５の長さも短くすることができ、ワイヤ１５の使用量を削減してコストを低減できる。なお、貫通孔１１ｅ内に半導体素子１４を配置するようにした場合には、半導体素子１４の裏面も半導体装置７０の底部から露出されることになる。

前記封止材１９は、物理的強度の高い熱硬化性エポキシ樹脂等であり、金属部１１表面側の半導体素子１４やワイヤ１５を覆った状態で封止し、半導体素子１４やワイヤ１５等の構造的に弱い部分を外部から隔離した保護状態とするものである。なお、半導体素子１４がＬＥＤ等の発光素子の場合、透光性の材質が用いられる。

この封止材１９を用いる封止工程は、半導体装置用基板１に対して行われ、母型基板１０の表面側における金属部１１等のある半導体装置となる範囲を、上型となる金型で覆った上で、この金型と母型基板１０の間に封止材１９を圧入し、封止材１９を硬化させることで封止が完了となる。ただし、封止工程では、一つの半導体装置となる半導体素子搭載部１１ａや複数の電極部１１ｂが多数整列状態のままで一様に封止されるため、半導体装置は封止材１９を介して多数つながった状態となっている。

この封止材１９は、十分な物理的強度を有しており、半導体装置７０の外装の一部として十分に内部を保護する機能を果し、母型基板１０を半導体装置側から引き剥がすなど力を加えて物理的に除去する場合にも、割れ等の破損もなく金属部１１との一体化状態を維持することとなる。

次に、本実施形態に係る半導体装置用基板の製造及び半導体装置用基板を用いた半導体装置製造の各工程について説明する。

半導体装置用基板の製造工程として、まず、母型基板１０を用意し（図２（Ａ）、母型基板１０上にあらかじめ設定される金属部１１の非配置部分に対応させて第一レジスト層１２を配設する。具体的には、母型基板１０の表面側に、形成する金属部１１の形状や高さ（例えば約５０μｍ）に対応するように、感光性レジスト材１２ａを配設する（図２（Ｂ）参照）。感光性レジスト材１２ａに対しては、金属部１１の配置位置に対応する所定パターンのマスクフィルム５０を載せた状態で、紫外線照射による露光での硬化（図２（Ｃ）参照）、非照射部分のレジスト剤を除去する現像等の処理を行い、金属部１１の配置部分が露出する第一レジスト層１２を形成する（図３（Ａ）参照）。また、母型基板１０の裏面側にも感光性レジスト材を表面側同様に配設し、このレジスト材全面に対して露光等の処理を経て、裏面全面にわたりレジスト層１８を形成する（図２（Ｃ）参照）。

第一レジスト層１２を形成したら、所定厚さまで形成された第一レジスト層１２の上に、金属部１１における規制部１１ａに対応させて第二レジスト層１６を配設する。具体的には、母型基板１０と第一レジスト層１２の表面側に、感光性レジスト材１６ａを、貫通孔１１ｅを有する規制部１１ａの高さ（深さ）より大きい所定厚さ（例えば約３０μｍ）となるようにして密着配設する（図３（Ｂ）参照）。この感光性レジスト材に対し、規制部１１ａ（貫通孔１１ｅ）の配置位置に対応する所定パターンのマスクフィルム５１を載せた状態で、紫外線照射による露光（図３（Ｃ）参照）、非照射部分のレジスト剤を除去する現像等の処理を行い、規制部１１ａ（貫通孔１１ｅ）を生じさせる箇所に対応させた第二レジスト層１６を形成する（図４（Ａ）参照）。なお、貫通孔１１ｅは、第一レジスト層１２及び第二レジスト層１６を形成することで設けられているが、第二レジスト層１６のみの形成で設けることもできる。具体的には、第一レジスト層１２を形成する工程において、貫通孔１１ｅを生じさせる箇所における感光性レジスト材１２ａの露光を行わず、第二レジスト層１６を形成する工程において、貫通孔１１ｅを生じさせる箇所における感光性レジスト材１６ａを露光・現像することで貫通孔１１ｅを設けることができる。また、貫通孔１１ｅの大きさが規制部１１ａの第一レジスト層１２側への張出し量に比べて十分大きい場合には、第二レジスト層１６を設けずに第一レジスト層１２のみを貫通孔１１ｅを設ける位置に形成するようにしてもよい。

こうして、金属部１１のメッキで使用するメッキ液に対する耐溶解性を備えたレジスト層１２・１６を形成したら、母型基板１０表面の第一レジスト層１２及び第二レジスト層１６で覆われていない露出部分に対し、必要に応じて表面酸化被膜除去や表面活性化処理を行う。具体的には、母型基板１０及び金属部１１（薄膜１１ｄ）の材質によって、脱脂、酸浸漬、化学エッチング、電解処理、ストライクメッキなどを選択して行う。なお、化学エッチングは、母型基板１０自体を溶解して、その表面の酸化被膜（不活性膜）を除去するものであり、係る表面は粗面となる。

その後、この露出部分にメッキ等によりハンダぬれ性改善用の金の薄膜１１ｄを、例えば０．０１～１μｍ厚で形成する（図４（Ｂ）参照）。そして、この薄膜１１ｄ上に、電解メッキによりニッケルを積層して金属部１１を形成する（図４（Ｂ）参照）。

この金属部１１の形成工程で、金属部１１は、第一レジスト層１２の厚さを越える一方、第二レジスト層１６の上面を越えない厚さとして形成され、第二レジスト層１６の側面に接する部位を伴う一方、第一レジスト層１２寄りの金属部１１上端周縁には第一レジスト層１２側に張出した略庇状の張出し部１１ｃが形成され、第二レジスト層１６の配置された箇所に金属部１１は形成されない。金属部１１は、母型基板１０表面において、一又は複数配置される電極部１１ｂを一つの単位として、製造する半導体装置の数だけ多数整列状態で並べられた形態で形成されることとなる。

所望の厚さ及び形状の金属部１１が得られたら、母型基板１０ごとのメッキ浴浸漬により、金属部１１の表面に、表面金属層１３を所定の厚さ、例えば銀メッキの場合、厚さ約０．１～０．５μｍとなるように形成する（図４（Ｂ）参照）。メッキ浴に用いられるメッキ液に対し、第一レジスト層１２及び第二レジスト層１６は十分な耐性を有しているため、変質等が生じることはなく、レジスト層としての機能を維持し、必要箇所以外へのメッキ付着を防ぐことができる。また、この表面金属層１３のメッキの際、母型基板１０の裏面側はレジスト層１８で覆われていることから、メッキの付着はない。

表面金属層１３を形成後、母型基板１０表面側の第一レジスト層１２、第二レジスト層１６、及び裏面側のレジスト層１８をそれぞれ除去（溶解除去、膨潤除去）すると（図４（Ｃ）参照）、半導体装置用基板１が完成する。この時、第二レジスト層１６及びその下に形成されている第一レジスト層１２が除去することで、貫通孔１１ｅを有する規制部１１ａが現れる。

続いて、得られた半導体装置用基板１を用いた半導体装置の製造について説明すると、まず、半導体装置用基板１における貫通孔１１ｅ内に、半導体素子１４を挿入搭載し、規制部１１ａによって半導体素子１４を規制固定状態とする。そして、半導体素子１４表面の電極と、これに対応する各電極部１１ｂとに、金線等のワイヤ１５を接合し、半導体素子１４と各電極部１１ｂとを電気的接続状態とする（図５（Ａ）参照）。この配線による電気的接続は、超音波ボンディング装置等により実施される。電極部１１ｂの表面には表面金属層１３が形成されているため、ワイヤ１５との接合を確実なものとすることができ、接続の信頼性を高められる。なお、ワイヤ１５によって半導体素子１４と電極部１１ｂとを接続する時に、半導体素子１４がその配置箇所から脱落するおそれがあるが、これを防ぐために、半導体素子１４の裏面や半導体素子１４の配置箇所に予め仮接着剤（ダイアタッチフィルム、樹脂フィルム、樹脂ペーストなど）を設けておくと良い。

半導体素子１４と各電極部１１ｂとの接続が完了したら、母型基板１０の表面側における金属部１１等のある半導体装置となる範囲を、熱硬化性エポキシ樹脂等の封止材１９で封止し、半導体素子１４やワイヤ１５を外部から隔離した保護状態とする（図５（Ｂ）参照）。詳細には、母型基板１０の表面側を上型となるモールド金型に装着し、母型基板１０に下型の役割を担わせつつ、モールド金型内に封止材１９となるエポキシ樹脂を圧入するという過程で封止が実行され、母型基板１０上では、一つの半導体装置となる複数の電極部１１ｂが多数整列状態のままで一様に封止され、半導体装置が多数つながった状態で現れることとなる。

この多数つながった状態の半導体装置が得られたら、母型基板１０を除去し、各半導体装置の底部に金属部１１の裏面側及び半導体素子１４の裏面側が露出した状態を得る（図５（Ｃ）参照）。ステンレス製である母型基板１０の除去には、半導体装置側から母型基板１０を物理的に引き剥がして除去する方法を用いる。母型基板１０に強度及び剥離性に優れるステンレスを用いることで、半導体装置側から母型基板１０を引き剥がして速やかに分離除去することができる。

この他、母型基板１０を除去する方法として、母型基板１０をエッチング（溶解）させる方法を用いることもできる。このエッチングの場合、母型基板１０は溶解するが薄膜１１ｄや金属部１１の材質が冒されないような選択エッチング性を有するエッチング液を用いることとなる。溶解させて除去する場合では、半導体装置側に過大な力が加わらないため、母型基板１０の除去に伴う悪影響が生じる確率を小さくできる。

母型基板１０を除去された半導体装置の底部では、露出する金属部１１の裏面側と、封止材１９の裏面側とが略同一平面上に位置する状態となっている。母型基板１０の除去後、多数つながった状態の半導体装置を一つ一つ切り離せば、一つの半導体装置７０としての完成品となる。

得られた半導体装置７０内部において、金属部１１の上端周縁を張出し部１１ｃとして略庇状に張り出し形成し、封止材１９による封止状態で、この張出し部１１ｃが封止材１９に囲まれて固定されていることから、樹脂同士で密着し強固に一体化した封止材１９に張出し部１１が食込んで、金属部１１に加わる外力に対する抵抗体の役割を果たすこととなり、母型基板１０にステンレス等を用い、半導体装置側から母型基板１０を物理的に引き剥がして除去する場合など、金属部１１裏面側に装置外装から引離そうとする外力が加わっても、該張出し部１１が金属部１１の移動を妨げ、金属部１１の他部分に対するズレ等をなくすことができ、製造時における歩留りを向上させられると共に、半導体装置としての強度を高められ、使用時の耐久性や半導体装置動作の信頼性も高められる。

このように、本実施形態に係る半導体装置用基板１は、母型基板１０上に規制部１１ａを設けることから、この半導体装置用基板１を用いた半導体装置７０の製造にあたり、半導体素子１４の位置ズレを防止することができる。そして、規制部１１ａを半導体装置製造工程で半導体素子１４を挿入、規制可能な大きさの貫通孔１１ｅとすることから、この半導体装置用基板１を用いた半導体装置７０の製造にあたり、従来のように半導体素子搭載部の上面に搭載される場合と比べて、半導体素子１４の搭載位置を下げることができ、半導体素子１４上面や、電極部１１ｂと半導体素子１４とを接合するワイヤ１５等の高さも下がる分、半導体装置７０の厚さを小さくして製造することができ、半導体装置７０の低背化を実現できる。また、半導体素子１４の位置が下がって、ワイヤ１５が接合する半導体素子１４と電極部１１ｂの各上面が互いに近付く分、ワイヤ長さも短くすることができ、ワイヤ使用量を削減してコスト低減にも寄与できる。

ここで、本実施形態の半導体装置用基板１は、貫通孔１１ｅの形状をストレート状としているが、テーパ状としても良い。このテーパ状の貫通孔として、母型基板の表面側（半導体装置の裏面側）に向かって拡がるテーパ状の貫通孔とすれば、半導体装置の製造にあたり、係る貫通孔内に半導体素子を挿入後、半導体素子が脱落しにくい構造とすることができる。また、母型基板の表面側（半導体装置の裏面側）に向かって窄まるテーパ状の貫通孔とすれば、半導体装置の製造にあたり、係る貫通孔内への半導体素子の挿入がしやすい構造とすることができる。

また、図７に示すように、母型基板１０の表面側（半導体装置７１の裏面側）に向かって窄まるテーパ状の貫通孔１１ｅの中途（壁面）に半導体素子１４を配設することもできる。係る構造によっても、半導体素子１４の位置ズレの防止及び半導体装置の低背化の実現が可能となる。このテーパ状の貫通孔１１ｅは、第一レジスト層１２及び第二レジスト層１６を所望のテーパ形状に対応させて形成することで、容易に得ることができる。なお、図７に示す半導体装置７１は、その底部から半導体素子１４が露出されているが、半導体素子１４の底部とテーパ状の貫通孔内壁とで囲まれる空間に封止材１９を封入させることで、半導体装置の底部から半導体素子１４が露出されない構成（半導体素子１４の裏面が封止材１９で覆われた構成）とすることもできる。

（第２実施形態）
第２実施形態に係る半導体装置用基板は、上記第１実施形態同様に、母型基板１０と、電極部１１ｂと、規制部１１ａとを備えるものである。図８は、係る構成の半導体装置用基板を用いて製造した半導体装置７２を示している。図８に示すように、規制部１１ａの高さ（貫通孔１１ｅの深さ）が半導体素子１４の厚さ以上に設定されているものである。

このように、規制部１１ａの高さ寸法を半導体素子１４の厚さ寸法以上に設定されていることで、半導体素子１４の側面全体を規制部１１ａによって規制することができるので、半導体素子１４の位置ズレを防止することができる。また、該規制部１１ａが貫通孔１１ｅから成るものであると、半導体素子１４の側面全面が規制部１１ａに覆われて規制されることになるので、より確実に半導体素子１４の位置ズレを防止することができる。また、半導体素子１４の側面が規制部１１ａと対向配置されることになるので、放熱性を向上することができる。

なお、所望の高さ（深さ）の規制部１１ａ（貫通孔１１ｅ）を得るためには、上記第１実施形態における半導体装置用基板の製造工程の第一レジスト層１２・第二レジスト層１６を形成する工程（図２（Ｂ）～図４（Ａ）参照）において、母型基板１０上に形成される第一レジスト層１２及び／又は第二レジスト層１６の厚さを調整、すなわち、第一レジスト層１２及び／又は第二レジスト層１６の厚さを半導体素子１４の厚さ以上に設定することで容易に得られる。

（第３実施形態）
上記実施形態における半導体装置用基板においては、母型基板１０上に電極部１１ｂと規制部１１ａとを別々に設け、この半導体装置用基板を用いた半導体装置の製造工程にて、規制部１１ａに規制されるように半導体素子１４を搭載しているが、第３実施形態に係る半導体装置用基板は、電極部１１ｂに規制部１１ａを兼ねさせる構成としているものである。

本実施形態に係る半導体装置用基板は、上記実施形態同様、母型基板１０と、電極部１１ｂとを備えるものであり、異なる点として、電極部１１ｂが上記実施形態における規制部１１ａを兼ねている。そして、各電極部１１ｂ間が貫通孔１１ｅに相当することになり、この電極部１１ｂ間に半導体素子１４を配設する。係る電極部１１は、後の半導体装置製造工程で行われる半導体素子１４の配置予定箇所であって、半導体素子１４の外径以上の間隔をあけて母型基板１０上に形成されるものである。図９は、係る構成の半導体装置用基板を用いて製造した半導体装置７３を示している。

このように、電極部１１ｂに規制部１１ａを兼ねさせた構成とすることで、電極部と規制部とを別々に形成した構成と比べて、規制部の形成を省略することができるので、半導体装置の構成をよりコンパクトにすることができる。また、規制部の形成を省略することにより、規制部の形成領域分だけ母型基板１０上に形成される一つの半導体装置としての取り数を増やすことが可能となり、コストダウンが図れる。

なお、本実施形態に係る半導体装置用基板の製造工程について説明すると、上記第１実施形態における半導体装置用基板の製造工程において、母型基板１０上に第一レジスト層１２（及び第二レジスト層１６）を形成する工程での規制部１１ａに対応するレジストパターンの形成を省略することで形成できる。その他の点は、上記第１実施形態と同様である。また、続く半導体装置用基板を用いた半導体装置の製造工程についても、上記第１実施形態と同様である。

（第４実施形態）
第４実施形態に係る半導体装置用基板は、上記実施形態同様に、母型基板１０と、電極部１１ｂと、規制部１１ａとを備えるものである。図１０は、係る構成の半導体装置用基板を用いて製造した半導体装置７４を示している。該規制部１１ａは、ワイヤ１５のループ頂部１５’の直下位置に重なるように配設されている。つまり、規制部１１ａとワイヤ１５のループ頂部１５’とは、半導体装置（半導体装置用基板）の高さ方向において、直線上に位置している。ここで、ループ頂部１５’とは、半導体素子１４の電極と金属電極部１１ｂとを接続するワイヤ１４の最頂点の部分を言う。

このように、規制部１１ａをワイヤ１５のループ頂部１５’の直下位置に配置させることで、半導体素子１４の位置ズレを防止することができるとともに、規制部１１ａとワイヤ１５とが接触することを可及的に防止することができる。

なお、係る構成の半導体装置用基板を得るためには、上記第１実施形態における半導体装置用基板の製造工程において、母型基板１０上に配設される半導体素子１４の配置領域部分に対応する第一レジスト層１２及び／又は第二レジスト層１６の形状や厚さを調整することで容易に得られる。

（第５実施形態）
第５実施形態に係る半導体装置用基板は、母型基板１０と、電極部１１ｂと、規制部１１ａとを備えるものであり、規制部１１ａとして貫通孔１１ｅが形成されており、該貫通孔１１ｅと重なるように凹部１１ｆが設けられているものである。この凹部１１ｆの底面（底面積）は貫通孔１１ｅの開口（開口面積）より大きいものである。図１１は、係る構成の半導体装置用基板を用いて製造した半導体装置７５を示している。

このように、貫通孔１１ｅと重なるように凹部１１ｆを設けた構成とすることで、凹部１１ｆの内面による半導体素子１４の位置ズレ防止や半導体装置の低背化ができる。しかも、貫通孔１１ｅを覆うように凹部１１ｆの底面上に半導体素子１４を配設することで、半導体素子１４を半導体装置７０の底部（封止材１９の裏面）から奥まった位置に配置させることができ、半導体素子１４を外力から保護することができる。

なお、係る構成の半導体装置用基板を得るためには、上記第１実施形態における半導体装置用基板の製造工程において、母型基板１０上に形成される規制部１１ａ（貫通孔１１ｅ）に対応する第一レジスト層１２及び／又は第二レジスト層１６の形状や厚さを調整することで容易に得られる。

半導体装置７５の底部において、貫通孔１１ｅからは半導体素子１４の裏面が露出されるが、上記第１実施形態のように、貫通孔１１ｅ内に封止材１９を封入させることで、図１２に示すように、底部から半導体素子１４が露出されない構成（半導体素子１４の裏面が封止材１９で覆われた構成）の半導体装置７６とすることもできる。

（第６実施形態）
第６実施形態に係る半導体装置用基板は、母型基板１０と、電極部１１ｂとを備えるものであり、電極部１１ｂが規制部１１ａを兼ねており（電極部１１間が貫通孔１１ｅに相当）、電極部１１ｂの上部には、延設部２０が一体的に設けられているものである。図１３は、係る構成の半導体装置用基板を用いて製造した半導体装置７７を示している。延設部２０は、半導体素子１４に向かって延びるように設けられており、延設部２０と半導体素子１４の電極とが電気的に接続されている。

このように、電極部１１ｂ（規制部１１ａ）の上部に延設部２０が設けられた構成とすることで、電極部１１ｂ（規制部１１ａ）によって半導体素子１４の側面を規制するだけでなく、延設部２０によって半導体素子１４の上面も規制することができるので、半導体素子１４の各面から位置ズレを抑制できる。

なお、係る構成の半導体装置用基板を得るためには、上記第１実施形態における半導体装置用基板の製造工程において、母型基板１０上に電極部１１ｂ（規制部１１ａ）を形成し、電極部１１ｂ間に半導体素子１４を配置させた後、延設部２０を形成するために、電極部１１ｂ（規制部１１ａ）上面及び半導体素子１４上面が露出されるようにレジスト層を形成した後にメッキすることで得られる。

上記実施形態においては、図１４（Ａ）に示すように、規制部１１ａの半導体素子１４と対向する側（第二レジスト層１６の側面に接する側）の上端周縁には張出部１１ｃが形成されていないが、図１４（Ｂ）に示すように、規制部１１ａの半導体素子１４と対向する側にも張出部１１ｃを形成しても良い。この場合、第一レジスト層１２上に形成していた第二レジスト層１６の形成を省略する、つまり、図３（Ａ）に示すように、母型基板１０上に第一レジスト層１２を形成した後に、第二レジスト層１６を形成せずに、第一レジスト層１２の厚さを越えるまでメッキすると良い。また、金属部１１（規制部１１ａ、電極部１１ｂ）の上端周縁に張出部１１ｃを形成しないストレート状にしても良い（図１４（Ｃ）参照）。この場合、図３（Ａ）に示すように、母型基板１０上に第一レジスト層１２を形成後、第一レジスト層１２の厚さを越えないようにメッキすると良い。

また、上記実施形態において、第一レジスト層１２及び第二レジスト層１６を形成する際には、感光性レジスト材１２ａを配設して露光・現像を行った後に感光性レジスト材１６ａを配設しているが、感光性レジスト材１２ａを配設して露光した後に、現像を行わないまま感光性レジスト材１６ａを配設し、露光してから、感光性レジスト材１２ａと感光性レジスト材１６ａとを一緒に現像するようにしても良い。また、第一レジスト層１２及び第二レジスト層１６を形成するにあたり、マスクフィルム５０・５１を用いて露光しているが、直描装置によって露光しても良い。

また、上記実施形態において、貫通孔１１ｅ内に半導体素子１４を配設する場合に、貫通孔１１ｅ内面と半導体素子１４外面との間に隙間があっても良いし、貫通孔１１ｅ内面と半導体素子１４外面との間に隙間がなく、規制部１１ａと半導体素子１４とが密接して配設されてあっても良い。

また、アースをとるために、規制部１１ａを接地電極として兼用させ、アースワイヤ（グランドワイヤ）を規制部１１ａと接続するようにしても良い。

１ 半導体装置用基板
１０ 母型基板
１１ 金属部
１１ａ 規制部
１１ｂ 電極部
１１ｃ 張出し部
１１ｄ 薄膜
１１ｅ 貫通孔
１１ｆ 凹部
１２ 第一レジスト層
１２ａ レジスト材
１３ 表面金属層
１４ 半導体素子
１５ ワイヤ
１６ 第二レジスト層
１６ａ レジスト材
１８ レジスト層
１９ 封止材
２０ 延設部
７０～７７ 半導体装置

Claims (4)

1. 母型基板上に少なくとも電極部となる金属部が形成される半導体装置用基板において、
   前記母型基板上には、半導体素子の搭載領域と、前記半導体素子を規制する規制部が設けられており、
   前記規制部の上端周縁には張出し部を有し、
   前記張出し部は、前記規制部における前記半導体素子の搭載領域と対向する側には形成されておらず、
   前記規制部の高さは、前記搭載領域に搭載される半導体素子の高さより高いことを特徴とする半導体装置用基板。
2. 請求項１に記載の半導体装置用基板において、
   前記規制部は、前記電極部を兼ねていることを特徴とする半導体装置用基板。
3. 半導体素子と該半導体素子と電気的に接続された電極部とが封止材によって封止され、装置底部に前記半導体素子および前記電極部の裏面側が露出される半導体装置において、
   前記半導体素子を規制する規制部が設けられており、
   前記規制部の上端周縁には張出し部を有し、
   前記張出し部は、前記規制部における前記半導体素子と対向する側には形成されておらず、
   前記規制部の高さは、前記半導体素子の高さより高いことを特徴とする半導体装置。
4. 請求項３に記載の半導体装置において、
   前記規制部は、前記電極部を兼ねていることを特徴とする半導体装置。