JP7815504B2 - 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法 - Google Patents

Description

本発明は、光電変換装置に関する。

光電変換装置では、同一の半導体基板に、光電変換部と、光電変換部以外の素子が設けられる。光電変換部の上には反射防止構造や導波路構造が設けられ、素子にはコンタクトプラグ等が接続される。そのため、光電変換部と、他の素子との両方の特性を考慮して光電変換装置を設計する必要がある。

特許文献１には、光電変換部（２１）上には、酸化シリコン膜（１３４）と窒化シリコン膜と（１３５）の積層構造を有しているサイドウォール形成膜（１３７）と同一層の膜でシリサイドブロック膜（７１）を形成することが開示されている。さらに、画素部（１２）および周辺回路部（１３）上の全面に窒化シリコン膜のエッチングストッパ膜（７４）を形成することが開示されている。また、光電変換部（２１）上に導波路（２３）を形成することが開示されている。

特許文献２には、導光部材（４２０）用の開口部（４２１）の形成時のエッチングストッパとなる制御膜（４１０）と、周辺回路領域のコンタクトホール形成用のエッチングストップとなる保護膜（２５０）と、が開示されている。そして、制御膜（４１０）と保護膜（２５０）とを同じ窒化シリコン膜から形成することが記載されている。

特許文献３には、層間絶縁膜（ＩＦ１）およびシリコン窒化膜であるコンタクトエッチストレスライナー膜（ＣＥＳＬ）を貫通してシリコン窒化膜であるサイドウォール絶縁膜（ＳＷＩ）に達する導波路が形成することが開示されている。

特開２０１０－５６５１６号公報 特開２０１３－８４７４０号公報 特開２０１４－５６８７８号公報

従来の技術では、光電変換部への汚染やダメージによりノイズが生じてしまい、光電変換の品質が低下する可能性がある。また、光電変換部以外の素子への電気的接続の信頼性は光電変換装置の信頼性の確保において重要である。従来の技術では光電変換装置の性能や信頼性の向上が十分ではない。

そこで本発明は、性能と信頼性を向上した光電変換装置を提供することを目的とする。

課題を解決するための手段の第１の観点は、光電変換装置であって、光電変換部を有する半導体基板と、前記光電変換部の少なくとも一部に重ならないように前記半導体基板の上に設けられた金属含有部と、前記金属含有部を覆うように前記半導体基板の上に配された層間絶縁膜と、前記層間絶縁膜と前記半導体基板との間に位置する部分を有するように前記光電変換部の上に配された第１窒化シリコン層と、前記第１窒化シリコン層と前記光電変換部との間に配された部分、および、前記層間絶縁膜と前記金属含有部との間に配された部分を有する酸化シリコン膜と、前記酸化シリコン膜と前記金属含有部との間に配された第２窒化シリコン層と、前記層間絶縁膜、前記酸化シリコン膜および前記第２窒化シリコン層を貫通し、前記金属含有部に接触するコンタクトプラグと、前記層間絶縁膜および前記酸化シリコン膜を貫通し、前記半導体基板に接触するコンタクトプラグと、を備えることを特徴とする。

課題を解決するための手段の第２の観点は、
光電変換装置であって、光電変換部を有する半導体基板と、前記光電変換部の少なくとも一部に重ならないように前記半導体基板の上に設けられた金属含有部と、前記光電変換部の上に配された第１窒化シリコン層であって、前記光電変換部と前記第１窒化シリコン層との間の距離が、前記配線層と前記半導体基板との間の距離よりも小さい前記第１窒化シリコン層と、前記第１窒化シリコン層と前記光電変換部との間に配された部分、および、前記金属含有部の上に配された部分を有する酸化シリコン膜と、前記酸化シリコン膜と前記金属含有部との間に配された第２窒化シリコン層と、前記酸化シリコン膜および前記第２窒化シリコン層を貫通し、前記配線層および前記金属含有部に接触するコンタクトプラグと、を備えることを特徴とする。

課題を解決するための手段の第３の観点は、
光電変換装置であって、光電変換部を有する半導体基板と、前記半導体基板の上に配された電極と、前記電極の側面を覆うサイドウォールスペーサと、前記電極および前記サイドウォールスペーサを覆うように前記半導体基板の上に配された層間絶縁膜と、前記光電変換部の上に配された第１窒化シリコン層と、前記第１窒化シリコン層と前記光電変換部との間に配された部分、および、前記層間絶縁膜と前記サイドウォールスペーサとの間に位置する酸化シリコン膜と、前記酸化シリコン膜と前記サイドウォールスペーサとの間に配された部分を有する第２窒化シリコン層と、前記層間絶縁膜、前記酸化シリコン膜および前記窒化シリコン層を貫通し、前記電極を含む素子に接続されたコンタクトプラグであって、前記光電変換部と前記第１窒化シリコン層との間の距離が、前記コンタクトプラグの長さよりも小さい前記コンタクトプラグと、を備えることを特徴とする。

課題を解決するための手段の第４の観点は、光電変換装置の製造方法であって、半導体基板の上の金属含有部を覆うように第１窒化シリコン膜を形成する工程と、第１窒化シリコン膜の上に、前記半導体基板に設けられた光電変換部を覆うように酸化シリコン膜を形成する工程と、前記光電変換部を覆うように第２窒化シリコン膜を形成する工程と、前記第１窒化シリコン膜のうちで前記金属含有部の上に位置する部分と、前記第２窒化シリコン膜のうちで前記光電変換部の上に位置する部分と、を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜および前記第１窒化シリコン膜に、前記金属含有部の上に位置する孔を形成する工程と、前記孔の中に導電体を配置する工程と、を有することを特徴とする。

課題を解決するための手段の第５の観点は、光電変換装置の製造方法であって、半導体基板の上の金属含有部を覆うように第１窒化シリコン膜を形成する工程と、前記半導体基板に設けられた光電変換部および前記金属含有部を覆うように第２窒化シリコン膜を形成する工程と、前記第１窒化シリコン膜のうちで前記金属含有部の上に位置する部分と、前記第２窒化シリコン膜のうちで前記光電変換部の上に位置する部分と、を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜および前記第１窒化シリコン膜に、金属含有部の上に位置する孔を形成する工程と、前記孔の中に導電体を配置する工程と、を有し、前記第２窒化シリコン膜は前記第１窒化シリコン膜よりも厚いことを特徴とする。

本発明によれば、性能と信頼性を向上した光電変換装置を提供する。

光電変換装置を説明する模式図。 光電変換装置の構造を説明する模式図。 光電変換装置の構造を説明する模式図。 光電変換装置の製造方法を説明する模式図。 光電変換装置の製造方法を説明する模式図。 光電変換装置の製造方法を説明する模式図。 光電変換装置の製造方法を説明する模式図。 光電変換装置の製造方法を説明する模式図。 光電変換装置の構造を説明する模式図。 光電変換装置の構造を説明する模式図。

以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。
そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については説明を適宜省略する。また、同様の名称で異なる符号を付した構成については、第１構成、第２構成、第３構成・・・などとして区別することが可能である。

図１（ａ）は本発明の実施形態に係る光電変換装置ＡＰＲを備える機器ＥＱＰの模式図である。光電変換装置ＡＰＲは、半導体デバイスＩＣを含む。半導体デバイスＩＣは、半導体集積回路が設けられた半導体チップである。光電変換装置ＡＰＲは半導体デバイスＩＣに加えて、これらを格納するパッケージＰＫＧを含むことができる。光電変換装置ＡＰＲは、イメージセンサーやＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）センサー、測光センサー、測距センサーとして用いることができる。

機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹおよび機械装置ＭＣＨＮの少なくともいずれかをさらに備え得る。
機器ＥＱＰの詳細は後述する。

半導体デバイスＩＣは光電変換部を含む画素回路ＰＸＣが２次元状に配列された画素エリアＰＸを有する。半導体デバイスＩＣは画素エリアＰＸの周囲に周辺エリアＰＲを有することができる。また、周辺エリアＰＲには画素回路ＰＸＣを駆動するための駆動回路、画素回路ＰＸＣからの信号を処理するための信号処理回路、駆動回路や信号処理回路を制御するための制御回路を配置することができる。信号処理回路は、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）処理や増幅処理、ＡＤ（Ａｎａｌｏｇ－Ｄｉｇｉｔａｌ）変換処理などの信号処理を行うことができる。半導体デバイスＩＣの別の例としては、周辺エリアＰＲに配される周辺回路の少なくとも一部を、画素エリアＰＸが配された半導体チップとは別の半導体チップに配置して、両方の半導体チップを積層することもできる。

図１（ｂ）には、画素回路ＰＸＣの一例を示している、画素回路部ＰＸＣは、光電変換素子ＰＤ１と、光電変換素子ＰＤ２と、転送ゲートＴＸ１と、転送ゲートＴＸ２と、容量素子ＦＤとを含む。また、画素回路ＰＸＣは、増幅トランジスタＳＦと、リセットトランジスタＲＳと、選択トランジスタＳＬとを含むことができる。光電変換素子ＰＤ１、ＰＤ２はそれぞれフォトダイオードまたはフォトゲートである。転送ゲートＴＸ１、ＴＸ２はＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲート、増幅トランジスタＳＦと、リセットトランジスタＲＳと、選択トランジスタＳＬはＭＩＳトランジスタである。増幅トランジスタＳＦは接合型電界効果トランジスタであってもよい。
本例では、２つの光電変換素子ＰＤ１、ＰＤ２が１つの増幅トランジスタＳＦを共有しているが、３つ以上の光電変換素子が１つの増幅トランジスタＳＦを共有してもよいし、光電変換素子ＰＤ１、ＰＤ２毎に増幅トランジスタＳＦを設けてもよい。なお、増幅トランジスタＳＦ、リセットトランジスタＲＳ、選択トランジスタＳＬの構造は共通していてもよく、リセットトランジスタＲＳや選択トランジスタＳＬ、増幅トランジスタＳＦを、画素トランジスタと総称する。転送ゲートＴＸ１、ＴＸ２や画素トランジスタ、周辺トランジスタはゲート電極を含む半導体素子である。このほか、光電変換装置ＡＰＲはダイオードや抵抗素子、容量素子などの半導体素子を含むことができる。

光電変換素子ＰＤ１、ＰＤ２で生成された信号電荷は、転送ゲートＴＸ１、ＴＸ２を介して容量素子ＦＤのフローティングノードＦＮに転送される。電流源ＣＳと共にソースフォロワ回路を構成する増幅トランジスタＳＦのゲートはフローティングノードＦＮに接続されており、電圧信号としての画素信号が信号出力線ＯＵＴに出力される。リセットトランジスタＲＳはフローティングノードＦＮの電荷、電位のリセットを行い、選択トランジスタＳＬは増幅トランジスタＳＦと信号出力線ＯＵＴとの接続の切り替えを行う。リセットトランジスタＲＳと増幅トランジスタＳＦは電源供給線ＶＤＤに接続されている。信号出力線ＯＵＴと電源供給線ＶＤＤは画素回路ＰＸＣの列毎に設けられている。光電変換素子ＰＤ１、ＰＤ２のそれぞれで信号の違いに基づき、位相差検出方式による焦点検出や測距が可能となる。また、光電変換素子ＰＤ１、ＰＤ２の片方あるいは両方の信号により撮像が可能となる。

図２（ａ）は光電変換装置ＡＰＲが備える半導体基板１０の画素エリアＰＸにおける表面近傍の模式的平面図であり、図２（ｂ）は、図２（ａ）のＡ－Ｂ線における断面を含む、光電変換装置ＡＰＲの模式的断面図である。以下では、平面図と断面図を区別せずに光電変換装置ＡＰＲの構造を説明する。なお、画素エリアＰＸの画素列において画素が並ぶ方向である列方向をＸ方向とし、画素エリアＰＸの画素行の画素が並ぶ方向である行方向をＹ方向とし、層や膜の厚さを示す厚さ方向をＺ方向としている。Ｘ方向、Ｙ方向およびＺ方向は互いに直交する。

本実施形態は、酸化シリコンからなる部材（層または膜）と、窒化シリコンからなる部材（層または膜）との位置関係に特徴がある。別々の部材として説明する酸化シリコンからなる部材同士は、両者に間に別の材料からなる部材があるか、類似の材料であっても組成が異なる部材である。窒化シリコンからなる部材についても同様である。膜は平面的に連続したもの指すが、層は平面的に不連続であってもよい。以下の説明における酸化シリコンとは、酸素（Ｏ）とシリコン（Ｓｉ）の化合物であって、当該化合物の構成元素の組成比の上位の２つを占める、軽元素（水素（Ｈ）とヘリウム（Ｈｅ））以外の元素が酸素（Ｏ）とシリコン（Ｓｉ）である化合物を意味する。酸化シリコンは水素（Ｈ）などの軽元素を含むことができ、その量（原子％）は、酸素（Ｏ）およびシリコン（Ｓｉ）よりも多くても少なくてもよい。酸化シリコンは、酸素（Ｏ）およびシリコン（Ｓｉ）よりも低い濃度で、酸素（Ｏ）とシリコン（Ｓｉ）と水素（Ｈ）とヘリウム（Ｈｅ）以外の元素を含むことができる。酸化シリコンに含まれうる典型的な元素としては、水素（Ｈ）、ホウ素（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、フッ素（Ｆ）、リン（Ｐ）、塩素（Ｃｌ）、Ａｒ（アルゴン）である。酸化シリコンの構成元素のうち３番目に多い軽元素以外の元素が窒素である場合に、この酸化シリコンを窒化酸化シリコンあるいは窒素含有酸化シリコンと称することができる。

同様に、窒化シリコンとは、窒素（Ｎ）とシリコン（Ｓｉ）の化合物であって、当該化合物の構成元素の組成比の上位の２つを占める軽元素以外の元素が窒素（Ｎ）とシリコン（Ｓｉ）である化合物を意味する。窒化シリコンの構成元素のうち３番目に多い軽元素以外の元素が酸素である場合に、この窒化シリコンを酸化窒化シリコンあるいは酸素含有窒化シリコンと称することができる。窒化シリコンは、窒素（Ｎ）およびシリコン（Ｓｉ）よりも低い濃度で、窒素（Ｎ）とシリコン（Ｓｉ）以と軽元素外の元素を含むことができる。窒化シリコンに含まれうる典型的な元素としては、ホウ素（Ｂ）、炭素（Ｃ）、酸素（Ｏ）、フッ素（Ｆ）、リン（Ｐ）、塩素（Ｃｌ）、Ａｒ（アルゴン）である。窒化シリコンの構成元素のうち３番目に多い軽元素以外の元素が酸素である場合に、この窒化シリコンを酸化窒化シリコンあるいは酸素含有窒化シリコンと称することができる。なお、光電変換装置ＡＰＲの構成部材に含まれる元素は、エネルギー分散型Ｘ線分析（ＥＤＸ：Ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析が可能である。また、水素含有量は弾性反跳検出分析（ＥＲＤＡ：Ｅｌａｓｔｉｃ Ｒｅｃｏｉｌ Ｄｅｔｅｃｔｉｏｎ Ａｎａｌｙｓｉｓ：）法により、分析が可能である。

半導体基板１０のうち画素エリアＰＸには、素子分離領域９で画定された素子領域に、光電変換部１１、電荷検出部１２、画素トランジスタのドレイン１３、画素トランジスタのソース１４が設けられている。また、半導体基板１０のうち周辺エリアＰＲには、素子分離領域９で画定された素子領域に、周辺トランジスタのソース１６とドレイン１７が設けられている。

半導体基板１０の上には、転送ゲートＴＸ１、ＴＸ２のゲート電極４２、画素トランジスタのゲート電極４３が配されている。光電変換部１１の上には窒化シリコン層３１を介して誘電体領域６１が配されている。図２（ａ）には窒化シリコン層３１と誘電体領域６１の輪郭を示している。また、半導体基板１０の上には、周辺トランジスタのゲート電極４７が配されている。周辺トランジスタは周辺エリアＰＲに配置され、例えばＣＭＯＳ回路を構成するＮＭＯＳトランジスタやＰＭＯＳトランジスタであり、本例ではＰＭＯＳトランジスタとしている。

半導体基板１０の上には、層間絶縁膜４０を貫通してコンタクトプラグ５０１、５０２、５０３、５０４が配されている。コンタクトプラグ５０１、５０２、５０３、５０４はチタンや窒化チタンなどのバリアメタルとタングステンなどの導電体を含む導電部材である。典型的には、コンタクトプラグ５０１、５０２、５０３、５０４のバリアメタルが層間絶縁膜４０に接する。コンタクトプラグ５０１、５０２、５０３、５０４はそれが貫通する膜や層に形成された孔（コンタクトホール）の中に設けられている。コンタクトプラグ５０１は電荷検出部１２、ドレイン１３に接続され、コンタクトプラグ５０２はゲート電極４２、４３に接続されている。コンタクトプラグ５０３はソース１６、ドレイン１７に接続され、コンタクトプラグ５０４はゲート電極４７に接続されている。

半導体基板１０の上には、層間絶縁膜５０、７０が配されている。層間絶縁膜５０は層間絶縁層５６と拡散防止層５７の積層膜であり、複数の層間絶縁層５６の間には拡散防止層５７で覆われた配線層５１、５２、５３が設けられている。配線層５１はコンタクトプラグ５０１、５０２、５０３、５０４に接触している。拡散防止層５７を含む炭化シリコン層の層数は銅配線層の層数の１倍以上２倍未満であってもよい。本例では、炭化シリコン層の層数は３層、銅配線層の層数も３層である。層間絶縁層５６は酸化シリコン層であり、当該酸化シリコン層が５～３０原子％の水素を含有することが好ましい。拡散防止層５７は炭化シリコン層であり、当該炭化シリコン層が２０～６０原子％の水素を含有することができる。

半導体基板１０の上には誘電体部材６０が設けられている。誘電体部材６０は層間絶縁膜４０、５０に囲まれた誘電体領域６１と、層間絶縁膜５０の上に位置する誘電体膜６２とが一体となった部材である。本例の誘電体領域６１は、図２（ａ）に示すように複数の光電変換部１１の上に跨って配置することで感度を向上できるが、複数の光電変換部１１の各々毎に誘電体領域６１を配置することで、光の分離精度を高めることもできる。誘電体部材６０の材料は酸化シリコン、窒化シリコンおよび／または樹脂である。誘電体部材６０の屈折率は、層間絶縁層５６の屈折率よりも高いことが好ましいが、層間絶縁層５６の屈折率と等しくてもよいし、層間絶縁層５６の屈折率よりも低くてもよい。誘電体部材６０の屈折率は、拡散防止層５７よりも低くてもよい。誘電体領域６１と誘電体膜６２との境界は、層間絶縁膜５０の上面を含む仮想的な平面（図２（ｂ）の点線）で規定される。層間絶縁膜７０は誘電体部材６０を覆っており、層間絶縁膜７０の上の配線層５５が層間絶縁膜７０を貫通するビアプラグ５４を介して配線層５３に接続されている。層間絶縁膜７０は酸化シリコン膜であり、当該酸化シリコン膜が５～３０原子％の水素を含有することができる。層間絶縁膜７０の上には層内レンズを有する無機材料膜８０が設けられている。無機材料膜８０はパッシーベション膜や反射防止膜として機能しうる。無機材料膜８０は窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層および酸化シリコン層のうちの少なくとも２層を含む複層膜であってもよい。窒化シリコン膜の上には平坦化層９１、カラーフィルタ層９２、平坦化層９３、マイクロレンズ層９４からなる有機材料膜９０が設けられている。カラーフィルタ層９２はマルチカラーフィルタアレイを構成し、マイクロレンズ層９４はマイクロレンズアレイを構成する。

図３は、図２で説明した光電変換装置ＡＰＲにおける、半導体基板１０と層間絶縁膜４０および誘電体領域６１との間の詳細な構成を示した模式的断面図である。

光電変換部１１はフォトダイオードとしての光電変換素子ＰＤ１、ＰＤ２を構成する。
光電変換部１１は、電荷蓄積領域（カソード）としてのｎ型の半導体領域１１１と、半導体基板１０において半導体領域１１１よりも深部に設けられたウェル領域（アノード）としてのｐ型の半導体領域１１２を含む。光電変換部１１は、半導体領域１１１と半導体基板１０の表面との間に設けられた、表面分離領域としてのｐ型の半導体領域１１３とを含む。半導体領域１１３により光電変換部１１は埋め込み型のフォトダイオードとなっている。

ゲート電極４２、４３は例えばｎ型のポリシリコン電極である。ゲート電極４２の厚さＴ４２は例えば５０～３００ｎｍであり、典型的には１００～２００ｎｍである。ゲート電極４２の厚さは厚さＴ４２と同等である。ゲート電極４７はｐ型のポリシリコン部４７１と金属含有部４７３とを含むポリサイド構造を有する。ゲート電極４７の厚さは厚さＴ４２よりも大きくてもよいし、同等であってもよい。なお、周辺エリアＰＲに配置される抵抗素子や容量素子等の半導体素子もポリシリコン電極で構成することができ、ゲート電極４２、４３、４７と同様の構成をとることができる。コンタクトプラグ５０４が金属含有部４７３にコンタクト（接触）する。サイドウォールスペーサ４８は窒化シリコン層４８３と酸化シリコン層４８２とを含む複層部材である。酸化シリコン層４８２が、窒化シリコン層４８３とゲート電極４７の側面との間、および、窒化シリコン層４８３と半導体基板１０（半導体領域１５１、１６１）との間に位置する。

ゲート電極４２、４３と半導体基板１０との間にはゲート絶縁膜２４が配されている。
ゲート電極４７と半導体基板１０との間にはゲート絶縁膜２６が配されている。ゲート絶縁膜２４はゲート絶縁膜２６よりも薄くすることができ、例えばゲート絶縁膜２４の厚さは５～１０ｎｍ、ゲート絶縁膜２６の厚さは１～５ｎｍである。ゲート絶縁膜２４とゲート絶縁膜２６は窒素を含有する酸化シリコン膜でありうる。

ゲート電極４７の側面を覆うように、ゲート電極４７のサイドウォールスペーサ４８が設けられている。

容量素子ＦＤを構成する電荷検出部１２は低濃度のｎ型の半導体領域１２１と、高濃度のｎ型の半導体領域１２２とを含む。半導体領域１２１はフローティングディフュージョン領域として機能する。半導体領域１２１はコンタクトプラグ５０１の下に位置し、コンタクトプラグ５０１がコンタクトするコンタクト領域として機能する。コンタクトプラグ５０１と半導体基板１０（半導体領域１２２、１３２）との間にコンタクトプラグ５０１の金属成分と半導体基板１０の半導体成分との金属化合物（シリサイド）が形成されていてもよい。この場合も、コンタクトプラグ５０１は半導体基板１０（半導体領域１２２、１３２）に接触すると云える。半導体基板１０と化合物を形成するコンタクトプラグ５０１の金属成分はコンタクトプラグ５０１のバリアメタルに含まれる金属（例えばチタン）でありうる。ドレイン１３は低濃度のｎ型の半導体領域１３１と、高濃度のｎ型の半導体領域１３２とを含む。半導体領域１３１はコンタクトプラグ５０１の下に位置し、コンタクトプラグ５０１がコンタクトするコンタクト領域として機能する。ソース１６はＬＤＤ領域としての低濃度のｐ型の半導体領域１６１と、中濃度のｐ型の半導体領域１６２と、金属含有部１６３とを含む。ドレイン１７も同様に、低濃度のｐ型の半導体領域１７１と、中濃度のｐ型の半導体領域１７２と、金属含有部１７３とを含む。半導体領域１６１、１７１はサイドウォールスペーサ４８の下に位置し、半導体領域１６２、１７２は金属含有部１７３の下に位置する。コンタクトプラグ５０３が金属含有部１６３、１７３にコンタクト（接触）する。金属含有部１６３、１７３、４７３を周辺トランジスタのソース１６とドレイン１７とゲート電極４７に設けているが、いずれか１つでもよい。また、画素トランジスタに金属含有部を設けてもよいが、ノイズの発生が増大するため、画素トランジスタに金属含有部を設ける場合にはコンタクトプラグ５０１、５０２の下だけに限定的に配置するとよい。

金属含有部１６３、１７３、４７３は、金属を含有する領域であり、金属あるいは金属化合物からなる。金属含有部１６３、１７３、４７３が含有する金属は、例えばコバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）である。典型的には、金属含有部１６３、１７３、４７３は半導体の金属化合物からなる部分であり、より典型的には、シリコンの金属化合物すなわちシリサイドからなる部分（シリサイド部）である。シリサイドとしては、コバルトシリシサイド、ニッケルシリサイド、タングステンシリサイド、チタンシリサイドなどが好適である。金属含有部１６３、１７３、４７３は、金属とゲルマニウムとの化合物であってもよい。金属含有部４７３は、窒化タンタルや窒化チタン、窒化アルミニウム、などの金属窒化物やであってもよいし、金属炭化物であってもよい。金属含有部１６３、１７３、４７３はトランジスタとコンタクトプラグ５０３、５０４との抵抗を低くする目的で設けられる。金属含有部を他の目的、例えば、ゲート電極をメタルゲートにするために設けてもよいし、半導体基板１０に対する遮光部材として設けてよい。光電変換部１１が受光可能なように、金属含有部は少なくとも光電変換部１１には重ならないように設けられる。本例では金属含有部１６３、１７３、４７３は周辺エリアＰＲに配されるため、金属含有部１６３、１７３、４７３は光電変換部１１に重ならない。画素エリアＰＸに金属含有部を設ける場合にも、金属含有部は光電変換部１１に重ならないように設けることが好ましい。

光電変換装置ＡＰＲは、半導体基板１０の上に配された、窒化シリコン層３１、酸化シリコン膜２１、窒化シリコン層３２を備える。コンタクトプラグ５０１、５０２は層間絶縁膜４０に加えて、酸化シリコン膜２１をも貫通する。コンタクトプラグ５０１、５０２は層間絶縁膜４０に加えて、酸化シリコン膜２１に接する。典型的には、コンタクトプラグ５０１、５０２のバリアメタルが層間絶縁膜４０と酸化シリコン膜２１に接する。コンタクトプラグ５０３、５０４は層間絶縁膜４０に加えて、酸化シリコン膜２１と窒化シリコン層３２をも貫通する。コンタクトプラグ５０３、５０４は酸化シリコン膜２１と窒化シリコン層３２に接する。典型的には、コンタクトプラグ５０３、５０４のバリアメタルが酸化シリコン膜２１と窒化シリコン層３２に接する。

窒化シリコン層３１は層間絶縁膜４０と半導体基板１０との間に位置する部分３１１を有するように光電変換部１１の上に配されている。窒化シリコン層３１は誘電体領域６１と光電変換部１１との間に配された部分３１２も有する。窒化シリコン層３１のうちの部分３１２の厚さＴ３１２は、窒化シリコン層３１のうちの部分３１１の厚さＴ３１１よりも小さくてもよい（Ｔ３１２＜Ｔ３１１）。厚さＴ３１２は厚さＴ３１１の２５～７５％であってもよい。厚さＴ３１１は、例えば３０～１２０ｎｍであり、厚さＴ３１２は、例えば１０～６０ｎｍである。なお、誘電体領域６１を設けない場合には、窒化シリコン層３１の全体が層間絶縁膜４０と半導体基板１０との間に位置し、窒化シリコン層３１の全体が略均一な厚さ（厚さの分布は±１０％以下）を有しうる。光電変換部１１上の窒化シリコン層３１は、窒化シリコン層３１自体が保護層として機能し、光電変換装置ＡＰＲの製造時や使用時の光電変換部１１へのダメージや汚染を低減できる。

窒化シリコン層３１が光電変換部１１に対する光学的特性を向上する上では、窒化シリコン層３１はある程度、光電変換部１１に近いことが好ましい。窒化シリコン層３１と光電変換部１１との距離Ｄ１は、半導体基板１０と配線層５１との距離Ｄ５よりも小さいこと（Ｄ１＜Ｄ５）が好ましい。また、窒化シリコン層３１と光電変換部１１との距離Ｄ１は、コンタクトプラグ５０３の長さＬ３よりも小さいこと（Ｄ１＜Ｌ３）が好ましく、コンタクトプラグ５０１の長さよりも小さいことも好ましい。なお、コンタクトプラグ５０１の長さはコンタクトプラグ５０３の長さＬ３と等しいと考えてよい。さらに、また、窒化シリコン層３１と光電変換部１１との距離Ｄ１は、コンタクトプラグ５０４の長さＬ４よりも小さいこと（Ｄ１＜Ｌ４）が好ましく、コンタクトプラグ５０２の長さよりも小さいことも好ましい。なお、コンタクトプラグ５０２の長さはコンタクトプラグ５０４の長さＬ４と等しいと考えてよい。なお、距離Ｄ５は長さＬ３とおおむね等しいが、距離Ｄ５は長さＬ３よりも小さくてもよい（Ｄ５≦Ｌ３）。

酸化シリコン膜２１が層間絶縁膜４０と半導体基板１０との間に配されている。酸化シリコン膜２１は、画素エリアＰＸに設けられた部分２１１と周辺エリアＰＲに設けられた部分２１２とを有する。部分２１１は少なくとも窒化シリコン層３１と光電変換部１１との間に配されている。部分２１２は少なくとも層間絶縁膜４０と周辺トランジスタとの間に配されている。酸化シリコン膜２１の層間絶縁膜４０側の面（半導体基板１０側のとは反対側の面）である上面は、ゲート電極４２、４３、４７の形状に応じた凹凸を有する。
なお、層間絶縁膜４０の半導体基板１０側のとは反対側の面である上面は平坦化されており、ゲート電極４２、４３、４７の形状に応じた凹凸を有していない。そのため、酸化シリコン膜２１の層間絶縁膜４０の上面は、層間絶縁膜４０の上面よりも高低差が大きい。
層間絶縁膜４０と酸化シリコン膜２１は共に酸化シリコンからなりうるが、シリコン（Ｓｉ）や酸素（Ｏ）、アルゴン（Ａｒ）や硼素（Ｂ）、リン（Ｐ）などの濃度を測定することで層間絶縁膜４０と酸化シリコン膜２１を区別可能である。酸化シリコン膜２１の厚さＴ２１は、例えば５０～１５０ｎｍである。なお、部分２１１と部分２１２とで厚さの違いは小さい方が良い。酸化シリコン膜２１は全体が略均一な厚さ（厚さの分布は±１０％以下）を有しうる。なお、酸化シリコン膜２１が部分２１１のみを有する場合には、コンタクトプラグ５０３、５０４は酸化シリコン膜２１を貫通しない。

酸化シリコン膜２１と周辺トランジスタとの間には窒化シリコン層３２が配されている。窒化シリコン層３２はソース１６、ドレイン１７、ゲート電極４７およびサイドウォールスペーサ４８を覆う。窒化シリコン層３２の厚さＴ３２は、例えば１０～１００ｎｍである。窒化シリコン層３２はソース１６、ドレイン１７、ゲート電極４７およびサイドウォールスペーサ４８に接していてもよい。より詳細には、窒化シリコン層３２は金属含有部１６３、１７３、窒化シリコン層４８３および金属含有部４７３に接しうる。そのため、窒化シリコン層３２と金属含有部１６３、１７３、４７３との間の距離はゼロでありうる。

窒化シリコン層３１の部分３１１の厚さＴ３１１を大きくすることで層間絶縁膜４０を介した汚染を低減することができる。特に、厚さＴ３１１を窒化シリコン層３２の厚さＴ３２よりも大きくすることが好ましい。厚さＴ３１１は厚さＴ３２の１１０％以上であることが好ましく、厚さＴ３１１は厚さＴ３２の１５０％以上であってもよい。厚さＴ３１１は厚さＴ３２の３００％以下であってもよく、厚さＴ３１１は厚さＴ３２の１５０％以下であってもよい。

部分３１２の上面を半導体基板１０から極力離すことで、光電変換部１１へのダメージを低減できる。部分３１２の上面と半導体基板１０との距離は、部分３１２の厚さＴ３１２と、部分３１２と半導体基板１０との距離Ｄ１との和（Ｄ１＋Ｔ３１２）で表される。
部分３１２の上面と半導体基板１０との距離はゲート電極４２の厚さＴ４２よりも大きいことが好ましい。酸化シリコン膜２１を設けることで、この距離Ｄ１を大きくすることができる。

厚さＴ３１２も極力大きくすることで誘電体領域６１を介した汚染を低減することができる。厚さＴ３１２は、厚さＴ３２の２５％以上であることが好ましく、厚さＴ３２の５０％以上であることがより好ましい。厚さＴ３１２は厚さＴ３２よりも小さくてもよく、厚さＴ３１２は厚さＴ３２の７５％以下であってもよい。窒化シリコン層３１の厚さが窒化シリコン層３２の厚さの１５０％以下である場合、厚さＴ３２が、厚さＴ３１２と厚さＴ３１１の間の厚さとなりうる。厚さＴ３１１が厚さＴ３２よりも十分に大きければ、厚さＴ３１２が厚さＴ３２よりも大きくなる場合もある。

酸化シリコン膜２１が部分２１１と部分２１２の片方のみに存在すると、画素エリアＰＸと周辺エリアＰＲとでの層間絶縁膜４０の下地に高低差が生じ得る。これに対して、部分２１１と部分２１２の両方を設けることにより、部分２１１と部分２１２の片方のみを設ける場合に比べて、画素エリアＰＸと周辺エリアＰＲとでの層間絶縁膜４０の下地の高低差を低減できる。そのため、層間絶縁膜４０の上面の平坦性を高め、画素毎の光路長の違いに起因して生じる光の干渉ムラを低減できる。また、コンタクトプラグ５０１、５０２、５０３、５０４の信頼性向上や配線層の信頼性を向上することができる。酸化シリコン膜２１の厚さＴ２１は、窒化シリコン層３１の部分３１１の厚さＴ３１１および窒化シリコン層３２の厚さＴ３２よりも大きくすることができる（Ｔ２１＞Ｔ３１１、Ｔ３２）。

窒化シリコン層３２は金属含有部１６３、１７３、４７３からの金属の拡散を抑制することができる。酸化シリコン膜２１の部分２１２よりも金属含有部１６３、１７３、４７３側に窒化シリコン層３２を配置することで、金属含有部１６３、１７３、４７３の金属の拡散を効果的に抑制できる。窒化シリコン層３２と金属含有部１６３、１７３、４７３との間の距離が小さい方が効果的であり、上述のようにこの距離をゼロにすることが好ましい。

光電変換装置ＡＰＲは、半導体基板１０の上に配された、酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３の少なくともいずれかをさらに備えることができる。
本例では３層とも備えているが、この３層のうちでは、窒化シリコン層３３を設けることが特に好ましい。窒化シリコン層３３は酸化シリコン膜２１と光電変換部１１との間に配されている。酸化シリコン層２２は酸化シリコン膜２１と窒化シリコン層３３との間に配されている。酸化シリコン層２３は半導体基板１０と窒化シリコン層３３との間に配されている。画素エリアＰＸでは、酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３を含む複層膜である絶縁体膜４９が半導体基板１０およびゲート電極４２、４３を覆っている。コンタクトプラグ５０１、５０２は層間絶縁膜４０に加えて、酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３をも貫通する。コタクトプラグ５０１、５０２は酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３に接しうる。
典型的には、コンタクトプラグ５０１、５０２のバリアメタルが酸化シリコン膜２１と窒化シリコン層３２に接する。

窒化シリコン層３３は光電変換部１１へ入射する光に対する反射防止の機能を有しうる。さらに窒化シリコン層３３と窒化シリコン層３１とを酸化シリコン膜２１を介して積層して、多重反射を生じさせることで、より反射防止の機能を高めることができる。窒化シリコン層３３のうちで光電変換部１１以外の半導体領域を覆う部分については、半導体基板１０の汚染やダメージから保護する機能を有しうる。光電変換部１１以外の半導体領域の上には窒化シリコン層３１が設けられていないため、光電変換部１１の上で窒化シリコン層３１が担う役割の一部を窒化シリコン層３３が担うことになる。酸化シリコン層２３は、窒化シリコン層３３が半導体基板１０に接触することを防止するための緩衝層としての機能を有しうる。窒化シリコン層３３が半導体基板１０から離間していることで、暗電流の発生を抑制できる。窒化シリコン層３３と半導体基板１０との間の距離Ｄ３は、窒化シリコン層３２と金属含有部１６３、１７３との間の距離よりも大きいことが好ましい。
本例では、ゲート絶縁膜２４が半導体基板１０とゲート電極４２、４３との間から、ゲート電極４２、４３で覆われていない半導体領域上に延在している。そのため、窒化シリコン層３３と半導体基板１０との間の距離Ｄ３は、酸化シリコン層２３の厚さとゲート絶縁膜２４との間の厚さとの和に等しくなる。

誘電体領域６１が窒化シリコンからなる場合、窒化シリコン層３１と誘電体領域６１とは同一の材料からなる。このような構成によって、窒化シリコン層３１と誘電体領域６１との界面における反射が生じにくく、光利用効率が向上する。

光電変換部１１上の酸化シリコン層２３と、窒化シリコン層３３と、酸化シリコン層２２と、酸化シリコン膜２１と、窒化シリコン層３１と、は、半導体基板１０に入射すべき光に対する反射防止層として機能する。この多層の反射防止層の性能は、窒化シリコン層３１と窒化シリコン層３３との距離Ｄ２が重要となる。窒化シリコン層３３と窒化シリコン層３１との間で多重反射が生じ、多重反射光の干渉により反射を低減する機能を有するためである。この距離Ｄ２を制御するためには、酸化シリコン層２２と、酸化シリコン膜２１との合計の厚さを制御すればよい。窒化シリコン層３１と窒化シリコン層３３との距離Ｄ２は、λ／８ｎ～４λ／８ｎ（λ：入射する光の波長（４００ｎｍ≦λ≦８００ｎｍ）、ｎ：酸化シリコンの屈折率（ｎ≒１．５））であることが好ましい。距離Ｄ２は例えば５０～１５０ｎｍである。感度向上や迷光防止のためには、距離Ｌ３はλの最大値未満、つまり８００ｎｍ未満にするのがよい。

酸化シリコン層２３の厚さは例えば５～２０ｎｍ、窒化シリコン層３３の厚さＴ３３は例えば２０～１００ｎｍ、酸化シリコン層２２の厚さは例えば１０～１００ｎｍである。
酸化シリコン膜２１の厚さは例えば２０～２００ｎｍ、窒化シリコン層３１の厚さは例えば２０～１００ｎｍである。酸化シリコン膜２１の厚さは、酸化シリコン層２２の厚さよりも大きくすることができる。

光電変換装置ＡＰＲの性能や信頼性向上のための効果を得るための、上述した層や膜などの部材の寸法、距離に関するより好適な関係を整理すると、Ｄ３＜Ｔ３１２＜Ｔ３２≦Ｔ３３＜Ｔ３１１＜Ｔ２１＜Ｄ２＜Ｄ１＜Ｔ４２＜Ｌ４＜Ｄ５≦Ｌ３である。また、Ｔ２１＜１００ｎｍ、Ｌ４＞２００ｎｍ、Ｌ３＜８００ｎｍである。なお、この関係をすべての寸法、距離に対して満たす必要はなく、少なくとも２つの寸法、距離の組み合わせにおいてここで規定した大小関係を満たしていてもよい。

図４～８を用いて光電変換装置ＡＰＲの製造方法を説明する。図４～８は図３に示した断面図に対応した部分の構造を工程順に示したものであるが、工程の順番は必ずしも図４～８の通りでなくてもよい。図４～８において、既出の部分と変化がなくてもよい部分については符号の表示を省略する。

図４（ａ）に示す工程ａでは、素子分離領域９によって画定された素子領域を有する半導体基板１０を用意する。素子分離領域９はＬＯＣＯＳ構造やＳＴＩ構造を有する、周知の方法で形成できる。半導体基板１０の素子領域にウェル領域としてのｐ型の半導体領域１１２やｎ型の半導体領域１１１を形成する。

図４（ｂ）に示す工程ｂでは、半導体基板１０の上にゲート電極４２、４３、４７を形成する。まず、半導体基板１０の上にゲート絶縁膜２４、２６を形成した後、ゲート絶縁膜２４、２６の上にポリシリコンなどからなる導電体膜を形成する。この導電体膜をパターニングすることでゲート電極４２、４３、４７が形成される。さらに、半導体領域１１３、１２１、１３１、１４、１３１、１７１をイオン注入により形成する。半導体領域１１１の形成をゲート電極４２の形成後に行ってもよい。

図４（ｃ）に示す工程ｃでは、光電変換部１１を覆うように絶縁体膜４９０を形成する。絶縁体膜４９０は、酸化シリコン層２２０と、酸化シリコン層２２０と半導体基板１０との間の窒化シリコン層３３０と、窒化シリコン層３３０と半導体基板１０との間の酸化シリコン層２３０を含む複層膜である。絶縁体膜４９０は、酸化シリコン層２３０と、窒化シリコン層３３０と、酸化シリコン層２２０とが半導体基板１０側からこの順に積層して形成されている。絶縁体膜４９０の各層は熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法、例えばＬＰ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ；減圧）－ＣＶＤ法によって成膜できる。

図４（ｄ）に示す工程ｄでは、絶縁体膜４９０からサイドウォールスペーサ４８を形成する。サイドウォールスペーサ４８は、画素エリアＰＸにおいてレジストパターンで絶縁体膜４９０をマスクして、周辺エリアＰＲにおいて絶縁体膜４９０を異方性エッチングすることにより形成できる。サイドウォールスペーサ４８の窒化シリコン層４８３は絶縁体膜４９０の窒化シリコン層３３０から形成され、サイドウォールスペーサ４８の酸化シリコン層４８２は絶縁体膜４９０の酸化シリコン層２３０から形成される。サイドウォールスペーサ４８には酸化シリコン層２２０から形成された酸化シリコン層（不図示）が含まれてもよい。

絶縁体膜４９０のうちで画素エリアＰＸに位置する部分は絶縁体膜４９として残る。絶縁体膜４９の酸化シリコン層２２は絶縁体膜４９０の酸化シリコン層２２０から形成される。絶縁体膜４９の窒化シリコン層３３は絶縁体膜４９０の窒化シリコン層３３０から形成される。絶縁体膜４９の酸化シリコン層２３は絶縁体膜４９０の酸化シリコン層２３０から形成さる。

さらに工程ｄでは、サイドウォールスペーサ４８をマスクとして用いて、ソース１６の中濃度の半導体領域１６２と、ドレイン１７の中濃度の半導体領域１７２とを形成する。

図５（ｅ）に示す工程ｅでは、絶縁体膜４９のうちで光電変換部１１の上に位置する部分および半導体基板１０に接する金属膜３００を形成する。金属膜３００は絶縁体膜４９の酸化シリコン層２２に接することが好ましい。換言すれば、金属膜３００を形成する段階では、絶縁体膜４９の窒化シリコン層３３の上には酸化シリコン層２２が残っていることが好ましい。金属膜３００はゲート電極４７にも接しうる。金属膜３００は、例えば、コバルト膜、ニッケル膜、タングステン膜、チタン膜である。金属膜３００は、周辺エリアＰＲにおいては半導体領域１６２、１７２とゲート電極４７とを覆うように、例えばスパッタ法などで成膜できる。

周辺エリアＰＲにおいては、半導体基板１０の半導体領域１６２、１７２とゲート電極４７を露出させる必要がある。そのため、半導体領域１６２、１７２とゲート電極４７が雰囲気中の酸素と反応し、表面に自然酸化膜が形成されている場合がある。あるいは、半導体領域１６２、１７２とゲート電極４７の表面に絶縁体膜４９０やゲート絶縁膜２６の一部が残留している場合がある。その上に形成される金属膜３００と、シリコンとの間に自然酸化膜や絶縁体膜が存在すると、熱処理による反応が阻害され、金属含有部の形成不良が発生してしまう可能性がある。これを回避するために、金属膜３００を形成する直前に、エッチングによって自然酸化膜や絶縁体膜を除去する。エッチングは、例えばフッ酸を含む薬液を用いたウェットエッチングを用いることができる。

この自然酸化膜や絶縁体膜のエッチングに伴って、その下地である絶縁体膜４９のうちで光電変換部１１の上に位置する部分が薄くなりうる。具体的には、絶縁体膜４９の酸化シリコン層２２がエッチングによって薄くなる。

図５（ｆ）に示す工程ｆでは、金属膜３００を用いて半導体基板１０の上に金属含有部１６３、１７３、４７３を形成する。金属膜３００が形成された後、金属膜３００の金属と半導体基板１０のシリコン（単結晶シリコン）やゲート電極４７のシリコン（多結晶シリコン）とが反応するように熱処理を行う。これにより、金属とシリコンとの化合物であるシリサイドからなる金属含有部１６３、１７３、４７３が形成される。金属含有部１６３、１７３、４７３は、金属膜３００の金属種に応じて、コバルトシリサイド、ニッケルシリサイド、タングステンシリサイド、チタンシリサイドとすることできる。画素エリアＰＸでは、窒化シリコン層３３および酸化シリコン層２２が半導体基板１０を覆っているため、シリサイドが形成されていない。このような構成によって、コバルトやニッケル等の金属の拡散が低減され、光電変換部１１でのリーク電流や光電変換部１１でのノイズ（いわゆる白傷）を低減することが可能となる。なお、画素エリアＰＸの任意の構成に金属含有部を設けてもよく、周辺エリアＰＲの任意の構成に金属含有部を設けないようにしてもよい。

金属含有部１６３、１７３、４７３の形成後、金属膜３００のうちの未反応の金属をエッチングにより除去する。

金属膜３００のエッチングに伴って、その下地である絶縁体膜４９のうちで光電変換部１１の上に位置する部分が薄くなりうる。具体的には、絶縁体膜４９の酸化シリコン層２２がエッチングによって薄くなる。

なお、工程ｄで形成されたサイドウォールスペーサ４８の上に残る酸化シリコン層２２０の残渣は、上述した自然酸化膜や絶縁体膜のエッチング、あるいは、金属膜３００のエッチングで除去されうる。

図５（ｇ）に示す工程ｇでは、半導体基板１０の上の金属含有部１６３、１７３、４７３を覆うように窒化シリコン膜３２０を形成する。窒化シリコン膜３２０は、画素エリアＰＸと周辺エリアＰＲに渡って形成され、例えばプラズマＣＶＤ法によって成膜できる。

図５（ｈ）に示す工程ｈでは、光電変換部１１の上において窒化シリコン膜３２０を除去する。窒化シリコン膜３２０のうちで周辺トランジスタの上に位置する部分は窒化シリコン層３２として残る。

窒化シリコン膜３２０のエッチングに伴って、その下地である絶縁体膜４９のうちで光電変換部１１の上に位置する部分が薄くなりうる。具体的には、絶縁体膜４９の酸化シリコン層２２がエッチングによって薄くなる。

図６（ｉ）に示す工程ｉでは、窒化シリコン膜３２０（窒化シリコン層３２）の上に、半導体基板１０に設けられた光電変換部１１を覆うように酸化シリコン膜２１を形成する。酸化シリコン膜２１は、画素エリアＰＸと周辺エリアＰＲに渡って形成され、例えばプラズマＣＶＤ法によって成膜できる。

上述のように、光電変換部１１の上では窒化シリコン層３１と半導体基板１０との間の距離、さらには、窒化シリコン層３１と窒化シリコン層３３との間の距離が、反射率に影響する。本実施形態では、酸化シリコン膜２１を適切な厚さで形成することで、光学特性を最適化することができる。また、いくつかの工程で薄くなった酸化シリコン層２２の厚さに応じて、酸化シリコン膜２１の厚さを設定することができる。予め、酸化シリコン層２２の厚さの減少量を把握しておき、その減少量に応じて酸化シリコン膜２１の厚さを決定することができる。あるいは、製造時に酸化シリコン層２２の厚さを測定して、その測定結果に応じて、酸化シリコン膜２１の厚さを決定してもよい。例えば、酸化シリコン膜２１の厚さは、最終的に残った酸化シリコン層２２の厚さよりも大きくする必要がある場合に、酸化シリコン膜２１を形成することは極めて有効である。厚さが小さくなった酸化シリコン層２２の厚さは例えば１０～１００ｎｍであり、酸化シリコン膜２１の厚さは例えば２０～２００ｎｍである。

図６（ｊ）に示す工程ｊでは、酸化シリコン膜２１の上に、半導体基板１０に設けられた光電変換部１１を覆うように窒化シリコン膜３１０を形成する。窒化シリコン膜３１０は、画素エリアＰＸと周辺エリアＰＲに渡って形成され、例えばプラズマＣＶＤ法によって成膜できる。窒化シリコン膜３１０の厚さは、窒化シリコン膜３２０（窒化シリコン層３２）より厚くすることが好ましい。

図６（ｋ）に示す工程ｋでは、画素トランジスタの上において窒化シリコン膜３１０を除去する。窒化シリコン膜３１０のうちで光電変換部１１の上に位置する部分は窒化シリコン層３１として残る。窒化シリコン膜３１０は、リソグラフィ技術及びエッチング技術によって、所望の形状の窒化シリコン層３１にパターニングできる。窒化シリコン層３１は、ｎ型の半導体領域１１１の上、すなわち光電変換部１１の上から転送ゲートＴＸ１，ＴＸ２のゲート電極４２の一部上に延在して設けられる。窒化シリコン層３１の上面はゲート電極４２による高低差を踏襲した形状を有する。画素エリアＰＸのコンタクトプラグ５０１、５０２が配される領域では、窒化シリコン膜３１０をエッチングによって除去することが好ましい。

図６（ｌ）に示す工程ｌでは、層間絶縁膜４０を形成する。層間絶縁膜４０は、窒化シリコン膜３２０のうちで電極を含むトランジスタの上に位置する部分（窒化シリコン層３２）と、窒化シリコン膜３１０のうちで光電変換部１１の上に位置する部分（窒化シリコン層３１）と、を覆うように形成する。層間絶縁膜４０はリフロー法やエッチバック法、ＣＭＰ法などの平坦化法を用いて平坦化される。

図７（ｍ）に示す工程ｍでは、層間絶縁膜４０、酸化シリコン膜２１、絶縁体膜４９に、画素トランジスタの上に位置するコンタクトホール４０１、４０２を形成する。コンタクトホール４０１、４０２は少なくとも層間絶縁膜４０に設けられた孔である。

画素エリアＰＸのコンタクトホール４０１、４０２を形成するには、層間絶縁膜４０、酸化シリコン膜２１、酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３を順次、プラズマエッチングによってエッチングする。このとき、窒化シリコン層３３はエッチングストッパとして機能しうる。より詳細には、酸化シリコン層２２をエッチングする際のエッチング条件は、窒化シリコン層３３に対するエッチングレートが、酸化シリコン層２２に対するエッチングレートより低くなる。なお、画素エリアＰＸに酸化シリコン層２２が無い場合には、酸化シリコン層２２を酸化シリコン膜２１に置き換えて考えればよい。

エッチングストッパとしての窒化シリコン層３３は、窒化シリコン層３３の上層までをエッチングする際のコンタクトホール４０１、４０２の深さのばらつきをキャンセルする。そして、コンタクトホール４０１、４０２の深さのばらつきを低減した状態で、半導体基板１０に近接した薄い窒化シリコン層３３をエッチングすることで半導体基板１０へのダメージを抑制することができる。窒化シリコン層３３は半導体基板１０に近接させることが好ましいが、窒化シリコン層３３が半導体基板１０に接するとノイズを生じやすいため、窒化シリコン層３３と半導体基板１０との間に酸化シリコン層２３を配置している。

工程ｈを行わない場合には、画素トランジスタの上に窒化シリコン膜３２０が配置されていることになる。そして、コンタクトホール４０１、４０２を形成するには、層間絶縁膜４０、酸化シリコン膜２１、窒化シリコン膜３２０、酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３の順にエッチングを行う。この場合には、窒化シリコン膜３２０が存在することにより、エッチング条件の切り替えやエッチング停止条件が複雑になってしまい、歩留まりが低下しうる。これに対して、工程ｈで画素トランジスタの上において窒化シリコン膜３２０を除去することで、窒化シリコン層をエッチングする条件の切り替え回数を低減できる（１回にできる）。そのため、コンタクトホール４０１、４０２の形成が容易であり、バラツキが低減され、歩留まりが向上する。

同様に、工程ｋを行わない場合には、画素トランジスタの上に窒化シリコン膜３１０が配置されていることになる。そして、コンタクトホール４０１、４０２を形成するには、層間絶縁膜４０、窒化シリコン膜３１０、酸化シリコン膜２１、酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３の順にエッチングを行う。この場合には、窒化シリコン膜３１０が存在することにより、エッチング条件の切り替えやエッチング停止条件が複雑になってしまい、歩留まりが低下しうる。これに対して、工程ｋで画素トランジスタの上において窒化シリコン膜３１０を除去することで、窒化シリコン層３１をエッチングする条件の切り替え回数を低減できる（１回にできる）。そのため、コンタクトホール４０１、４０２の形成が容易であり、バラツキが低減され、歩留まりが向上する。

コンタクトホール４０１を介して半導体基板１０にイオン注入することにより、コンタクト領域としての半導体領域１２２、１３２を形成する。半導体領域１２２、１３２を形成する際に、コンタクトホール４０１をレジストマスクで塞いでおくことで、ゲート電極４２、４３を貫通してチャネル領域に不純物が注入されることを抑制できる。

図７（ｎ）に示す工程ｎでは、層間絶縁膜４０、酸化シリコン膜２１、窒化シリコン膜３２０（窒化シリコン層３２）に、周辺トランジスタの上に位置するコンタクトホール４０３、４０４を形成する。コンタクトホール４０３、４０４は少なくとも層間絶縁膜４０に設けられた孔である。

周辺エリアＰＲのコンタクトホール４０３、４０４を形成するには、層間絶縁膜４０、酸化シリコン膜２１、窒化シリコン層３２を順次、プラズマエッチングによってエッチングする。このとき、窒化シリコン層３２はエッチングストッパとして機能しうる。より詳細には、酸化シリコン膜２１をエッチングする際のエッチング条件は、窒化シリコン層３２に対するエッチングレートが、酸化シリコン膜２１に対するエッチングレートより低くなる。なお、周辺エリアＰＲに酸化シリコン膜２１が無い場合には、酸化シリコン膜２１を層間絶縁膜４０に置き換えて考えればよい。

エッチングストッパとしての窒化シリコン層３２は、窒化シリコン層３２の上層までをエッチングする際のコンタクトホール４０３、４０４の深さのばらつきをキャンセルする。そして、コンタクトホール４０３、４０４の深さのばらつきを低減した状態で、半導体基板１０に近接した薄い窒化シリコン層３２をエッチングする。これにより、半導体基板１０へのダメージや、金属含有部１６３、１７３、４７３からの金属の飛散を抑制することができる。そのために、窒化シリコン層３２は金属含有部１６３、１７３、４７３に極力近い方が良く、窒化シリコン層３２は金属含有部１６３、１７３、４７３に接することが好ましい。また、窒化シリコン層３２は極力薄い方が良いのである。

工程ｋを行わない場合には、周辺トランジスタの上に窒化シリコン膜３１０が配置されていることになる。そして、コンタクトホール４０３、４０４を形成するには、層間絶縁膜４０、窒化シリコン膜３１０、酸化シリコン膜２１、窒化シリコン層３２の順にエッチングを行う。この場合には、窒化シリコン膜３１０が存在することにより、エッチング条件の切り替えやエッチング停止条件が複雑になってしまい、歩留まりが低下しうる。これに対して、工程ｋで周辺トランジスタの上において窒化シリコン膜３１０を除去することで、窒化シリコン層をエッチングする条件の切り替え回数を低減できる（１回にできる）。そのため、コンタクトホール４０３、４０４の形成が容易であり、バラツキが低減され、歩留まりが向上する。

図７（ｏ）に示す工程ｏでは、コンタクトホール４０１、４０２、４０３、４０４の中に導電体を配置する。導電体はバリアメタルとタングステンの積層体でありうる。層間絶縁膜４０上の余分な導電体をＣＭＰ法などで除去してコンタクトプラグ５０１、５０２、５０３、５０４を形成する。

工程ｍ、ｎのように、コンタクトホール４０１、４０２とコンタクトホール４０３、４０４とを別々に形成することが好ましい。周辺エリアＰＲの少なくとも一部に金属含有部１６３、１７３、４７３が形成されており、コンタクトホール４０３、４０４は金属含有部１６３、１７３、４７３を露出させる。このような場合、周辺エリアＰＲのコンタクトホール４０３、４０４形成時のエッチングによって、金属含有部１６３、１７３、４７３の金属が飛散する可能性がある。そのため、コンタクトホール４０３、４０４を形成する際に、コンタクトホール４０１、４０２は、まだ形成されていないか、レジストマスクで塞がれているか、すでにコンタクトプラグ５０１、５０２で塞がれているか、のいずれか状態とすることが好ましい。本例では、コンタクトホール４０３、４０４の形成の前にコンタクトホール４０１、４０２を形成し、レジストマスクでコンタクトホール４０１、４０２を塞いだ状態でコンタクトホール４０３、４０４を形成している。レジストマスクによって金属含有部１６３、１７３、４７３の金属がコンタクトホール４０１、４０２に入りこむことを抑制できる。

金属含有部１６３、１７３、４７３の金属の飛散の影響が小さければ、コンタクトホール４０１、４０２とコンタクトホール４０３、４０４とを同時に形成してもよい。その場合には、窒化シリコン層３３と窒化シリコン層３２の厚さの差が小さいことが好ましい。
例えば窒化シリコン層３３と窒化シリコン層３２の厚さの差は１０ｎｍ以下であることが好ましい。同等であれば、画素エリアＰＸのコンタクトホール４０１、４０２と周辺エリアＰＲのコンタクトホール４０３、４０４を同時に形成することもできる。しかし、窒化シリコン層３３と窒化シリコン層３２の厚さの差が１０ｎｍ以下であっても、工程ｍ、ｎのように別々の工程にするのが良い。特に、窒化シリコン層３３と半導体基板１０との距離が、窒化シリコン層３２と金属含有部１６３、１７３との距離と異なる場合には、工程ｍ、ｎのように別々の工程にするのが良い。

工程ｍと工程ｎの順番を逆にしてもよい。また、本例では、工程ｍと工程ｎの後に工程ｏを行うが、例えば、コンタクトホール４０１、４０２の中に導電体を配置してコンタクトプラグ５０１、５０２を形成した後に、コンタクトホール４０３、４０４を形成してもよい。コンタクトホール４０３、４０４の中に導電体を配置してコンタクトプラグ５０３、５０４を形成した後に、コンタクトホール４０１、４０２を形成してもよい。

次の工程では、図２（ｂ）に対応する図８（ｐ１）に示すように層間絶縁膜４０の上に層間絶縁膜５０と複数の配線層５１、５２、５３とを形成する。配線層５１、５２、５３は銅層であり、配線層５１はシングルダマシン法で、配線層５２、５３はデュアルダマシン法で形成できる。層間絶縁層５６は１００ｎｍ～１０００ｎｍの厚さの酸化シリコン層であり、拡散防止層５７は１０～１００ｎｍの厚さを有する炭化シリコン層である。層間絶縁層５６と拡散防止層５７はプラズマＣＶＤ法によって形成できる。層間絶縁層５６はシラン系ガスを原料ガスとして用いたプラズマＣＶＤ法によって形成されうる。

図２（ｂ）に対応する図８（ｐ１）、および図３に対応する（ｐ２）に示す工程ｐでは、層間絶縁膜５０の上に、光電変換部１１に対応した開口を有するレジストパターンを形成する。そして、このレジストパターンをマスクとして用いて層間絶縁膜５０をエッチングする。さらに、層間絶縁膜４０をエッチングして窒化シリコン膜３１０（窒化シリコン層３１）が底を成す開口４０６を形成する。層間絶縁膜４０をエッチングするとき、窒化シリコン層３１はエッチングストッパとして機能しうる。より詳細には、層間絶縁膜４０をエッチングする際のエッチング条件は、窒化シリコン層３１に対するエッチングレートが、層間絶縁膜４０に対するエッチングレートより低くなる。

開口４０６の形成時のエッチングにより、窒化シリコン層３１はエッチングされうる。
窒化シリコン層３１のうちの開口４０６の下の部分がエッチングされることで、厚さＴ３１１から厚さが減少して、厚さＴ３１２となる。これにより、部分３１１と部分３１２が形成される。厚さＴ３１２の厚さＴ３１１は２５～７５％であってもよい。窒化シリコン層３１を十分に厚くしておくことで、開口４０６の形成時に、開口４０６が窒化シリコン層３１を貫通する可能性を低減できる。また、窒化シリコン層３１は、開口４０６を形成するためのエッチング時における光電変換部１１へのプラズマダメージを低減する機能を有しうる。窒化シリコン層３１が開口４０６形成時のプラズマダメージを低減する効果も、窒化シリコン層３１を十分に厚くしておくことで有効に作用する。

図２（ｂ）に対応する図８（ｑ１）および図３に対応する図８（ｑ２）に示す工程ｑでは、図３に示すように開口４０６に誘電体を配置することにより、誘電体領域６１を含む誘電体部材６０が形成される。複数の層間絶縁層５６よりも屈折率の高い誘電体、例えば窒化シリコンを開口４０６に配置することで、誘電体領域６１がコアとなり、複数の層間絶縁層５６がクラッドとなる光導波路が構成される。開口４０６に配置される誘電体は複数の層間絶縁層５６よりも屈折率が高くなくてもよく、例えば酸化シリコンであってもよい。層間絶縁膜４０に開口４０６を形成する際のエッチングによって窒化シリコン層３１の厚さが変化しても、誘電体領域６１に窒化シリコンを用いれば、窒化シリコン層３１と誘電体領域６１との界面の位置の光学特性への影響が小さくなる。

誘電体部材６０の形成方法の詳細例を説明する。まず、複数の層間絶縁層５６を構成する主な材料である酸化シリコンよりも屈折率の高い窒化シリコンを用いて開口４０６の埋め込みを行う。具体的には、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ；高密度プラズマ）－ＣＶＤ法によって、窒化シリコンを半導体基板１０の全面に堆積し、開口４０６に窒化シリコンを埋め込む。窒化シリコン層３１はプラズマＣＶＤ法によって誘電体を堆積する際にも光電変換部１１へのプラズマダメージを低減する機能を有しうる。開口４０６への誘電体の埋め込み時のプラズマダメージを低減する効果も、窒化シリコン層３１を十分に厚くしておくことで有効に作用する。そして、周辺エリアＰＲに形成された余分な窒化シリコンを、プラズマエッチングによって除去する。さらに、開口４０６の外の層間絶縁膜５０の上にある窒化シリコンをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；化学機械研磨）法によって平坦化する。このとき、層間絶縁膜５０の上に配置された窒化シリコンを全て除去せずに、誘電体膜６２として残す。誘電体膜６２は、誘電体領域６１の上から層間絶縁膜５０の上面に渡って延在する、厚さが例えば１００ｎｍ～５００ｎｍの層である。これは、配線層へのダメージを抑制するためである。

次に、周辺エリアＰＲにおいて、誘電体膜６２をエッチングにより除去する。窒化シリコンからなる誘電体膜６２は残留応力が高いため、誘電体膜６２の面積を小さくすることで半導体基板１０の反りや誘電体膜６２、層間絶縁膜５０の剥がれを低減できる。

次の工程ｒでは、図２（ｂ）に示すように、誘電体膜６２を覆うように、層間絶縁膜７０を形成する。層間絶縁膜７０は、例えば酸化シリコンからなり、シランを原料ガスとして用いたプラズマＣＶＤ法によって形成されうる。

次の工程ｓでは、図２（ｂ）に示すように、周辺エリアＰＲにおいて層間絶縁膜７０にビアホールを形成する。誘電体膜６２が周辺エリアＰＲから除去されていることで、層間絶縁膜７０と層間絶縁膜５０とを貫通して配線層５３に達するビアホールを形成することが容易になる。ビアホール内にビアプラグ５４を形成する。層間絶縁膜７０の上に配線層５５を形成する。配線層５５はアルミニウム層で構成でき、パッド電極や遮光パターンを含むようにパターニングできる。

次の工程ｔでは、図２（ｂ）に示すように、プラズマＣＶＤ法により窒化シリコン膜を形成し、この窒化シリコン膜を、層内レンズ８１を有するように加工して、無機材料膜８０を形成する。

次の工程ｕでは、図２（ｂ）に示すように、無機材料膜８０の上に平坦化層９１、カラーフィルタ層９２、平坦化層９３、マイクロレンズ層９４からなる有機材料膜９０を形成する。

次の工程ｖでは、ウエハをダイシングして、複数の半導体デバイスＩＣに分割する。

次の工程ｗでは、半導体デバイスＩＣをパッケージＰＫＧに実装する。

以上の工程によって、光電変換装置ＡＰＲを製造することができる。

酸化シリコン膜２１が画素エリアＰＸに部分２１１を有し、周辺エリアＰＲに部分２１２を有するようにすることは信頼性向上の上で有利である。これは、酸化シリコン膜２１が部分２１１と部分２１２を有することで、半導体基板１０上に形成された構造物の高さに画素エリアＰＸと周辺エリアＰＲとでの差を小さくするためである。半導体基板１０上に形成された構造物とは、ゲート電極４２、４３や窒化シリコン層３１、３２、３３などである。画素エリアＰＸでは、酸化シリコン層２２、酸化シリコン膜２１などに加え、窒化シリコン層３１があり、周辺エリアＰＲの窒化シリコン層３２などに比べ、合計の高さが大きくなる。この高さの差は、この構造物の上に形成される層間絶縁膜４０の上面の高低差に踏襲される。層間絶縁膜４０は、ＣＭＰ法によって平坦化される。この際に、層間絶縁膜４０の上面の高低差が大きいと、高低差を解消できずに層間絶縁膜４０の上面には、半導体基板１０からの距離が大きい部分と小さい部分が生じやすくなる。つまり、層間絶縁膜４０の平坦化後であっても、構造物の高さが高い画素エリアＰＸは、層間絶縁膜４０が高く、低い周辺エリアＰＲは、層間絶縁膜４０が低くなりうる。また、画素エリアＰＸにおいても、周辺エリアＰＲに近いほど層間絶縁膜４０が低くなりうる。このような形状では、コンタクトホール４０１、４０２、４０３、４０４を形成する際のエッチングで、エッチングされるべき厚さの差がある。そのため、開口不良が発生したり、半導体基板１０にエッチングダメージを与えたりする可能性がある。この場合、コンタクトプラグのショートや画像品質の低下などが懸念される。また、コンタクトプラグ５０１、５０２、５０３、５０４や配線層５１をダマシン法で形成する際の金属材料の除去工程で、意図しない部分に金属が残留する可能性がある。この場合、コンタクトプラグや配線の短絡不良などが懸念される。

上述した製造方法において、工程ｊ（および工程ｋ）を工程ｇ（および工程ｈ）の後に行うこともできる。そして、窒化シリコン層３１（窒化シリコン膜３１０）を窒化シリコン層３２（窒化シリコン膜３２０）よりも厚くすることもできる。しかし、窒化シリコン層３１（窒化シリコン膜３１０）は光電変換部１１から離し、窒化シリコン層３２（窒化シリコン膜３２０）は金属含有部１６３、１７３、４７３に近づけることが好ましい。よって、工程ｇおよび工程ｈを工程ｊおよび工程ｋの後に行うのがよい。

工程ｈ、工程ｉ、工程ｋの少なくともいずれかを省略することもできる。しかし、上述のようにコンタクトホールの形成を容易にする上では、工程ｈと工程ｋを行って、窒化シリコン膜の重複を解消することが好ましい。また、窒化シリコン層３１（窒化シリコン膜３１０）を光電変換部１１から離す上では、工程ｉを行って、酸化シリコン膜２１を形成することが好ましい。工程ｉは、光電変換部１１の窒化シリコン層３１と窒化シリコン層３３との距離を調整して、光学特性を最適化する上でも好ましい。

窒化シリコン層３２となる窒化シリコン膜３２０は、厚さ、組成、膜質、成膜方法および／または成膜条件が、窒化シリコン層３１となる窒化シリコン膜３１０と異なっていてもよい。

上述のように、窒化シリコン層３１は厚い方が好ましく、窒化シリコン層３２は薄い方が好ましい。本実施形態では、窒化シリコン膜３１０をと窒化シリコン膜３２０とを別々の工程ｇと工程ｊとで形成しているため、厚さの最適化が容易である。窒化シリコン膜３２０と窒化シリコン膜３１０の厚さの違いは５ｎｍ以上であることが好ましい。両者の厚みは１０～１００ｎｍとすることができ、窒化シリコン膜３２０と窒化シリコン膜３１０の厚さの違いは５０ｎｍ以下であってもよい。

窒化シリコン膜３１０と窒化シリコン膜３２０は組成が異なっていてもよい。例えばシリコン（Ｓｉ）と窒素（Ｎ）の組成比が異なっていてもよいし、シリコン（Ｓｉ）と窒素（Ｎ）以外の元素、例えばアルゴン（Ａｒ）や塩素（Ｃｌ）の濃度が異なっていてもよい。

窒化シリコン膜３１０と窒化シリコン膜３２０は膜質が異なっていてもよい。窒化シリコン膜３１０（窒化シリコン層３１）と窒化シリコン膜３２０（窒化シリコン層３２）とで、残留応力が異なっていてもよい。窒化シリコン膜３１０（窒化シリコン層３１）の残留応力は窒化シリコン膜３２０（窒化シリコン層３２）の残留応力よりも小さいことが好ましい。残留応力の効果について説明する。窒化シリコン層３２は、半導体基板１０のチャネル領域に、圧縮または引張応力を印加し、シリコン結晶に歪みを生じさせ、そこを通過するキャリアの移動度を向上させることができる。トランジスタの多数キャリアの移動度が向上することで、駆動能力が向上する。圧縮か、または引張か、及びその応力の大きさは、得たい効果によって任意に選択することができる。窒化シリコン層３２は、トランジスタの駆動能力を向上させることも可能である。画素エリアＰＸでは、酸化シリコン層２２との密着性の問題から、窒化シリコン膜３１０の圧縮または引張残留応力が大きい膜の場合、膜剥がれの懸念がある。そのため、本実施例では、画素エリアＰＸの窒化シリコン膜３１０は、少なくとも一部が除去されることが好ましい。また同様の理由から、画素エリアＰＸに形成される窒化シリコン層３１の残留応力は小さいほうが好ましい。すなわち、窒化シリコン層３２と窒化シリコン層３１は、残留応力が異なることが好ましい。窒化シリコン層３２と窒化シリコン層３１とは、それぞれ別の工程で、別の条件によって形成する。このため、残留応力を個別に選択でき、残留応力が異なる膜を形成できる。窒化シリコン層３２と窒化シリコン層３１とは、いずれも窒化シリコンからなる絶縁膜で、例えばプラズマＣＶＤ法によって堆積される。プラズマの温度や圧力などのパラメータを調整することで、堆積される膜の残留応力を制御することが可能である。また、熱処理工程を追加することによって、窒化シリコン層３２の残留応力を変化させることもできる。この場合、窒化シリコン層３２のみを熱処理する必要があるため、窒化シリコン膜３１０を堆積させる前に熱処理をすればよい。窒化シリコン層３２と窒化シリコン層３１とで、残留応力が異なることで、トランジスタの駆動能力を向上と、膜剥がれの抑制を両立することが可能である。このことから光電変換装置ＡＰＲの性能を向上できる。

窒化シリコン膜３１０と窒化シリコン膜３２０の成膜方法が異なっていてもよい。例えば窒化シリコン膜３２０を熱ＣＶＤ法で形成し、窒化シリコン膜３１０をプラズマＣＶＤ法で形成してもよい。窒化シリコン膜３１０と窒化シリコン膜３２０の一方を原料ガスとしてＤＣＳ（ジクロロシラン）を用いて形成し、窒化シリコン膜３１０と窒化シリコン膜３２０の他方を原料ガスとしてＨＣＤ（ヘキサクロロジシラン）を用いて形成してもよい。

窒化シリコン膜３１０と窒化シリコン膜３２０の成膜条件が異なっていてもよい。窒化シリコン膜３１０と窒化シリコン膜３２０の一方のプラズマのパワー、ガスの流量、ガスの圧力、成膜温度が窒化シリコン膜３１０と窒化シリコン膜３２０の他方と異なっていてもよい。

（第２実施形態）
図９は第２実施形態に係る光電変換装置ＡＰＲの模式的断面図である。図９は図３の模式的断面図に相当する部分の断面である。図９では、図３に示した配線層５１は省略している。

本実施形態では、画素エリアＰＸにおける窒化シリコン層３１と同様に、周辺エリアＰＲにおいて、層間絶縁膜４０と酸化シリコン膜２１との間に窒化シリコン層３４が配されている。なお、コンタクトプラグ５０３、５０４は窒化シリコン層３４を貫通せずに、コンタクトプラグ５０３、５０４と窒化シリコン層３４との間には層間絶縁膜４０が介在している。窒化シリコン層３４を配することで、窒化シリコン層３１の厚さに起因する、層間絶縁膜４０の下地の高低差を低減できる。また、窒化シリコン層３１が窒化シリコン層３２よりも厚いことに起因する、層間絶縁膜４０の下地の高低差を低減できる。また、絶縁体膜４９の厚さに起因する、層間絶縁膜４０の下地の高低差を低減できる。

本実施形態は、第１実施形態の製造方法の工程ｊにおける窒化シリコン膜３１０のパターニングが相違する。第１実施形態では、窒化シリコン膜３１０を形成した後、周辺エリアＰＲの窒化シリコン膜３１０はエッチングで除去されるが、本実施形態では、周辺エリアＰＲの少なくとも一部に窒化シリコン膜３１０を残す。窒化シリコン膜３１０をパターニングする際、窒化シリコン膜３１０のうちで周辺エリアＰＲの任意の位置の部分を窒化シリコン層３４として残るようにパターニングする。つまり、窒化シリコン膜３２０と層間絶縁膜４０との間に窒化シリコン膜３１０の一部が位置する。窒化シリコン層３４の厚さは、窒化シリコン層３１の厚さと同等であり、誤差を考慮しても、窒化シリコン層３１の厚さの９５～１０５％となる。

本実施形態では、第１実施形態で酸化シリコン膜２１が画素エリアＰＸに部分２１１を有し、周辺エリアＰＲに部分２１２を有するのと同様の理由で、光電変換装置ＡＰＲの信頼性を向上できる。すなわち、層間絶縁膜４０の下では、少なくとも窒化シリコン膜３１０の厚さに起因した、画素エリアＰＸと周辺エリアＰＲとの高低差を低減でき、層間絶縁膜４０の上面の平坦性を向上できるからである。

ここで、窒化シリコン層３４の位置は、後の工程でコンタクトプラグ５０１、５０２、５０３、５０４が形成される位置を避けた位置にすることが好ましい。換言すれば、窒化シリコン層３４は、コンタクトプラグ５０１、５０２、５０３、５０４から離れて設けられる。そのためには、窒化シリコン層３４がコンタクトプラグ５０３、５０４に対応した開口を有するように窒化シリコン膜３１０がパターニングされうる。これは、工程ｎ、ｍで説明したように、コンタクトホール４０１、４０２、４０３、４０４を形成する際に、窒化シリコン膜３１０のエッチングを伴うと、エッチング条件の切り替えやエッチング停止条件の設定が困難になってしまうためである。以上のように、本実施例によれば、周辺エリアＰＲに窒化シリコン膜３１０を少なくとも一部を残すことによって、不良の発生を抑制し、また画像の品質の低下を抑制することが可能となる。

（第３実施形態）
図１０は第３実施形態に係る光電変換装置ＡＰＲの模式的断面図である。図１０は図３の模式的断面図に相当する部分の断面である。図９では、図３に示した配線層５１は省略している。

本実施形態では、画素エリアＰＸにおいて、半導体基板１０には光電変換部１１で生成された電荷を保持する電荷保持部１８が設けられている。ゲート電極４１を含む転送ゲートにより光電変換部１１で生成された電荷が電荷保持部１８へ転送される。電荷保持部１８で保持された電荷はゲート電極４２を含む転送ゲートにより電荷検出部１２へ転送される。なお、ゲート電極４１の厚さゲート電極４２の厚さと等しいと考えてよいため、ゲート電極４１の厚さをＴ４２として示している。電荷保持部１８は、電荷保持領域としてのｎ型の半導体領域１８１と、ウェル領域としてのｐ型の半導体領域１８２と、半導体領域１８１と半導体基板１０の表面との間のｐ型の半導体領域１８３とを含む。

本実施形態の光電変換装置ＡＰＲは、酸化シリコン膜２１と電荷保持部１８との間にて電荷保持部１８を覆う遮光膜５８を更に備える。遮光膜５８は光電変換部１１の上に開口５８０を有し、開口５８０を介して光電変換部１１は受光する。換言すれば、遮光膜５８は光電変換部１１のうちの開口５８０の下の部分に重ならない。遮光膜５８によって遮光された電荷保持部１８を設けることにより、グローバル電子シャッター機能を実現できる。本例では電荷保持部１８への遮光性を高めるために遮光膜５８は光電変換部１１の一部に重なっている。

遮光膜５８の厚さの分だけ画素エリアＰＸと周辺エリアＰＲとの間に高低差が生じうる。酸化シリコン膜２１は層間絶縁膜４０と遮光膜５８との間に位置する部分２１３を有する。酸化シリコン膜２１の部分２１２が周辺エリアＰＲに位置することで、遮光膜５８の厚さの分の高低差を低減できる。遮光膜５８と酸化シリコン層２２との間には酸化シリコン膜２５が設けられている。酸化シリコン膜２５のうちで遮光膜５８の下に位置する部分２５３はゲート電極４１、４２による、遮光膜５８の下地の高低差を緩和する平坦化の機能を有しうる。酸化シリコン膜２５は酸化シリコン膜２１と窒化シリコン層３２との間に位置する部分２５２を有する。

図示しないが、遮光膜５８は金属含有部材であり、遮光膜５８に接触するコンタクトプラグを、層間絶縁膜４０と酸化シリコン膜２１を貫通するコンタクトホールに形成することができる。その場合には、コンタクトホールのエッチングストッパとして、また遮光膜５８の金属の拡散防止用に、層間絶縁膜４０と酸化シリコン膜２１との間に窒化シリコン層を設けると良い。

（光電変換装置を備えた機器について）
図１（ａ）に示した機器ＥＱＰについて詳述する。光電変換装置ＡＰＲは半導体基板１０を有する半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。

機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学系ＯＰＴは光電変換装置ＡＰＲに結像するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは光電変換装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは光電変換装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体デバイスである。表示装置ＤＳＰＬは光電変換装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。
機器ＥＱＰでは、光電変換装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置ＡＰＲが有する記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。

図１（ａ）に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学系ＯＰＴの部品を駆動することができる。
また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器（移動体）でありうる。輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、光電変換装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置ＰＲＣＳは、光電変換装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。

本実施形態による光電変換装置ＡＰＲを用いれば、高性能化が可能となる。そのため、光電変換装置ＡＰＲを輸送機器に搭載して輸送機器の外部の撮影や外部環境の測定を行う際に優れた画質や測定精度を得ることができる。また、輸送機器のような厳しい環境で使用される機器に搭載するのに十分なように信頼性を高めることができる。よって、輸送機器の製造、販売を行う上で、本実施形態の光電変換装置ＡＰＲの輸送機器への搭載を決定することは、輸送機器の性能を高める上で有利である。

以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、実施形態の開示内容は、本明細書に明記したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。

１０ 半導体基板
１１ 光電変換部
４０ 層間絶縁膜
１６３、１７３ 金属含有部
４７ ゲート電極
４８ サイドウォールスペーサ
３１ 窒化シリコン層
３１０ 窒化シリコン膜
３２ 窒化シリコン層
３２０ 窒化シリコン膜
２１ 酸化シリコン膜
５０３ コンタクトプラグ

Claims (11)

1. 光電変換部と前記光電変換部で生成された電荷を保持する電荷保持部とを有する半導体基板と、
   前記半導体基板の上に設けられたシリサイド部と、
   前記シリサイド部の上に配された層間絶縁膜と、
   前記層間絶縁膜に囲まれるように前記光電変換部の上に配された誘電体領域と、
   前記層間絶縁膜と前記半導体基板との間に位置する遮光膜と、
   前記層間絶縁膜と前記光電変換部との間に配された酸化シリコンとは異なる材料の第１絶縁層と、
   前記第１絶縁層と前記光電変換部との間に配された第１部分、および、前記層間絶縁膜と前記シリサイド部との間に配された第２部分を有する第１酸化シリコン膜と、
   前記第１絶縁層と前記光電変換部との間に配された第２酸化シリコン膜と、
   前記第１酸化シリコン膜と前記シリサイド部との間に配された酸化シリコンとは異なる材料の第２絶縁層と、
   を備え、
   前記遮光膜は、前記電荷保持部を覆うように配され、
   前記第１絶縁層と前記遮光膜との間に前記第１酸化シリコン膜の一部が配され、
   前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタのゲート電極と前記遮光膜との間に前記第２酸化シリコン膜の一部が配されることを特徴とする光電変換装置。
2. 前記半導体基板の上に配された電極を有し、
   前記シリサイド部は、前記電極の上に配されていることを特徴とする請求項１に記載の光電変換装置。
3. 前記電極の側面を覆うサイドウォールスペーサを有し、
   前記第１酸化シリコン膜と前記サイドウォールスペーサとの間に、前記第２絶縁層が配されていることを特徴とする請求項２に記載の光電変換装置。
4. 前記半導体基板の中に設けられた不純物領域を有し、
   前記シリサイド部は、前記不純物領域の上に配されていることを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
5. 前記誘電体領域は窒化シリコンを含むことを特徴とする請求項１から４のいずれか１項に記載の光電変換装置。
6. 前記第１絶縁層は、前記第２絶縁層の厚さよりも厚さが大きい部分を有することを特徴とする請求項１から５のいずれか１項に記載の光電変換装置。
7. 前記層間絶縁膜および前記シリサイド部に接触するコンタクトプラグを有し、前記コンタクトプラグは、前記第１酸化シリコン膜を貫通することを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。
8. 前記第１部分から前記第２部分までにわたる前記第１酸化シリコン膜の厚さの分布は±１０％以下であることを特徴とする請求項１から７のいずれか１項に記載の光電変換装置。
9. 前記第１絶縁層および前記第２絶縁層は、窒化シリコン層であることを特徴とする請求項１から８のいずれか１項に記載の光電変換装置。
10. 前記第２酸化シリコン膜は、前記第１酸化シリコン膜と前記ゲート電極との間に配されることを特徴とする請求項１から９のいずれか１項に記載の光電変換装置。
11. 請求項１から１０のいずれか１項に記載の光電変換装置を備える機器であって、
    前記光電変換装置に結像する光学系、前記光電変換装置を制御する制御装置、前記光電変換装置から出力された信号を処理する処理装置、前記光電変換装置で得られた情報に基づいて制御される機械装置、前記光電変換装置で得られた情報を表示する表示装置、および前記光電変換装置で得られた情報を記憶する記憶装置の少なくともいずれか、をさらに備えることを特徴とする機器。