JP7580282B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP7580282B2 JP7580282B2 JP2021009987A JP2021009987A JP7580282B2 JP 7580282 B2 JP7580282 B2 JP 7580282B2 JP 2021009987 A JP2021009987 A JP 2021009987A JP 2021009987 A JP2021009987 A JP 2021009987A JP 7580282 B2 JP7580282 B2 JP 7580282B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- semiconductor device
- bonding
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4432—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Description
複数の第1電極を有する半導体チップと、
互いに反対側を向く支持面とリード底面とを有し、前記支持面に第2電極を有するリードと、
前記第1電極と前記第2電極とを接続する金属接合部と、
前記半導体チップと前記リードと前記金属接合部を封止する封止樹脂と、
前記リード底面および前記リード底面と交差するリード側面に形成され、前記封止樹脂から露出する外部端子と、を備える半導体装置であって、
前記金属接合部は、金を含有する合金であって、前記合金よりも金含有率の高い第1金リッチ接合層を前記第1電極側に有し、前記合金よりも金含有率の高い第2金リッチ接合層を前記第2電極側に有することを特徴とする半導体装置とした。
また、
前記半導体チップの主面に第1接合下地膜を形成する工程と、
前記リードの支持面に第2接合下地膜を形成する工程と、
前記第1接合下地膜上に、溶融状態である接続材を塗布し、前記接続材を固化させる工程と、
前記半導体チップの前記主面を前記リードの前記支持面に対向させて重ね合わせする工程と、
前記リードを加熱して、前記半導体チップと前記リードとを前記金属接合部を介して接続する工程と、
前記半導体チップと前記リードと前記金属接合部を樹脂封止する工程と、
前記リードに外部端子を設けることを特徴とする半導体装置の製造方法を用いた。
さらに、
前記半導体チップの主面に第1接合下地膜を形成する工程と、
前記リードに厚肉領域と薄肉領域とを形成する工程と、
前記リードの前記薄肉領域の支持面に第2接合下地膜を形成する工程と、
前記第1接合下地膜上に、溶融状態である接続材を塗布し、前記接続材を固化させる工程と、
前記半導体チップの前記主面を前記リードの前記支持面の第2電極に対向させて重ね合わせする工程と、
前記リードを加熱して、前記半導体チップと前記リードとを前記金属接合部を介して接続する工程と、
前記半導体チップと前記リードと前記金属接合部を樹脂封止する工程と、
前記リードに外部端子を設けることを特徴とする半導体装置の製造方法を用いた。
(第1実施形態)
金属接合部5とニッケル膜4aとの間に位置する金リッチ接合層5a、5bは金属接合部5の構成成分が拡散して形成されたもので、形成される接合領域は強固なものである。また、半導体チップ1とリード6との厚さ方向の間隔は3~5μmであって極めて小さいものである。上述のように、半導体チップ1とリード6は強固に接続されているため、容易に剥離することはない。したがって、半導体チップ1は、その周囲が封止樹脂7によって完全に覆われているが、リード6の引き抜き強度が低下してリード6が封止樹脂7から脱落するといった懸念は無く、封止樹脂7からの脱落防止のための薄肉部を形成するというアンカー加工などは不要となる。このため、リード6にはアンカー加工に必要な厚みや幅が無くてもよく、リード6の板厚を薄く、小面積にすることができる。これにより、半導体装置の薄型化(低背化)、かつ小型化を実現することができる。また、アンカー加工という付加的な工程も必要とせず、製造における工数を減じることができる。
まず、図4に示す半導体チップ1を用意する。図は、リード6と接続する前の半導体チップ1の上面図とパッド部の断面拡大図である。図4(a)に示すように、本例では、矩形の半導体チップ1の主面1aの四隅のおのおのにパッド2を覆うように4つの接合下地膜4が設けられている。図4(b)はパッド部の断面構造を示しており、半導体チップ1の主面1aにパッド2としてアルミ(Al)膜が形成されている。パッド2であるアルミ膜は半導体チップ1の最上層配線と同一層である。パッド2の上には接合下地膜4としてニッケル(Ni)膜4aと金(Au)膜44aが順に積層されている。ニッケル膜4aはバリア膜としての役目をし、金膜44aは濡れ性改善の役目を有する。空気中では酸化や腐食を発生し易いアルミ膜だが、その表面にニッケル膜4aと金膜44aを形成することによって酸化や腐食の発生し難い表面状態としている。なお、ニッケル膜4aと金膜44aは湿式のメッキ法(ニッケルメッキ、金フラッシュメッキ)によって形成されるのが好適である。パラジウム(Pd)膜を含む3層積層膜の場合は、ニッケルめっきとパラジウムめっきと金フラッシュめっきを順に施すことでパッド2上の接合下地膜4の形成が終了する。
図7は、本発明の第2実施形態の半導体装置の断面図である。図1に示した第1の実施形態の半導体装置においてはリード6の厚さは一様であったが、本実施形態の半導体装置20においてはリード側面63におけるリード厚さt1と半導体チップがリード6と接合する支持面61におけるリード厚さt2を異なる厚さとし、支持面61におけるリード厚さt2をリード側面63におけるリード厚さt1に比べ薄くしている。すなわち、リード6はリード側面63側、つまり、リード6の周縁側を厚肉領域66とし、半導体チップ1と接合する部分を薄肉領域67とする構造である。厚肉領域66および薄肉領域67の裏面は樹脂底面72とともに同一面を成し、厚肉領域66および薄肉領域67の上表面との間には段差部65が配置され、段差部65は順テーパの傾斜面である。そして、半導体チップ1は段差部65よりも内側、つまりリード6の薄肉領域67上に配置されている。また、このときの半導体チップ1の主面1aの樹脂底面72からの高さh1の値は、リード厚さt1の値よりも小さく、リード厚さt2の値よりも大きいものである。なお、本例における薄肉領域67は、第1の実施形態の半導体装置のような一様の厚さであるリードを上方から部分的にプレス加工やハーフエッチング加工して支持面61を形成することが可能である。ここでプレス加工等を施さない部分など、相対的にリードの厚さが厚い部分が厚肉領域66に相当する。
1a 主面
1b 裏面
2 パッド
3a、3b 電極
4 接合下地膜
4a、4b ニッケル膜(バリア膜)
44a、44b 金膜
5 金属接合部
5a、5b 金リッチ接合層
6 リード
61 支持面
62 リード底面
63 リード側面
65 段差部
66 厚肉領域
67 薄肉領域
7 封止樹脂
72 樹脂底面
73 樹脂側面
9 接続材
10、20 半導体装置
11 外部端子
12 加熱ポッド
13 コレット
14 有機溶剤
t1、t2 リード厚さ
h1、h2 樹脂底面からの高さ
Claims (4)
- 複数の第1電極を有する半導体チップと、
支持面とリード底面とリード側面とを有し、前記支持面に第2電極を有するリードと、
前記第1電極と前記第2電極とを接続する金属接合部と、
前記半導体チップと前記リードと前記金属接合部を封止する封止樹脂と、
前記リード底面および前記リード側面に形成され、前記封止樹脂から露出する外部端子と、
を備える半導体装置であって、
前記金属接合部は、金を含有する合金であって、前記合金よりも金含有率の高い第1金リッチ接合層を前記第1電極側に有し、前記合金よりも金含有率の高い第2金リッチ接合層を前記第2電極側に有し、
前記リードは、前記外部端子が形成された前記リード側面に設けられた厚肉領域と、前記厚肉領域から内側に延在する薄肉領域とからなり、前記薄肉領域上に前記半導体チップが搭載されていることを特徴とする半導体装置。 - 前記第2電極側の前記金属接合部の接合面積は前記第1電極側の前記金属接合部の接合面積よりも大きいことを特徴とする請求項1に記載の半導体装置。
- 半導体チップをリードにフリップチップ接合する半導体装置の製造方法であって、
前記半導体チップの主面に第1接合下地膜を形成する工程と、
前記リードに厚肉領域と薄肉領域とを形成する工程と、
前記リードの前記薄肉領域の支持面に第2接合下地膜を形成する工程と、
前記第1接合下地膜上に、溶融状態である接続材を塗布し、前記接続材を固化させて金属接合部を形成する工程と、
前記半導体チップの前記主面を前記リードの前記支持面の第2電極に対向させて重ね合わせする工程と、
前記リードを加熱して、前記半導体チップと前記リードとを前記金属接合部を介して接続する工程と、
前記半導体チップと前記リードと前記金属接合部を樹脂封止する工程と、
前記リードに外部端子を設けることを特徴とする半導体装置の製造方法。 - 前記半導体チップの前記主面を前記リードの前記支持面に対向させて重ね合わせする工程の前に、
前記支持面上の前記第2接合下地膜上に有機溶剤を塗布する工程を設けることを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021009987A JP7580282B2 (ja) | 2021-01-26 | 2021-01-26 | 半導体装置およびその製造方法 |
| US17/562,965 US11764131B2 (en) | 2021-01-26 | 2021-12-27 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021009987A JP7580282B2 (ja) | 2021-01-26 | 2021-01-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022113952A JP2022113952A (ja) | 2022-08-05 |
| JP7580282B2 true JP7580282B2 (ja) | 2024-11-11 |
Family
ID=82496032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021009987A Active JP7580282B2 (ja) | 2021-01-26 | 2021-01-26 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11764131B2 (ja) |
| JP (1) | JP7580282B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319993A (ja) | 2003-03-28 | 2004-11-11 | Tamura Seisakusho Co Ltd | 電子部品の実装方法およびその実装装置 |
| US20060192295A1 (en) | 2004-11-17 | 2006-08-31 | Chippac, Inc. | Semiconductor package flip chip interconnect having spacer |
| JP2009135406A (ja) | 2007-11-02 | 2009-06-18 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられるエッチング部材、樹脂封止型半導体装置の製造方法、および積層型樹脂封止型半導体装置 |
| JP2013004929A (ja) | 2011-06-21 | 2013-01-07 | Mitsubishi Materials Corp | はんだバンプ製造方法および下地形成用ペースト |
| JP2016174117A (ja) | 2015-03-18 | 2016-09-29 | ヤマハ株式会社 | 熱電変換モジュール及びその製造方法 |
| JP2017135335A (ja) | 2016-01-29 | 2017-08-03 | Shマテリアル株式会社 | リードフレーム及び半導体装置、並びにそれらの製造方法 |
| JP2019140179A (ja) | 2018-02-07 | 2019-08-22 | 株式会社デンソー | フリップチップ実装用の基板およびこれを用いた電子装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942454A (en) * | 1987-08-05 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
| US6194777B1 (en) * | 1998-06-27 | 2001-02-27 | Texas Instruments Incorporated | Leadframes with selective palladium plating |
| KR100381302B1 (ko) * | 1999-04-08 | 2003-04-26 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| KR100393448B1 (ko) * | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP3841768B2 (ja) * | 2003-05-22 | 2006-11-01 | 新光電気工業株式会社 | パッケージ部品及び半導体パッケージ |
| TWI239087B (en) * | 2004-07-23 | 2005-09-01 | Siliconware Precision Industries Co Ltd | Flip-chip semiconductor package with lead frame and method for fabricating the same |
| US7268415B2 (en) * | 2004-11-09 | 2007-09-11 | Texas Instruments Incorporated | Semiconductor device having post-mold nickel/palladium/gold plated leads |
| US7358119B2 (en) * | 2005-01-12 | 2008-04-15 | Asat Ltd. | Thin array plastic package without die attach pad and process for fabricating the same |
| US7443015B2 (en) * | 2005-05-05 | 2008-10-28 | Stats Chippac Ltd. | Integrated circuit package system with downset lead |
| US8129229B1 (en) * | 2007-11-10 | 2012-03-06 | Utac Thai Limited | Method of manufacturing semiconductor package containing flip-chip arrangement |
| JP5271949B2 (ja) | 2009-09-29 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2013138261A (ja) | 2009-09-29 | 2013-07-11 | Renesas Electronics Corp | 半導体装置 |
| US20120313234A1 (en) * | 2011-06-10 | 2012-12-13 | Geng-Shin Shen | Qfn package and manufacturing process thereof |
| JP6784053B2 (ja) | 2016-04-20 | 2020-11-11 | 富士通株式会社 | 電子装置の製造方法 |
| DE102017108422A1 (de) * | 2017-04-20 | 2018-10-25 | Osram Opto Semiconductors Gmbh | Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement |
| JP7016677B2 (ja) * | 2017-11-21 | 2022-02-07 | 新光電気工業株式会社 | リードフレーム、半導体装置、リードフレームの製造方法 |
-
2021
- 2021-01-26 JP JP2021009987A patent/JP7580282B2/ja active Active
- 2021-12-27 US US17/562,965 patent/US11764131B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319993A (ja) | 2003-03-28 | 2004-11-11 | Tamura Seisakusho Co Ltd | 電子部品の実装方法およびその実装装置 |
| US20060192295A1 (en) | 2004-11-17 | 2006-08-31 | Chippac, Inc. | Semiconductor package flip chip interconnect having spacer |
| JP2009135406A (ja) | 2007-11-02 | 2009-06-18 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられるエッチング部材、樹脂封止型半導体装置の製造方法、および積層型樹脂封止型半導体装置 |
| JP2013004929A (ja) | 2011-06-21 | 2013-01-07 | Mitsubishi Materials Corp | はんだバンプ製造方法および下地形成用ペースト |
| JP2016174117A (ja) | 2015-03-18 | 2016-09-29 | ヤマハ株式会社 | 熱電変換モジュール及びその製造方法 |
| JP2017135335A (ja) | 2016-01-29 | 2017-08-03 | Shマテリアル株式会社 | リードフレーム及び半導体装置、並びにそれらの製造方法 |
| JP2019140179A (ja) | 2018-02-07 | 2019-08-22 | 株式会社デンソー | フリップチップ実装用の基板およびこれを用いた電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220238418A1 (en) | 2022-07-28 |
| JP2022113952A (ja) | 2022-08-05 |
| US11764131B2 (en) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943434B2 (en) | Method for maintaining solder thickness in flipchip attach packaging processes | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US7776653B2 (en) | Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices | |
| US6781247B2 (en) | Semiconductor device | |
| TWI284973B (en) | Flip-chip joint structure, and fabricating process thereof | |
| US7656048B2 (en) | Encapsulated chip scale package having flip-chip on lead frame structure | |
| JPH08102466A (ja) | 半導体装置の製造方法及び半導体ウエハー | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| JP2001196407A (ja) | 半導体装置および半導体装置の形成方法 | |
| US20050151268A1 (en) | Wafer-level assembly method for chip-size devices having flipped chips | |
| JP2002164498A (ja) | 半導体装置およびその製法 | |
| KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
| US9543239B2 (en) | Semiconductor device and production method therefor | |
| US6489180B1 (en) | Flip-chip packaging process utilizing no-flow underfill technique | |
| JP5035134B2 (ja) | 電子部品実装装置及びその製造方法 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| US20020095784A1 (en) | Bumping process for chip scale packaging | |
| US20080105960A1 (en) | Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package | |
| JP7580282B2 (ja) | 半導体装置およびその製造方法 | |
| US20080251937A1 (en) | Stackable semiconductor device and manufacturing method thereof | |
| JP2012190939A (ja) | 半導体装置およびその製造方法 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP3443406B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241029 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7580282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |