JP7491881B2 - 電流センサ - Google Patents

Description

本発明は、被検出電流が流れる経路に直列に設けられたシャント抵抗の端子電圧とシャント抵抗の抵抗値に対応する検出用抵抗値とを用いて被検出電流を検出する電流センサに関する。

特許文献１、２に開示されるように、従来の電流センサでは、被検出電流が流れる経路に直列に設けられたシャント抵抗の端子電圧を測定し、その測定された電圧値とシャント抵抗の抵抗値に対応する検出用抵抗値とに基づいて計測対象の電流値を算出するようになっている。この場合、シャント抵抗の抵抗値が経年劣化などにより変化することから、電流値の算出に用いられる検出用抵抗値を随時補正する必要がある。なお、以下の説明では、特許文献１に開示される従来の電流センサのことを第１従来技術と称するとともに、特許文献２に開示される従来の電流センサのことを第２従来技術と称することとする。

第１従来技術では、次のようにして検出用抵抗値の補正が行われる。すなわち、第１従来技術は、通常時にシャント抵抗と同様に被検出電流が流れるように設けられたサブ抵抗と、通常時に被検出電流が流れることがないように設けられた補正抵抗と、を備えている。上記構成によれば、サブ抵抗は、シャント抵抗と同様に劣化するものの、補正抵抗は、ほとんど劣化することがない。第１従来技術では、補正時、サブ抵抗および補正抵抗の各抵抗値を比較することにより、サブ抵抗、ひいてはシャント抵抗の劣化度合いを求め、それに基づいて検出用抵抗値を補正するようになっている。

第２従来技術では、次のようにして検出用抵抗値の補正が行われる。すなわち、第２従来技術は、シャント抵抗を複数備え、それら複数のシャント抵抗の相互接続ノードから補正電流を流す構成、またはシャント抵抗の中央部分に入力端子を設け、その入力端子から補正電流を流す構成とされている。第２従来技術では、補正電流を流した際における各抵抗の端子電圧を測定し、その測定結果に基づいて個々の抵抗値を算出することで検出用抵抗値を補正するようになっている。

米国特許第８７７９７７７号明細書 米国特許第１０４７３７２４号明細書

第１従来技術では、シャント抵抗を用いて直接的に補正を行っておらず、サブ抵抗がシャント抵抗と同様に劣化するものであると仮定したうえで、そのサブ抵抗を用いて間接的にシャント抵抗の抵抗値に対応する検出用抵抗値の補正を行っている。そのため、第１従来技術では、上記した仮定が成立しない場合には、検出用抵抗値の補正を精度良く行うことができなくなり、その結果、電流の検出精度が低下するおそれがある。

第２従来技術では、シャント抵抗を複数設けるか、または、シャント抵抗の中央部分に入力端子を設ける必要があることから、構成が複雑化する問題が生じる。また、第２従来技術では、検出用抵抗値の補正についての精度が補正電流の精度に大きく依存することから、補正の精度を十分に高めることが困難であった。

本発明は上記事情に鑑みてなされたものであり、その目的は、構成の複雑化を招くことなく、検出用抵抗値の補正を精度良く行うことができる電流センサを提供することにある。

請求項１に記載の電流センサは、被検出電流が流れる経路に直列に設けられたシャント抵抗（４）の端子電圧とシャント抵抗の抵抗値に対応する検出用抵抗値とを用いて被検出電流を検出するものであり、検出用抵抗値を補正する抵抗値補正回路（２５、７５、９５、１０６、１１６、１２６、１３６）を備えている。抵抗値補正回路は、複数の補正抵抗（５、６）、信号印加部（１５、１５ａ、１５ｂ、１５ｃ、１５ｄ、７４、７４ａ、７４ｂ）、電圧検出部（２２、１０２）および補正部（２４）を備えている。複数の補正抵抗は、被検出電流が流れる経路とは異なる経路においてシャント抵抗とともに全てが直列接続されたものであり且つシャント抵抗に比べて抵抗精度が高い。

信号印加部は、シャント抵抗および複数の補正抵抗の直列回路の全部および一部に対して交流信号を印加する。電圧検出部は、シャント抵抗を含む直列回路の一部に交流信号が印加される第１期間におけるシャント抵抗の端子電圧および一部の補正抵抗の端子電圧を検出する。また、電圧検出部は、直列回路の全部に交流信号が印加される第２期間における全部の補正抵抗の端子電圧を検出する。補正部は、第１期間における電圧検出部による端子電圧の検出値および第２期間における電圧検出部による端子電圧の検出値に基づいてシャント抵抗の抵抗値を算出するとともに、その算出したシャント抵抗の抵抗値である算出抵抗値に基づいて検出用抵抗値を補正する。

このような構成によれば、第１従来技術のようにサブ抵抗を用いて間接的に検出用抵抗値を補正することなく、シャント抵抗を用いて直接的に検出用抵抗値を補正することができる。また、上記構成によれば、第２従来技術のように、シャント抵抗を複数設けたり、シャント抵抗の中央部分に入力端子を設けたりする必要がなく、１つのシャント抵抗を設けるだけでよいことから、電流センサ全体の構成が複雑化することがない。

さらに、上記構成によれば、算出抵抗値の算出精度、ひいては検出用抵抗値の補正の精度は、直列回路においてシャント抵抗から遠い補正抵抗の抵抗値の精度と、電圧検出部による端子電圧の検出精度とに大きく依存する。この場合、複数の補正抵抗の抵抗値および抵抗精度は、直列回路においてシャント抵抗から遠いものほど高くなっている。そして、一般に、抵抗値が小さい抵抗を精度良く作成することは難しいものの、抵抗値が大きい抵抗を精度良く作成することは比較的容易である。

このようなことから、上記構成によれば、検出用抵抗値の補正の精度に大きく関係するシャント抵抗から遠い補正抵抗の抵抗値の精度を十分に高めることが可能となり、その結果、検出用抵抗値の補正の精度が十分に高められる。したがって、上記構成によれば、電流センサ全体の構成の複雑化を招くことなく、検出用抵抗値の補正を精度良く行うことができるという優れた効果が得られる。

第１実施形態に係る電流センサの構成を模式的に示す図 第１実施形態に係る信号印加部の具体的な第１構成例を示す図 第１実施形態に係る信号印加部の具体的な第２構成例を示す図 第１実施形態に係る各同期検波回路の具体的な構成例その１ 第１実施形態に係る各同期検波回路の具体的な構成例その２ 第２実施形態に係る電流センサの構成を模式的に示す図 第２実施形態に係る信号印加部の具体的な第１構成例を示す図 第２実施形態に係る信号印加部の具体的な第２構成例を示す図 第３実施形態に係る電流センサの構成を模式的に示す図 第４実施形態に係る電流センサの構成を模式的に示す図 第４実施形態に係る第１接続状態に切り替えられた電流センサの構成を模式的に示す図 第４実施形態に係る第２接続状態に切り替えられた電流センサの構成を模式的に示す図 第５実施形態に係る電流センサの構成を模式的に示す図 第６実施形態に係る電流センサの構成を模式的に示す図 第７実施形態に係る電流センサの構成を模式的に示す図 第８実施形態に係る信号印加部の具体的な構成例を示す図その１ 第８実施形態に係る信号印加部の具体的な構成例を示す図その２

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図５を参照して説明する。

＜全体構成＞
図１に示す本実施形態の電流センサ１は、例えば自動車などの車両に搭載されるものであり、測定対象２に流れる電流である被検出電流を検出する。測定対象２としては、車両を走行させるための駆動部に電力を供給する主機バッテリや車両の補機に電力を供給する補機バッテリなどの電池、ＤＣ／ＤＣコンバータなどが想定される。ＤＣ／ＤＣコンバータは、車両を走行させるための駆動力を発生するモータに対して電力を供給するものであり、そのモータとともに上記した駆動部を構成する。

この場合、測定対象２に対して負荷３が直列接続されており、測定対象２、負荷３および図示しないスイッチなどによりループ回路が構成される。負荷３としては、測定対象２が上記した電池である場合、例えば上記したモータ、上記したＤＣ／ＤＣコンバータ、電動コンプレッサなどが想定される。また、負荷３としては、測定対象２が上記したＤＣ／ＤＣコンバータである場合、例えば上記したモータなどが想定される。

電流センサ１は、シャント抵抗４、補正抵抗５、６、第１信号印加部７、第２信号印加部８、第１電圧検出部９、第２電圧検出部１０、第３電圧検出部１１および制御部１２を備えている。シャント抵抗４の一方の端子は、負荷３を介して測定対象２の高電位側端子に接続され、その他方の端子は、回路の基準電位となるグランドに接続されるとともに測定対象２の低電位側端子に接続されている。つまり、シャント抵抗４は、被検出電流が流れる経路に直列に設けられている。電流センサ１は、このように設けられたシャント抵抗４の端子電圧と、シャント抵抗４の抵抗値に対応する検出用抵抗値と、を用いて被検出電流を検出する。

補正抵抗５の一方の端子は、第１信号印加部７に接続され、その他方の端子はシャント抵抗４の一方の端子に接続されている。補正抵抗６の一方の端子は、第２信号印加部８に接続され、その他方の端子は補正抵抗５の一方の端子に接続されている。つまり、補正抵抗５、６は、被検出電流が流れる経路とは異なる経路においてシャント抵抗４とともに全てが直列接続されている。この場合、被検出電流は、比較的大きな電流となることから、シャント抵抗４の抵抗値は、例えばμΩオーダといった比較的小さい値となっている。

一方、補正抵抗５、６には比較的大きい被検出電流が流れることがないため、それらの抵抗値は、例えばｍΩオーダといった比較的大きい値となっている。一般に、抵抗値が小さい抵抗を精度良く作成することは難しいものの、抵抗値が大きい抵抗を精度良く作成することは比較的容易である。このようなことから、本実施形態において、補正抵抗５、６の抵抗精度は、シャント抵抗４の抵抗精度に比べて十分に高いものとなっている。このように、本実施形態の電流センサ１は、被検出電流が異なる経路においてシャント抵抗４とともに全てが直列接続されたものであり且つシャント抵抗４に比べて抵抗精度が高い補正抵抗を複数、具体的には２つ備えている。

第１信号印加部７は、後述する検出用抵抗値の補正が行われる補正時、シャント抵抗４および補正抵抗５、６の直列回路の一部、具体的にはシャント抵抗４および補正抵抗５の直列回路に対してパルス波または正弦波の交流信号を印加する。言い換えると、第１信号印加部７は、補正時、シャント抵抗４および補正抵抗５に対して同一の交流信号を印加する。この場合、第１信号印加部７は、電源電圧ＶＤＤ１が供給される電源線１３からシャント抵抗４および補正抵抗５の直列回路に対して交流の電流を供給する電流源として構成されている。

第２信号印加部８は、補正時、シャント抵抗４および補正抵抗５、６の直列回路の全てに対してパルス波または正弦波の交流信号を印加する。言い換えると、第２信号印加部８は、補正時、シャント抵抗４および補正抵抗５、６に対して同一の交流信号を印加する。この場合、第２信号印加部８は、電源電圧ＶＤＤ１よりも高い電圧である電源電圧ＶＤＤ２が供給される電源線１４からシャント抵抗４および補正抵抗５、６の直列回路に対して交流の電流を供給する電流源として構成されている。なお、本実施形態において、電源電圧ＶＤＤ１は、例えば＋１Ｖ程度の電圧とされており、また、電源電圧ＶＤＤ２は、例えば＋５Ｖ程度の電圧とされている。

このように、本実施形態では、第１信号印加部７および第２信号印加部８は、シャント抵抗４および複数の補正抵抗５、６の直列回路の全部および一部に対して交流信号を印加するものであり、信号印加部１５として機能する。なお、以下では、第１信号印加部７によりシャント抵抗４および補正抵抗５の直列回路に対して交流信号が印加される期間のことを第１期間と称するとともに、第２信号印加部８によりシャント抵抗４および補正抵抗５、６に対して交流信号が印加される期間のことを第２期間と称することとする。

第１電圧検出部９は、補正時の第１期間におけるシャント抵抗４の端子電圧を検出するものであり、第１Ａ／Ｄ変換器１６および第１同期検波回路１７を備えている。なお、図１などの図面では、Ａ／Ｄ変換器のことをＡＤＣと省略している。第１Ａ／Ｄ変換器１６は、シャント抵抗４の端子電圧を検出するために次のようなＡ／Ｄ変換動作を行う。すなわち、第１Ａ／Ｄ変換器１６は、シャント抵抗４の各端子の信号を入力し、それら各信号をＡ／Ｄ変換することによりシャント抵抗４の各端子電圧の差、つまりシャント抵抗４の端子間電圧に対応したデジタル信号を出力する。このようにして第１Ａ／Ｄ変換器１６から出力されるデジタル信号は、シャント抵抗４の端子の信号に対応した信号となっている。

第１同期検波回路１７は、第１Ａ／Ｄ変換器１６から出力されるデジタル信号を入力するとともに第１信号印加部７における交流信号の周波数と同じ周波数で同期検波して信号を抽出し、その抽出した信号を制御部１２へと出力する。第１同期検波回路１７の出力信号は、シャント抵抗４の端子電圧に対応した信号となる。このように、補正時の第１期間、第１電圧検出部９は、第１同期検波回路１７の出力信号に基づいてシャント抵抗４の端子電圧を検出する構成となっており、その端子電圧の検出値を表す信号を制御部１２へと出力する。

第１電圧検出部９は、後述する検出用抵抗値の補正が行われないとき、つまり通常時、次のようにシャント抵抗４の端子電圧を検出する。すなわち、通常時、第１Ａ／Ｄ変換器１６は、補正時と同様にＡ／Ｄ変換動作を行う。この場合、第１Ａ／Ｄ変換器１６から出力されるデジタル信号は、第１同期検波回路１７に入力されることなく、制御部１２へと出力される。つまり、通常時、第１電圧検出部９は、第１Ａ／Ｄ変換器１６の出力信号に基づいてシャント抵抗４の端子電圧を検出するようになっており、その端子電圧の検出値を表す信号を制御部１２へと出力する。

第２電圧検出部１０は、補正時の第１期間および第２期間における補正抵抗５の端子電圧を検出するものであり、第２Ａ／Ｄ変換器１８および第２同期検波回路１９を備えている。第２Ａ／Ｄ変換器１８は、補正抵抗５の端子電圧を検出するために次のようなＡ／Ｄ変換動作を行う。すなわち、第２Ａ／Ｄ変換器１８は、補正抵抗５の各端子の信号を入力し、それら各信号をＡ／Ｄ変換することにより補正抵抗５の各端子電圧の差、つまり補正抵抗５の端子間電圧に対応したデジタル信号を出力する。このようにして第２Ａ／Ｄ変換器１８から出力されるデジタル信号は、補正抵抗５の端子の信号に対応した信号となっている。

第２同期検波回路１９は、第２Ａ／Ｄ変換器１８から出力されるデジタル信号を入力するとともに同期検波して信号を抽出し、その抽出した信号を制御部１２へと出力する。この場合、第２同期検波回路１９は、第１期間には第１信号印加部７における交流信号の周波数と同じ周波数で同期検波を行うとともに、第２期間には第２信号印加部８における交流信号の周波数と同じ周波数で同期検波を行う。第２同期検波回路１９の出力信号は、補正抵抗５の端子電圧に対応した信号となる。このように、補正時の第１期間および第２期間、第２電圧検出部１０は、第２同期検波回路１９の出力信号に基づいて補正抵抗５の端子電圧を検出する構成となっており、その端子電圧の検出値を表す信号を制御部１２へと出力する。

第３電圧検出部１１は、補正時の第２期間における補正抵抗６の端子電圧を検出するものであり、第３Ａ／Ｄ変換器２０および第３同期検波回路２１を備えている。第３Ａ／Ｄ変換器２０は、補正抵抗６の端子電圧を検出するために次のようなＡ／Ｄ変換動作を行う。すなわち、第３Ａ／Ｄ変換器２０は、補正抵抗６の各端子の信号を入力し、それら各信号をＡ／Ｄ変換することにより補正抵抗６の各端子電圧の差、つまり補正抵抗６の端子間電圧に対応したデジタル信号を出力する。このようにして第３Ａ／Ｄ変換器２０から出力されるデジタル信号は、補正抵抗６の端子の信号に対応した信号となっている。

第３同期検波回路２１は、第３Ａ／Ｄ変換器２０から出力されるデジタル信号を入力するとともに第２信号印加部８における交流信号の周波数と同じ周波数で同期検波して信号を抽出し、その抽出した信号を制御部１２へと出力する。第３同期検波回路２１の出力信号は、補正抵抗６の端子電圧に対応した信号となる。このように、補正時の第２期間、第３電圧検出部１１は、第３同期検波回路２１の出力信号に基づいて補正抵抗６の端子電圧を検出する構成となっており、その端子電圧の検出値を表す信号を制御部１２へと出力する。

上記したように、本実施形態では、第１電圧検出部９、第２電圧検出部１０および第３電圧検出部１１は、シャント抵抗４および補正抵抗５の直列回路に対して交流信号が印加される第１期間におけるシャント抵抗４の端子電圧および一部の補正抵抗５の端子電圧を検出するとともに、シャント抵抗４および補正抵抗５、６に対して交流信号が印加される第２期間における全部の補正抵抗５、６の端子電圧を検出するものであり、電圧検出部２２として機能する。

この場合、電圧検出部２２は、シャント抵抗４および補正抵抗５、６の端子電圧を検出するためのＡ／Ｄ変換動作を行うことができる複数のＡ／Ｄ変換器、つまり第１Ａ／Ｄ変換器１６、第２Ａ／Ｄ変換器１８および第３Ａ／Ｄ変換器２０を備えている。また、この場合、電圧検出部２２は、シャント抵抗４の端子の信号を入力するとともに同期検波して信号を抽出し、その抽出した信号に基づいてシャント抵抗４の端子電圧を検出する構成であるとともに、補正抵抗５、６の端子の信号を入力するとともに同期検波して信号を抽出して出力し、その抽出した信号に基づいて補正抵抗５、６の端子電圧を検出する構成となっている。

制御部１２は、電圧検出部２２とともに、同一のＡＳＩＣなどの半導体集積回路として構成されている。なお、ＡＳＩＣは、Application Specific Integrated Circuitの略称である。制御部１２は、電流検出部２３および補正部２４などの機能ブロックを備えている。これら各機能ブロックは、ハードウェアにより実現されている。なお、制御部１２は、電圧検出部２２とは別の半導体集積回路として構成することができる。例えば、制御部１２は、ＣＰＵ、ＲＡＭ、ＲＯＭなどを備えたマイクロコンピュータにより構成することができる。この場合、上記した各機能ブロックは、制御部１２のＣＰＵがＲＯＭなどに格納されているコンピュータプログラムを実行してコンピュータプログラムに対応する処理を実行することにより実現されている、つまりソフトウェアにより実現されている。なお、この場合、各機能ブロックのうち少なくとも一部をハードウェアにより実現する構成としてもよい。

電流検出部２３は、通常時に第１電圧検出部９から出力されるシャント抵抗４の端子電圧に対応した信号と、シャント抵抗４の抵抗値に対応する検出用抵抗値とを用いて被検出電流を検出する。検出用抵抗値は、実際に用いられるシャント抵抗４の初期の抵抗値に基づいて設定されたものであり、制御部１２が備えるメモリに予め記憶されている。ただし、シャント抵抗４は、通常時に比較的大きい電流である被検出電流が流れることから、その抵抗値が経年劣化などにより初期値から変化してゆく。

そこで、上記した検出用抵抗値は、補正部２４の動作によって随時補正されるようになっている。補正部２４は、第１期間において電圧検出部２２から出力されるシャント抵抗４の端子電圧の検出値を表す信号および補正抵抗５の端子電圧の検出値を表す信号と、第２期間において電圧検出部２２から出力される補正抵抗５の端子電圧の検出値を表す信号および補正抵抗６の端子電圧の検出値を表す信号と、補正抵抗５の抵抗値に対応する第１補正抵抗値と、補正抵抗６の抵抗値に対応する第２補正抵抗値と、に基づいてシャント抵抗４の抵抗値を算出する。補正部２４は、その算出したシャント抵抗４の抵抗値である算出抵抗値に基づいて検出用抵抗値を補正する。例えば、補正部２４は、検出用抵抗値を算出抵抗値に一致させるように補正することができる。

上記した第１補正抵抗値および第２補正抵抗値は、実際に用いられる補正抵抗５、６の初期の抵抗値であり、制御部１２が備えるメモリに予め記憶されている。なお、補正抵抗５、６は、通常時に被検出電流が流れないことから、その抵抗値が経年劣化などにより初期値から変化することがほとんどない。このように、上記構成では、補正抵抗５、６、信号印加部１５、電圧検出部２２および補正部２４により、検出用抵抗値を補正する抵抗値補正回路２５が構成されている。

この場合、複数の補正抵抗５、６の抵抗値および抵抗精度は、シャント抵抗４および補正抵抗５、６の直列回路においてシャント抵抗４から遠いものほど高くなっている。すなわち、補正抵抗６の抵抗値は、補正抵抗５の抵抗値よりも高くなっている。また、補正抵抗６の抵抗精度は、補正抵抗５の抵抗精度よりも高くなっている。

＜信号印加部の具体的な構成＞
信号印加部１５の具体的な構成としては、例えば図２に示す第１構成例、図３に示す第２構成例などが挙げられる。
［１］第１構成例
図２に示すように、第１構成例の信号印加部１５ａにおける第１信号印加部７ａは、トランジスタ３１、抵抗３２、信号生成部３３、ＯＰアンプ３４などを備えている。トランジスタ３１は、例えばＮチャネル型のＭＯＳＦＥＴであり、そのドレインは抵抗３２を介して電源線１３に接続され、そのソースは補正抵抗５およびシャント抵抗４を介してグランドに接続されている。

信号生成部３３は、シャント抵抗４および補正抵抗５の直列回路に印加する交流の電流と同じ周波数を有するパルス波または正弦波の信号を生成して出力する。信号生成部３３の出力信号は、ＯＰアンプ３４の非反転入力端子に与えられている。ＯＰアンプ３４の反転入力端子は、トランジスタ３１のドレインに接続され、その出力端子は、トランジスタ３１のゲートに接続されている。上記構成によれば、トランジスタ３１がＯＰアンプ３４により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電流である交流信号が印加される。

また、第１構成例の信号印加部１５ａにおける第２信号印加部８ａは、トランジスタ３５、抵抗３６、信号生成部３７、ＯＰアンプ３８などを備えている。トランジスタ３５は、例えばＮチャネル型のＭＯＳＦＥＴであり、そのドレインは抵抗３６を介して電源線１４に接続され、そのソースは補正抵抗６、補正抵抗５およびシャント抵抗４を介してグランドに接続されている。信号生成部３７は、シャント抵抗４および補正抵抗５、６の直列回路に印加する交流の電流と同じ周波数を有するパルス波または正弦波の信号を生成して出力する。

信号生成部３７の出力信号は、ＯＰアンプ３８の非反転入力端子に与えられている。ＯＰアンプ３８の反転入力端子は、トランジスタ３５のドレインに接続され、その出力端子は、トランジスタ３５のゲートに接続されている。上記構成によれば、トランジスタ３５がＯＰアンプ３８により駆動されることでシャント抵抗４および補正抵抗５、６の直列回路に交流電流である交流信号が印加される。

このように、第１構成例の信号印加部１５ａにおける第１信号印加部７ａおよび第２信号印加部８ａは、いずれもアンプ駆動の構成となっている。なお、この場合、トランジスタ３１および抵抗３２が第１信号印加部７ａの電流源として機能するとともに、トランジスタ３５および抵抗３６が第２信号印加部８ａの電流源として機能する。

［２］第２構成例
図３に示すように、第２構成例の信号印加部１５ｂにおける第１信号印加部７ｂは、図２に示した第１構成例の第１信号印加部７ａに対し、ＯＰアンプ３４に代えてバッファ４１を備えている点などが異なっている。この場合、信号生成部３３の出力信号は、バッファ４１の入力端子に与えられている。バッファ４１の出力端子は、トランジスタ３１のゲートに接続されている。上記構成によれば、トランジスタ３１がバッファ４１により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電流である交流信号が印加される。

また、第２構成例の信号印加部１５ｂにおける第２信号印加部８ｂは、図２に示した第１構成例の第２信号印加部８ａに対し、ＯＰアンプ３８に代えてバッファ４２を備えている点などが異なっている。この場合、信号生成部３７の出力信号は、バッファ４２の入力端子に与えられている。バッファ４２の出力端子は、トランジスタ３５のゲートに接続されている。上記構成によれば、トランジスタ３５がバッファ４２により駆動されることでシャント抵抗４および補正抵抗５、６の直列回路に交流電流である交流信号が印加される。このように、第２構成例の信号印加部１５ａにおける第１信号印加部７ｂおよび第２信号印加部８ｂは、いずれもバッファ駆動の構成となっている。

［３］各構成例の特徴
アンプ駆動の構成である第１構成例によれば、ＯＰアンプ３４、３８の動作によりトランジスタ３１、３５のドレイン電圧が一定に制御されるため、バッファ駆動の構成である第２構成例に対し、シャント抵抗４および補正抵抗５、６の直列回路に印加する交流電流の精度を高めることができるというメリットがある。一方、第２構成例によれば、第１構成例に対し、ＯＰアンプ３４、３８に代えてバッファ４１、４２を用いる分だけ、回路規模を小さく抑えることができるというメリットがある。

＜各同期検波回路の具体的な構成＞
第１同期検波回路１７および第２同期検波回路１９の具体的な構成としては、例えば図４に示すような構成が挙げられる。また、第２同期検波回路１９および第３同期検波回路２１の具体的な構成としては、例えば図５に示すような構成が挙げられる。上記構成では、第１期間には第１同期検波回路１７および第２同期検波回路１９が動作するとともに、第２期間には第２同期検波回路１９および第３同期検波回路２１が動作する。そこで、以下では、第１期間および第２期間のそれぞれにおいて動作する各同期検波回路の構成および動作について説明する。

［１］第１期間
補正時の第１期間における第１同期検波回路１７および第２同期検波回路１９の具体的な構成および動作は、図４に示すようなものとなる。この場合、第１信号印加部７によりシャント抵抗４および補正抵抗５の直列回路に印加される交流の電流である交流信号が「Ｉａ・ｃｏｓ（ωｔ）」であり、シャント抵抗４の抵抗値がＲであり、補正抵抗５の抵抗値がＲ１であるものとする。ただし、ωは角周波数であり、ｔは時間である。

図４に示すように、第１同期検波回路１７は、乗算器５１、５２、ローパスフィルタ５３、５４および演算器５５を備えている。なお、本明細書では、ローパスフィルタのことをＬＰＦと省略することがある。シャント抵抗４および補正抵抗５の直列回路に交流信号が印加される補正時の第１期間、第１同期検波回路１７の乗算器５１、５２の各一方の入力端子には、第１Ａ／Ｄ変換器１６から出力されるデジタル信号が入力される。このデジタル信号は、補正時の第１期間におけるシャント抵抗４の端子電圧に対応する信号であり、「Ｒ・Ｉａ・ｃｏｓ（ωｔ＋φ）」と表すことができる。

乗算器５１の他方の入力端子には、ＣＯＳ波信号「ｃｏｓ（ωｔ）」が入力されている。乗算器５２の他方の入力端子には、ＳＩＮ波信号「－ｓｉｎ（ωｔ）」が入力されている。これにより、乗算器５１、５２の各出力信号では、角周波数ωの信号がＤＣ成分として取り出されるようになる。乗算器５１、５２の各出力信号は、それぞれＬＰＦ５３、５４に入力されている。

ＬＰＦ５３の出力信号Ｉは、入力信号の同相成分に比例する低周波の信号となり、ＬＰＦ５４の出力信号Ｑは、入力信号の直交位相成分に比例する低周波の信号となる。演算器５５は、信号Ｉと信号Ｑの二乗和の平方根を演算し、その演算結果を表す信号を出力する。演算器５５の出力信号は、「Ｒ・Ｉａ」と表すことができる。演算器５５の出力信号は、第１同期検波回路１７の出力信号となり、制御部１２の補正部２４に与えられる。

第２同期検波回路１９は、乗算器５６、５７、ローパスフィルタ５８、５９および演算器６０を備えている。シャント抵抗４および補正抵抗５の直列回路に交流信号が印加される補正時の第１期間、第２同期検波回路１９の乗算器５６、５７の各一方の入力端子には、第２Ａ／Ｄ変換器１８から出力されるデジタル信号が入力される。このデジタル信号は、補正時の第１期間における補正抵抗５の端子電圧に対応する信号であり、「Ｒ１・Ｉａ・ｃｏｓ（ωｔ＋φ１）」と表すことができる。

乗算器５６の他方の入力端子には、ＣＯＳ波信号「ｃｏｓ（ωｔ）」が入力されている。乗算器５７の他方の入力端子には、ＳＩＮ波信号「－ｓｉｎ（ωｔ）」が入力されている。これにより、乗算器５６、５７の各出力信号では、角周波数ωの信号がＤＣ成分として取り出されるようになる。乗算器５６、５７の各出力信号は、それぞれＬＰＦ５８、５９に入力されている。

ＬＰＦ５８の出力信号Ｉ１は、入力信号の同相成分に比例する低周波の信号となり、ＬＰＦ５９の出力信号Ｑ１は、入力信号の直交位相成分に比例する低周波の信号となる。演算器６０は、信号Ｉ１と信号Ｑ１の二乗和の平方根を演算し、その演算結果を表す信号を出力する。演算器６０の出力信号は、「Ｒ１・Ｉａ」と表すことができる。演算器６０の出力信号は、第２同期検波回路１９の出力信号となり、制御部１２の補正部２４に与えられる。

［２］第２期間
補正時の第２期間における第２同期検波回路１９および第３同期検波回路２１の具体的な構成および動作は、図５に示すようなものとなる。この場合、第２信号印加部８によりシャント抵抗４および補正抵抗５、６の直列回路に印加される交流の電流である交流信号が「Ｉｂ・ｃｏｓ（ωｔ）」であり、補正抵抗６の抵抗値がＲ２であるものとする。

図５に示すように、シャント抵抗４および補正抵抗５、６の直列回路に交流信号が印加される補正時の第２期間、第２同期検波回路１９の乗算器５６、５７の各一方の入力端子には、第２Ａ／Ｄ変換器１８から出力されるデジタル信号が入力される。このデジタル信号は、補正時の第２期間における補正抵抗５の端子電圧に対応する信号であり、「Ｒ１・Ｉｂ・ｃｏｓ（ωｔ＋φ１）」と表すことができる。

乗算器５６の他方の入力端子には、ＣＯＳ波信号「ｃｏｓ（ωｔ）」が入力されている。乗算器５７の他方の入力端子には、ＳＩＮ波信号「－ｓｉｎ（ωｔ）」が入力されている。これにより、乗算器５６、５７の各出力信号では、角周波数ωの信号がＤＣ成分として取り出されるようになる。乗算器５６、５７の各出力信号は、それぞれＬＰＦ５８、５９に入力されている。

ＬＰＦ５８の出力信号Ｉ１は、入力信号の同相成分に比例する低周波の信号となり、ＬＰＦ５９の出力信号Ｑ１は、入力信号の直交位相成分に比例する低周波の信号となる。演算器６０は、信号Ｉ１と信号Ｑ１の二乗和の平方根を演算し、その演算結果を表す信号を出力する。演算器６０の出力信号は、「Ｒ１・Ｉｂ」と表すことができる。演算器６０の出力信号は、第２同期検波回路１９の出力信号となり、制御部１２の補正部２４に与えられる。

第３同期検波回路２１は、乗算器６１、６２、ローパスフィルタ６３、６４および演算器６５を備えている。シャント抵抗４および補正抵抗５、６の直列回路に交流信号が印加される補正時の第２期間、第３同期検波回路２１の乗算器６１、６２の各一方の入力端子には、第３Ａ／Ｄ変換器２０から出力されるデジタル信号が入力される。このデジタル信号は、補正時の第２期間における補正抵抗６の端子電圧に対応する信号であり、「Ｒ２・Ｉｂ・ｃｏｓ（ωｔ＋φ２）」と表すことができる。

乗算器６１の他方の入力端子には、ＣＯＳ波信号「ｃｏｓ（ωｔ）」が入力されている。乗算器６２の他方の入力端子には、ＳＩＮ波信号「－ｓｉｎ（ωｔ）」が入力されている。これにより、乗算器６１、６２の各出力信号では、角周波数ωの信号がＤＣ成分として取り出されるようになる。乗算器６１、６２の各出力信号は、それぞれＬＰＦ６３、６４に入力されている。

ＬＰＦ６３の出力信号Ｉ２は、入力信号の同相成分に比例する低周波の信号となり、ＬＰＦ６４の出力信号Ｑ２は、入力信号の直交位相成分に比例する低周波の信号となる。演算器６５は、信号Ｉ２と信号Ｑ２の二乗和の平方根を演算し、その演算結果を表す信号を出力する。演算器６５の出力信号は、「Ｒ２・Ｉｂ」と表すことができる。演算器６５の出力信号は、第３同期検波回路２１の出力信号となり、制御部１２の補正部２４に与えられる。

＜補正部による具体的な動作＞
補正部２４は、上記したように第１期間および第２期間に第１同期検波回路１７、第２同期検波回路１９および第３同期検波回路２１から与えられる各信号に基づいて、具体的には次のようにして算出抵抗値を算出する。すなわち、補正部２４は、第１期間における第１同期検波回路１７の出力信号「Ｒ・Ｉａ」を第１期間における第２同期検波回路１９の出力信号「Ｒ１・Ｉａ」で除算することにより、シャント抵抗４および補正抵抗５の各抵抗値の比を表す値「Ｒ／Ｒ１」を求める。また、補正部２４は、第２期間における第２同期検波回路１９の出力信号「Ｒ１・Ｉｂ」を第２期間における第３同期検波回路２１の出力信号「Ｒ２・Ｉｂ」で除算することにより、補正抵抗５および補正抵抗６の各抵抗値の比を表す値「Ｒ１／Ｒ２」を求める。

さらに、補正部２４は、値「Ｒ／Ｒ１」と値「Ｒ１／Ｒ２」とを乗算することにより、シャント抵抗４および補正抵抗６の各抵抗値の比を表す値「Ｒ／Ｒ２」を求める。ここで、補正抵抗６の抵抗値Ｒ２は、既知の値であり、制御部１２のメモリなどに予め記憶されている。そのため、補正部２４は、上述したようにして求めた値「Ｒ／Ｒ２」に対して予め記憶されている抵抗値Ｒ２を乗算することにより、現時点におけるシャント抵抗４の抵抗値Ｒ、つまり算出抵抗値を算出することができる。

以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態の電流センサ１は、被検出電流が流れる経路に直列に設けられたシャント抵抗４の端子電圧とシャント抵抗４の抵抗値に対応する検出用抵抗値とを用いて被検出電流を検出するものであり、検出用抵抗値を補正する抵抗値補正回路２５を備えている。抵抗値補正回路２５は、複数の補正抵抗５、６、信号印加部１５、電圧検出部２２および補正部２４を備えている。複数の補正抵抗５、６は、被検出電流が流れる経路とは異なる経路においてシャント抵抗４とともに全てが直列接続されたものであり且つシャント抵抗４に比べて抵抗精度が高い。

信号印加部１５は、シャント抵抗４および補正抵抗５、６の直列回路の全部および一部に対して交流信号を印加する。電圧検出部２２は、シャント抵抗４および補正抵抗５に交流信号が印加される第１期間におけるシャント抵抗４の端子電圧および補正抵抗５の端子電圧を検出する。また、電圧検出部２２は、シャント抵抗４および補正抵抗５、６に交流信号が印加される第２期間における補正抵抗５、６の端子電圧を検出する。補正部２４は、第１期間における電圧検出部２２による端子電圧の検出値および第２期間における電圧検出部２２による端子電圧の検出値に基づいてシャント抵抗４の抵抗値を算出するとともに、その算出したシャント抵抗４の抵抗値である算出抵抗値に基づいて検出用抵抗値を補正する。

このような構成によれば、第１従来技術のようにサブ抵抗を用いて間接的に検出用抵抗値を補正することなく、シャント抵抗４を用いて直接的に検出用抵抗値を補正することができる。また、上記構成によれば、第２従来技術のように、シャント抵抗を複数設けたり、シャント抵抗の中央部分に入力端子を設けたりする必要がなく、１つのシャント抵抗４を設けるだけでよいことから、電流センサ１全体の構成が複雑化することがない。

さらに、上記構成によれば、算出抵抗値の算出精度、ひいては検出用抵抗値の補正の精度は、複数の補正抵抗５、６のうち直列回路においてシャント抵抗４から遠い補正抵抗６の抵抗値Ｒ２の精度と、電圧検出部２２による端子電圧の検出精度とに大きく依存する。この場合、複数の補正抵抗５、６の抵抗値および抵抗精度は、直列回路においてシャント抵抗４から遠いものほど高くなっている。そして、一般に、抵抗値が小さい抵抗を精度良く作成することは難しいものの、抵抗値が大きい抵抗を精度良く作成することは比較的容易である。

このようなことから、上記構成によれば、検出用抵抗値の補正の精度に大きく関係するシャント抵抗４から遠い補正抵抗６の抵抗値Ｒ２の精度を十分に高めることが可能となり、その結果、検出用抵抗値の補正の精度が十分に高められる。したがって、本実施形態によれば、電流センサ１全体の構成の複雑化を招くことなく、検出用抵抗値の補正を精度良く行うことができるという優れた効果が得られる。

この場合、電圧検出部２２は、シャント抵抗４の端子の信号を入力するとともに交流信号の周波数と同じ周波数で同期検波して信号を抽出し、その抽出した信号に基づいてシャント抵抗４の端子電圧を検出する構成であるとともに、補正抵抗５、６の端子の信号を入力するとともに交流信号の周波数と同じ周波数で同期検波して信号を抽出して出力し、その抽出した信号に基づいて補正抵抗５、６の端子電圧を検出する構成である。

このような構成によれば、シャント抵抗４および補正抵抗５、６に印加する交流信号の周波数と同じ周波数で同期検波して取り出された信号によりシャント抵抗４の端子電圧および補正抵抗５、６の端子電圧が検出される。そのため、本実施形態によれば、熱起電力、回路側のオフセットなどのノイズの影響により電圧検出部２２による各端子電圧の検出値の検出精度が低下することが抑制され、その結果、検出用抵抗値の補正の精度を一層高めることができる。

信号印加部１５は、パルス波または正弦波の交流信号をシャント抵抗４および補正抵抗５、６の直列回路の全部および一部に対して印加するようになっている。信号印加部１５が正弦波の交流信号を印加する場合、その交流信号を生成するための構成、具体的には信号生成部３３、３７の構成が複雑化するものの、交流信号として所望する周波数成分だけを含む信号とすることができることから電圧検出部２２による各端子電圧の検出値の検出誤差を低く抑えること、言い換えると、検出用抵抗値の補正の精度を高めることができる。

これに対し、信号印加部１５がパルス波の交流信号を印加する場合、その交流信号に高調波成分が含まれることから電圧検出部２２による各端子電圧の検出値に関して誤差が生じるおそれがあるものの、交流信号を生成するための構成、具体的には信号生成部３３、３７の構成を簡素化することができる。

なお、本実施形態の電流センサ１は、複数の補正抵抗５、６を備えた構成であるが、本実施形態の電流センサ１から補正抵抗５、６のうち一方を削除するとともに、それに関連する構成を削除した構成、つまり１つの補正抵抗を備えた構成であっても、本実施形態と同様に検出用抵抗値の補正の精度を高めることが可能であると考えられる。以下、このような１つの補正抵抗を備えた構成のことを比較例と称することとする。ただし、本実施形態によれば、比較例では得られない次のような効果が得られる。

すなわち、比較例では、補正時、シャント抵抗４の端子電圧の検出値を大きくして検出精度を高めようとした場合、シャント抵抗４および補正抵抗の各抵抗値の比を、例えば「１：１０００」、「１：１００００」など、非常に大きなものにせざるを得ない。ここで、電圧検出部２２を構成する各ＡＤＣによる電圧の検出範囲が互いに同じ範囲であるとすると、その検出範囲を、補正抵抗の端子電圧を検出することができる範囲に合わせる必要がある。そのため、比較例では、ＡＤＣとして分解能が非常に高いものを採用しない限り、シャント抵抗４および補正抵抗の各端子電圧を精度良く検出することが困難となる。

これに対し、本実施形態では、補正時、シャント抵抗４の端子電圧の検出値を大きくして検出精度を高めようとした場合、シャント抵抗４および補正抵抗５の各抵抗値の比および補正抵抗５、６の各抵抗値の比を例えば「１：１００」、「１：１０」など、比較的小さいものに抑えることができる。そのため、本実施形態では、ＡＤＣとして分解能が非常に高いものを採用しない場合でも、電圧検出部２２を構成する各ＡＤＣとして同じＡＤＣを用いて、シャント抵抗４および補正抵抗５、６の各端子電圧を精度良く検出することができるという優れた効果が得られる。

（第２実施形態）
以下、第２実施形態について図６～図８を参照して説明する。
＜全体構成＞
図６に示すように、本実施形態の電流センサ７１は、図１に示した第１実施形態の電流センサ１に対し、第１信号印加部７および第２信号印加部８に代えて第１信号印加部７２および第２信号印加部７３を備えている点などが異なっている。

第１信号印加部７２は、第１信号印加部７と同様、補正時にシャント抵抗４および補正抵抗５の直列回路に対してパルス波または正弦波の交流信号を印加する。この場合、第１信号印加部７２は、シャント抵抗４および補正抵抗５の直列回路に対して交流の電圧を供給する電圧源として構成されている。第２信号印加部７３は、シャント抵抗４および補正抵抗５、６の直列回路に対して交流の電圧を供給する電圧源として構成されている。第２信号印加部７３は、第２信号印加部８と同様、補正時にシャント抵抗４および補正抵抗５、６の直列回路に対してパルス波または正弦波の交流信号を印加する。この場合、第２信号印加部７３は、シャント抵抗４および補正抵抗５、６の直列回路に対して交流の電圧を供給する電圧源として構成されている。

このように、本実施形態では、第１信号印加部７２および第２信号印加部７３は、シャント抵抗４および複数の補正抵抗５、６の直列回路の全部および一部に対して交流信号を印加するものであり、信号印加部７４として機能する。上記構成では、補正抵抗５、６、信号印加部７４、電圧検出部２２および補正部２４により、検出用抵抗値を補正する抵抗値補正回路７５が構成されている。

＜信号印加部の具体的な構成＞
信号印加部７４の具体的な構成としては、例えば図７に示す第１構成例、図８に示す第２構成例などが挙げられる。
［１］第１構成例
図７に示すように、第１構成例の信号印加部７４ａにおける第１信号印加部７２ａは、トランジスタ８１、信号生成部８２、ＯＰアンプ８３などを備えている。トランジスタ８１は、例えばＮチャネル型のＭＯＳＦＥＴであり、そのドレインは電源電圧ＶＤＤ１が供給される電源線８４に接続され、そのソースは補正抵抗５およびシャント抵抗４を介してグランドに接続されている。

信号生成部８２は、シャント抵抗４および補正抵抗５の直列回路に印加する交流の電圧と同じ周波数を有するパルス波または正弦波の信号を生成して出力する。信号生成部８２の出力信号は、ＯＰアンプ８３の非反転入力端子に与えられている。ＯＰアンプ８３の反転入力端子は、トランジスタ８１のソースに接続され、その出力端子は、トランジスタ８１のゲートに接続されている。上記構成によれば、トランジスタ８１がＯＰアンプ８３により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電圧である交流信号が印加される。

また、第１構成例の信号印加部７４ａにおける第２信号印加部７３ａは、トランジスタ８５、信号生成部８６、ＯＰアンプ８７などを備えている。トランジスタ８５は、例えばＮチャネル型のＭＯＳＦＥＴであり、そのドレインは電源電圧ＶＤＤ２が供給される電源線８８に接続され、そのソースは補正抵抗６、補正抵抗５およびシャント抵抗４を介してグランドに接続されている。

信号生成部８６は、シャント抵抗４および補正抵抗５、６の直列回路に印加する交流の電圧と同じ周波数を有するパルス波または正弦波の信号を生成して出力する。信号生成部８６の出力信号は、ＯＰアンプ８７の非反転入力端子に与えられている。ＯＰアンプ８７の反転入力端子は、トランジスタ８５のソースに接続され、その出力端子は、トランジスタ８５のゲートに接続されている。上記構成によれば、トランジスタ８５がＯＰアンプ８７により駆動されることでシャント抵抗４および補正抵抗５、６の直列回路に交流電圧である交流信号が印加される。このように、第１構成例の信号印加部７４ａにおける第１信号印加部７２ａおよび第２信号印加部７３ａは、いずれもアンプ駆動の構成となっている。

［２］第２構成例
図８に示すように、第２構成例の信号印加部７４ｂにおける第１信号印加部７２ｂは、図７に示した第１構成例の第１信号印加部７２ａに対し、ＯＰアンプ８３に代えてバッファ８９を備えている点などが異なっている。この場合、信号生成部８２の出力信号は、バッファ８９の入力端子に与えられている。バッファ８９の出力端子は、トランジスタ８１のゲートに接続されている。上記構成によれば、トランジスタ８１がバッファ８９により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電圧である交流信号が印加される。

また、第２構成例の信号印加部７４ｂにおける第２信号印加部７３ｂは、図７に示した第１構成例の第２信号印加部７３ａに対し、ＯＰアンプ８７に代えてバッファ９０を備えている点などが異なっている。この場合、信号生成部８６の出力信号は、バッファ９０の入力端子に与えられている。バッファ９０の出力端子は、トランジスタ８５のゲートに接続されている。上記構成によれば、トランジスタ８５がバッファ９０により駆動されることでシャント抵抗４および補正抵抗５、６の直列回路に交流電圧である交流信号が印加される。このように、第２構成例の信号印加部７４ｂにおける第１信号印加部７２ｂおよび第２信号印加部７３ｂは、いずれもバッファ駆動の構成となっている。

［３］各構成例の特徴
アンプ駆動の構成である第１構成例によれば、ＯＰアンプ８３、８７の動作によりトランジスタ８１、８５のソース電圧が一定に制御されるため、バッファ駆動の構成である第２構成例に対し、シャント抵抗４および補正抵抗５、６の直列回路に印加する交流電圧の精度を高めることができるというメリットがある。一方、第２構成例によれば、第１構成例に対し、ＯＰアンプ８３、８７に代えてバッファ８９、９０を用いる分だけ、回路規模を小さく抑えることができるというメリットがある。

以上説明したように、本実施形態の電流センサ７１は、補正時にシャント抵抗４および補正抵抗５、６の直列回路の全部および一部に対して印加される交流信号が交流電流から交流電圧に変更されている点を除いて第１実施形態の抵抗値補正回路２５と同様の動作を行うことができる抵抗値補正回路７５を備えている。そのため、本実施形態によっても、第１実施形態と同様に検出用抵抗値の補正を行うことが可能となり、第１実施形態と同様の効果が得られる。

（第３実施形態）
以下、第３実施形態について図９を参照して説明する。
図９に示すように、本実施形態の電流センサ９１は、図１に示した第１実施形態の電流センサ１に対し、切替部９２が追加されている点、制御部１２に代えて制御部９３を備えている点などが異なっている。切替部９２は、例えばマルチプレクサなどにより構成されており、シャント抵抗４、補正抵抗５、６の各端子と電圧検出部２２の各入力端子との間の接続状態を切り替える。切替部９２の動作は、制御部９３により制御される。

切替部９２の接続状態は、第１電圧検出部９、第２電圧検出部１０および第３電圧検出部１１のそれぞれが、シャント抵抗４、補正抵抗５および補正抵抗６の各端子電圧のそれぞれを検出することができるように切り替え可能になっている。切替部９２の接続状態は、例えば、第１電圧検出部９がシャント抵抗４の端子電圧を検出し、第２電圧検出部１０が補正抵抗５の端子電圧を検出し、第３電圧検出部１１が補正抵抗６の端子電圧を検出するように切り替えることができる。また、切替部９２の接続状態は、例えば、第１電圧検出部９がシャント抵抗４の端子電圧を検出し、第２電圧検出部１０が補正抵抗６の端子電圧を検出し、第３電圧検出部１１が補正抵抗５の端子電圧を検出するように切り替えることができる。

また、切替部９２の接続状態は、例えば、第１電圧検出部９が補正抵抗５の端子電圧を検出し、第２電圧検出部１０がシャント抵抗４の端子電圧を検出し、第３電圧検出部１１が補正抵抗６の端子電圧を検出するように切り替えることができる。また、切替部９２の接続状態は、例えば、第１電圧検出部９が補正抵抗５の端子電圧を検出し、第２電圧検出部１０が補正抵抗６の端子電圧を検出し、第３電圧検出部１１がシャント抵抗４の端子電圧を検出するように切り替えることができる。

また、切替部９２の接続状態は、例えば、第１電圧検出部９が補正抵抗６の端子電圧を検出し、第２電圧検出部１０がシャント抵抗４の端子電圧を検出し、第３電圧検出部１１が補正抵抗５の端子電圧を検出するように切り替えることができる。また、切替部９２の接続状態は、例えば、第１電圧検出部９が補正抵抗６の端子電圧を検出し、第２電圧検出部１０が補正抵抗５の端子電圧を検出し、第３電圧検出部１１がシャント抵抗４の端子電圧を検出するように切り替えることができる。

また、切替部９２の接続状態は、例えば、第１電圧検出部９、第２電圧検出部１０および第３電圧検出部１１のうち少なくとも２つがシャント抵抗４の端子電圧を検出するように切り替えることができる。また、切替部９２の接続状態は、例えば、第１電圧検出部９、第２電圧検出部１０および第３電圧検出部１１のうち少なくとも２つが補正抵抗５の端子電圧を検出するように切り替えることができる。また、切替部９２の接続状態は、例えば、第１電圧検出部９、第２電圧検出部１０および第３電圧検出部１１のうち少なくとも２つが補正抵抗６の端子電圧を検出するように切り替えることができる。

制御部９３は、制御部１２に対し、ゲイン誤差低減部９４という機能ブロックが追加されている点などが異なっている。上記構成では、補正抵抗５、６、信号印加部１５、電圧検出部２２、補正部２４、切替部９２およびゲイン誤差低減部９４により、検出用抵抗値を補正する抵抗値補正回路９５が構成されている。ゲイン誤差低減部９４は、第１電圧検出部９の第１Ａ／Ｄ変換器１６、第２電圧検出部１０の第２Ａ／Ｄ変換器１８および第３電圧検出部１１の第３Ａ／Ｄ変換器２０、つまり各ＡＤＣのゲイン誤差を低減する。

なお、以下の説明では、第１Ａ／Ｄ変換器１６、第２Ａ／Ｄ変換器１８および第３Ａ／Ｄ変換器２０について区別する必要がない場合、それらをＡＤＣと総称することがある。また、以下の説明では、第１電圧検出部９、第２電圧検出部１０および第３電圧検出部１１について区別する必要がない場合、それらを電圧検出部と総称することがある。

ゲイン誤差低減部９４は、ゲイン誤差低減のための動作を行わないとき、第１電圧検出部９がシャント抵抗４の端子電圧を検出し、第２電圧検出部１０が補正抵抗５の端子電圧を検出し、第３電圧検出部１１が補正抵抗６の端子電圧を検出するように切替部９２の接続状態を切り替える。そして、ゲイン誤差低減部９４は、切替部９２の接続状態を次のように切り替えることにより、各ＡＤＣのゲイン誤差を低減することができる。

すなわち、ゲイン誤差低減部９４は、例えば、各電圧検出部のうちの２つが、いずれも、シャント抵抗４、補正抵抗５または補正抵抗６の端子電圧を検出するように切替部９２の接続状態を切り替える。これにより、ゲイン誤差低減部９４は、それら２つの電圧検出部のそれぞれにより検出されたシャント抵抗４、補正抵抗５または補正抵抗６の端子電圧の各検出値に基づいて、各ＡＤＣの相対的なゲイン誤差を低減することができる。この場合、ゲイン誤差低減部９４は、例えば、各ＡＤＣのそれぞれのゲインが同じになるように補正を行うことができる。

また、ゲイン誤差低減部９４は、例えば、第１電圧検出部９がシャント抵抗４の端子電圧を検出するとともに第２電圧検出部１０が補正抵抗５の端子電圧を検出するように切替部９２の接続状態を切り替え、その後、第１電圧検出部９が補正抵抗５の端子電圧を検出するとともに第２電圧検出部１０がシャント抵抗４の端子電圧を検出するように切替部９２の接続状態を切り替える。これにより、ゲイン誤差低減部９４は、第１電圧検出部９および第２電圧検出部１０のそれぞれにより検出されたシャント抵抗４の端子電圧の各検出値に基づいて、第１Ａ／Ｄ変換器１６および第２Ａ／Ｄ変換器１８のゲイン誤差を低減することができる。

また、ゲイン誤差低減部９４は、第１電圧検出部９および第２電圧検出部１０のそれぞれにより検出された補正抵抗５の端子電圧の各検出値に基づいて、第１Ａ／Ｄ変換器１６および第２Ａ／Ｄ変換器１８のゲイン誤差を低減することができる。これらの場合、ゲイン誤差低減部９４は、例えば、２つの検出値を平均化して各ゲイン誤差を打ち消すことにより、ゲイン誤差を低減することができる。

以上説明したように、本実施形態の電流センサ９１の抵抗値補正回路９５は、第１電圧検出部９の第１Ａ／Ｄ変換器１６、第２電圧検出部１０の第２Ａ／Ｄ変換器１８および第３電圧検出部１１の第３Ａ／Ｄ変換器２０の各ゲイン誤差を低減するゲイン誤差低減部９４を備えている。このような構成によれば、第１Ａ／Ｄ変換器１６、第２Ａ／Ｄ変換器１８および第３Ａ／Ｄ変換器２０のゲイン誤差を例えば０．１％といった非常に小さい値に低減することができる。したがって、本実施形態によれば、電圧検出部２２によるシャント抵抗４および補正抵抗５、６の端子電圧の検出精度が一層高められ、その結果、検出用抵抗値の補正の精度が一層向上するといった効果が得られる。

（第４実施形態）
以下、第４実施形態について図１０～図１２を参照して説明する。
図１０に示すように、本実施形態の電流センサ１０１は、図１に示した第１実施形態の電流センサ１に対し、電圧検出部２２に代えて電圧検出部１０２を備えている点、切替部１０３が追加されている点、制御部１２に代えて制御部１０４を備えている点などが異なっている。

電圧検出部１０２は、電圧検出部２２に対し、第３電圧検出部１１が省かれている点などが異なっている。切替部１０３は、第４実施形態の切替部９２と同様、例えばマルチプレクサなどにより構成されており、シャント抵抗４、補正抵抗５、６の各端子と電圧検出部１０２の各入力端子との間の接続状態を切り替える。切替部１０３の動作は、制御部１０４により制御される。

切替部１０３の接続状態は、第１電圧検出部９および第２電圧検出部１０のそれぞれが、シャント抵抗４、補正抵抗５および補正抵抗６の各端子電圧のそれぞれを検出することができるように切り替え可能になっている。切替部１０３の接続状態は、例えば、図１１に示すような第１接続状態、つまり第１電圧検出部９がシャント抵抗４の端子電圧を検出し、第２電圧検出部１０が補正抵抗５の端子電圧を検出するように切り替えることができる。また、切替部１０３の接続状態は、例えば、図１２に示すような第２接続状態、つまり第１電圧検出部９が補正抵抗５の端子電圧を検出し、第２電圧検出部１０が補正抵抗６の端子電圧を検出するように切り替えることができる。

また、切替部１０３の接続状態は、例えば、第１電圧検出部９が補正抵抗５の端子電圧を検出し、第２電圧検出部１０がシャント抵抗４の端子電圧を検出するように切り替えることができる。また、切替部１０３の接続状態は、例えば、第１電圧検出部９が補正抵抗６の端子電圧を検出し、第２電圧検出部１０が補正抵抗５の端子電圧を検出するように切り替えることができる。

また、切替部１０３の接続状態は、例えば、第１電圧検出部９および第２電圧検出部１の双方がシャント抵抗４の端子電圧を検出するように切り替えることができる。また、切替部１０３の接続状態は、例えば、第１電圧検出部９および第２電圧検出部１０の双方が補正抵抗５の端子電圧を検出するように切り替えることができる。また、切替部１０３の接続状態は、例えば、第１電圧検出部９および第２電圧検出部１０の双方が補正抵抗６の端子電圧を検出するように切り替えることができる。

制御部１０４は、制御部１２に対し、ゲイン誤差低減部１０５という機能ブロックが追加されている点などが異なっている。上記構成では、補正抵抗５、６、信号印加部１５、電圧検出部１０２、補正部２４、切替部１０３およびゲイン誤差低減部１０５により、検出用抵抗値を補正する抵抗値補正回路１０６が構成されている。ゲイン誤差低減部１０５は、第４実施形態のゲイン誤差低減部９４と同様、第１電圧検出部９の第１Ａ／Ｄ変換器１６および第２電圧検出部１０の第２Ａ／Ｄ変換器１８、つまり各ＡＤＣのゲイン誤差を低減する。

ゲイン誤差低減部１０５は、切替部１０３の接続状態を次のように切り替えることにより、各ＡＤＣのゲイン誤差を低減することができる。すなわち、ゲイン誤差低減部１０５は、例えば、第１電圧検出部９および第２電圧検出部１０の双方がシャント抵抗４、補正抵抗５または補正抵抗６の端子電圧を検出するように切替部１０３の接続状態を切り替える。これにより、ゲイン誤差低減部１０５は、第１電圧検出部９および第２電圧検出部１０のそれぞれにより検出されたシャント抵抗４、補正抵抗５または補正抵抗６の端子電圧の各検出値に基づいて、各ＡＤＣの相対的なゲイン誤差を低減することができる。この場合、ゲイン誤差低減部１０５は、例えば、各ＡＤＣのそれぞれのゲインが同じになるように補正を行うことができる。

また、ゲイン誤差低減部１０５は、補正時の第１期間、切替部１０３の接続状態を図１１に示す第１接続状態に切り替える。そして、ゲイン誤差低減部１０５は、補正時の第２期間、切替部１０３の接続状態を図１２に示す第２接続状態に切り替える。第１接続状態では、第１電圧検出部９はシャント抵抗４の端子電圧を検出することができ、第２電圧検出部１０は補正抵抗５の端子電圧を検出することができる。第２接続状態では、第１電圧検出部９は補正抵抗６の端子電圧を検出することができ、第２電圧検出部１０は補正抵抗５の端子電圧を検出することができる。

この場合、次のように第１Ａ／Ｄ変換器１６および第２Ａ／Ｄ変換器１８のゲイン誤差が低減される。すなわち、第１Ａ／Ｄ変換器１６のゲイン誤差をＧ１とし、第２Ａ／Ｄ変換器１８のゲイン誤差をＧ２とすると、第１期間に補正部２４により求められるシャント抵抗４および補正抵抗５の各抵抗値の比を表す値は、「（Ｇ１×Ｒ）／（Ｇ２×Ｒ１）」となる。また、第２期間に補正部２４により求められる補正抵抗５および補正抵抗６の各抵抗値の比を表す値は、「（Ｇ２×Ｒ１）／（Ｇ１×Ｒ２）」となる。そして、これら各値を乗算することにより求められるシャント抵抗４および補正抵抗６の各抵抗値の比を表す値は、「Ｒ／Ｒ２」となり、各ＡＤＣのゲイン誤差Ｇ１、Ｇ２が打ち消された値となる。このように、上記構成では、ゲイン誤差低減部１０５は、各ＡＤＣのゲイン誤差を平均化することにより打ち消すことができる。

以上説明したように、本実施形態の電流センサ１０１の抵抗値補正回路１０６は、第１電圧検出部９の第１Ａ／Ｄ変換器１６および第２電圧検出部１０の第２Ａ／Ｄ変換器１８の各ゲイン誤差を低減するゲイン誤差低減部１０５を備えている。このような構成によれば、第１Ａ／Ｄ変換器１６および第２Ａ／Ｄ変換器１８のゲイン誤差を例えば０．１％といった非常に小さい値に低減することができる。したがって、本実施形態によれば、電圧検出部１０２によるシャント抵抗４および補正抵抗５、６の端子電圧の検出精度が一層高められ、その結果、検出用抵抗値の補正の精度が一層向上するといった効果が得られる。

この場合、電圧検出部１０２は、上記各実施形態における電圧検出部２２から第３電圧検出部１１が省かれた構成となっている。ただし、この場合、電流センサ１０１は、シャント抵抗４、補正抵抗５、６の各端子と電圧検出部１０２の各入力端子との間の接続状態を切り替える切替部１０３を備えており、その切替部１０３の接続状態の切り替えることで、第１電圧検出部９および第２電圧検出部１０という２つの電圧検出部により、第１期間におけるシャント抵抗４および補正抵抗５の各端子電圧を検出するとともに第２期間における補正抵抗５および補正抵抗６の各端子電圧を検出するようになっている。したがって、本実施形態によれば、第３電圧検出部１１が省かれた分だけ、回路規模を小さく抑えつつ、上記各実施形態と同様の動作を行うことができる。

（第５実施形態）
以下、第５実施形態について図１３を参照して説明する。
図１３に示すように、本実施形態の電流センサ１１１は、図１に示した第１実施形態の電流センサ１に対し、温度センサ１１２が追加されている点、制御部１２に代えて制御部１１３を備えている点などが異なっている。温度センサ１１２は、シャント抵抗４の近傍に設けられており、シャント抵抗４の温度に応じた温度検出信号を出力する。

制御部１１３は、制御部１２に対し、第１温度検出部１１４および電流値補正部１１５という機能ブロックが追加されている点などが異なっている。上記構成では、補正抵抗５、６、信号印加部１５、電圧検出部２２、補正部２４、第１温度検出部１１４および電流値補正部１１５により、検出用抵抗値を補正する抵抗値補正回路１１６が構成されている。第１温度検出部１１４は、温度センサ１１２から出力される温度検出信号に基づいてシャント抵抗４の温度を検出する。

電流値補正部１１５は、補正部２４と協働して次のような動作を行う。すなわち、電流値補正部１１５は、算出抵抗値および第１温度検出部１１４による温度の検出値に基づいて検出用抵抗値を補正する。具体的には、電流値補正部１１５は、第１温度検出部１１４による温度の検出値に基づいてシャント抵抗４の温度を把握したうえで、算出抵抗値に基づく検出用抵抗値の補正、ひいては被検出電流の検出値の補正を行う。このように、電流値補正部１１５は、第１温度検出部１１４による温度の検出値に基づいて被検出電流の検出値を補正するようになっている。

以上説明したように、本実施形態の電流センサ１１１の抵抗値補正回路１１６は、シャント抵抗４の温度を検出する第１温度検出部１１４および第１温度検出部１１４による温度の検出値に基づいて検出用抵抗値、ひいては被検出電流の検出値を補正する電流値補正部１１５を備えている。このような構成によれば、シャント抵抗４の抵抗値の温度特性をも考慮したうえで、検出用抵抗値を精度良く補正すること、ひいては被検出電流を精度良く検出することができる。

（第６実施形態）
以下、第６実施形態について図１４を参照して説明する。
図１４に示すように、本実施形態の電流センサ１２１は、図１３に示した第５実施形態の電流センサ１１１に対し、温度センサ１２２が追加されている点、制御部１１３に代えて制御部１２３を備えている点などが異なっている。温度センサ１２２は、補正抵抗５の近傍に設けられており、補正抵抗５の温度に応じた温度検出信号を出力する。

制御部１２３は、制御部１１３に対し、第２温度検出部１２４という機能ブロックが追加されている点、電流値補正部１１５に代えて電流値補正部１２５が設けられている点などが異なっている。上記構成では、補正抵抗５、６、信号印加部１５、電圧検出部２２、補正部２４、第１温度検出部１１４、第２温度検出部１２４および電流値補正部１２５により、検出用抵抗値を補正する抵抗値補正回路１２６が構成されている。第２温度検出部１２４は、温度センサ１２２から出力される温度検出信号に基づいて補正抵抗５の温度を検出する。

電流値補正部１２５は、電流値補正部１１５と同様の動作に加え、補正部２４と協働して次のような動作を行う。すなわち、電流値補正部１２５は、第２温度検出部１２４による温度の検出値に基づいて補正抵抗値を補正し、その補正後の補正抵抗値を用いて算出抵抗値を算出する。言い換えると、電流値補正部１２５は、第２温度検出部１２４による温度の検出値に基づいて算出抵抗値を補正する。

そして、電流値補正部１２５は、その補正後の算出抵抗値および第１温度検出部１１４による温度の検出値に基づいて検出用抵抗値を補正する、ひいては被検出電流の検出値を補正する。このように、電流値補正部１２５は、第１温度検出部１１４による温度の検出値および第２温度検出部１２４による温度の検出値に基づいて被検出電流の検出値を補正するようになっている。

以上説明したように、本実施形態の電流センサ１２１の抵抗値補正回路１２６は、シャント抵抗４の温度を検出する第１温度検出部１１４、補正抵抗５の温度を検出する第２温度検出部１２４および電流値補正部１２５を備えている。電流値補正部１２５は、第１温度検出部１１４による温度の検出値および第２温度検出部１２４による温度の検出値に基づいて検出用抵抗値、ひいては被検出電流の検出値を補正する。このような構成によれば、シャント抵抗４の抵抗値の温度特性だけでなく補正抵抗５の抵抗値の温度特性をも考慮したうえで、検出用抵抗値を精度良く補正すること、ひいては被検出電流を精度良く検出することができる。

（第７実施形態）
以下、第７実施形態について図１５を参照して説明する。
図１５に示すように、本実施形態の電流センサ１３１は、図１４に示した第６実施形態の電流センサ１２１に対し、温度センサ１３２が追加されている点、制御部１２３に代えて制御部１３３を備えている点などが異なっている。温度センサ１３２は、補正抵抗６の近傍に設けられており、補正抵抗６の温度に応じた温度検出信号を出力する。

制御部１３３は、制御部１２３に対し、第２温度検出部１２４に代えて第２温度検出部１３４が設けられている点、電流値補正部１２５に代えて電流値補正部１３５が設けられている点などが異なっている。上記構成では、補正抵抗５、６、信号印加部１５、電圧検出部２２、補正部２４、第１温度検出部１１４、第２温度検出部１３４および電流値補正部１３５により、検出用抵抗値を補正する抵抗値補正回路１３６が構成されている。第２温度検出部１３４は、第２温度検出部１２４と同様の機能に加え、温度センサ１３２から出力される温度検出信号に基づいて補正抵抗６の温度を検出する機能を有する。

電流値補正部１３５は、補正部２４と協働して次のような動作を行う。すなわち、電流値補正部１３５は、第２温度検出部１３４による各温度の検出値に基づいて各補正抵抗値を補正し、その補正後の各補正抵抗値を用いて算出抵抗値を算出する。言い換えると、電流値補正部１３５は、第２温度検出部１３４による各温度の検出値に基づいて算出抵抗値を補正する。

そして、電流値補正部１３５は、その補正後の算出抵抗値および第１温度検出部１１４による温度の検出値に基づいて検出用抵抗値を補正する、ひいては被検出電流の電流値を補正する。このように電流値補正部１３５は、第１温度検出部１１４による温度の検出値および第２温度検出部１３４による各温度の検出値に基づいて被検出電流の検出値を補正するようになっている。

以上説明したように、本実施形態の電流センサ１３１の抵抗値補正回路１３６は、シャント抵抗４の温度を検出する第１温度検出部１１４、補正抵抗５、６の温度を検出する第２温度検出部１３４および電流値補正部１３５を備えている。電流値補正部１３５は、第１温度検出部１１４による温度の検出値および第２温度検出部１３４による各温度の検出値に基づいて検出用抵抗値、ひいては被検出電流の検出値を補正する。このような構成によれば、シャント抵抗４の抵抗値の温度特性だけでなく補正抵抗５、６の各抵抗値の温度特性をも考慮したうえで、検出用抵抗値を精度良く補正すること、ひいては被検出電流を精度良く検出することができる。

（第８実施形態）
以下、第８実施形態について図１６および図１７を参照して説明する。
上記各実施形態において説明した信号印加部１５、７４の具体的な構成例では、第１信号印加部７、７２および第２信号印加部８、７３は、それぞれが専用のアンプまたはバッファを備えた構成となっていたが、同一のアンプまたはバッファを共有する構成であってもよい。

例えば、図１６に示すように、第１信号印加部７および第２信号印加部８が同一のアンプを共有する構成とすることができる。すなわち、図１６に示す信号印加部１５ｃにおける第１信号印加部７ｃは、図２に示した第１信号印加部７ａに対し、スイッチＳ１、Ｓ２が追加されている点などが異なっている。この場合、ＯＰアンプ３４の反転入力端子は、スイッチＳ１を介してトランジスタ３１のドレインに接続され、その出力端子は、スイッチＳ２を介してトランジスタ３１のゲートに接続されている。

信号印加部１５ｃにおける第２信号印加部８ｃは、図２に示した第２信号印加部８ａに対し、信号生成部３７およびＯＰアンプ３８が省かれている点、スイッチＳ３、Ｓ４が追加されている点などが異なっている。この場合、信号生成部３３およびＯＰアンプ３４は、第１信号印加部７ｃだけでなく、第２信号印加部８ｃでも用いられる。そのため、ＯＰアンプ３４の反転入力端子は、スイッチＳ３を介してトランジスタ３５のドレインに接続され、その出力端子は、スイッチＳ４を介してトランジスタ３５のゲートに接続されている。

上記構成では、スイッチＳ１、Ｓ２と、スイッチＳ３、Ｓ４とは、相補的にオンオフされる。具体的には、補正時の第１期間にはスイッチＳ１、Ｓ２がオンされるとともに、補正時の第２期間にはスイッチＳ３、Ｓ４がオンされるようになっている。これにより、第１期間には第１信号印加部７ｃがＯＰアンプ３４を用いて動作することができ、第２期間には第２信号印加部８ｃがＯＰアンプ３４を用いて動作することができる。

また、例えば、図１７に示すように、第１信号印加部７および第２信号印加部８が同一のバッファを共有する構成とすることができる。すなわち、図１７に示す信号印加部１５ｄにおける第１信号印加部７ｄは、図３に示した第１信号印加部７ｂに対し、スイッチＳ５が追加されている点などが異なっている。この場合、バッファの出力端子は、スイッチＳ５を介してトランジスタ３１のゲートに接続されている。

信号印加部１５ｄにおける第２信号印加部８ｄは、図３に示した第２信号印加部８ｂに対し、信号生成部３７およびバッファ４２が省かれている点、スイッチＳ６が追加されている点などが異なっている。この場合、信号生成部３３およびバッファ４１は、第１信号印加部７ｄだけでなく、第２信号印加部８ｄでも用いられる。そのため、バッファ４１の出力端子は、スイッチＳ６を介してトランジスタ３５のゲートに接続されている。

上記構成では、スイッチＳ５と、スイッチＳ６とは、相補的にオンオフされる。具体的には、補正時の第１期間にはスイッチＳ５がオンされるとともに、補正時の第２期間にはスイッチＳ６がオンされるようになっている。これにより、第１期間には第１信号印加部７ｄがバッファ４１を用いて動作することができ、第２期間には第２信号印加部８ｄがバッファ４１を用いて動作することができる。

以上説明したように、本実施形態の第１信号印加部７ｃ、７ｄおよび第２信号印加部８ｃ、８ｄは、同一のアンプまたはバッファを共有する構成となっている。このような構成によれば、第１信号印加部７および第２信号印加部８が互いに異なる専用のアンプまたはバッファを備えた構成に比べ、アンプまたはバッファが１つ省かれる分だけ、回路規模を小さく抑えることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

抵抗値補正回路２５などは、２つの補正抵抗５、６を備えた構成となっていたが、補正抵抗の数は複数であればよく、３つ以上の補正抵抗を備えた構成であってもよい。
信号印加部１５、７４の具体的な構成としては、上記各実施形態において説明した構成に限らずともよく、シャント抵抗４および複数の補正抵抗５、６の直列回路の全部および一部に対して交流信号を印加することができる構成であればよい。

第１同期検波回路１７の具体的な構成としては、上記各実施形態において説明した構成に限らずともよく、シャント抵抗４の端子の信号を入力するとともに交流信号の周波数と同じ周波数で同期検波して信号を抽出して出力することができる構成であればよい。第２同期検波回路１９の具体的な構成としては、補正抵抗５の端子の信号を入力するとともに交流信号の周波数と同じ周波数で同期検波して信号を抽出して出力することができる構成であればよい。第３同期検波回路２１の具体的な構成としては、補正抵抗６の端子の信号を入力するとともに交流信号の周波数と同じ周波数で同期検波して信号を抽出して出力することができる構成であればよい。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

１、７１、９１、１０１、１１１、１２１、１３１…電流センサ、４…シャント抵抗、５、６…補正抵抗、７、７ａ、７ｂ、７ｃ、７ｄ、７２、７２ａ、７２ｂ…第１信号印加部、８、８ａ、８ｂ、８ｃ、８ｄ、７３、７３ａ、７３ｂ…第２信号印加部、９…第１電圧検出部、１０…第２電圧検出部、１１…第３電圧検出部、１５、１５ａ、１５ｂ、１５ｃ、１５ｄ、７４、７４ａ、７４ｂ…信号印加部、１６…第１Ａ／Ｄ変換器、１７…第１同期検波回路、１８…第２Ａ／Ｄ変換器、１９…第２同期検波回路、２０…第３Ａ／Ｄ変換器、２１…第３同期検波回路、２２、１０２…電圧検出部、２４…補正部、２５、７５、９５、１０６、１１６、１２６、１３６…抵抗値補正回路、９２、１０３…切替部、９４、１０５…ゲイン誤差低減部、１１４…第１温度検出部、１１５、１２５、１３５…電流値補正部、１２４、１３４…第２温度検出部。

Claims (7)

1. 被検出電流が流れる経路に直列に設けられたシャント抵抗（４）の端子電圧と前記シャント抵抗の抵抗値に対応する検出用抵抗値とを用いて前記被検出電流を検出するものであり、前記検出用抵抗値を補正する抵抗値補正回路（２５、７５、９５、１０６、１１６、１２６、１３６）を備えた電流センサであって、
   前記抵抗値補正回路は、
   前記被検出電流が流れる経路とは異なる経路において前記シャント抵抗とともに全てが直列接続されたものであり且つ前記シャント抵抗に比べて抵抗精度が高い複数の補正抵抗（５、６）と、
   前記シャント抵抗および複数の前記補正抵抗の直列回路の全部および一部に対して交流信号を印加する信号印加部（１５、１５ａ、１５ｂ、１５ｃ、１５ｄ、７４、７４ａ、７４ｂ）と、
   前記シャント抵抗を含む前記直列回路の一部に前記交流信号が印加される第１期間における前記シャント抵抗の端子電圧および一部の前記補正抵抗の端子電圧を検出するとともに、前記直列回路の全部に前記交流信号が印加される第２期間における全部の前記補正抵抗の端子電圧を検出する電圧検出部（２２、１０２）と、
   前記第１期間における前記電圧検出部による端子電圧の検出値および前記第２期間における前記電圧検出部による端子電圧の検出値に基づいて前記シャント抵抗の抵抗値を算出するとともに、その算出した前記シャント抵抗の抵抗値である算出抵抗値に基づいて前記検出用抵抗値を補正する補正部（２４）と、
   を備え、
   複数の前記補正抵抗の抵抗値および抵抗精度は、前記直列回路において前記シャント抵抗から遠いものほど高くなっている電流センサ。
2. 前記電圧検出部は、前記シャント抵抗の端子電圧および前記補正抵抗の端子電圧を検出するためのＡ／Ｄ変換動作を行うことができる複数のＡ／Ｄ変換器（１６、１８、２０）を備え、
   前記抵抗値補正回路は、さらに、
   前記複数のＡ／Ｄ変換器のそれぞれが前記シャント抵抗および前記複数の補正抵抗のそれぞれに接続することができるように接続状態を切り替えることができる切替部（９２、１０３）と、
   前記切替部の接続状態を切り替えることにより複数の前記Ａ／Ｄ変換器のゲイン誤差を低減するゲイン誤差低減部（９４、１０５）と、
   を備える請求項１に記載の電流センサ。
3. 前記抵抗値補正回路（１１６、１２６、１３６）は、さらに、
   前記シャント抵抗の温度を検出する第１温度検出部（１１４）と、
   前記第１温度検出部による温度の検出値に基づいて前記被検出電流の検出値を補正する電流値補正部（１１５、１２５、１３５）と、
   を備える請求項１または２に記載の電流センサ。
4. 前記抵抗値補正回路（１２６、１３６）は、さらに、前記補正抵抗の温度を検出する第２温度検出部（１２４、１３４）を備え、
   前記電流値補正部（１２５、１３５）は、前記第１温度検出部による温度の検出値および前記第２温度検出部による温度の検出値に基づいて前記被検出電流の検出値を補正する請求項３に記載の電流センサ。
5. 前記信号印加部（１５ｃ、１５ｄ）は、
   前記シャント抵抗を含む前記直列回路の一部に前記交流信号を印加する第１信号印加部（７ｃ、７ｄ）と、
   前記直列回路の全部に前記交流信号を印加する第２信号印加部（８ｃ、８ｄ）と、
   を備え、
   前記第１信号印加部および前記第２信号印加部は、同一のアンプ（３４）またはバッファ（４１）を共有する構成となっている請求項１から４のいずれか一項に記載の電流センサ。
6. 前記信号印加部は、パルス波または正弦波の前記交流信号を前記直列回路に対して印加するようになっている請求項１から５のいずれか一項に記載の電流センサ。
7. 前記電圧検出部は、
   前記シャント抵抗の端子の信号を入力するとともに前記交流信号の周波数と同じ周波数で同期検波して信号を抽出し、その抽出した信号に基づいて前記シャント抵抗の端子電圧を検出する構成であり、
   前記補正抵抗の端子の信号を入力するとともに前記交流信号の周波数と同じ周波数で同期検波して信号を抽出して出力し、その抽出した信号に基づいて前記補正抵抗の端子電圧を検出する構成である請求項１から６のいずれか一項に記載の電流センサ。

Images