JP7420763B2 - ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 - Google Patents
ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 Download PDFInfo
- Publication number
- JP7420763B2 JP7420763B2 JP2021095527A JP2021095527A JP7420763B2 JP 7420763 B2 JP7420763 B2 JP 7420763B2 JP 2021095527 A JP2021095527 A JP 2021095527A JP 2021095527 A JP2021095527 A JP 2021095527A JP 7420763 B2 JP7420763 B2 JP 7420763B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal diamond
- diamond
- single crystal
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010432 diamond Substances 0.000 title claims description 223
- 229910003460 diamond Inorganic materials 0.000 title claims description 220
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000013078 crystal Substances 0.000 claims description 163
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 26
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 21
- 229910052741 iridium Inorganic materials 0.000 claims description 12
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 229910052703 rhodium Inorganic materials 0.000 claims description 11
- 239000010948 rhodium Substances 0.000 claims description 11
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 11
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000002441 X-ray diffraction Methods 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910002367 SrTiO Inorganic materials 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 238000005498 polishing Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010891 electric arc Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法に関する。
ダイヤモンドは、５．４７ｅＶのワイドバンドギャップで絶縁破壊電界強度も１０ＭＶ／ｃｍと非常に高い。更に物質で最高の熱伝導率を有することから、これを電子デバイスに用いれば、高出力電力デバイスとして有利である。
また、ダイヤモンドは、ドリフト移動度も高く、Ｊｏｈｎｓｏｎ性能指数を比較しても、半導体の中でも最も高速電力デバイスとしても有利である。従って、ダイヤモンドは、高周波・高出力電子デバイスに適した究極の半導体と云われている。
現在、ダイヤモンド半導体作製用の単結晶ダイヤモンドは、高温高圧法（ＨＰＨＴ）で合成されたＩｂ型と呼ばれるダイヤモンドがほとんどである。このＩｂ型ダイヤモンドは、窒素不純物を多く含み、かつ最大でも８ｍｍ角程度のサイズ迄しか得られず、実用性は低い。また、ＨＰＨＴ基板を多数個並べて繋ぎあわせるモザイク法と呼ばれるものも提案させている（非特許文献１）が、継目の不完全性の問題は残されている。
それに対して、気相合成（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法では、多結晶ダイヤモンドならば、高純度に６インチ（１５０ｍｍ）径程度の大面積なダイヤモンドが得られるものの、通常電子デバイスに適する、単結晶化が困難であった。これは、基板として従来単結晶Ｓｉが用いられるため、ダイヤモンドとの格子定数の差が大きく（ミスマッチ度５２．６％）直接ヘテロエピタキシャル成長させることが非常に困難であるからである。
このため、種々の検討が進み、Ｐｔ（非特許文献２）やＩｒ（非特許文献３）を下地膜としてこの上にダイヤモンドを製膜することが有効であるとの報告がある。
現在、特にＩｒ下地膜を用いた研究が最も進んでいる。これは、ＭｇＯなどの基材上にＩｒ膜をヘテロエピタキシャル成長させる。次に、ＤＣプラズマ法で水素希釈メタンガスによるバイアス前処理、更にプラズマＣＶＤ法でダイヤモンド長時間成長を行って、通常４００μｍ～１０００μｍ厚程度のダイヤモンドの自立基板としてから利用するものである。
しかしながら、基材とＩｒ膜、更にはダイヤモンドの線膨張係数の差は大きく、例えばＭｇＯ基板とＩｒ膜、更にはダイヤモンドの線膨脹係数がそれぞれ、１３．８×１０－６Ｋ－１、７．１×１０－６Ｋ－１、１．１×１０－６Ｋ－１であり、ダイヤモンドと下地基板との間には大きな熱応力が発生する（非特許文献４）。
また、ダイヤモンドは一般的に結晶成長と共に急激に大きな内部応力が発生することも判っている（非特許文献５）。実際に、Ｉｒ製膜済み基材上にダイヤモンドを２００μｍ、場合によっては１ｍｍ程度まで厚く形成を試みた例もあるが、そのままではやはりクラックが入ってしまい、実用にならない（非特許文献６）。
また、ＨＰＨＴにしても従来のヘテロエピダイヤモンド自立基板にしても、ハンドリング可能な程度の厚みまでのダイヤモンド成長と、スライス、大きな凹凸表面に対する研磨加工などがあり、高コストとなってしまうプロセス要素を多く含むものであった。
Ｈ．Ｙａｍａｄａ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１０４，１０２１１０（２０１４）．
Ｙ．Ｓｈｉｎｔａｎｉ，Ｊ．Ｍａｔｅｒ．Ｒｅｓ．１１，２９５５（１９９６）．
Ｋ．Ｏｈｔｓｕｋａ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５，Ｌ１０７２（１９９６）．
Ａ．Ｋ．Ｓｈｉｎｈａ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４９，２４２３（１９７８）．
Ｈ．Ｎｏｇｕｃｈｉ，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ１６，１１６７（１９９８）．
澤邊厚仁，日本結晶成長学会誌３９，１７９（２０１２）．
本発明は前述のような問題に鑑みてなされたもので、大面積、低コスト、高品質なダイヤモンド電子素子及びダイヤモンド電子素子の製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、ダイヤモンド電子素子であって、
シリコン基材と、該シリコン基材上に形成され、単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層のいずれかからなる中間層と、該中間層上に形成され、イリジウム層、ロジウム層、白金層のいずれかからなる下地層と、該下地層上に形成された単結晶ダイヤモンド層とを有し、
前記単結晶ダイヤモンド層の厚みが、３００μｍ以下のものであることを特徴とするダイヤモンド電子素子を提供する。
シリコン基材と、該シリコン基材上に形成され、単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層のいずれかからなる中間層と、該中間層上に形成され、イリジウム層、ロジウム層、白金層のいずれかからなる下地層と、該下地層上に形成された単結晶ダイヤモンド層とを有し、
前記単結晶ダイヤモンド層の厚みが、３００μｍ以下のものであることを特徴とするダイヤモンド電子素子を提供する。
このようなものであれば、大面積、低コスト、高品質なダイヤモンド電子素子となる。特に、単結晶ダイヤモンド層の厚みが３００μｍ以下であるので、単結晶ダイヤモンド層を形成する時間が短くなる。また、単結晶ダイヤモンド層の表面の凹凸が抑制されたものとなるので、研磨加工に要する時間が短くなる。そのため、低コストなものとなる。また、単結晶ダイヤモンド層の反りが抑制されるため、クラックの発生や破損が防止され、研磨加工やデバイス作製を容易に行うことができるものとなる。
このとき、前記シリコン基材と前記中間層との間に、金、白金、チタン、クロム、イリジウム、ロジウム、シリコン、酸化シリコン（ＳｉＯ２）のいずれかからなる薄膜が１層以上形成されたものであることが好ましい。
このようなものであれば、薄膜が介在していることによって、中間層とシリコン基材との接続性が向上して、より良好な中間層が形成されたものとなる。
またこのとき、前記単結晶ダイヤモンド層の結晶性が、波長λ＝１．５４ÅのＸ線回折法で分析したダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅（ＦＷＨＭ）が３°以下のものであることができる。
このような範囲の半値幅を有するものであれば、充分なデバイス性能を得ることが可能となる。
またこのとき、前記単結晶ダイヤモンド層は、ボロン不純物を導入したｐ型単結晶ダイヤモンド、リン不純物を導入したｎ型単結晶ダイヤモンド、不純物を導入しない高抵抗単結晶ダイヤモンドのいずれかから選択される単結晶ダイヤモンド層が２層以上積層されたものであることが好ましい。
このような、２層以上よりなる積層の単結晶ダイヤモンド層が形成されたものとすることで、目的に応じて種々のデバイスとして好適に動作させることができる。
また、本発明によれば、ダイヤモンド電子素子の製造方法であって、
シリコン基材を準備する準備工程と、該シリコン基材上に単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層の内のいずれかからなる中間層を形成する中間層工程と、前記中間層上にイリジウム層、ロジウム層、白金層のいずれかからなる下地層を形成する下地層工程と、前記下地層上に単結晶ダイヤモンド層を形成する単結晶ダイヤモンド層工程とを含み、
前記単結晶ダイヤモンド層工程において形成する前記単結晶ダイヤモンド層の厚みを、３００μｍ以下とすることを特徴とするダイヤモンド電子素子の製造方法を提供する。
シリコン基材を準備する準備工程と、該シリコン基材上に単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層の内のいずれかからなる中間層を形成する中間層工程と、前記中間層上にイリジウム層、ロジウム層、白金層のいずれかからなる下地層を形成する下地層工程と、前記下地層上に単結晶ダイヤモンド層を形成する単結晶ダイヤモンド層工程とを含み、
前記単結晶ダイヤモンド層工程において形成する前記単結晶ダイヤモンド層の厚みを、３００μｍ以下とすることを特徴とするダイヤモンド電子素子の製造方法を提供する。
このようにすれば、大面積、低コスト、高品質なダイヤモンド電子素子を製造することができる。特に、単結晶ダイヤモンド層の厚みを３００μｍ以下とするので、単結晶ダイヤモンド層を形成するための時間が短くなる。また、単結晶ダイヤモンド層の表面の凹凸を抑制することができるので、研磨加工に要する時間も短くなる。そのため、低コストとすることができる。また、単結晶ダイヤモンド層の反りが抑制されるため、クラックの発生や破損を防止することができ、研磨加工やデバイス作製を容易に行うことができる。
このとき、前記準備工程と前記中間層工程との間に、前記シリコン基材上に金、白金、チタン、クロム、イリジウム、ロジウム、シリコン、酸化シリコン（ＳｉＯ２）のいずれかからなる薄膜を１層以上形成する工程を有することが好ましい。
このようにすれば、薄膜が介在させることによって、中間層とシリコン基材との接続性が向上して、より良好な中間層を形成することが可能となる。
またこのとき、前記単結晶ダイヤモンド層工程において、前記下地層上に形成する単結晶ダイヤモンド層の結晶性を、波長λ＝１．５４ÅのＸ線回折法で分析したダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅（ＦＷＨＭ）が３°以下とすることが好ましい。
このような範囲の半値幅とすることによって、充分なデバイス性能を得ることが可能となる。
またこのとき、前記単結晶ダイヤモンド層工程において、前記下地層上に形成する単結晶ダイヤモンド層として、ボロン不純物を導入したｐ型単結晶ダイヤモンド、リン不純物を導入したｎ型単結晶ダイヤモンド、不純物を導入しない高抵抗単結晶ダイヤモンドのいずれかから選択される単結晶ダイヤモンド層を２層以上積層させることができる。
このようにして、２層以上よりなる積層の単結晶ダイヤモンド層を形成することで、目的に応じて種々のデバイスとして好適に動作させることができる。
本発明のダイヤモンド電子素子及びダイヤモンド電子素子の製造方法であれば、大面積、低コスト、高品質なダイヤモンド電子素子となる。このようなダイヤモンド電子素子を、ＬＥＤ、パワーデバイスなどの用途とすれば、大面積に低コストで所望の特性を充分に得ることが可能となる。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述したように、従来、大面積、低コスト、高品質なダイヤモンド電子素子を製造することができなかった。そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、基材をシリコン基材として、その上に中間層、下地層、単結晶ダイヤモンド層の構成とすることが最適と考え、鋭意検討した結果、中間層及び下地層の材料、更には単結晶ダイヤモンド層の厚みを３００μｍ以下と規定することで所望の性能を有するダイヤモンド電子素子が得られることを見出し、本発明を完成させた。
まず、本発明のダイヤモンド電子素子について図１を参照して説明する。
図１に示すように、本発明のダイヤモンド電子素子１は、シリコン基材２と、該シリコン基材２上に形成される中間層３と、該中間層３上に形成される下地層４と、該下地層４上に形成された単結晶ダイヤモンド層５とを有している。
図１に示すように、本発明のダイヤモンド電子素子１は、シリコン基材２と、該シリコン基材２上に形成される中間層３と、該中間層３上に形成される下地層４と、該下地層４上に形成された単結晶ダイヤモンド層５とを有している。
中間層３は、単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層のいずれかからなる。また、下地層４は、イリジウム層、ロジウム層、白金層のいずれかからなる。
このとき、シリコン基材２と中間層３との間に、金、白金、チタン、クロム、イリジウム、ロジウム、シリコン、酸化シリコン（ＳｉＯ２）のいずれかからなる薄膜６が１層以上形成されたものであることが好ましい。
このようなものであれば、薄膜６が介在していることによって、中間層３とシリコン基材２との接続性が向上して、より良好な状態の中間層３が形成されたものとなる。
尚、本発明においては、シリコン基材より上に中間層を有し、中間層より上に下地層を有し、この下地層より上に単結晶ダイヤモンド層を有すればよく、これらの層の間に目的に応じて緩和層等を設けても良い。また、前記各層は、２層以上から成るものとしても良い。
下地層４上に形成された単結晶ダイヤモンド層５の結晶性が、波長λ＝１．５４ÅのＸ線回折法で分析したダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅（ＦＷＨＭ）が３°以下のものであることが好ましい。
このような範囲の半値幅を有するものであれば、充分なデバイス性能を得ることが可能となる。
このような範囲の半値幅を有するものであれば、充分なデバイス性能を得ることが可能となる。
ここで、単結晶ダイヤモンド層５の厚みは、３００μｍ以下である必要がある。
このように、本発明のダイヤモンド電子素子において、単結晶ダイヤモンド層５の厚みは３００μｍ以下であるので、単結晶ダイヤモンド層５を形成するための時間が短くなる。さらに、単結晶ダイヤモンド層５の表面の凹凸が抑制されたものとなるので、研磨加工に要する時間も短くなる。そのため、低コストなものとなる。さらに、単結晶ダイヤモンド層５の反りが抑制されるため、クラックの発生や破損が防止され、研磨加工やデバイス作製を容易に行うことができるものとなる。
このように、本発明のダイヤモンド電子素子において、単結晶ダイヤモンド層５の厚みは３００μｍ以下であるので、単結晶ダイヤモンド層５を形成するための時間が短くなる。さらに、単結晶ダイヤモンド層５の表面の凹凸が抑制されたものとなるので、研磨加工に要する時間も短くなる。そのため、低コストなものとなる。さらに、単結晶ダイヤモンド層５の反りが抑制されるため、クラックの発生や破損が防止され、研磨加工やデバイス作製を容易に行うことができるものとなる。
単結晶ダイヤモンド層５は、ボロン不純物を導入したｐ型単結晶ダイヤモンド、リン不純物を導入したｎ型単結晶ダイヤモンド、不純物を導入しない高抵抗単結晶ダイヤモンドのいずれかから選択される単結晶ダイヤモンド層が２層以上積層されたものとすることができる。この積層させる単結晶ダイヤモンド層５の選択は特に限定されず、例えば、ｐ型単結晶ダイヤモンドを２層積層させるなど、適宜決定することができる。
このような、２層以上よりなる積層の単結晶ダイヤモンド層５が形成されたものとすることで、目的に応じて種々のデバイスとして好適に動作させることができる。例えば、具体的にはＬＥＤ、パワーデバイスなどの用途とすることができる。
上記のような２層以上よりなる積層の単結晶ダイヤモンド層が形成される場合には、それらの合計の厚さが３００μｍ以下である必要がある。
このような本発明のダイヤモンド電子素子１であれば、大面積、低コスト、高品質なダイヤモンド電子素子となる。このようなダイヤモンド電子素子１を、ＬＥＤ、パワーデバイスなどの用途とすれば、大面積に低コストで所望の特性を充分に得ることが可能となる。
次に、本発明のダイヤモンド電子素子の製造方法について図１、図２を参照して説明する。
（準備工程：図２のＳＰ１）
まず、シリコン基材２を準備する。
準備するシリコン基材２としては、特に限定されず、例えば両面研磨した直径５～１５０ｍｍの単結晶シリコンウェーハとすることができる。シリコンウェーハは、安価に大面積かつ高品質なものの入手が可能である。
（準備工程：図２のＳＰ１）
まず、シリコン基材２を準備する。
準備するシリコン基材２としては、特に限定されず、例えば両面研磨した直径５～１５０ｍｍの単結晶シリコンウェーハとすることができる。シリコンウェーハは、安価に大面積かつ高品質なものの入手が可能である。
ここで、上述の準備工程（図２のＳＰ１）と後述する中間層工程（図２のＳＰ２）との間に、シリコン基材２上に金、白金、チタン、クロム、イリジウム、ロジウム、シリコン、酸化シリコン（ＳｉＯ２）のいずれかからなる薄膜を１層以上形成する工程を行うことが好ましい。
このように、シリコン基材２と中間層３との間に薄膜６を１層以上介在させることで、中間層３とシリコン基材２との接続性が向上して、より良好な状態の中間層３を形成することが可能となる。形成方法は特に限定されず、従来行われているいずれの方法も採用可能である。
（中間層工程：図２のＳＰ２）
次に、シリコン基材２上に単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層の内のいずれかからなる中間層３を形成する。
次に、シリコン基材２上に単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層の内のいずれかからなる中間層３を形成する。
中間層３は、例えば、スパッター、電子ビーム蒸着、気相合成、分子ビームエピタキシー法など、または、貼り合わせ法、接着剤法などを用いて形成することができる。
（下地層工程；図２のＳＰ３）
次に、中間層３上にイリジウム層、ロジウム層、白金層のいずれかからなる下地層４を形成する。
次に、中間層３上にイリジウム層、ロジウム層、白金層のいずれかからなる下地層４を形成する。
下地層４は、例えば、スパッター、電子ビーム蒸着、気相合成、分子線エピタキシー法などでヘテロエピタキシャル成長させることで、形成することができる。
（単結晶ダイヤモンド層工程：図２のＳＰ４）
そして、下地層４上に単結晶ダイヤモンド層５を形成する。
このとき、単結晶ダイヤモンド層５の厚みが、３００μｍよりも厚いと、長時間成長が必要となったり、表面の凹凸が大きくなり長時間の研磨加工を要したりして、高コスト要因となる。また、反りが大きくなり、研磨加工やデバイス作製が困難となる。場合によってはクラックの発生や、破損の原因となってしまう。
そして、下地層４上に単結晶ダイヤモンド層５を形成する。
このとき、単結晶ダイヤモンド層５の厚みが、３００μｍよりも厚いと、長時間成長が必要となったり、表面の凹凸が大きくなり長時間の研磨加工を要したりして、高コスト要因となる。また、反りが大きくなり、研磨加工やデバイス作製が困難となる。場合によってはクラックの発生や、破損の原因となってしまう。
そのため、単結晶ダイヤモンド層工程において形成する単結晶ダイヤモンド層５の厚みを、３００μｍ以下とする。これにより、単結晶ダイヤモンド層を形成するための時間が短くなり、さらに、単結晶ダイヤモンド層の表面の凹凸を抑制することができるので、研磨加工に要する時間も短くなる。このため、低コストとすることができる。また、単結晶ダイヤモンド層の反りが抑制されるため、クラックの発生や破損を防止することができ、研磨加工やデバイス作製を容易に行うことができる。
単結晶ダイヤモンド層５は、マイクロ波ＣＶＤ、ＤＣプラズマＣＶＤ、熱フィラメントＣＶＤ、アーク放電ＣＶＤ法などでヘテロエピタキシャル成長させることで、形成することができる。
このとき、下地層４上に形成する単結晶ダイヤモンド層５の結晶性を、波長λ＝１．５４ÅのＸ線回折法で分析したダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅（ＦＷＨＭ）が３°以下とすることが好ましい。このような結晶性を有するダイヤモンド層５の形成は、例えば、下地層４の表面にダイヤモンドの核形成のための前処理（バイアス処理）を行った後、マイクロ波ＣＶＤ、ＤＣプラズマＣＶＤ、熱フィラメントＣＶＤ、アーク放電ＣＶＤ法などによって、単結晶ダイヤモンド層５をヘテロエピタキシャル成長させることで行うことができる。
このようにすれば、半値幅が十分に小さくなり、充分なデバイス性能を得ることがより確実にできる。
またこのとき、下地層４上に形成する単結晶ダイヤモンド層５として、ボロン不純物を導入したｐ型単結晶ダイヤモンド、リン不純物を導入したｎ型単結晶ダイヤモンド、不純物を導入しない高抵抗単結晶ダイヤモンドのいずれかから選択される単結晶ダイヤモンド層５を２層以上積層させることができる。この積層させる単結晶ダイヤモンド層５の選択は特に限定されず、例えば、ｐ型単結晶ダイヤモンドを２層積層させるなど、適宜決定することができる。
このような２層以上よりなる積層の単結晶ダイヤモンド層５を形成されたものとすることで、目的に応じて種々のデバイスとして好適に動作させることができる。
また、単結晶ダイヤモンド層５を上記のように２層以上の層構造とする場合には、それらの合計の厚さを３００μｍ以下とする必要がある。
このような本発明のダイヤモンド電子素子の製造方法であれば、大面積、低コスト、高品質なダイヤモンド電子素子を製造することができる。このようなダイヤモンド電子素子を、ＬＥＤ、パワーデバイスなどの用途とすれば、大面積に低コストで所望の特性を充分に得ることが可能となる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
まず、１０．０ｍｍ直径、厚さが１．０ｍｍで方位（１００）の両面研磨された単結晶シリコンウェーハをシリコン基材２として用意した。
まず、１０．０ｍｍ直径、厚さが１．０ｍｍで方位（１００）の両面研磨された単結晶シリコンウェーハをシリコン基材２として用意した。
そして、単結晶ダイヤモンド層５の製膜を行う面側に単結晶ＭｇＯ層を電子ビーム蒸着法で、真空中、基板温度９００℃の条件で単結晶ＭｇＯ層が１μｍになるまでエピタキシャル成長して、中間層３を形成した。
次に、単結晶ＭｇＯ層上にＩｒ（イリジウム）層をヘテロエピタキシャル成長させて、下地層４を形成した。製膜には直径６インチ（１５０ｍｍ）、厚み５ｍｍ、純度９９．９％以上のＩｒをターゲットとしたＲ．Ｆ．（１３．５６ＭＨｚ）マグネトロンスパッター法を用いた。単結晶ＭｇＯ層が形成済みの基板を８００℃に加熱し、ベースプレッシャーが６×１０－７Ｔｏｒｒ（約８．０×１０－５Ｐａ）以下になるのを確認した後、Ａｒガスを１０ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節して５×１０－２Ｔｏｒｒ（約６．７Ｐａ）とした後、Ｒ．Ｆ．電力１０００Ｗを入力して１５分間製膜を行った。得られたＩｒ層は厚さ０．７μｍであった。
次に、ダイヤモンドの核形成のための前処理（バイアス処理）を行った。Ｉｒ層が形成された基板を、１５ｍｍ直径で平板型の電極上にセットし、ベースプレッシャーが１×１０－６Ｔｏｒｒ（約１．３×１０－４Ｐａ）以下になるのを確認した後、水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を５００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節して１００Ｔｏｒｒ（約１．３×１０４Ｐａ）とした後、基板側電極に負電圧を印加して９０ｓｅｃ間プラズマにさらして、基板表面をバイアス処理した。
最後に、ＤＣプラズマＣＶＤ法によって単結晶ダイヤモンド層５をヘテロエピタキシャル成長させた。バイアス処理を施した基板を、ＤＣプラズマＣＶＤ装置のチャンバー内にセットし、ロータリーポンプで１０－３Ｔｏｒｒ（約１．３×１０－１Ｐａ）以下のベースプレッシャーまで排気した後、原料ガスである水素希釈メタン（ＣＨ４／（ＣＨ４＋Ｈ２）＝５．０ｖｏｌ．％）を１０００ｓｃｃｍ導入した。排気系に通じるバルブの開口度を調節してチャンバー内を１１０Ｔｏｒｒ（約１．５×１０４Ｐａ）にした後、２．０Ａの直流電流を流して１０時間製膜を行った。製膜中の基板温度をパイロメーターで測定したところ９５０℃であった。
得られた単結晶ダイヤモンド層５は１０ｍｍ直径の基板全面で剥離も無く完全な連続膜であり、膜厚は５０μｍであった。この単結晶ダイヤモンド層５をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークの半値幅が６００ａｒｃｓｅｃ（約０．１６７°）であった。
この基板から２ｍｍ角を切り出して基板とし、ダイヤモンド・ショットキーバリアダイオード（ｄｉａｍｏｎｄ Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ：ＳＢＤ）を作製した。
まず、単結晶ダイヤモンド層５の表面を研磨加工して表面粗さＲＭＳ＝０．３ｎｍ（１０μｍ角領域ＡＦＭ測定）とした。次に、マイクロ波ＣＶＤ法で、高濃度ボロンドープしたｐ型の単結晶ダイヤモンド層５ａ（Ｐ＋
、１０２０ａｔｏｍｓ／ｃｍ３）を１μｍ厚形成した。更に低ボロンドープしたｐ型の単結晶ダイヤモンド層５ｂ（Ｐ、４×１０１６ａｔｏｍｓ／ｃｍ３）を１μｍ厚形成した。電極には、３８０μｍ直径のオーミック電極７（Ａｕ／Ｐｔ／Ｔｉ界面側）、ＳＢＤのために、１８０μｍ直径のＰｔのショットキー電極８を形成した。図３は、作成したＳＢＤの概略断面図である。図４は、作製したＳＢＤの外観写真である。
このようにして作製したＳＢＤのＩ－Ｖ特性を測定した。このときの測定結果を図５に示した。測定結果より導出された整流特性は１０１２であり、Ｉｄｅａｌｉｔｙ ｆａｃｔｏｒは、ｎ＝１．２であった。これらは、ＨＰＨＴダイヤモンドと同等の値である。
（実施例２）
実施例１において、シリコン基材２上にスパッター法でＰｔの薄膜を１μｍ形成してから、単結晶ＭｇＯ層（中間層）のヘテロエピタキシャル成長を行った以外は同様にして、厚み５０μｍの単結晶ダイヤモンド層５を形成したところ、この単結晶ダイヤモンド層５をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークの半値幅が５３０ａｒｃｓｅｃ（約０．１４７°）であった。実施例１と同様にＳＢＤを作製して、Ｉ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
実施例１において、シリコン基材２上にスパッター法でＰｔの薄膜を１μｍ形成してから、単結晶ＭｇＯ層（中間層）のヘテロエピタキシャル成長を行った以外は同様にして、厚み５０μｍの単結晶ダイヤモンド層５を形成したところ、この単結晶ダイヤモンド層５をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークの半値幅が５３０ａｒｃｓｅｃ（約０．１４７°）であった。実施例１と同様にＳＢＤを作製して、Ｉ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
（実施例３）
実施例１において、シリコン基材２上の単結晶ダイヤモンド層５の製膜を行う面側に、単結晶ＭｇＯ層を分子ビームエピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）法で、厚みが５０ｎｍになるまでエピタキシャル成長してから、Ｉｒ層（下地層４）のヘテロエピタキシャル成長を行った以外は同様にして、厚み５０μｍの単結晶ダイヤモンド層５を形成したところ、この単結晶ダイヤモンド層５をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークの半値幅が５６０ａｒｃｓｅｃ（約０．１５６°）であった。実施例１と同様にＳＢＤを作製して、Ｉ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
実施例１において、シリコン基材２上の単結晶ダイヤモンド層５の製膜を行う面側に、単結晶ＭｇＯ層を分子ビームエピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）法で、厚みが５０ｎｍになるまでエピタキシャル成長してから、Ｉｒ層（下地層４）のヘテロエピタキシャル成長を行った以外は同様にして、厚み５０μｍの単結晶ダイヤモンド層５を形成したところ、この単結晶ダイヤモンド層５をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークの半値幅が５６０ａｒｃｓｅｃ（約０．１５６°）であった。実施例１と同様にＳＢＤを作製して、Ｉ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
（実施例４）
実施例１において、シリコン基材２上の単結晶ダイヤモンド層５の製膜を行う面側に、単結晶ＭｇＯ層をパルスレーザーデポジション（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＬＤ）法で、厚みが１０μｍになるまでエピタキシャル成長してから、Ｉｒ層（下地層４）のヘテロエピタキシャル成長を行った以外は同様にして、厚み５０μｍの単結晶ダイヤモンド層５を形成したところ、この単結晶ダイヤモンド層５をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークの半値幅が６１０ａｒｃｓｅｃ（約０．１６９°）であった。実施例１と同様にＳＢＤを作製して、Ｉ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
実施例１において、シリコン基材２上の単結晶ダイヤモンド層５の製膜を行う面側に、単結晶ＭｇＯ層をパルスレーザーデポジション（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＬＤ）法で、厚みが１０μｍになるまでエピタキシャル成長してから、Ｉｒ層（下地層４）のヘテロエピタキシャル成長を行った以外は同様にして、厚み５０μｍの単結晶ダイヤモンド層５を形成したところ、この単結晶ダイヤモンド層５をＸ線回折測定（入射Ｘ線波長１．５４Å）したところ、ダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークの半値幅が６１０ａｒｃｓｅｃ（約０．１６９°）であった。実施例１と同様にＳＢＤを作製して、Ｉ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
（実施例５）
実施例１と同様にしてＤＣプラズマＣＶＤで５０μｍの単結晶ダイヤモンド層５を形成した後、単結晶ダイヤモンド層５をマイクロ波ＣＶＤで３５ｈ追加成長させて、単結晶ダイヤモンド層５の合計厚みを２９８μｍとした。その後、実施例１と同様して、マイクロ波ＣＶＤ法で、高濃度ボロンドープした単結晶ダイヤモンド層５ａを１μｍ厚、更に低ボロンドープした単結晶ダイヤモンド層５ｂを１μｍ厚形成した（図３参照）。即ち、実施例５における単結晶ダイヤモンド層５、５ａ、５ｂの合計の厚みは、３００μｍとした。その後、実施例１と同様にして、ＳＢＤを作製し、そのＩ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
実施例１と同様にしてＤＣプラズマＣＶＤで５０μｍの単結晶ダイヤモンド層５を形成した後、単結晶ダイヤモンド層５をマイクロ波ＣＶＤで３５ｈ追加成長させて、単結晶ダイヤモンド層５の合計厚みを２９８μｍとした。その後、実施例１と同様して、マイクロ波ＣＶＤ法で、高濃度ボロンドープした単結晶ダイヤモンド層５ａを１μｍ厚、更に低ボロンドープした単結晶ダイヤモンド層５ｂを１μｍ厚形成した（図３参照）。即ち、実施例５における単結晶ダイヤモンド層５、５ａ、５ｂの合計の厚みは、３００μｍとした。その後、実施例１と同様にして、ＳＢＤを作製し、そのＩ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
（実施例６）
実施例１と同様にしてＤＣプラズマＣＶＤで１０μｍの単結晶ダイヤモンド層５を形成した後、単結晶ダイヤモンド層５をマイクロ波ＣＶＤで１３ｈ追加成長させて、単結晶ダイヤモンド層５の合計厚みを１０１μｍとした。その後、実施例１と同様して、マイクロ波ＣＶＤ法で、高濃度ボロンドープした単結晶ダイヤモンド層５ａを１μｍ厚、更に低ボロンドープした単結晶ダイヤモンド層５ｂを１μｍ厚形成した（図３参照）。即ち、実施例６における単結晶ダイヤモンド層５、５ａ、５ｂの合計の厚みは、１０３μｍとした。その後、実施例１と同様にして、ＳＢＤを作製し、そのＩ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
実施例１と同様にしてＤＣプラズマＣＶＤで１０μｍの単結晶ダイヤモンド層５を形成した後、単結晶ダイヤモンド層５をマイクロ波ＣＶＤで１３ｈ追加成長させて、単結晶ダイヤモンド層５の合計厚みを１０１μｍとした。その後、実施例１と同様して、マイクロ波ＣＶＤ法で、高濃度ボロンドープした単結晶ダイヤモンド層５ａを１μｍ厚、更に低ボロンドープした単結晶ダイヤモンド層５ｂを１μｍ厚形成した（図３参照）。即ち、実施例６における単結晶ダイヤモンド層５、５ａ、５ｂの合計の厚みは、１０３μｍとした。その後、実施例１と同様にして、ＳＢＤを作製し、そのＩ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
（実施例７）
実施例１と同様にしてＤＣプラズマＣＶＤで１０μｍの単結晶ダイヤモンド層５を形成した後、単結晶ダイヤモンド層５をマイクロ波ＣＶＤで２７ｈ追加成長させて、単結晶ダイヤモンド層５の合計厚みを１９９μｍとした。その後、実施例１と同様して、マイクロ波ＣＶＤ法で、高濃度ボロンドープした単結晶ダイヤモンド層５ａを１μｍ厚、更に低ボロンドープした単結晶ダイヤモンド層５ｂを１μｍ厚形成した（図３参照）。即ち、実施例７における単結晶ダイヤモンド層５、５ａ、５ｂの合計の厚みは、２０１μｍとした。その後、実施例１と同様にして、ＳＢＤを作製し、そのＩ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
実施例１と同様にしてＤＣプラズマＣＶＤで１０μｍの単結晶ダイヤモンド層５を形成した後、単結晶ダイヤモンド層５をマイクロ波ＣＶＤで２７ｈ追加成長させて、単結晶ダイヤモンド層５の合計厚みを１９９μｍとした。その後、実施例１と同様して、マイクロ波ＣＶＤ法で、高濃度ボロンドープした単結晶ダイヤモンド層５ａを１μｍ厚、更に低ボロンドープした単結晶ダイヤモンド層５ｂを１μｍ厚形成した（図３参照）。即ち、実施例７における単結晶ダイヤモンド層５、５ａ、５ｂの合計の厚みは、２０１μｍとした。その後、実施例１と同様にして、ＳＢＤを作製し、そのＩ－Ｖ特性を測定したところ、ＨＰＨＴダイヤモンドと同等の特性を示すことができた。
このように、実施例１～７で、ＨＰＨＴダイヤモンドと同等の品質で、大面積、低コストなダイヤモンド電子素子を作成することができた。
（比較例１）
実施例１において用いたシリコン基材を用いないで、代わりに、１０．０ｍｍ直径、厚さが１．０ｍｍで方位（１００）の両面研磨した単結晶ＭｇＯを基材として用い、これに実施例１と同様にＩｒ層を製膜、バイアス処理、ＤＣプラズマＣＶＤをして５０μｍ厚の単結晶ダイヤモンド層を成長させた。ＣＶＤ終了後、室温に戻して、チャンバーから取り出すと、単結晶ＭｇＯ層面から単結晶ダイヤモンド層／Ｉｒ層が剥離して散らばっていた。これは、応力が大きいため剥離したと考えられる。
実施例１において用いたシリコン基材を用いないで、代わりに、１０．０ｍｍ直径、厚さが１．０ｍｍで方位（１００）の両面研磨した単結晶ＭｇＯを基材として用い、これに実施例１と同様にＩｒ層を製膜、バイアス処理、ＤＣプラズマＣＶＤをして５０μｍ厚の単結晶ダイヤモンド層を成長させた。ＣＶＤ終了後、室温に戻して、チャンバーから取り出すと、単結晶ＭｇＯ層面から単結晶ダイヤモンド層／Ｉｒ層が剥離して散らばっていた。これは、応力が大きいため剥離したと考えられる。
（比較例２）
実施例１と同様にしてＤＣプラズマＣＶＤで５０μｍの単結晶ダイヤモンド層を形成した後、マイクロ波ＣＶＤで４３ｈ追加成長させて、単結晶ダイヤモンド層の合計厚みを３５０μｍとした。その後、室温に戻して、チャンバーから取り出すと、単結晶ダイヤモンド層の全面に多数のクラックが入っていた。
実施例１と同様にしてＤＣプラズマＣＶＤで５０μｍの単結晶ダイヤモンド層を形成した後、マイクロ波ＣＶＤで４３ｈ追加成長させて、単結晶ダイヤモンド層の合計厚みを３５０μｍとした。その後、室温に戻して、チャンバーから取り出すと、単結晶ダイヤモンド層の全面に多数のクラックが入っていた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ダイヤモンド電子素子、 ２…シリコン基材、 ３…中間層、 ４…下地層、
５、５ａ、５ｂ…単結晶ダイヤモンド層、 ６…薄膜、 ７…オーミック電極、
８…ショットキー電極。
５、５ａ、５ｂ…単結晶ダイヤモンド層、 ６…薄膜、 ７…オーミック電極、
８…ショットキー電極。
Claims (4)
- ダイヤモンド電子素子であって、
シリコン基材と、該シリコン基材上に形成され、単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層のいずれかからなる中間層と、該中間層上に形成され、イリジウム層、ロジウム層、白金層のいずれかからなる下地層と、該下地層上に形成された単結晶ダイヤモンド層とを有し、
前記シリコン基材と前記中間層との間に、金、白金、チタン、クロム、イリジウム、ロジウム、シリコンのいずれかからなる薄膜が１層以上形成されたものであり、
前記単結晶ダイヤモンド層の厚みが、３００μｍ以下のものであり、
前記単結晶ダイヤモンド層は、ボロン不純物を導入したｐ型単結晶ダイヤモンド、リン不純物を導入したｎ型単結晶ダイヤモンド、不純物を導入しない高抵抗単結晶ダイヤモンドのいずれかから選択される単結晶ダイヤモンド層が３層積層されたエピタキシャル層であり、
該３層の単結晶ダイヤモンド層のうち、
前記下地層に最も近い単結晶ダイヤモンド層は、前記不純物を導入しない高抵抗単結晶ダイヤモンドからなり、
残りの２層の単結晶ダイヤモンド層は、前記ｐ型単結晶ダイヤモンド又は前記ｎ型単結晶ダイヤモンドのどちらか一方の導電型の単結晶ダイヤモンドからなり、該一方の導電型の単結晶ダイヤモンドでドープ濃度差のある２層からなり、前記下地層に最も近い単結晶ダイヤモンド層に近い層が、遠い層よりもドープ濃度が高いものであることを特徴とするダイヤモンド電子素子。 - 前記単結晶ダイヤモンド層の結晶性が、波長λ＝１．５４ÅのＸ線回折法で分析したダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅（ＦＷＨＭ）が３°以下のものであることを特徴とする請求項１に記載のダイヤモンド電子素子。
- ダイヤモンド電子素子の製造方法であって、
シリコン基材を準備する準備工程と、該シリコン基材上に単結晶ＭｇＯ層、単結晶ＳｒＴｉＯ３層、α－Ａｌ２Ｏ３層、ＹＳＺ（イットリア安定化ジルコニア）層の内のいずれかからなる中間層を形成する中間層工程と、前記中間層上にイリジウム層、ロジウム層、白金層のいずれかからなる下地層を形成する下地層工程と、前記下地層上に単結晶ダイヤモンド層を形成する単結晶ダイヤモンド層工程とを含み、
前記準備工程と前記中間層工程との間に、前記シリコン基材上に金、白金、チタン、クロム、イリジウム、ロジウム、シリコンのいずれかからなる薄膜を１層以上形成する工程を有し、
前記単結晶ダイヤモンド層工程において形成する前記単結晶ダイヤモンド層の厚みを、３００μｍ以下とし、
前記単結晶ダイヤモンド層工程において、前記下地層上に形成する単結晶ダイヤモンド層として、ボロン不純物を導入したｐ型単結晶ダイヤモンド、リン不純物を導入したｎ型単結晶ダイヤモンド、不純物を導入しない高抵抗単結晶ダイヤモンドのいずれかから選択される単結晶ダイヤモンド層をエピタキシャル成長により３層積層させ、
該３層の単結晶ダイヤモンド層のうち、
前記下地層に最も近い単結晶ダイヤモンド層を、前記不純物を導入しない高抵抗単結晶ダイヤモンドからなるものとし、
残りの２層の単結晶ダイヤモンド層は、前記ｐ型単結晶ダイヤモンド又は前記ｎ型単結晶ダイヤモンドのどちらか一方の導電型の単結晶ダイヤモンドからなり、該一方の導電型の単結晶ダイヤモンドでドープ濃度差のある２層からなり、前記下地層に最も近い単結晶ダイヤモンド層に近い層が、遠い層よりもドープ濃度が高いものとすることを特徴とするダイヤモンド電子素子の製造方法。 - 前記単結晶ダイヤモンド層工程において、前記下地層上に形成する単結晶ダイヤモンド層の結晶性を、波長λ＝１．５４ÅのＸ線回折法で分析したダイヤモンド（００４）帰属の２θ＝１１９．５°における回折強度ピークのロッキングカーブ半値幅（ＦＷＨＭ）が３°以下とすることを特徴とする請求項３に記載のダイヤモンド電子素子の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015150500 | 2015-07-30 | ||
| JP2015150500 | 2015-07-30 | ||
| JP2016021008A JP7017299B2 (ja) | 2015-07-30 | 2016-02-05 | ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016021008A Division JP7017299B2 (ja) | 2015-07-30 | 2016-02-05 | ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021166293A JP2021166293A (ja) | 2021-10-14 |
| JP7420763B2 true JP7420763B2 (ja) | 2024-01-23 |
Family
ID=57989450
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016021008A Active JP7017299B2 (ja) | 2015-07-30 | 2016-02-05 | ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 |
| JP2021095527A Active JP7420763B2 (ja) | 2015-07-30 | 2021-06-08 | ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016021008A Active JP7017299B2 (ja) | 2015-07-30 | 2016-02-05 | ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (2) | JP7017299B2 (ja) |
| TW (1) | TW201724193A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3079535B1 (fr) * | 2018-03-28 | 2022-03-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche monocristalline de materiau diamant ou iridium et substrat pour croissance par epitaxie d'une couche monocristalline de materiau diamant ou iridium |
| KR102230458B1 (ko) * | 2018-11-30 | 2021-03-23 | 한국산업기술대학교산학협력단 | 다이아몬드 기판 제조 방법 |
| JP7253208B2 (ja) * | 2021-07-09 | 2023-04-06 | 株式会社ディスコ | ダイヤモンド成膜方法及びダイヤモンド成膜装置 |
| CN113832541B (zh) * | 2021-09-29 | 2024-02-09 | 太原理工大学 | 用于外延生长大尺寸单晶金刚石的复合衬底的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005615A (ja) | 2003-06-13 | 2005-01-06 | Kobe Steel Ltd | ダイヤモンド電子素子の製造方法 |
| JP2005219962A (ja) | 2004-02-05 | 2005-08-18 | Sumitomo Electric Ind Ltd | ダイヤモンド単結晶基板及びその製造方法 |
| JP2010062388A (ja) | 2008-09-04 | 2010-03-18 | Kobe Steel Ltd | ダイヤモンド半導体素子 |
| JP2012041258A (ja) | 2010-06-28 | 2012-03-01 | Shin-Etsu Chemical Co Ltd | 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法 |
| JP2014034473A (ja) | 2012-08-07 | 2014-02-24 | Shin Etsu Chem Co Ltd | ダイヤモンドの製造方法及び直流プラズマｃｖｄ装置 |
| JP2015059069A (ja) | 2013-09-19 | 2015-03-30 | 独立行政法人産業技術総合研究所 | 単結晶ダイヤモンドの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2730271B2 (ja) * | 1990-03-07 | 1998-03-25 | 住友電気工業株式会社 | 半導体装置 |
| JP3278474B2 (ja) | 1992-10-28 | 2002-04-30 | 株式会社三共 | 遊技機 |
| JP2009059798A (ja) * | 2007-08-30 | 2009-03-19 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子の製造方法 |
| JP2011079683A (ja) * | 2009-10-02 | 2011-04-21 | Shin-Etsu Chemical Co Ltd | 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法 |
| JP2014160719A (ja) * | 2013-02-19 | 2014-09-04 | National Institute Of Advanced Industrial & Technology | ダイヤモンド半導体素子 |
-
2016
- 2016-02-05 JP JP2016021008A patent/JP7017299B2/ja active Active
- 2016-07-26 TW TW105123609A patent/TW201724193A/zh unknown
-
2021
- 2021-06-08 JP JP2021095527A patent/JP7420763B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005615A (ja) | 2003-06-13 | 2005-01-06 | Kobe Steel Ltd | ダイヤモンド電子素子の製造方法 |
| JP2005219962A (ja) | 2004-02-05 | 2005-08-18 | Sumitomo Electric Ind Ltd | ダイヤモンド単結晶基板及びその製造方法 |
| JP2010062388A (ja) | 2008-09-04 | 2010-03-18 | Kobe Steel Ltd | ダイヤモンド半導体素子 |
| JP2012041258A (ja) | 2010-06-28 | 2012-03-01 | Shin-Etsu Chemical Co Ltd | 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法 |
| JP2014034473A (ja) | 2012-08-07 | 2014-02-24 | Shin Etsu Chem Co Ltd | ダイヤモンドの製造方法及び直流プラズマｃｖｄ装置 |
| JP2015059069A (ja) | 2013-09-19 | 2015-03-30 | 独立行政法人産業技術総合研究所 | 単結晶ダイヤモンドの製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 澤邊厚仁, 安藤豊 他，イリジウム下地表面への選択成長法を用いたヘテロエピタキシャルダイヤモンドの作製，日本結晶成長学会誌，2012年，Vol.39, No.4，p.27-32 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017034220A (ja) | 2017-02-09 |
| JP2021166293A (ja) | 2021-10-14 |
| TW201724193A (zh) | 2017-07-01 |
| JP7017299B2 (ja) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7420763B2 (ja) | ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 | |
| US11066757B2 (en) | Diamond substrate and freestanding diamond substrate | |
| KR102551587B1 (ko) | 다이아몬드 제막용 하지기판 및 이것을 이용한 다이아몬드기판의 제조방법 | |
| US9752255B2 (en) | Base material on which single-crystal diamond is grown comprised of a base substrate, bonded single-crystal MgO layer, and heteroepitaxial film, and method for manufacturing a single-crystal diamond substrate on the base material | |
| US7514146B2 (en) | Multilayer substrate, method for producing a multilayer substrate, and device | |
| US20100178234A1 (en) | Multilayer substrate and method for producing the same, diamond film and method for producing the same | |
| US20110084285A1 (en) | Base material for growing single crystal diamond and method for producing single crystal diamond substrate | |
| US10100435B2 (en) | Method for manufacturing diamond substrate | |
| WO2017017940A1 (ja) | ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 | |
| JP7298832B2 (ja) | ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法 | |
| JP2004115305A (ja) | 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード | |
| JP7226722B2 (ja) | ダイヤモンド基板 | |
| WO2024048357A1 (ja) | 下地基板及び単結晶ダイヤモンド積層基板並びにそれらの製造方法 | |
| JP2023116122A (ja) | 下地基板及び単結晶ダイヤモンド積層基板並びにそれらの製造方法 | |
| JP2020070196A (ja) | 窒化物半導体層の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210608 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230922 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7420763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |