JP7420444B1 - データ処理システム、処理方法、およびプログラム - Google Patents
データ処理システム、処理方法、およびプログラム Download PDFInfo
- Publication number
- JP7420444B1 JP7420444B1 JP2022118765A JP2022118765A JP7420444B1 JP 7420444 B1 JP7420444 B1 JP 7420444B1 JP 2022118765 A JP2022118765 A JP 2022118765A JP 2022118765 A JP2022118765 A JP 2022118765A JP 7420444 B1 JP7420444 B1 JP 7420444B1
- Authority
- JP
- Japan
- Prior art keywords
- clock
- alarm
- data processing
- disappearance
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 101
- 238000003672 processing method Methods 0.000 title claims description 11
- 238000012544 monitoring process Methods 0.000 claims abstract description 63
- 230000008034 disappearance Effects 0.000 claims abstract description 33
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 abstract description 27
- 238000001514 detection method Methods 0.000 description 24
- 230000000630 rising effect Effects 0.000 description 11
- 238000012937 correction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000003708 edge detection Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
<実施形態>
図1は、本開示の一実施形態によるデータ処理システム1の構成の一例を示す図である。データ処理システム1は、図1に示すように、クロック補正回路2およびデータ処理部105を備える。
以上、本開示の一実施形態によるデータ処理システム1について説明した。データ処理システム1において、H-監視制御部301(第1監視手段の一例)は、クロック1-2’(第1クロックの一例)におけるHighの消失を1クロック単位で監視する。L-監視制御部302(第2監視手段の一例)は、前記クロック1-2’におけるLowの消失を1クロック単位で監視する。こうすることにより、データ処理システムにおいて、ノイズが発生した場合であっても所望のクロック信号を得ることができる。
第1クロックにおけるHighの消失を1クロック単位で監視する第1監視手段と、
前記第1クロックにおけるLowの消失を1クロック単位で監視する第2監視手段と、
を備えるデータ処理システム。
前記第1監視手段は、
前記Highを消失したと判定した場合、High側のアラームである第1アラームを設定し、
前記第2監視手段は、
前記Lowを消失したと判定した場合、Low側のアラームである第2アラームを設定する、
付記1に記載のデータ処理システム。
前記第1アラームと前記第2アラームとの論理和を演算する演算手段、
を備える付記2に記載のデータ処理システム。
前記演算手段は、
前記論理和の演算結果が0である場合、第2クロックをデータ処理手段に出力し、
前記論理和の演算結果が1である場合、第3クロックをデータ処理手段に出力する、
付記3に記載のデータ処理システム。
データ処理システムが実行する処理方法であって、
第1クロックにおけるHighの消失を1クロック単位で監視することと、
前記第1クロックにおけるLowの消失を1クロック単位で監視することと、
を含む処理方法。
データ処理システムが備えるコンピュータに、
第1クロックにおけるHighの消失を1クロック単位で監視することと、
前記第1クロックにおけるLowの消失を1クロック単位で監視することと、
を実行させるプログラム。
2・・・クロック補正回路
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
101・・・クロック逓倍部
102・・・クロック制御部
103・・・クロック断検出部
104・・・クロック切り替え制御部
105・・・データ処理部
201・・・同期処理部
202・・・立ち上がり検出部
203・・・カウンタ制御部
204・・・クロック生成部
301・・・H-監視制御部
302・・・L-監視制御部
303・・・論理和(OR)
Claims (5)
- 第2クロックと同じ周波数のクロックを逓倍したクロックで前記第2クロックを同期化したクロックである第1クロックにおけるHighの消失を1クロック単位で監視し、前記Highを消失したと判定した場合、High側のアラームである第1アラームを設定する第1監視手段と、
前記第1クロックにおけるLowの消失を1クロック単位で監視し、前記Lowを消失したと判定した場合、Low側のアラームである第2アラームを設定する第2監視手段と、
前記第1アラームと前記第2アラームとの論理和を演算する演算手段と、
前記論理和の演算結果が0である場合、前記第2クロックをデータ処理手段に出力し、前記論理和の演算結果が1である場合、前記逓倍したクロックのカウント数を示すカウント信号に基づいて前記第2クロックの位相に近い第3クロックを前記データ処理手段に出力するクロック切り替え制御手段と、
を備えるデータ処理システム。 - 前記第2クロックと同じ周波数のクロックから前記逓倍したクロックを生成する逓倍手段、
を備える請求項1に記載のデータ処理システム。 - 前記逓倍したクロックで前記第2クロックを同期化したクロックである第1クロックを生成するクロック制御手段、
を備える請求項1または請求項2に記載のデータ処理システム。 - データ処理システムが実行する処理方法であって、
第2クロックと同じ周波数のクロックを逓倍したクロックで前記第2クロックを同期したクロックである第1クロックにおけるHighの消失を1クロック単位で監視し、前記Highを消失したと判定した場合、High側のアラームである第1アラームを設定することと、
前記第1クロックにおけるLowの消失を1クロック単位で監視し、前記Lowを消失したと判定した場合、Low側のアラームである第2アラームを設定することと、
前記第1アラームと前記第2アラームとの論理和を演算することと、
前記論理和の演算結果が0である場合、前記第2クロックをデータ処理手段に出力し、前記論理和の演算結果が1である場合、前記逓倍したクロックのカウント数を示すカウント信号に基づいて前記第2クロックの位相に近い第3クロックを前記データ処理手段に出力することと、
を含む処理方法。 - データ処理システムが備えるコンピュータに、
第2クロックと同じ周波数のクロックを逓倍したクロックで前記第2クロックを同期したクロックである第1クロックにおけるHighの消失を1クロック単位で監視し、前記Highを消失したと判定した場合、High側のアラームである第1アラームを設定することと、
前記第1クロックにおけるLowの消失を1クロック単位で監視し、前記Lowを消失したと判定した場合、Low側のアラームである第2アラームを設定することと、
前記第1アラームと前記第2アラームとの論理和を演算することと、
前記論理和の演算結果が0である場合、前記第2クロックをデータ処理手段に出力し、前記論理和の演算結果が1である場合、前記逓倍したクロックのカウント数を示すカウント信号に基づいて前記第2クロックの位相に近い第3クロックを前記データ処理手段に出力することと、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022118765A JP7420444B1 (ja) | 2022-07-26 | 2022-07-26 | データ処理システム、処理方法、およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022118765A JP7420444B1 (ja) | 2022-07-26 | 2022-07-26 | データ処理システム、処理方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7420444B1 true JP7420444B1 (ja) | 2024-01-23 |
JP2024016550A JP2024016550A (ja) | 2024-02-07 |
Family
ID=89615980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022118765A Active JP7420444B1 (ja) | 2022-07-26 | 2022-07-26 | データ処理システム、処理方法、およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7420444B1 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014102723A (ja) | 2012-11-21 | 2014-06-05 | Fujitsu Telecom Networks Ltd | 回路装置 |
-
2022
- 2022-07-26 JP JP2022118765A patent/JP7420444B1/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014102723A (ja) | 2012-11-21 | 2014-06-05 | Fujitsu Telecom Networks Ltd | 回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2024016550A (ja) | 2024-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4788825B2 (ja) | ジッタ抑圧回路及びジッタ抑圧方法 | |
JP5298382B2 (ja) | 回路、制御システム、制御方法及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
TWI605685B (zh) | 延遲控制電路與包括該延遲控制電路之時脈產生電路 | |
JP6643622B2 (ja) | クロックデータリカバリ装置と位相制御方法 | |
KR20090016086A (ko) | 클럭 스위칭 회로에서 글리치를 방지하기 위한 장치 및방법 | |
TW201728086A (zh) | 半導體設備 | |
JP7420444B1 (ja) | データ処理システム、処理方法、およびプログラム | |
JP5834936B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JPWO2012081196A1 (ja) | 信号選択回路及び信号選択方法 | |
KR101533081B1 (ko) | 저전력과 신뢰성을 동시에 확보하기 위한 이중화 대응 장치, 이중화 시스템 및 이중화 구성 설정 방법 | |
JP4819707B2 (ja) | 冗長演算システムよび演算部 | |
JP2020017918A (ja) | 複数レーン・シリアライザ装置 | |
JPWO2008152755A1 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
JP5401947B2 (ja) | クロック無瞬断切替装置およびその動作方法 | |
US11644861B2 (en) | Information processing apparatus including function blocks and generation units | |
JP3126610B2 (ja) | クロック作成回路におけるカウンタの制御方法 | |
JP5026120B2 (ja) | クロックリカバリ回路 | |
JP2001167523A (ja) | データ復調回路及びこの回路を組み込む半導体装置 | |
JP2024024874A (ja) | 情報処理システム、処理方法、およびプログラム | |
KR0162766B1 (ko) | 선입선출 구조에서의 유효깊이 계산장치 | |
JPH08181588A (ja) | クロック断検出回路 | |
EP3812874A1 (en) | Glitch-free clock multiplexer | |
JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
JP2012204871A (ja) | 半導体装置、及び情報処理装置 | |
JP2023131386A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240105 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7420444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |