JP7409563B2 - 多層基板及び多層基板の製造方法 - Google Patents
多層基板及び多層基板の製造方法 Download PDFInfo
- Publication number
- JP7409563B2 JP7409563B2 JP2023529686A JP2023529686A JP7409563B2 JP 7409563 B2 JP7409563 B2 JP 7409563B2 JP 2023529686 A JP2023529686 A JP 2023529686A JP 2023529686 A JP2023529686 A JP 2023529686A JP 7409563 B2 JP7409563 B2 JP 7409563B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulator layer
- multilayer substrate
- insulator
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 599
- 239000012212 insulator Substances 0.000 claims description 393
- 239000000758 substrate Substances 0.000 claims description 248
- 239000004020 conductor Substances 0.000 claims description 209
- 239000011229 interlayer Substances 0.000 claims description 71
- 238000003475 lamination Methods 0.000 claims description 22
- 238000002360 preparation method Methods 0.000 claims description 19
- 238000005452 bending Methods 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 description 31
- 238000012986 modification Methods 0.000 description 31
- 230000000694 effects Effects 0.000 description 16
- 239000011241 protective layer Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- 239000011148 porous material Substances 0.000 description 9
- 229920005992 thermoplastic resin Polymers 0.000 description 9
- 239000006260 foam Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
多層基板は、
複数の第1絶縁体層及び第2絶縁体層を含む複数の絶縁体層が積層された構造を有している積層体を、
備えており、
前記積層体の積層方向に直交する方向は、第1方向であり、
前記積層方向及び前記第1方向に直交する方向は、第2方向であり、
前記積層体は、前記積層方向に見て、第1領域及び第2領域を含んでおり、
前記第1領域は、前記積層方向に見て、前記第2絶縁体層を含まない領域であり、
前記第2領域は、前記積層方向に見て、前記第2絶縁体層を含む領域であり、
前記複数の第1絶縁体層は、小面積第1絶縁体層を含んでおり、
前記第1領域及び前記第2領域は、前記積層方向に見て、前記第2方向に互いに隣接しており、
前記小面積第1絶縁体層は、前記第1領域に位置しており、かつ、前記第2領域に位置しておらず、
前記小面積第1絶縁体層は、前記第1方向に見て、前記第2絶縁体層と重なっており、
前記第2絶縁体層の空孔率は、前記複数の第1絶縁体層の空孔率より高い。
複数の第1絶縁体層を準備する第1準備工程であって、複数の前記第1絶縁体層は、小面積第1絶縁体層及び1以上の大面積第1絶縁体層を含んでおり、前記小面積第1絶縁体層の主面の面積は、前記大面積第1絶縁体層の主面の面積より小さい、第1準備工程と、
第2絶縁体層を準備する第2準備工程であって、前記第2絶縁体層の空孔率は、前記複数の第1絶縁体層の全体の空孔率より高い、第2準備工程と、
前記第1準備工程及び前記第2準備工程の後に、前記小面積第1絶縁体層、前記大面積第1絶縁体層及び前記第2絶縁体層を積層して積層体を形成する積層工程であって、前記積層体の積層方向に直交する方向は、第1方向であり、前記小面積第1絶縁体層は、前記第1方向に見て、前記第2絶縁体層と重なっており、かつ、前記小面積第1絶縁体層及び前記第2絶縁体層は、前記積層方向に前記大面積第1絶縁体層と重なる、積層工程と、
前記積層工程の後に、前記積層体に加圧処理を施す加圧工程と、
を備える。
[回路基板の構造]
以下に、本発明の実施形態に係る多層基板10の構造について図面を参照しながら説明する。図1は、多層基板10の分解斜視図である。なお、図1では、複数の層間接続導体v1及び複数の層間接続導体v2の内の代表的な層間接続導体v1,v2にのみ参照符号を付した。図2は、多層基板10の左右方向に直交する断面図である。図3は、多層基板10の前後方向に直交する断面図である。
次に、多層基板10の製造方法について図1を参照しながら説明する。
多層基板10によれば、第2絶縁体層18の空孔が潰れることを抑制できる。より詳細には、第2絶縁体層18の空孔率は、第1絶縁体層14cの空孔率より高い。従って、第1絶縁体層14cは、第2絶縁体層18より硬い。そして、第1絶縁体層14cは、前後方向に見て、第2絶縁体層18と重なっている。これにより、積層体12の圧着時に、第1絶縁体層14cがストッパーとして機能するようになり、第2絶縁体層18が上下方向に潰れることが第1絶縁体層14cにより抑制される。その結果、積層体12の圧着時に、第2絶縁体層18の空孔が潰れることが抑制される。
以下に、第1変形例に係る多層基板10aについて図面を参照しながら説明する。図5は、多層基板10aの断面図である。
以下に、第2変形例に係る多層基板10bについて図面を参照しながら説明する。図6は、多層基板10bの断面図である。
以下に、第3変形例に係る多層基板10cについて図面を参照しながら説明する。図7は、多層基板10cの断面図である。
以下に、第4変形例に係る多層基板10dについて図面を参照しながら説明する。図8は、多層基板10dの断面図である。
以下に、第5変形例に係る多層基板10eについて図面を参照しながら説明する。図9及び図10は、多層基板10eの断面図である。
以下に、第6変形例に係る多層基板10fについて図面を参照しながら説明する。図11及び図12は、多層基板10fの断面図である。
以下に、第7変形例に係る多層基板10gについて図面を参照しながら説明する。図13は、多層基板10gの断面図である。
以下に、第8変形例に係る多層基板10hについて図面を参照しながら説明する。図14は、多層基板10hの分解斜視図である。
以下に、第9変形例に係る多層基板10iについて図面を参照しながら説明する。図15は、多層基板10iの断面図である。
以下に、第10変形例に係る多層基板10jについて図面を参照しながら説明する。図16及び図17は、多層基板10jの断面図である。図18は、多層基板10jの上面図である。図18は、多層基板10jの内部を透視した図である。
以下に、第11変形例に係る多層基板10kについて図面を参照しながら説明する。図19は、多層基板10kの断面図である。図20は、多層基板10kの分解図である。なお、図19及び図20では、絶縁体層のみを図示した。
以下に、第12変形例に係る多層基板10lについて図面を参照しながら説明する。図21は、多層基板10lの断面図である。図22は、多層基板10lの分解図である。なお、図21及び図22では、絶縁体層のみを図示した。
以下に、第13変形例に係る多層基板10mについて図面を参照しながら説明する。図23及び図24は、多層基板10mの断面図である。
以下に、第14変形例に係る多層基板10nについて図面を参照しながら説明する。図25は、多層基板10nの断面図である。
以下に、第15変形例に係る多層基板10oについて図面を参照しながら説明する。図26は、多層基板10oの分解斜視図である。図27は、多層基板10oの断面図である。
以下のその他の変形例に係る多層基板10hの製造方法について図面を参照しながら説明する。図28は、多層基板10hのマザー積層体112の上面図である。図28では、マザー積層体112を透視した。
本発明に係る回路基板は、多層基板10,10a~10oに限らず、その要旨の範囲内において変更可能である。なお、多層基板10,10a~10oの構造を任意に組み合わせてもよい。
多層基板は、
複数の第1絶縁体層及び第2絶縁体層を含む複数の絶縁体層が積層された構造を有している積層体を、
備えており、
前記積層体の積層方向に直交する方向は、第1方向であり、
前記積層方向及び前記第1方向に直交する方向は、第2方向であり、
前記積層体は、前記積層方向に見て、第1領域及び第2領域を含んでおり、
前記第1領域は、前記積層方向に見て、前記第2絶縁体層を含まない領域であり、
前記第2領域は、前記積層方向に見て、前記第2絶縁体層を含む領域であり、
前記複数の第1絶縁体層は、小面積第1絶縁体層を含んでおり、
前記第1領域及び前記第2領域は、前記積層方向に見て、前記第2方向に互いに隣接しており、
前記小面積第1絶縁体層は、前記第1領域に位置しており、かつ、前記第2領域に位置しておらず、
前記小面積第1絶縁体層は、前記第1方向に見て、前記第2絶縁体層と重なっており、
前記第2絶縁体層の空孔率は、前記複数の第1絶縁体層の空孔率より高い、
多層基板。
前記複数の第1絶縁体層は、1以上の大面積第1絶縁体層を更に含んでおり、
前記1以上の大面積第1絶縁体層は、前記第1領域及び前記第2領域に位置している、
(1)に記載の多層基板。
(3)
前記1以上の大面積第1絶縁体層の少なくとも一つは、前記積層方向に見て、前記第1領域の少なくとも一部分及び前記第2領域の全体に位置しており、かつ、前記積層方向に見て、前記第1領域と前記第2領域との境界に位置している、
(2)に記載の多層基板。
前記多層基板は、
前記積層体に設けられている第1信号導体層を、
更に備えている、
(1)ないし(3)のいずれかに記載の多層基板。
前記第1信号導体層の少なくとも一部分は、前記第2領域に位置している、
(4)に記載の多層基板。
前記第1信号導体層は、前記第2領域に位置しており、かつ、前記積層方向に見て、前記第1方向及び前記第2方向において、前記第2絶縁体層に挟まれている、
(4)に記載の多層基板。
前記第1信号導体層は、前記第2領域に位置していない、
(4)に記載の多層基板。
前記多層基板は、
前記積層体に設けられている1以上の層間接続導体を、
更に備えており、
前記積層体の前記積層方向の厚みは、前記積層方向に見た前記1以上の層間接続導体と前記第2絶縁体層との最短距離より大きい、
(7)に記載の多層基板。
前記多層基板は、
前記積層体に設けられている第2信号導体層を、
更に備えており、
前記第2信号導体層は、前記第2領域に位置しておらず、
前記第2絶縁体層は、前記積層方向に見て、前記第1信号導体層と前記第2信号導体層との間に位置している、
(8)に記載の多層基板。
前記1以上の第2絶縁体層には、層間接続導体が位置していない、
(5)に記載の多層基板。
前記積層体は、1以上の前記第2絶縁体層を更に含んでいる、
(1)ないし(10)のいずれかに記載の多層基板。
前記第2領域は、折れ曲がっており、
前記第2領域の曲率半径は、前記第1領域の曲率半径より小さい、
(1)ないし(11)のいずれかに記載の多層基板。
前記積層方向に見て、前記第2領域は、前記積層体の前記第1方向の両端を繋いでいる、
(1)ないし(12)のいずれかに記載の多層基板。
前記第2絶縁体層の前記積層方向の厚みは、前記第1方向に見て前記第2絶縁体層と重なる前記小面積第1絶縁体層の前記積層方向の厚みより小さい、
(1)ないし(13)のいずれかに記載の多層基板。
多層基板の製造方法であって、
複数の第1絶縁体層を準備する第1準備工程であって、複数の前記第1絶縁体層は、小面積第1絶縁体層及び1以上の大面積第1絶縁体層を含んでおり、前記小面積第1絶縁体層の主面の面積は、前記大面積第1絶縁体層の主面の面積より小さい、第1準備工程と、
第2絶縁体層を準備する第2準備工程であって、前記第2絶縁体層の空孔率は、前記複数の第1絶縁体層の全体の空孔率より高い、第2準備工程と、
前記第1準備工程及び前記第2準備工程の後に、前記小面積第1絶縁体層、前記大面積第1絶縁体層及び前記第2絶縁体層を積層して積層体を形成する積層工程であって、前記積層体の積層方向に直交する方向は、第1方向であり、前記小面積第1絶縁体層は、前記第1方向に見て、前記第2絶縁体層と重なっており、かつ、前記小面積第1絶縁体層及び前記第2絶縁体層は、前記積層方向に前記大面積第1絶縁体層と重なる、積層工程と、
前記積層工程の後に、前記積層体に加圧処理を施す加圧工程と、
を備える、
多層基板の製造方法。
前記積層体は、第1領域及び第2領域を含んでおり、
前記第1領域は、前記第2絶縁体層と重ならない領域であり、
前記第2領域は、前記第2絶縁体層と重なる領域であり、
前記多層基板の製造方法は、
前記加圧工程の後に、前記第2領域の曲率半径が前記第1領域の曲率半径より小さくなるように、記第2領域を折り曲げる折り曲げ工程を、
を更に備える、
(15)に記載の多層基板の製造方法。
前記積層方向に見て、前記第2領域は、前記積層体の前記第1方向の両端を繋いでおり、
前記折り曲げ工程では、前記積層方向に見て、前記第2領域が前記積層体の前記第1方向の両端を繋いでいる部分を折り曲げる、
(16)に記載の多層基板の製造方法。
前記積層方向に見て、前記第1領域と前記第2領域とは、前記第1方向に並んでおり、
前記折り曲げ工程では、前記積層方向に見て、前記第1領域と前記第2領域とが前記第1方向に並んでいる部分を折り曲げる、
(16)に記載の多層基板の製造方法。
前記積層体は、第1領域及び第2領域を含んでおり、
前記第1領域は、前記第2絶縁体層と重ならない領域であり、
前記第2領域は、前記第2絶縁体層と重なる領域であり、
前記第2絶縁体層の前記積層方向の厚みは、前記第1絶縁体層の前記積層方向の厚みより小さい、
(15)ないし(18)のいずれかに記載の多層基板の製造方法。
12:積層体
14a~14d:第1絶縁体層
16a,16b:保護層
18,18a~18d:第2絶縁体層
20a,20b,20c,120a,120b:信号導体層
22a~22d:リファレンス導体層
28a,28b:信号電極層
112,112a:マザー積層体
A1:第1領域
A111,A112:小変形領域
A113:大変形領域
A1a:第1領域前部
A1b:第1領域後部
A1c:第1領域左部
A1d:第1領域右部
A2:第2領域
Op:開口
v1~v6,va~vd:層間接続導体
Claims (17)
- 複数の第1絶縁体層及び第2絶縁体層を含む複数の絶縁体層が積層された構造を有している積層体を備え、
前記積層体の積層方向に直交する方向は、第1方向であり、
前記積層方向及び前記第1方向に直交する方向は、第2方向であり、
前記積層体は、前記積層方向に見て、第1領域及び第2領域を含んでおり、
前記第1領域は、前記積層方向に見て、前記第2絶縁体層を含まない領域であり、
前記第2領域は、前記積層方向に見て、前記第2絶縁体層を含む領域であり、
前記複数の第1絶縁体層は、小面積第1絶縁体層を含んでおり、
前記第1領域及び前記第2領域は、前記積層方向に見て、前記第2方向に互いに隣接しており、
前記小面積第1絶縁体層は、前記第1領域に位置しており、かつ、前記第2領域に位置しておらず、
前記小面積第1絶縁体層は、前記第1方向に見て、前記第2絶縁体層と重なっており、
前記第2絶縁体層の空孔率は、前記複数の第1絶縁体層の空孔率より高く、
前記第2絶縁体層の前記積層方向の厚みは、前記第1方向に見て前記第2絶縁体層と重なる前記小面積第1絶縁体層の前記積層方向の厚みより小さい、
多層基板。 - 前記複数の第1絶縁体層は、1以上の大面積第1絶縁体層を更に含んでおり、
前記1以上の大面積第1絶縁体層は、前記第1領域及び前記第2領域に位置している、
請求項1に記載の多層基板。 - 前記1以上の大面積第1絶縁体層の少なくとも一つは、前記積層方向に見て、前記第1領域の少なくとも一部分及び前記第2領域の全体に位置しており、かつ、前記積層方向に見て、前記第1領域と前記第2領域との境界に位置している、
請求項2に記載の多層基板。 - 前記多層基板は、
前記積層体に設けられている第1信号導体層を、
更に備えている、
請求項1ないし請求項3のいずれかに記載の多層基板。 - 前記第1信号導体層の少なくとも一部分は、前記第2領域に位置している、
請求項4に記載の多層基板。 - 前記第1信号導体層は、前記第2領域に位置しており、かつ、前記積層方向に見て、前記第1方向及び前記第2方向において、前記第2絶縁体層に挟まれている、
請求項4に記載の多層基板。 - 前記第1信号導体層は、前記第2領域に位置していない、
請求項4に記載の多層基板。 - 前記多層基板は、
前記積層体に設けられている1以上の層間接続導体を、
更に備えており、
前記積層体の前記積層方向の厚みは、前記積層方向に見た前記1以上の層間接続導体と前記第2絶縁体層との最短距離より大きい、
請求項7に記載の多層基板。 - 前記多層基板は、
前記積層体に設けられている第2信号導体層を、
更に備えており、
前記第2信号導体層は、前記第2領域に位置しておらず、
前記第2絶縁体層は、前記積層方向に見て、前記第1信号導体層と前記第2信号導体層との間に位置している、
請求項8に記載の多層基板。 - 前記第2絶縁体層には、層間接続導体が位置していない、
請求項5に記載の多層基板。 - 前記積層体は、1以上の前記第2絶縁体層を更に含んでいる、
請求項1ないし請求項3のいずれかに記載の多層基板。 - 前記第2領域は、折れ曲がっており、
前記第2領域の曲率半径は、前記第1領域の曲率半径より小さい、
請求項1ないし請求項3のいずれかに記載の多層基板。 - 前記積層方向に見て、前記第2領域は、前記積層体の前記第1方向の両端を繋いでいる、
請求項1ないし請求項3のいずれかに記載の多層基板。 - 多層基板の製造方法であって、
複数の第1絶縁体層を準備する第1準備工程であって、複数の前記第1絶縁体層は、小面積第1絶縁体層及び1以上の大面積第1絶縁体層を含んでおり、前記小面積第1絶縁体層の主面の面積は、前記大面積第1絶縁体層の主面の面積より小さい、第1準備工程と、
第2絶縁体層を準備する第2準備工程であって、前記第2絶縁体層の空孔率は、前記複数の第1絶縁体層の全体の空孔率より高い、第2準備工程と、
前記第1準備工程及び前記第2準備工程の後に、前記小面積第1絶縁体層、前記大面積第1絶縁体層及び前記第2絶縁体層を積層して積層体を形成する積層工程であって、前記積層体の積層方向に直交する方向は、第1方向であり、前記小面積第1絶縁体層は、前記第1方向に見て、前記第2絶縁体層と重なっており、かつ、前記小面積第1絶縁体層及び前記第2絶縁体層は、前記積層方向に前記大面積第1絶縁体層と重なる、積層工程と、
前記積層工程の後に、前記積層体に加圧処理を施す加圧工程と、
を備え、
前記積層体は、第1領域及び第2領域を含んでおり、
前記第1領域は、前記第2絶縁体層と重ならない領域であり、
前記第2領域は、前記第2絶縁体層と重なる領域であり、
前記第2絶縁体層の前記積層方向の厚みは、前記第1絶縁体層の前記積層方向の厚みより小さい、
多層基板の製造方法。 - 前記積層体は、第1領域及び第2領域を含んでおり、
前記第1領域は、前記第2絶縁体層と重ならない領域であり、
前記第2領域は、前記第2絶縁体層と重なる領域であり、
前記多層基板の製造方法は、
前記加圧工程の後に、前記第2領域の曲率半径が前記第1領域の曲率半径より小さくなるように、前記第2領域を折り曲げる折り曲げ工程を、
を更に備える、
請求項14に記載の多層基板の製造方法。 - 前記積層方向に見て、前記第2領域は、前記積層体の前記第1方向の両端を繋いでおり、
前記折り曲げ工程では、前記積層方向に見て、前記第2領域が前記積層体の前記第1方向の両端を繋いでいる部分を折り曲げる、
請求項15に記載の多層基板の製造方法。 - 前記積層方向に見て、前記第1領域と前記第2領域とは、前記第1方向に並んでおり、
前記折り曲げ工程では、前記積層方向に見て、前記第1領域と前記第2領域とが前記第1方向に並んでいる部分を折り曲げる、
請求項15に記載の多層基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021099989 | 2021-06-16 | ||
JP2021099989 | 2021-06-16 | ||
PCT/JP2022/020235 WO2022264725A1 (ja) | 2021-06-16 | 2022-05-13 | 多層基板及び多層基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022264725A1 JPWO2022264725A1 (ja) | 2022-12-22 |
JPWO2022264725A5 JPWO2022264725A5 (ja) | 2023-12-04 |
JP7409563B2 true JP7409563B2 (ja) | 2024-01-09 |
Family
ID=84526174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023529686A Active JP7409563B2 (ja) | 2021-06-16 | 2022-05-13 | 多層基板及び多層基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240107662A1 (ja) |
JP (1) | JP7409563B2 (ja) |
WO (1) | WO2022264725A1 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2800634A (en) | 1951-06-30 | 1957-07-23 | Itt | Radio frequency transmission waveguides |
US20060285273A1 (en) | 2005-06-17 | 2006-12-21 | Chih-Hao Chang | Composite distributed dielectric structure |
JP4255292B2 (ja) | 2003-02-21 | 2009-04-15 | Hoya株式会社 | 光学素子成形用ガラス素材および光学素子の製造方法 |
JP5238849B2 (ja) | 2011-05-16 | 2013-07-17 | 株式会社東芝 | 電子機器、電子機器の制御方法及び電子機器の制御プログラム |
JP5553492B2 (ja) | 2008-07-31 | 2014-07-16 | キヤノン電子株式会社 | 無電解めっき液の再生方法および再生装置 |
CN105530769A (zh) | 2014-09-30 | 2016-04-27 | 深南电路有限公司 | 一种印制电路板的加工方法及印制电路板 |
JP2016164882A (ja) | 2016-03-22 | 2016-09-08 | 株式会社村田製作所 | 積層型多芯ケーブル |
WO2021005972A1 (ja) | 2019-07-10 | 2021-01-14 | 株式会社村田製作所 | 多層基板 |
WO2021005966A1 (ja) | 2019-07-08 | 2021-01-14 | 株式会社村田製作所 | 伝送線路、および、伝送線路の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5553492A (en) * | 1978-10-16 | 1980-04-18 | Fujitsu Ltd | Multilayer printed circuit board with coaxial circuit |
JPH0829993B2 (ja) * | 1991-09-23 | 1996-03-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | セラミツク複合構造及びその製造方法 |
JP2011071442A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 回路基板 |
-
2022
- 2022-05-13 JP JP2023529686A patent/JP7409563B2/ja active Active
- 2022-05-13 WO PCT/JP2022/020235 patent/WO2022264725A1/ja active Application Filing
-
2023
- 2023-10-25 US US18/383,550 patent/US20240107662A1/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2800634A (en) | 1951-06-30 | 1957-07-23 | Itt | Radio frequency transmission waveguides |
JP4255292B2 (ja) | 2003-02-21 | 2009-04-15 | Hoya株式会社 | 光学素子成形用ガラス素材および光学素子の製造方法 |
US20060285273A1 (en) | 2005-06-17 | 2006-12-21 | Chih-Hao Chang | Composite distributed dielectric structure |
JP5553492B2 (ja) | 2008-07-31 | 2014-07-16 | キヤノン電子株式会社 | 無電解めっき液の再生方法および再生装置 |
JP5238849B2 (ja) | 2011-05-16 | 2013-07-17 | 株式会社東芝 | 電子機器、電子機器の制御方法及び電子機器の制御プログラム |
CN105530769A (zh) | 2014-09-30 | 2016-04-27 | 深南电路有限公司 | 一种印制电路板的加工方法及印制电路板 |
JP2016164882A (ja) | 2016-03-22 | 2016-09-08 | 株式会社村田製作所 | 積層型多芯ケーブル |
WO2021005966A1 (ja) | 2019-07-08 | 2021-01-14 | 株式会社村田製作所 | 伝送線路、および、伝送線路の製造方法 |
WO2021005972A1 (ja) | 2019-07-10 | 2021-01-14 | 株式会社村田製作所 | 多層基板 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2022264725A1 (ja) | 2022-12-22 |
WO2022264725A1 (ja) | 2022-12-22 |
US20240107662A1 (en) | 2024-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3407737B2 (ja) | 多層基板の製造方法およびその製造方法によって形成される多層基板 | |
US8609991B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
US7842886B2 (en) | Transmission cable | |
JP5720862B2 (ja) | 回路基板 | |
CN102265717B (zh) | 刚挠性电路板及其制造方法 | |
US9615445B2 (en) | Flexible circuit board and method for manufacturing same | |
US8399775B2 (en) | Flex-rigid wiring board and method of manufacturing the same | |
JP2014160776A (ja) | 回路基板およびその製造方法 | |
US20130292050A1 (en) | Method of manufacturing a combined circuit board | |
JP6259813B2 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
CN103313530B (zh) | 软硬结合电路板的制作方法 | |
JP3931780B2 (ja) | 多層プリント基板 | |
JP5962184B2 (ja) | 樹脂多層基板 | |
JP7151784B2 (ja) | 樹脂多層基板および電子機器 | |
TW201410093A (zh) | 軟硬結合電路基板、軟硬結合電路板及製作方法 | |
JP7409563B2 (ja) | 多層基板及び多層基板の製造方法 | |
JP2023138604A (ja) | 伝送線路 | |
JP6226739B2 (ja) | プリント配線板 | |
JP6555417B2 (ja) | 多層基板及び多層基板の製造方法 | |
CN107484334A (zh) | 电路板及电路板制作方法 | |
JP2009010004A (ja) | 積層プリント基板とその製造方法 | |
JP7485090B2 (ja) | 多層基板、電子機器及び多層基板の製造方法 | |
TWI777540B (zh) | 天線模組及其製作方法和終端 | |
JPWO2019087753A1 (ja) | インターポーザおよび電子機器 | |
WO2021157010A1 (ja) | 多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231016 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231016 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20231016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7409563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |