JP7405948B2 - 故障保護装置及び太陽光発電システム - Google Patents

Description

この出願は、電気・電子技術の分野に関し、特に、故障保護装置及び太陽光発電システムに関する。

例えば太陽光発電、風力発電、周波数変換器、無停電電源（uninterruptible power system、ＵＰＳ）、モータドライバ、及び新エネルギー車両などの分野は全て、直流から交流への変換を実施するように構成された、インバータとも呼ばれる、電気エネルギー変換器を必要とする。３つ以上の電圧レベルを出力することができるマルチレベル回路が広く適用され、広く注目を集めている。２レベル回路と比較して、３つ以上の電圧レベルを出力することができるマルチレベル回路は、例えば多数の出力レベル、小さい電圧ストレス、小さいリップル電流、及び良好な高調波特性といった利点を有する。斯くして、出力電圧パルスが、産業周波数の交流電圧に近づいて、フィルタの体積及び重量を減少させる。マルチレベル回路は、一般に、半導体スイッチコンポーネントを用いて直流から交流への変換を実施する。典型的な三相ブリッジインバータ回路を一例として用いる。各ブリッジアームの半導体スイッチトランジスタが、正弦周期の期間の半分だけターンオンされ、三相ブリッジインバータ回路のブリッジアームが、１２０度の導電角度差を持って代わる代わるターンオンされる。斯くして得られる出力電圧波形は、近似的に正弦波である。

従来技術においては、２つの直流電圧源を含む３レベル回路が広く適用されている。しかしながら、３レベル回路における２つの直流電圧源の間の中間ノードが、半導体スイッチコンポーネントの中間ノードに直接的に電気接続されている。従って、半導体スイッチコンポーネントのインバータブリッジアームが故障すると、ハーフバスキャパシタに容易に過電圧ダメージが生じてしまう。また、ダメージが更に広がると、回路及びデバイスが更にダメージを受け得る。その結果、回路の信頼性が大幅に低下する。

従って、インバータブリッジアームに短絡故障が発生したときにキャパシタブリッジアームを保護し、それにより回路故障ダメージを回避するための技術的ソリューションを、マルチレベル回路に提供する必要がある。

この出願の１つの目的は、インバータブリッジアームに短絡故障が発生したときにキャパシタブリッジアームを保護し、それにより回路故障ダメージを回避するための、故障保護装置及び太陽光発電システムを提供することである。

第１の態様によれば、この出願の一実施形態は太陽光発電システムを提供する。太陽光発電システムは、キャパシタブリッジアーム、インバータブリッジアーム、及び故障保護装置を含む。キャパシタブリッジアームは、正極出力ポート、負極出力ポート、及び正極出力ポートと負極出力ポートとの間の基準出力ポートを含む。インバータブリッジアームは、正極入力ポート、負極入力ポート、及び正極入力ポートと負極入力ポートとの間の基準入力ポートを含む。正極入力ポートは正極出力ポートに接続される。負極入力ポートは負極出力ポートに接続される。基準入力ポートは、故障保護装置を用いることによって基準出力ポートに接続される。故障保護装置は、基準入力ポートと正極入力ポート又は負極入力ポートとの間の電圧の振幅値若しくは変化又は電流の振幅値若しくは変化に基づいてターンオフされる。

第１の態様にて記述される技術的ソリューションにおいては、ハーフバスキャパシタへの過電圧ダメージを回避して回路の信頼性を改善するよう、故障保護装置をターンオン及びターンオフさせることを通じて、基準出力ポートと基準入力ポートとの間の接続関係が調整され得る。

第１の態様を参照するに、取り得る一実装において、故障保護装置が、基準入力ポートと正極入力ポート又は負極入力ポートとの間の電圧の振幅値若しくは変化に基づいてターンオフされることは、負極入力ポートと基準入力ポートとの間の電圧が第１の閾値未満であるときに、故障保護装置がターンオフされること、又は正極入力ポートと基準入力ポートとの間の電圧が第２の閾値未満であるときに、故障保護装置がターンオフされること、又は負極入力ポートと基準入力ポートとの間の電圧の減少率が第３の閾値より大きいときに、故障保護装置がターンオフされること、又は正極入力ポートと基準入力ポートとの間の電圧の減少率が第４の閾値より大きいときに、故障保護装置がターンオフされること、を含む。

斯くして、電圧の変化をモニタして、ターンオフされるように故障保護装置を制御することを通じて、基準出力ポートと基準入力ポートとの間の接続関係が調整されることで、ハーフバスキャパシタの過電圧ダメージを回避し、回路の信頼性を向上させる。

第１の態様を参照するに、取り得る一実装において、故障保護装置は更に、故障保護装置を流れる電流に基づいてターンオフされる。

斯くして、故障保護装置を流れる電流をモニタして、ターンオフされるように故障保護装置を制御することを通じて、基準出力ポートと基準入力ポートとの間の接続関係が調整されることで、ハーフバスキャパシタの過電圧ダメージを回避し、回路の信頼性を向上させる。

第１の態様を参照するに、取り得る一実装において、インバータブリッジアームは更に、基準入力ポートと正極入力ポート又は負極入力ポートとの間に接続された少なくとも１つの半導体スイッチコンポーネントを含み、故障保護装置は更に、少なくとも１つの半導体スイッチコンポーネントを流れる電流、又は少なくとも１つの半導体スイッチコンポーネントの第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる。

斯くして、半導体スイッチコンポーネントの電圧状態及び電流状態をモニタして、ターンオフされるように故障保護装置を制御することを通じて、基準出力ポートと基準入力ポートとの間の接続関係が調整されることで、ハーフバスキャパシタの過電圧ダメージを回避し、回路の信頼性を向上させる。

第１の態様を参照するに、取り得る一実装において、故障保護装置は一次回路遮断器を含み、該一次回路遮断器は、第１のスイッチトランジスタと第２のスイッチトランジスタとを含み、該第１のスイッチトランジスタ及び該第２のスイッチトランジスタは、基準出力ポートと基準入力ポートとの間で逆向きに直列接続され、故障保護装置は、第１のスイッチトランジスタ及び第２のスイッチトランジスタのオン／オフを制御することを通じてターンオン及びターンオフされる。

斯くして、第１のスイッチトランジスタ及び第２のスイッチトランジスタのオン／オフを制御することを通じて、回路遮断スイッチを有する故障保護装置がターンオン及びターンオフに制御されるように制御される。

第１の態様を参照するに、取り得る一実装において、第１のスイッチトランジスタ及び第２のスイッチトランジスタは、ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴＲ、ＧＴＯ、ＨＥＭＴ、ＭＯＤＦＥＴ、２－ＤＥＧＦＥＴ、又はＳＤＨＴである。

斯くして、様々なタイプのスイッチトランジスタが使用される。

第１の態様を参照するに、取り得る一実装において、故障保護装置は更に、高インピーダンスコンポーネントを含む。当該高インピーダンスコンポーネント及び一次回路遮断器が、基準出力ポートと基準入力ポートとの間に並列に接続される。

斯くして、高インピーダンスコンポーネントを用いることによって、キャパシタブリッジアームの充電／放電速度が遅くされる。これは、別の保護機構が反応してシステムの安定性を改善する助けとなる。

第１の態様を参照するに、取り得る一実装において、高インピーダンスコンポーネントはサーミスタである。

斯くして、サーミスタを用いることによって、キャパシタブリッジアームの充電／放電速度が遅くされる。これは、別の保護機構が反応してシステムの安定性を改善する助けとなる。

第１の態様を参照するに、取り得る一実装において、故障保護装置は更にバリスタを含む。当該バリスタ及び一次回路遮断器が、基準出力ポートと基準入力ポートとの間に並列に接続される。

斯くして、バリスタが、回路遮断プロセスにおいて故障保護装置に残っているエネルギーを吸収して、過電圧ダメージを防ぎ、回路の信頼性を向上させる。

第１の態様を参照するに、取り得る一実装において、故障保護装置は更に、高速機械式遮断器を含む。当該高速機械式遮断器、バリスタ、及び一次回路遮断器が、基準出力ポートと基準入力ポートとの間に並列に接続される。当該高速機械式遮断器は、一次回路遮断器の第１のスイッチトランジスタ及び第２のスイッチトランジスタがターンオンされるのよりも後にターンオンされる。当該高速機械式遮断器は、一次回路遮断器の第１のスイッチトランジスタ及び第２のスイッチトランジスタがターンオフされるのよりも前にターンオフされる。

斯くして、一次回路遮断器のスイッチトランジスタがターンオンされた後に高速機械式遮断器をターンオンさせることを通じて、一次回路遮断器に対するバイパス処理が実行され、高速機械式遮断器をターンオンさせることによる損失を低減させる。

第１の態様を参照するに、取り得る一実装において、故障保護装置は更に、高速機械式遮断器と、補助回路遮断器とを含む。当該補助回路遮断器は、第３のスイッチトランジスタと第４のスイッチトランジスタとを含む。第３のスイッチトランジスタ及び第４のスイッチトランジスタは、逆向きに直列接続されて、基準出力ポートと基準入力ポートとの間で高速機械式遮断器に直列接続される。高速機械式遮断器及び補助回路遮断器は、直列接続されて、基準出力ポートと基準入力ポートとの間でバリスタ及び一次回路遮断器に並列接続される。補助回路遮断器の第３のスイッチトランジスタ及び第４のスイッチトランジスタ並びに高速機械式遮断器は、一次回路遮断器の第１のスイッチトランジスタ及び第２のスイッチトランジスタがターンオンされるのよりも後にターンオンされる。高速機械式遮断器は、一次回路遮断器の第１のスイッチトランジスタ及び第２のスイッチトランジスタがターンオフされるのよりも前にターンオフされる。補助回路遮断器の第３のスイッチトランジスタ及び第４のスイッチトランジスタは、高速機械式遮断器がターンオフされるのよりも前にターンオフされる。

斯くして、一次回路遮断器のスイッチトランジスタがターンオンされた後に、高速機械式遮断器及び補助回路遮断器をターンオンさせてバイパス分岐を形成することを通じて、一次回路遮断器に対するバイパス処理が実行され、回路遮断スイッチＳＰの損失を低減させる。

第１の態様を参照するに、取り得る一実装において、第３のスイッチトランジスタ及び第４のスイッチトランジスタは、ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴＲ、ＧＴＯ、ＨＥＭＴ、ＭＯＤＦＥＴ、２－ＤＥＧＦＥＴ、又はＳＤＨＴである。

斯くして、様々なタイプのスイッチトランジスタが使用される。

第１の態様を参照するに、取り得る一実装において、インバータブリッジアームは、ＡＮＰＣ ３レベルブリッジアームを含む。該ＡＮＰＣ ３レベルブリッジアームは、基準入力ポートと正極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントと、基準入力ポートと負極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントとを含む。故障保護装置は更に、複数の半導体スイッチコンポーネントの各々を流れる電流、又は複数の半導体スイッチコンポーネントの各々の第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる。

斯くして、複数の半導体スイッチコンポーネントの各々の電圧状態及び電流状態をモニタすることを通じて、ＡＮＰＣ ３レベルブリッジアームに短絡故障が発生しているかを判定することができ、また、ターンオフされるように故障保護装置を制御することを通じて基準出力ポートと基準入力ポートとの間の接続関係を時間内に調整して、ハーフバスキャパシタへの過電圧ダメージを回避し、回路の信頼性を向上させる。

第１の態様を参照するに、取り得る一実装において、インバータブリッジアームは、ＮＰＣ ３レベルブリッジアームを含む。該ＮＰＣ ３レベルブリッジアームは、基準入力ポートと正極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントと、基準入力ポートと負極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントとを含む。故障保護装置は更に、複数の半導体スイッチコンポーネントの各々を流れる電流、又は複数の半導体スイッチコンポーネントの各々の第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる。

斯くして、複数の半導体スイッチコンポーネントの各々の電圧状態及び電流状態をモニタすることを通じて、ＮＰＣ ３レベルブリッジアームに短絡故障が発生しているかを判定することができ、また、ターンオフされるように故障保護装置を制御することを通じて基準出力ポートと基準入力ポートとの間の接続関係を時間内に調整して、ハーフバスキャパシタへの過電圧ダメージを回避し、回路の信頼性を向上させる。

第１の態様を参照するに、取り得る一実装において、インバータブリッジアームは、Ｔ型３レベルブリッジアームを含む。該Ｔ型３レベルブリッジアームは、正極入力ポートと負極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントを含む。故障保護装置は更に、複数の半導体スイッチコンポーネントの各々を流れる電流、又は複数の半導体スイッチコンポーネントの各々の第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる。

斯くして、複数の半導体スイッチコンポーネントの各々の電圧状態及び電流状態をモニタすることを通じて、Ｔ型３レベルブリッジアームに短絡故障が発生しているかを判定することができ、また、ターンオフされるように故障保護装置を制御することを通じて基準出力ポートと基準入力ポートとの間の接続関係を時間内に調整して、ハーフバスキャパシタへの過電圧ダメージを回避し、回路の信頼性を向上させる。

第１の態様を参照するに、取り得る一実装において、インバータブリッジアームは、５レベルブリッジアームを含む。該５レベルブリッジアームは、基準入力ポートと正極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントと、基準入力ポートと負極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントとを含む。故障保護装置は更に、複数の半導体スイッチコンポーネントの各々を流れる電流、又は複数の半導体スイッチコンポーネントの各々の第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる。

斯くして、複数の半導体スイッチコンポーネントの各々の電圧状態及び電流状態をモニタすることを通じて、５レベルブリッジアームに短絡故障が発生しているかを判定することができ、また、ターンオフされるように故障保護装置を制御することを通じて基準出力ポートと基準入力ポートとの間の接続関係を時間内に調整して、ハーフバスキャパシタへの過電圧ダメージを回避し、回路の信頼性を向上させる。

第２の態様によれば、この出願の一実施形態は、故障保護装置を制御する方法を提供する。当該方法は太陽光発電システムに適用される。太陽光発電システムは、キャパシタブリッジアーム、インバータブリッジアーム、及び故障保護装置を含む。キャパシタブリッジアームは、正極出力ポート、負極出力ポート、及び正極出力ポートと負極出力ポートとの間の基準出力ポートを含む。インバータブリッジアームは、正極入力ポート、負極入力ポート、及び正極入力ポートと負極入力ポートとの間の基準入力ポートを含む。正極入力ポートは正極出力ポートに接続される。負極入力ポートは負極出力ポートに接続され、基準入力ポートは、故障保護装置を用いることによって基準出力ポートに接続される。当該方法は、基準入力ポートと正極入力ポート又は負極入力ポートとの間の電圧の振幅値若しくは変化又は電流の振幅値若しくは変化に基づいてターンオフされるように、故障保護装置を制御すること、を含む。

第２の態様にて記述される技術的ソリューションにおいては、ハーフバスキャパシタへの過電圧ダメージを回避して回路の信頼性を改善するよう、故障保護装置をターンオン及びターンオフさせることを通じて、基準出力ポートと基準入力ポートとの間の接続関係が調整され得る。

この出願の実施形態における又は背景における技術的ソリューションをいっそう明確に説明するために、以下にて、この出願の実施形態又は背景を説明するのに必要な添付の図面を説明する。
この出願の一実施形態に従った故障保護装置を含むマルチレベル回路の原理のブロック図である。 この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第１の実装の構成のブロック図である。 この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第２の実装の構成のブロック図である。 この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第３の実装の構成のブロック図である。 この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第４の実装の構成のブロック図である。 この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第５の実装の構成のブロック図である。 この出願の一実施形態に従った故障保護装置を含むＡＮＰＣ ３レベル回路の原理のブロック図である。 この出願の一実施形態に従った故障保護装置を含むＮＰＣ ３レベル回路の原理のブロック図である。 この出願の一実施形態に従った故障保護装置を含むＴ型３レベル回路の原理のブロック図である。 この出願の一実施形態に従った故障保護装置を含む５レベル回路の原理のブロック図である。

この出願の一実施形態は太陽光発電システムを提供する。太陽光発電システムは、キャパシタブリッジアーム、インバータブリッジアーム、及び故障保護装置を含む。キャパシタブリッジアームは、正極出力ポート、負極出力ポート、及び正極出力ポートと負極出力ポートとの間の基準出力ポートを含む。インバータブリッジアームは、正極入力ポート、負極入力ポート、及び正極入力ポートと負極入力ポートとの間の基準入力ポートを含む。正極入力ポートは正極出力ポートに接続される。負極入力ポートは負極出力ポートに接続される。基準入力ポートは、故障保護装置を用いることによって基準出力ポートに接続される。故障保護装置は、基準入力ポートと正極入力ポート又は負極入力ポートとの間の電圧の振幅値若しくは変化又は電流の振幅値若しくは変化に基づいてターンオフされる。斯くして、ハーフバスキャパシタの過電圧ダメージを回避して回路の信頼性を改善するよう、故障保護装置をターンオン及びターンオフさせることを通じて、基準出力ポートと基準入力ポートとの間の接続関係が調整され得る。

この出願のこの実施形態は、太陽光発電、風力発電、周波数変換器、ＵＰＳ、モータドライバ、新エネルギー車両、又はマルチレベルインバータ回路が必要とされる他の応用シナリオに適用され得る。

この出願のこの実施形態は、特定の適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

当業者にこの出願のソリューションをよりよく理解してもらうために、以下、この出願の実施形態における添付図面を参照して、この出願の実施形態を説明する。

図１は、この出願の一実施形態に従った故障保護装置を含むマルチレベル回路の原理のブロック図である。図１に示すように、マルチレベル回路１００は、故障保護装置１１０、キャパシタブリッジアーム１２０、及びマルチレベルインバータブリッジアーム１３０を含む。キャパシタブリッジアーム１２０は、それぞれ、正極出力ポートＰ、負極出力ポートＮ、及び基準出力ポートＭという、３つの出力ポートを持つ。対応して、マルチレベルインバータブリッジアーム１３０は、それぞれ、正極入力ポートＰ’、負極入力ポートＮ’、及び基準入力ポートＭ’という、３つの入力ポートを持つ。正極出力ポートＰは正極入力ポートＰ’に接続される。負極出力ポートＮは負極入力ポートＮ’に接続される。故障保護装置１１０の一端が基準出力ポートＭに接続され、他端が基準入力ポートＭ’に接続される。斯くして、キャパシタブリッジアーム１２０の各出力ポートとマルチレベルインバータブリッジアーム１３０の各入力ポートとの間には、一対一の接続関係が存在し、基準出力ポートＭは、故障保護装置１１０を用いることによって間接的に基準入力ポートＭ’に接続される。理解されるべきことには、この出願のこの実施形態において言及される正極及び負極は単に相対的な概念である。説明を容易にするために、一方のポートを正極と呼び、他方のポートを負極と呼ぶ。これは限定として解釈されるべきでない。

なおも図１を参照するに、故障保護装置１１０は、回路遮断スイッチＳＰ及びコントローラ１１１を含む。回路遮断スイッチＳＰの一端が基準出力ポートＭに接続され、他端が基準入力ポートＭ’に接続される。コントローラ１１１は、回路遮断スイッチＳＰに通信可能に接続され、回路遮断スイッチＳＰのオン／オフを制御するように構成される。コントローラ１１１が、ターンオンされるように回路遮断スイッチＳＰを制御するとき、回路遮断スイッチＳＰを用いることによって基準出力ポートＭが基準入力ポートＭ’に接続される。コントローラ１１１が、ターンオフされるように回路遮断スイッチＳＰを制御するとき、回路遮断スイッチＳＰの遮断により、基準出力ポートＭは基準入力ポートＭ’に接続されることができない。斯くして、コントローラ１１１を用いて回路遮断スイッチＳＰのオン／オフを制御することによって、基準出力ポートＭと基準入力ポートＭ’との間の接続関係を調整することができる。出願のキーポイントは、回路遮断回路ＳＰ又は機械式遮断器／スイッチを含む回路遮断器保護装置が、キャパシタブリッジアームの基準ポートＭとマルチレベルインバータブリッジアームの基準ポートＭ’との間に接続されることである。保護装置の具体的な構成は重要でなく、本発明の制約となるべきでない。例えば、回路遮断スイッチＳＰは、様々な一般的な回路遮断器保護実装のうちのいずれを適用してもよく、市場で入手可能な従来構成のうちの１つを有し得る。更なる詳細をここで再び説明することはしない。

図２は、この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第１の実装の構成のブロック図である。図２に示すように、回路遮断スイッチＳＰは一次回路遮断器２１２を含む。一次回路遮断器２１２は、２つの半導体スイッチコンポーネントを含む。一例として、それぞれＱ１及びＱ２とする絶縁ゲートバイポーラトランジスタ（insulated gate bipolar transistor、ＩＧＢＴ）を用いる。ここで、Ｑ１とＱ２は、基準出力ポートＭと基準入力ポートＭ’との間で逆向きに直列接続されている。換言すれば、Ｑ１のエミッタがＱ２のエミッタに接続され、Ｑ１のコレクタが基準入力ポートＭ’に接続され、そして、Ｑ２のコレクタが基準出力ポートＭに接続される。他の一実装において、Ｑ１のコレクタがＱ２のコレクタに接続され、Ｑ１のエミッタが基準入力ポートＭ’に接続され、そして、Ｑ２のエミッタが基準出力ポートＭに接続される。これら２つの実装において、Ｑ１及びＱ２の位置も相互に入れ替え可能とし得る。一次回路遮断器２１２は更に、２つのダイオードＴ１及びＴ２を含む。ここで、Ｔ１及びＴ２は、それぞれ、Ｑ１及びＱ２と逆並列の接続関係にある。具体的には、ダイオードＴ１がＱ１に対応し、Ｔ１のアノードがＱ１のエミッタに接続され、Ｔ１のカソードがＱ１のコレクタに接続され、そして、ダイオードＴ２がＱ２に対応し、Ｔ２のアノードがＱ２のエミッタに接続され、Ｔ２のカソードがＱ２のコレクタに接続される。斯くして、逆向きに直列接続された２つの絶縁ゲートバイポーラトランジスタＱ１及びＱ２と、逆並列の接続関係で接続されたペアのダイオードＴ１及びＴ２とを用いることによって、回路遮断スイッチＳＰの制御機構が実装される。具体的には、ターンオンすべきことを指し示す制御信号を回路遮断スイッチＳＰが受信するとき、ＩＧＢＴをターンオンさせて基準出力ポートＭと基準入力ポートＭ’との間の接続を実現するように回路遮断スイッチＳＰ内のＩＧＢＴのゲート電圧を制御することができる。ターンオフすべきことを指し示す制御信号を回路遮断スイッチＳＰが受信するとき、ＩＧＢＴをターンオフさせて基準出力ポートＭと基準入力ポートＭ’との間の接続を遮断するように回路遮断スイッチＳＰ内のＩＧＢＴのゲート電圧を制御することができる。ＩＧＢＴの制御機構を用いることにより、回路遮断スイッチＳＰをターンオンすべきことを指し示す制御信号の送出が停止され得る。従って、ターンオンすべきことを指し示す制御信号を受信されなくなった後、回路遮断スイッチＳＰは、ターンオフさせるようにＩＧＢＴを駆動し得る。また、過剰な逆電流／電圧によって引き起こされるダメージを回避するために、逆並列の接続関係でＩＧＢＴに接続されたダイオードを用いることによって逆電流／電圧を抑えることができる。

なおも図２を参照するに、理解されるべきことには、図２に示すＩＧＢＴは単なる一例である。一部の実施形態例において、一次回路遮断器２１２に含まれる２つの半導体スイッチコンポーネントは、それぞれ、第１のスイッチトランジスタ及び第２のスイッチトランジスタである。第１のスイッチトランジスタと第２のスイッチトランジスタは、キャパシタブリッジアームの基準出力ポートとマルチレベルインバータブリッジアームの基準入力ポートとの間で逆向きに直列接続される。コントローラは、一次回路遮断器の第１のスイッチトランジスタ及び第２のスイッチトランジスタのオン／オフを制御することを通じて、ターンオン及びターンオフされるように回路遮断スイッチを制御する。一部の実施形態例において、一次回路遮断器２１２に含まれる２つの半導体スイッチコンポーネントは、例えば、金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor、ＭＯＳＦＥＴ）、ジャイアントトランジスタ（giant transistor、ＧＴＲ）、ゲートターンオフサイリスタ（gate turn-off thyristor、ＧＴＯ）、又は別の好適なコンポーネントといった、同様の機能を持つ別の半導体コンポーネントを用いることによって実装されてもよい。ペアのダイオードが対応して構成される。一部の実施形態例において、これらの半導体コンポーネントはまた、変調ドープ電界効果トランジスタ（modulation-doped FET、ＭＯＤＦＥＴ）とも称される高電子移動度トランジスタ（high electron mobility transistor、ＨＥＭＴ）、又は二次元電子ガス電界効果トランジスタ（two-dimensional electron gas field effect transistor、２－ＤＥＧＦＥＴ）、又は選択ドープヘテロ接合トランジスタ（selectively-doped heterojunction transistor、ＳＤＨＴ）を使用してもよい。これらは、特定の適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。換言すれば、第１のスイッチトランジスタ及び第２のスイッチトランジスタは、ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴＲ、ＧＴＯ、ＨＥＭＴ、ＭＯＤＦＥＴ、２－ＤＥＧＦＥＴ、又はＳＤＨＴである。

図３は、この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第２の実装の構成のブロック図である。図３に示すように、回路遮断スイッチＳＰは、一次回路遮断器３１２及びバリスタ３１３を含む。一次回路遮断器３１２の構成及び機能は、図２に示した一次回路遮断器２１２のものと同様である。詳細をここで再び説明することはしない。バリスタ３１３は金属酸化物材料に基づき得る。バリスタ３１３と一次回路遮断器３１２は、基準出力ポートＭと基準入力ポートＭ’との間で並列接続される。バリスタ３１３は、非線形のボルト－アンペア特性を持つ。バリスタ３１３は、回路遮断スイッチＳＰの回路遮断プロセスにおいて残っているエネルギーを吸収するように構成されて、一次回路遮断器３１２への過電圧ダメージを防ぎ、回路の信頼性を向上させる。

図４は、この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第３の実装の構成のブロック図である。図４に示すように、回路遮断スイッチＳＰは、一次回路遮断器４１２、バリスタ４１３、及び高速機械式遮断器４１４を含む。一次回路遮断器４１２、バリスタ４１３、及び高速機械式遮断器４１４は全て、基準出力ポートＭと基準入力ポートＭ’との間で並列に接続される。一次回路遮断器４１２の構成及び機能は、図２に示した一次回路遮断器２１２のものと同様である。詳細をここで再び説明することはしない。バリスタ４１３の構成及び機能は、図３に示したバリスタ３１３のものと同様である。詳細をここで再び説明することはしない。高速機械式遮断器４１４は、一次回路遮断器４１２のＩＧＢＴがターンオンされた後にのみターンオンされる。換言すれば、一次回路遮断器４１２のＩＧＢＴがターンオンされた後、ターンオンされた高速機械式遮断器４１４を用いることによって、一次回路遮断器４１２に対するバイパス処理が実行され、ターンオンされた高速機械式遮断器４１４を用いることで回路遮断スイッチＳＰの損失が低減される。一次回路遮断器４１２のＩＧＢＴが電流遮断の衝撃を請け負って、高速機械式遮断器４１４が電流遮断の衝撃を請け負う場合に生じる影響を回避することを確実にするために、高速機械式遮断器４１４は、一次回路遮断器４１２のＩＧＢＴがターンオフされるのよりも前にターンオフされる。

図５は、この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第４の実装の構成のブロック図である。図５に示すように、回路遮断スイッチＳＰは、一次回路遮断器５１２、バリスタ５１３、高速機械式遮断器５１４、及び補助回路遮断器５１５を含む。高速機械式遮断器５１４と補助回路遮断器５１５は、直列接続され、基準出力ポートＭと基準入力ポートＭ’との間でバリスタ５１３及び一次回路遮断器５１２に並列接続される。一次回路遮断器５１２の構成及び機能は、図２に示した一次回路遮断器２１２のものと同様である。詳細をここで再び説明することはしない。バリスタ５１３の構成及び機能は、図３に示したバリスタ３１３のものと同様である。詳細をここで再び説明することはしない。高速機械式遮断器５１４の構成及び機能は、図４に示した高速機械式遮断器４１４のものと同様である。詳細をここで再び説明することはしない。補助回路遮断器５１５は、２つの半導体スイッチコンポーネントを含む。一例として、それぞれＱ３及びＱ４とするＩＧＢＴを用いる。ここで、Ｑ３とＱ４は、基準入力ポートＭ’と高速機械式遮断器５１４との間で逆向きに直列接続されている。換言すれば、Ｑ３のエミッタがＱ４のエミッタに接続され、Ｑ３のコレクタが基準入力ポートＭ’に接続され、そして、Ｑ４のコレクタが高速機械式遮断器５１４に接続される。他の一実装において、Ｑ３のコレクタがＱ４のコレクタに接続され、Ｑ３のエミッタが基準入力ポートＭ’に接続され、そして、Ｑ４のエミッタが高速機械式遮断器５１４に接続される。これら２つの実装において、Ｑ３及びＱ４の位置も相互に入れ替え可能とし得る。さらに、高速機械式遮断器５１４及び補助回路遮断器５１５の位置も相互に入れ替え可能とし得る。補助回路遮断器５１５は更に、２つのダイオードＴ３及びＴ４を含む。ここで、Ｔ３及びＴ４は、それぞれ、Ｑ３及びＱ４と逆並列の接続関係にある。具体的には、ダイオードＴ３がＱ３に対応し、Ｔ３のアノードがＱ３のエミッタに接続され、Ｔ３のカソードがＱ３のコレクタに接続され、そして、ダイオードＴ４がＱ４に対応し、Ｔ４のアノードがＱ４のエミッタに接続され、Ｔ４のカソードがＱ４のコレクタに接続される。補助回路遮断器５１５及び高速機械式遮断器５１４は、一次回路遮断器５１２のＩＧＢＴがターンオンされた後にのみターンオンされる。換言すれば、一次回路遮断器５１２のＩＧＢＴがターンオンされた後、高速機械式遮断器５１４及び補助回路遮断器５１５をターンオンさせてバイパス分岐を形成することを通じて、一次回路遮断器５１２に対するバイパス処理が実行され、回路遮断スイッチＳＰの損失が低減される。高速機械式遮断器５１４は、一次回路遮断器５１２のＩＧＢＴがターンオフされるのよりも前にターンオフされる。補助回路遮断器５１５は、高速機械式遮断器５１４がターンオフされるのよりも前にターンオフにされる。斯くして、補助回路遮断器５１５をターンオフさせる動作に基づいて、高速機械式遮断器５１４と補助回路遮断器５１５とを含むバイパス分岐が、一次回路遮断器５１２のＩＧＢＴがターンオフされるのよりも前にターンオフされ、一次回路遮断器５１２のＩＧＢＴが電流遮断の衝撃を請け負って、高速機械式遮断器５１４が電流遮断の衝撃を請け負う場合に生じる影響を回避することを確実にする。

なおも図５を参照するに、理解されるべきことには、図５に示すＩＧＢＴは単なる一例である。一部の実施形態例において、補助回路遮断器５１５に含まれる２つの半導体スイッチコンポーネントは、それぞれ、第３のスイッチトランジスタ及び第４のスイッチトランジスタである。第３のスイッチトランジスタ及び第４のスイッチトランジスタは、ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴＲ、ＧＴＯ、ＨＥＭＴ、ＭＯＤＦＥＴ、２－ＤＥＧＦＥＴ、又はＳＤＨＴである。

図６は、この出願の一実施形態に従った、図１に示した故障保護装置内の回路遮断スイッチＳＰの第５の実装の構成のブロック図である。図６に示すように、回路遮断スイッチＳＰは、一次回路遮断器６１２及びサーミスタ６１５を含む。サーミスタ６１５は代わりに別タイプの高インピーダンスコンポーネントであってもよい。一次回路遮断器６１２の構成及び機能は、図２に示した一次回路遮断器２１２のものと同様である。詳細をここで再び説明することはしない。一次回路遮断器６１２とサーミスタ６１５は、基準出力ポートＭと基準入力ポートＭ’との間で並列接続される。サーミスタ６１５は、一次回路遮断器６１２がターンオフされた後に短絡電流を請け負い、回路遮断スイッチＳＰに接続されたキャパシタブリッジアームを充放電させる。斯くして、キャパシタブリッジアームの充電／放電速度が遅くされる。何故なら、サーミスタ６１５は比較的大きい抵抗値を持ち、その抵抗値は高温で更に増加するからである。これは、別の保護機構が反応してシステムの安定性を改善する助けとなる。同様に、サーミスタ６１５は、回路遮断器スイッチＳＰの第２、第３、及び第４の実装と並列に使用されてもよい。詳細をここで説明することはしない。

図７は、この出願の一実施形態に従った故障保護装置を含むＡＮＰＣ ３レベル回路の原理のブロック図である。図７に示すように、アクティブ中性点クランプ（active neutral point clamped、ＡＮＰＣ）３レベル回路７００は、故障保護装置７１０、キャパシタブリッジアーム７２０、及びＡＮＰＣ ３レベルブリッジアーム７３０を含む。故障保護装置７１０は回路遮断スイッチＳＰを含む。図７に示す回路遮断スイッチＳＰは、図２－図５の実施形態のうちのいずれかの実施形態に示した回路遮断スイッチＳＰ、又はこれらの実施形態の任意の可能な組み合わせ又は変形に相当し得る。キャパシタブリッジアーム７２０は、それぞれ、正極出力ポートＰ、負極出力ポートＮ、及び基準出力ポートＭという、３つの出力ポートを持つ。対応して、ＡＮＰＣ ３レベルブリッジアーム７３０は、それぞれ、正極入力ポートＰ’、負極入力ポートＮ’、及び基準入力ポートＭ’という、３つの入力ポートを持つ。ＡＮＰＣ ３レベルブリッジアーム７３０は更に、次レベルの負荷又は外部ネットワークに出力電圧レベルを提供するように構成された外部出力ポートＯを持つ。正極出力ポートＰは正極入力ポートＰ’に接続される。負極出力ポートＮは負極入力ポートＮ’に接続される。故障保護装置７１０の一端が基準出力ポートＭに接続され、他端が基準入力ポートＭ’に接続される。斯くして、キャパシタブリッジアーム７２０の各出力ポートとＡＮＰＣ ３レベルブリッジアーム７３０の各入力ポートとの間には、一対一の接続関係が存在し、基準出力ポートＭは、故障保護装置７１０を用いることによって間接的に基準入力ポートＭ’に接続される。理解されるべきことには、この出願のこの実施形態において言及される正極及び負極は単に相対的な概念である。説明を容易にするために、一方のポートを正極と呼び、他方のポートを負極と呼ぶ。これは限定として解釈されるべきでない。

なおも図７を参照するに、キャパシタブリッジアーム７２０は、２つのキャパシタＣ１及びＣ２を含む。キャパシタＣ１及びＣ２は、正極出力ポートＰと負極出力ポートＮとの間で直列接続される。キャパシタＣ１及びＣ２間の中間ノードが基準出力ポートＭに接続される。ＡＮＰＣ ３レベルブリッジアーム７３０は、それぞれ、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、及びＳ６とラベルを付した合計６つの半導体スイッチコンポーネントを含む。理解されるべきことには、ＡＮＰＣ ３レベルブリッジアーム７３０に含まれる半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、及びＳ６の各々は、ＩＧＢＴと、該ＩＧＢＴに逆並列の接続関係で接続されたダイオードと、のペアである。一部の実施形態例において、これらの半導体スイッチコンポーネントは代わりに、例えば、金属酸化膜半導体電界効果トランジスタＭＯＳＦＥＴ、ジャイアントトランジスタＧＴＲ、ゲートターンオフサイリスタＧＴＯ、又は別の好適なコンポーネントといった、同様の機能を持つ別の半導体コンポーネントを用いることによって実装されてもよい。ペアのダイオードが対応して構成される。一部の実施形態例において、これらの半導体コンポーネントはまた、変調ドープ電界効果トランジスタＭＯＤＦＥＴとも称される高電子移動度トランジスタＨＥＭＴ、又は二次元電子ガス電界効果トランジスタ２－ＤＥＧＦＥＴ、又は選択ドープヘテロ接合トランジスタＳＤＨＴを使用してもよい。これらは、特定の適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

なおも図７を参照するに、半導体スイッチコンポーネントＳ１とＳ２は、正極入力ポートＰ’と基準入力ポートＭ’との間で直列接続され、半導体スイッチコンポーネントＳ３とＳ４は、基準入力ポートＭ’と負極入力ポートＮ’との間で直列接続される。半導体スイッチコンポーネントＳ２とＳ３が接続される。半導体スイッチコンポーネントＳ２とＳ３との間の中間ノードが、基準入力ポートＭ’に接続される。半導体スイッチコンポーネントＳ５及びＳ６は、直列接続され、そして、それぞれ、半導体スイッチコンポーネントＳ１とＳ２との間の中間ノード、及び半導体スイッチコンポーネントＳ３とＳ４との間の中間ノードに接続される。半導体スイッチコンポーネントＳ５とＳ６との間の中間ノードが、ＡＮＰＣ ３レベルブリッジアーム７３０の外部出力ポートＯに接続される。半導体スイッチコンポーネントＳ１及びＳ５がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ１及びＳ５を含む分岐を用いることによって正極入力ポートＰ’に接続され、また、正極出力ポートＰが正極入力ポートＰ’に接続されている。従って、外部出力ポートＯから出力される電圧は、正極出力ポートＰに与えられる第１の電圧である。半導体スイッチコンポーネントＳ４及びＳ６がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ４及びＳ６を含む分岐を用いることによって負極入力ポートＮ’に接続され、また、負極出力ポートＮが負極入力ポートＮ’に接続されている。従って、外部出力ポートＯから出力される電圧は、負極出力ポートＮに与えられる第２の電圧である。半導体スイッチコンポーネントＳ２及びＳ５がターンオンされるとき、又は半導体スイッチコンポーネントＳ３及びＳ６がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ２及びＳ５を含む分岐又は半導体スイッチコンポーネントＳ３及びＳ６を含む分岐を用いることによって、基準入力ポートＭ’に接続され、また、基準出力ポートＭが、故障保護装置７１０を用いて間接的に基準入力ポートＭ’に接続されている。従って、外部出力ポートＯから出力される電圧は、基準出力ポートＭに与えられる第３の電圧である。斯くして、ＡＮＰＣ ３レベルブリッジアーム７３０に含まれる各半導体スイッチコンポーネントのオン／オフを制御することを通じて、外部出力ポートＯから出力される電圧は、正極出力ポートＰに与えられる第１の電圧と、負極出力ポートＮに与えられる第２の電圧と、基準出力ポートＭに与えられる第３の電圧との間で切り換えられて、３レベル出力を実現することができる。

なおも図７を参照するに、半導体スイッチコンポーネントＳ３及びＳ４に同時に短絡故障が発生した場合、負極入力ポートＮ’と基準入力ポートＭ’とが短絡して接続される。基準出力ポートＭと基準入力ポートＭ’との間に接続関係が維持される場合、キャパシタＣ２がバイパスされる。この場合、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ１に印加される。キャパシタブリッジアーム７２０に対称設計が適用されるときには、キャパシタＣ１及びＣ２が各々、それぞれ正極出力ポートＰと負極出力ポートＮとの間の電圧の半分を請け負っている。従って、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ１に印加されると、キャパシタＣ１は、通常設計での電圧の２倍を請け負って、それにより過電圧ダメージを引き起こし得る。さらに、ダメージが更に広がると、回路及びデバイスが更にダメージを受け得る。その結果、回路の信頼性が大幅に低下する。同様に、半導体スイッチコンポーネントＳ１及びＳ２に同時に短絡故障が発生した場合、正極入力ポートＰ’と基準入力ポートＭ’とが短絡して接続される。基準出力ポートＭと基準入力ポートＭ’との間に接続関係が維持される場合、キャパシタＣ１がバイパスされる。この場合、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ２に印加され、それにより過電圧ダメージを引き起こす。斯くして、回路遮断スイッチＳＰのオン／オフを制御することを通じて基準出力ポートＭと基準入力ポートＭ’との間の接続関係を調整する必要がある。具体的には、半導体スイッチコンポーネントに短絡故障が発生しているかが、以下の例のうちの１つをモニタすることを通じて判定され得る。負極入力ポートＮ’と基準入力ポートＭ’との間の電圧がモニタされる。その電圧が特定の閾値未満であるとき、半導体スイッチコンポーネントＳ３及びＳ４に同時に短絡故障が発生していると判定される。あるいは、正極入力ポートＰ’と基準入力ポートＭ’との間の電圧がモニタされる。その電圧が特定の閾値未満であるとき、半導体スイッチコンポーネントＳ１及びＳ２に同時に短絡故障が発生していると判定される。あるいは、負極入力ポートＮ’と基準入力ポートＭ’との間の電圧の低下率がモニタされる。その電圧低下率が特定の閾値より大きいとき、半導体スイッチコンポーネントＳ３及びＳ４に同時に短絡故障が発生していると判定される。あるいは、正極入力ポートＰ’と基準入力ポートＭ’との間の電圧の低下率がモニタされる。その電圧低下率が特定の閾値より大きいとき、半導体スイッチコンポーネントＳ１及びＳ２に同時に短絡故障が発生していると判定される。あるいは、半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４を通って正極入力ポートＰ’から負極入力ポートＮ’に流れる電流がモニタされる。その電流が特定の閾値より大きいとき、対応する半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４に短絡故障が発生していると判定される。あるいは、半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４がターンオンされるときのコレクタとエミッタとの間の電圧がモニタされる。その電圧が特定の閾値より大きいとき、対応する半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４に短絡故障が発生していると判定される。斯くして、ＡＮＰＣ ３レベルブリッジアーム７３０に短絡故障が発生しているかを、例えば特定の半導体スイッチコンポーネントの電圧及び電流をモニタすることなど、前述の例をモニタすることを通じて判定することができ、そして、回路遮断スイッチＳＰのオン／オフを制御することを通じて基準出力ポートＭと基準入力ポートＭ’との間の接続関係が時間的に調整されることで、ハーフバスキャパシタの過電圧ダメージを回避し、回路の信頼性を向上させる。加えて、回路遮断スイッチＳＰを流れる電流もモニタされてもよい。その電流が特定の閾値より大きいとき、ＡＮＰＣ ３レベルブリッジアーム７３０に短絡故障が発生していると判定される。

なおも図７を参照するに、ＡＮＰＣ ３レベル回路７００は、複数のＡＮＰＣ ３レベルブリッジアーム７３０を含んでいてもよい。各ＡＮＰＣ ３レベルブリッジアーム７３０が、図７に示す構成を持つ。各ＡＮＰＣ ３レベルブリッジアーム７３０は、３つの入力ポートを持つ。複数のＡＮＰＣ ３レベルブリッジアーム７３０の各々の入力ポートが並列に、図７に示す対応する正極入力ポートＰ’、対応する負極入力ポートＮ’、及び対応する基準入力ポートＭ’に接続される。従って、それら複数のＡＮＰＣ ３レベルブリッジアーム７３０の間には並列接続関係が存在する。複数のＡＮＰＣ ３レベルブリッジアーム７３０が全て正常に動作しているとき、故障保護装置７１０の回路遮断スイッチＳＰはターンオンされている。複数のＡＮＰＣ ３レベルブリッジアーム７３０のうちいずれか１つに短絡故障が発生すると、ハーフバスキャパシタへの過電圧ダメージを回避して回路の信頼性を向上させるために、故障保護装置７１０の回路遮断スイッチＳＰがターンオフされる。複数のＡＮＰＣ ３レベルブリッジアーム７３０のうちいずれか１つに短絡故障が発生しているかは、前述の例のうちの１つがＡＮＰＣ ３レベルブリッジアーム７３０の各々に発生しているかをモニタすることを通じて判定され得る。

理解されるべきことには、故障保護装置７１０に含まれるコントローラ７１１は、回路遮断スイッチＳＰに通信可能に接続され、回路遮断スイッチＳＰのオン／オフを制御するように構成される。コントローラ７１１は、短絡故障の前述の例をモニタするための対応する回路及びコンポーネントを含むことができ、あるいはインタフェース回路を用いることによって外部から命令を受信することができる。一部の実施形態例において、コントローラ７１１は、故障保護装置７１０とは別個に設けられてもよく、すなわち、別個のコンポーネントとして設けられてもよい。半導体スイッチコンポーネントに短絡故障が発生しているかを判定するために、前述の例に加えて、別の技術的手段が更に使用されてもよい。これらは、具体的な適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

理解されるべきことには、ＩＧＢＴは、図７に示すＡＮＰＣ ３レベルブリッジアーム７３０に含まれる複数の半導体スイッチコンポーネントの一例として使用されている。図７は、これらの半導体スイッチコンポーネントの各々のコレクタ及びエミッタの例を示している。これらの半導体スイッチコンポーネントが、例えばＭＯＳＦＥＴといった、別タイプの半導体スイッチコンポーネントを使用するとき、コレクタ及びエミッタは、対応してドレイン及びソースに置き換えられる。従って、図７に示すコレクタ及びエミッタは、複数の半導体スイッチコンポーネントの各々の第１の導通電極及び第２の導通電極の表現例として理解されるべきである。

図８は、この出願の一実施形態に従った故障保護装置を含むＮＰＣ ３レベル回路の原理のブロック図である。図８に示すように、中性点クランプ（neutral point clamped、ＮＰＣ）３レベル回路８００は、故障保護装置８１０、キャパシタブリッジアーム８２０、及びＮＰＣ ３レベルブリッジアーム８３０を含む。故障保護装置８１０は回路遮断スイッチＳＰを含む。図８に示す回路遮断スイッチＳＰは、図２－図５の実施形態のうちのいずれかの実施形態に示した回路遮断スイッチＳＰ、又はこれらの実施形態の任意の可能な組み合わせ又は変形に相当し得る。キャパシタブリッジアーム８２０は、それぞれ、正極出力ポートＰ、負極出力ポートＮ、及び基準出力ポートＭという、３つの出力ポートを持つ。対応して、ＮＰＣ ３レベルブリッジアーム８３０は、それぞれ、正極入力ポートＰ’、負極入力ポートＮ’、及び基準入力ポートＭ’という、３つの入力ポートを持つ。ＮＰＣ ３レベルブリッジアーム８３０は更に、次レベルの負荷又は外部ネットワークに出力電圧レベルを提供するように構成された外部出力ポートＯを持つ。正極出力ポートＰは正極入力ポートＰ’に接続される。負極出力ポートＮは負極入力ポートＮ’に接続される。故障保護装置８１０の一端が基準出力ポートＭに接続され、他端が基準入力ポートＭ’に接続される。斯くして、キャパシタブリッジアーム８２０の各出力ポートとＮＰＣ ３レベルブリッジアーム８３０の各入力ポートとの間には、一対一の接続関係が存在し、基準出力ポートＭは、故障保護装置８１０を用いることによって間接的に基準入力ポートＭ’に接続される。理解されるべきことには、この出願のこの実施形態において言及される正極及び負極は単に相対的な概念である。説明を容易にするために、一方のポートを正極と呼び、他方のポートを負極と呼ぶ。これは限定として解釈されるべきでない。

なおも図８を参照するに、キャパシタブリッジアーム８２０は、２つのキャパシタＣ１及びＣ２を含む。キャパシタＣ１及びＣ２は、正極出力ポートＰと負極出力ポートＮとの間で直列接続される。キャパシタＣ１及びＣ２間の中間ノードが基準出力ポートＭに接続される。ＮＰＣ ３レベルブリッジアーム８３０は、それぞれ、Ｓ１、Ｄ２、Ｄ３、Ｓ４、Ｓ５、及びＳ６とラベルを付した合計６つの半導体コンポーネントを含む。半導体コンポーネントＳ１、Ｓ４、Ｓ５、及びＳ６は半導体スイッチコンポーネントであり、半導体コンポーネントＤ２及びＤ３はダイオードである。理解されるべきことには、ＮＰＣ ３レベルブリッジアーム８３０に含まれる半導体スイッチコンポーネントＳ１、Ｓ４、Ｓ５、及びＳ６の各々は、ＩＧＢＴと、該ＩＧＢＴに逆並列の接続関係で接続されたダイオードと、のペアである。一部の実施形態例において、これらの半導体スイッチコンポーネントは代わりに、例えば、ＭＯＳＦＥＴ、ＧＴＲ、ＧＴＯ、又は別の好適なコンポーネントといった、同様の機能を持つ別の半導体コンポーネントを用いることによって実装されてもよい。ペアのダイオードが対応して構成される。一部の実施形態例において、これらの半導体コンポーネントは更には、ＭＯＤＦＥＴとも称されるＨＥＭＴ、又は２－ＤＥＧＦＥＴ、又はＳＤＨＴを使用してもよい。これらは、特定の適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

なおも図８を参照するに、半導体スイッチコンポーネントＳ１とＤ２は、正極入力ポートＰ’と基準入力ポートＭ’との間で直列接続され、半導体スイッチコンポーネントＳ４とＤ３は、基準入力ポートＭ’と負極入力ポートＮ’との間で直列接続される。半導体コンポーネントＤ２とＤ３が接続される。半導体スイッチコンポーネントＤ２とＤ３との間の中間ノードが、基準入力ポートＭ’に接続される。半導体スイッチコンポーネントＳ５及びＳ６は、直列接続され、そして、それぞれ、半導体スイッチコンポーネントＳ１とＤ２との間の中間ノード、及び半導体スイッチコンポーネントＳ４とＤ３との間の中間ノードに接続される。半導体スイッチコンポーネントＳ５とＳ６との間の中間ノードが、ＮＰＣ ３レベルブリッジアーム８３０の外部出力ポートＯに接続される。ダイオードＤ２のアノードは基準入力ポートＭ’に接続され、カソードは半導体スイッチコンポーネントＳ１のエミッタに接続される。ダイオードＤ３のカソードは基準入力ポートＭ’に接続され、アノードは半導体スイッチコンポーネントＳ４のエミッタに接続される。ダイオードＤ２のアノードがダイオードＤ３のカソードに接続される。半導体スイッチコンポーネントＳ１及びＳ５がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ１及びＳ５を含む分岐を用いることによって正極入力ポートＰ’に接続され、また、正極出力ポートＰが正極入力ポートＰ’に接続されている。従って、外部出力ポートＯから出力される電圧は、正極出力ポートＰに与えられる第１の電圧である。半導体スイッチコンポーネントＳ４及びＳ６がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ４及びＳ６を含む分岐を用いることによって負極入力ポートＮ’に接続され、また、負極出力ポートＮが負極入力ポートＮ’に接続されている。従って、外部出力ポートＯから出力される電圧は、負極出力ポートＮに与えられる第２の電圧である。半導体スイッチコンポーネントＳ５及びＤ２がターンオンされるとき、又は半導体スイッチコンポーネントＳ６及びＤ３がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ５及びＤ２を含む分岐又は半導体スイッチコンポーネントＳ６及びＤ３を含む分岐を用いることによって、基準入力ポートＭ’に接続され、また、基準出力ポートＭが、故障保護装置８１０を用いて間接的に基準入力ポートＭ’に接続されている。従って、外部出力ポートＯから出力される電圧は、基準出力ポートＭに与えられる第３の電圧である。斯くして、ＮＰＣ ３レベルブリッジアーム８３０に含まれる各半導体スイッチコンポーネントのオン／オフを制御することを通じて、外部出力ポートＯから出力される電圧は、正極出力ポートＰに与えられる第１の電圧と、負極出力ポートＮに与えられる第２の電圧と、基準出力ポートＭに与えられる第３の電圧との間で切り換えられて、３レベル出力を実現することができる。

なおも図８を参照するに、半導体スイッチコンポーネントＳ４及びＤ３に同時に短絡故障が発生した場合、負極入力ポートＮ’と基準入力ポートＭ’とが短絡して接続される。基準出力ポートＭと基準入力ポートＭ’との間に接続関係が維持される場合、キャパシタＣ２がバイパスされる。この場合、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ１に印加される。キャパシタブリッジアーム８２０に対称設計が適用されるときには、キャパシタＣ１及びＣ２が各々、それぞれ正極出力ポートＰと負極出力ポートＮとの間の電圧の半分を請け負っている。従って、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ１に印加されると、キャパシタＣ１は、通常設計での電圧の２倍を請け負って、それにより過電圧ダメージを引き起こし得る。さらに、ダメージが更に広がると、回路及びデバイスが更にダメージを受け得る。その結果、回路の信頼性が大幅に低下する。同様に、半導体スイッチコンポーネントＳ１及びＤ２に同時に短絡故障が発生した場合、正極入力ポートＰ’と基準入力ポートＭ’とが短絡して接続される。基準出力ポートＭと基準入力ポートＭ’との間に接続関係が維持される場合、キャパシタＣ１がバイパスされる。この場合、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ２に印加され、それにより過電圧ダメージを引き起こす。斯くして、回路遮断スイッチＳＰのオン／オフを制御することを通じて基準出力ポートＭと基準入力ポートＭ’との間の接続関係を調整する必要がある。具体的には、半導体スイッチコンポーネントに短絡故障が発生しているかが、以下の例のうちの１つをモニタすることを通じて判定され得る。負極入力ポートＮ’と基準入力ポートＭ’との間の電圧がモニタされる。その電圧が特定の閾値未満であるとき、半導体スイッチコンポーネントＳ４及びＤ３に同時に短絡故障が発生していると判定される。あるいは、正極入力ポートＰ’と基準入力ポートＭ’との間の電圧がモニタされる。その電圧が特定の閾値未満であるとき、半導体スイッチコンポーネントＳ１及びＤ２に同時に短絡故障が発生していると判定される。あるいは、負極入力ポートＮ’と基準入力ポートＭ’との間の電圧の低下率がモニタされる。その電圧低下率が特定の閾値より大きいとき、半導体スイッチコンポーネントＳ４及びＤ３に同時に短絡故障が発生していると判定される。あるいは、正極入力ポートＰ’と基準入力ポートＭ’との間の電圧の低下率がモニタされる。その電圧低下率が特定の閾値より大きいとき、半導体スイッチコンポーネントＳ１及びＤ２に同時に短絡故障が発生していると判定される。あるいは、半導体スイッチコンポーネントＳ１若しくはＳ４又はＤ２若しくはＤ３を通って正極入力ポートＰ’から負極入力ポートＮ’に流れる電流がモニタされる。その電流が特定の閾値より大きいとき、対応する半導体スイッチコンポーネントＳ１若しくはＳ４又はＤ２若しくはＤ３に短絡故障が発生していると判定される。あるいは、半導体スイッチコンポーネントＳ１又はＳ４がターンオンされるときのコレクタとエミッタとの間の電圧がモニタされる。その電圧が特定の閾値より大きいとき、対応する半導体スイッチコンポーネントＳ１又はＳ４に短絡故障が発生していると判定される。斯くして、ＮＰＣ ３レベルブリッジアーム８３０に短絡故障が発生しているかを、例えば特定の半導体スイッチコンポーネントの電圧及び電流をモニタすることなど、前述の例をモニタすることを通じて判定することができ、そして、回路遮断スイッチＳＰのオン／オフを制御することを通じて基準出力ポートＭと基準入力ポートＭ’との間の接続関係が時間的に調整されることで、ハーフバスキャパシタの過電圧ダメージを回避し、回路の信頼性を向上させる。加えて、回路遮断スイッチＳＰを流れる電流もモニタされてもよい。その電流が特定の閾値より大きいとき、ＮＰＣ ３レベルブリッジアーム８３０に短絡故障が発生していると判定される。

なおも図８を参照するに、ＮＰＣ ３レベル回路８００は、複数のＮＰＣ ３レベルブリッジアーム８３０を含んでいてもよい。各ＮＰＣ ３レベルブリッジアーム８３０が、図８に示す構成を持つ。各ＮＰＣ ３レベルブリッジアーム８３０は、３つの入力ポートを持つ。複数のＮＰＣ ３レベルブリッジアーム８３０の各々の入力ポートが並列に、図８に示す対応する正極入力ポートＰ’、対応する負極入力ポートＮ’、及び対応する基準入力ポートＭ’に接続される。従って、それら複数のＮＰＣ ３レベルブリッジアーム８３０の間には並列接続関係が存在する。複数のＮＰＣ ３レベルブリッジアーム８３０が全て正常に動作しているとき、故障保護装置８１０の回路遮断スイッチＳＰはターンオンされている。複数のＮＰＣ ３レベルブリッジアーム８３０のうちいずれか１つに短絡故障が発生すると、ハーフバスキャパシタへの過電圧ダメージを回避して回路の信頼性を向上させるために、故障保護装置８１０の回路遮断スイッチＳＰがターンオフされる。複数のＮＰＣ ３レベルブリッジアーム８３０のうちいずれか１つに短絡故障が発生しているかは、前述の例のうちの１つがＮＰＣ ３レベルブリッジアーム８３０の各々に発生しているかをモニタすることを通じて判定され得る。

理解されるべきことには、故障保護装置８１０に含まれるコントローラ８１１は、回路遮断スイッチＳＰに通信可能に接続され、回路遮断スイッチＳＰのオン／オフを制御するように構成される。コントローラ８１１は、短絡故障の前述の例をモニタするための対応する回路及びコンポーネントを含むことができ、あるいはインタフェース回路を用いることによって外部から命令を受信することができる。一部の実施形態例において、コントローラ８１１は、故障保護装置８１０とは別個に設けられてもよく、すなわち、別個のコンポーネントとして設けられてもよい。半導体スイッチコンポーネントに短絡故障が発生しているかを判定するために、前述の例に加えて、別の技術的手段が更に使用されてもよい。これらは、具体的な適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

理解されるべきことには、ＩＧＢＴは、図８に示すＮＰＣ ３レベルブリッジアーム８３０に含まれる複数の半導体スイッチコンポーネントの一例として使用されている。図８は、これらの半導体スイッチコンポーネントの各々のコレクタ及びエミッタの例を示している。これらの半導体スイッチコンポーネントが、例えばＭＯＳＦＥＴといった、別タイプの半導体スイッチコンポーネントを使用するとき、コレクタ及びエミッタは、対応してドレイン及びソースに置き換えられる。従って、図８に示すコレクタ及びエミッタは、複数の半導体スイッチコンポーネントの各々の第１の導通電極及び第２の導通電極の表現例として理解されるべきである。

図９は、この出願の一実施形態に従った故障保護装置を含むＴ型３レベル回路の原理のブロック図である。図９に示すように、Ｔ型３レベル回路９００は、故障保護装置９１０、キャパシタブリッジアーム９２０、及びＴ型３レベルブリッジアーム９３０を含む。故障保護装置９１０は回路遮断スイッチＳＰを含む。図９に示す回路遮断スイッチＳＰは、図２－図５の実施形態のうちのいずれかの実施形態に示した回路遮断スイッチＳＰ、又はこれらの実施形態の任意の可能な組み合わせ又は変形に相当し得る。キャパシタブリッジアーム９２０は、それぞれ、正極出力ポートＰ、負極出力ポートＮ、及び基準出力ポートＭという、３つの出力ポートを持つ。対応して、Ｔ型３レベルブリッジアーム９３０は、それぞれ、正極入力ポートＰ’、負極入力ポートＮ’、及び基準入力ポートＭ’という、３つの入力ポートを持つ。Ｔ型３レベルブリッジアーム９３０は更に、次レベルの負荷又は外部ネットワークに出力電圧レベルを提供するように構成された外部出力ポートＯを持つ。正極出力ポートＰは正極入力ポートＰ’に接続される。負極出力ポートＮは負極入力ポートＮ’に接続される。故障保護装置９１０の一端が基準出力ポートＭに接続され、他端が基準入力ポートＭ’に接続される。斯くして、キャパシタブリッジアーム９２０の各出力ポートとＴ型３レベルブリッジアーム９３０の各入力ポートとの間には、一対一の接続関係が存在し、基準出力ポートＭは、故障保護装置９１０を用いることによって間接的に基準入力ポートＭ’に接続される。理解されるべきことには、この出願のこの実施形態において言及される正極及び負極は単に相対的な概念である。説明を容易にするために、一方のポートを正極と呼び、他方のポートを負極と呼ぶ。これは限定として解釈されるべきでない。

なおも図９を参照するに、キャパシタブリッジアーム９２０は、２つのキャパシタＣ１及びＣ２を含む。キャパシタＣ１及びＣ２は、正極出力ポートＰと負極出力ポートＮとの間で直列接続される。キャパシタＣ１及びＣ２間の中間ノードが基準出力ポートＭに接続される。Ｔ型３レベルブリッジアーム９３０は、それぞれ、Ｓ１、Ｓ２、Ｓ３、及びＳ４とラベルを付した合計４つの半導体スイッチコンポーネントを含む。理解されるべきことには、Ｔ型３レベルブリッジアーム９３０に含まれる半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、及びＳ４の各々は、ＩＧＢＴと、該ＩＧＢＴに逆並列の接続関係で接続されたダイオードと、のペアである。一部の実施形態例において、これらの半導体スイッチコンポーネントは代わりに、例えば、ＭＯＳＦＥＴ、ＧＴＲ、ＧＴＯ、又は別の好適なコンポーネントといった、同様の機能を持つ別の半導体コンポーネントを用いることによって実装されてもよい。ペアのダイオードが対応して構成される。一部の実施形態例において、これらの半導体コンポーネントは更には、ＭＯＤＦＥＴとも称されるＨＥＭＴ、又は２－ＤＥＧＦＥＴ、又はＳＤＨＴを使用してもよい。これらは、特定の適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

なおも図９を参照するに、半導体スイッチコンポーネントＳ１とＳ２は、正極入力ポートＰ’と負極入力ポートＮ’との間で直列接続され、半導体スイッチコンポーネントＳ１とＳ２との間の中間ノードが外部出力ポートＯに接続される。半導体スイッチコンポーネントＳ３とＳ４は、基準入力ポートＭ’と外部出力ポートＯとの間で直列接続される。半導体スイッチコンポーネントＳ３とＳ４は、基準入力ポートＭ’と外部出力ポートＯとの間で逆向きに直列接続される。換言すれば、Ｓ３のエミッタがＳ４のエミッタに接続され、Ｓ３のコレクタが基準入力ポートＭ’に接続され、そして、Ｓ４のコレクタが外部出力ポートＯに接続される。他の一実装において、Ｓ３及びＳ４のエミッタが互いに接続され、Ｓ３及びＳ４のうち一方のコレクタが基準入力ポートＭ’に接続され、且つ他方のコレクタが外部出力ポートＯに接続されるのであれば、Ｓ３及びＳ４の位置も相互に入れ替えられてもよい。半導体スイッチコンポーネントＳ１がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ１を含む分岐を用いることによって正極入力ポートＰ’に接続され、また、正極出力ポートＰが正極入力ポートＰ’に接続されている。従って、外部出力ポートＯから出力される電圧は、正極出力ポートＰに与えられる第１の電圧である。半導体スイッチコンポーネントＳ２がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ２を含む分岐を用いることによって負極入力ポートＮ’に接続され、また、負極出力ポートＮが負極入力ポートＮ’に接続されている。従って、外部出力ポートＯから出力される電圧は、負極出力ポートＮに与えられる第２の電圧である。半導体スイッチコンポーネントＳ３及びＳ４がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ３及びＳ４を含む分岐を用いることによって、基準入力ポートＭ’に接続され、また、基準出力ポートＭが、故障保護装置９１０を用いて間接的に基準入力ポートＭ’に接続されている。従って、外部出力ポートＯから出力される電圧は、基準出力ポートＭに与えられる第３の電圧である。斯くして、Ｔ型３レベルブリッジアーム９３０に含まれる各半導体スイッチコンポーネントのオン／オフを制御することを通じて、外部出力ポートＯから出力される電圧は、正極出力ポートＰに与えられる第１の電圧と、負極出力ポートＮに与えられる第２の電圧と、基準出力ポートＭに与えられる第３の電圧との間で切り換えられて、３レベル出力を実現することができる。

なおも図９を参照するに、半導体スイッチコンポーネントＳ２、Ｓ３、及びＳ４に同時に短絡故障が発生した場合、負極入力ポートＮ’と基準入力ポートＭ’とが短絡して接続される。基準出力ポートＭと基準入力ポートＭ’との間に接続関係が維持される場合、キャパシタＣ２がバイパスされる。この場合、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ１に印加される。キャパシタブリッジアーム９２０に対称設計が適用されるときには、キャパシタＣ１及びＣ２が各々、それぞれ正極出力ポートＰと負極出力ポートＮとの間の電圧の半分を請け負っている。従って、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ１に印加されると、キャパシタＣ１は、通常設計での電圧の２倍を請け負って、それにより過電圧ダメージを引き起こし得る。さらに、ダメージが更に広がると、回路及びデバイスが更にダメージを受け得る。その結果、回路の信頼性が大幅に低下する。同様に、半導体スイッチコンポーネントＳ１、Ｓ３、及びＳ４に同時に短絡故障が発生した場合、正極入力ポートＰ’と基準入力ポートＭ’とが短絡して接続される。基準出力ポートＭと基準入力ポートＭ’との間に接続関係が維持される場合、キャパシタＣ１がバイパスされる。この場合、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ２に印加され、それにより過電圧ダメージを引き起こす。斯くして、回路遮断スイッチＳＰのオン／オフを制御することを通じて基準出力ポートＭと基準入力ポートＭ’との間の接続関係を調整する必要がある。具体的には、半導体スイッチコンポーネントに短絡故障が発生しているかが、以下の例のうちの１つをモニタすることを通じて判定され得る。負極入力ポートＮ’と基準入力ポートＭ’との間の電圧がモニタされる。その電圧が特定の閾値未満であるとき、半導体スイッチコンポーネントＳ２、Ｓ３、及びＳ４に同時に短絡故障が発生していると判定される。あるいは、正極入力ポートＰ’と基準入力ポートＭ’との間の電圧がモニタされる。その電圧が特定の閾値未満であるとき、半導体スイッチコンポーネントＳ１、Ｓ３、及びＳ４に同時に短絡故障が発生していると判定される。あるいは、負極入力ポートＮ’と基準入力ポートＭ’との間の電圧の低下率がモニタされる。その電圧低下率が特定の閾値より大きいとき、半導体スイッチコンポーネントＳ２、Ｓ３、及びＳ４に同時に短絡故障が発生していると判定される。あるいは、正極入力ポートＰ’と基準入力ポートＭ’との間の電圧の低下率がモニタされる。その電圧低下率が特定の閾値より大きいとき、半導体スイッチコンポーネントＳ１、Ｓ３、及びＳ４に同時に短絡故障が発生していると判定される。あるいは、半導体スイッチコンポーネントＳ１又はＳ２を通って正極入力ポートＰ’から負極入力ポートＮ’に流れる電流がモニタされる。その電流が特定の閾値より大きいとき、対応する半導体スイッチコンポーネントＳ１又はＳ２に短絡故障が発生していると判定される。あるいは、半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４がターンオンされるときのコレクタとエミッタとの間の電圧がモニタされる。その電圧が特定の閾値より大きいとき、対応する半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４に短絡故障が発生していると判定される。斯くして、Ｔ型３レベルブリッジアーム９３０に短絡故障が発生しているかを、例えば特定の半導体スイッチコンポーネントの電圧及び電流をモニタすることなど、前述の例をモニタすることを通じて判定することができ、そして、回路遮断スイッチＳＰのオン／オフを制御することを通じて基準出力ポートＭと基準入力ポートＭ’との間の接続関係が時間的に調整されることで、ハーフバスキャパシタの過電圧ダメージを回避し、回路の信頼性を向上させる。加えて、回路遮断スイッチＳＰを流れる電流もモニタされてもよい。その電流が特定の閾値より大きいとき、Ｔ型３レベルブリッジアーム９３０に短絡故障が発生していると判定される。

なおも図９を参照するに、Ｔ型３レベル回路９００は、複数のＴ型３レベルブリッジアーム９３０を含んでいてもよい。各Ｔ型３レベルブリッジアーム９３０が、図９に示す構成を持つ。各Ｔ型３レベルブリッジアーム９３０は、３つの入力ポートを持つ。複数のＴ型３レベルブリッジアーム９３０の各々の入力ポートが並列に、図９に示す対応する正極入力ポートＰ’、対応する負極入力ポートＮ’、及び対応する基準入力ポートＭ’に接続される。従って、それら複数のＴ型３レベルブリッジアーム９３０の間には並列接続関係が存在する。複数のＴ型３レベルブリッジアーム９３０が全て正常に動作しているとき、故障保護装置９１０の回路遮断スイッチＳＰはターンオンされている。複数のＴ型３レベルブリッジアーム９３０のうちいずれか１つに短絡故障が発生すると、ハーフバスキャパシタへの過電圧ダメージを回避して回路の信頼性を向上させるために、故障保護装置９１０の回路遮断スイッチＳＰがターンオフされる。複数のＴ型３レベルブリッジアーム９３０のうちいずれか１つに短絡故障が発生しているかは、前述の例のうちの１つがＴ型３レベルブリッジアーム９３０の各々に発生しているかをモニタすることを通じて判定され得る。

理解されるべきことには、故障保護装置９１０に含まれるコントローラ９１１は、回路遮断スイッチＳＰに通信可能に接続され、回路遮断スイッチＳＰのオン／オフを制御するように構成される。コントローラ９１１は、短絡故障の前述の例をモニタするための対応する回路及びコンポーネントを含むことができ、あるいはインタフェース回路を用いることによって外部から命令を受信することができる。一部の実施形態例において、コントローラ９１１は、故障保護装置９１０とは別個に設けられてもよく、すなわち、別個のコンポーネントとして設けられてもよい。半導体スイッチコンポーネントに短絡故障が発生しているかを判定するために、前述の例に加えて、別の技術的手段が更に使用されてもよい。これらは、具体的な適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

理解されるべきことには、ＩＧＢＴは、図９に示すＴ型３レベルブリッジアーム９３０に含まれる複数の半導体スイッチコンポーネントの一例として使用されている。図９は、これらの半導体スイッチコンポーネントの各々のコレクタ及びエミッタの例を示している。これらの半導体スイッチコンポーネントが、例えばＭＯＳＦＥＴといった、別タイプの半導体スイッチコンポーネントを使用するとき、コレクタ及びエミッタは、対応してドレイン及びソースに置き換えられる。従って、図９に示すコレクタ及びエミッタは、複数の半導体スイッチコンポーネントの各々の第１の導通電極及び第２の導通電極の表現例として理解されるべきである。

図１０は、この出願の一実施形態に従った故障保護装置を含む５レベル回路の原理のブロック図である。図１０に示すように、５レベル回路１０００は、故障保護装置１０１０、キャパシタブリッジアーム１０２０、及び５レベルブリッジアーム１０３０を含む。故障保護装置１０１０は回路遮断スイッチＳＰを含む。図１０に示す回路遮断スイッチＳＰは、図２－図５の実施形態のうちのいずれかの実施形態に示した回路遮断スイッチＳＰ、又はこれらの実施形態の任意の可能な組み合わせ又は変形に相当し得る。キャパシタブリッジアーム１０２０は、それぞれ、正極出力ポートＰ、負極出力ポートＮ、及び基準出力ポートＭという、３つの出力ポートを持つ。対応して、５レベルブリッジアーム１０３０は、それぞれ、正極入力ポートＰ’、負極入力ポートＮ’、及び基準入力ポートＭ’という、３つの入力ポートを持つ。５レベルブリッジアーム１０３０は更に、次レベルの負荷又は外部ネットワークに出力電圧レベルを提供するように構成された外部出力ポートＯを持つ。正極出力ポートＰは正極入力ポートＰ’に接続される。負極出力ポートＮは負極入力ポートＮ’に接続される。故障保護装置１０１０の一端が基準出力ポートＭに接続され、他端が基準入力ポートＭ’に接続される。斯くして、キャパシタブリッジアーム１０２０の各出力ポートと５レベルブリッジアーム１０３０の各入力ポートとの間には、一対一の接続関係が存在し、基準出力ポートＭは、故障保護装置１０１０を用いることによって間接的に基準入力ポートＭ’に接続される。理解されるべきことには、この出願のこの実施形態において言及される正極及び負極は単に相対的な概念である。説明を容易にするために、一方のポートを正極と呼び、他方のポートを負極と呼ぶ。これは限定として解釈されるべきでない。

なおも図１０を参照するに、キャパシタブリッジアーム１０２０は、２つのキャパシタＣ１及びＣ２を含む。キャパシタＣ１及びＣ２は、正極出力ポートＰと負極出力ポートＮとの間で直列接続される。キャパシタＣ１及びＣ２間の中間ノードが基準出力ポートＭに接続される。５レベルブリッジアーム１０３０は、それぞれ、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、及びＳ８とラベルを付した合計８つの半導体スイッチコンポーネントを含む。理解されるべきことには、５レベルブリッジアーム１０３０に含まれる半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、及びＳ８の各々は、ＩＧＢＴと、該ＩＧＢＴに逆並列の接続関係で接続されたダイオードと、のペアである。一部の実施形態例において、これらの半導体スイッチコンポーネントは代わりに、例えば、ＭＯＳＦＥＴ、ＧＴＲ、ＧＴＯ、又は別の好適なコンポーネントといった、同様の機能を持つ別の半導体コンポーネントを用いることによって実装されてもよい。ペアのダイオードが対応して構成される。一部の実施形態例において、これらの半導体コンポーネントは更には、ＭＯＤＦＥＴとも称されるＨＥＭＴ、又は２－ＤＥＧＦＥＴ、又はＳＤＨＴを使用してもよい。これらは、特定の適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

なおも図１０を参照するに、半導体スイッチコンポーネントＳ１とＳ２は、正極入力ポートＰ’と基準入力ポートＭ’との間で直列接続され、半導体スイッチコンポーネントＳ３とＳ４は、基準入力ポートＭ’と負極入力ポートＮ’との間で直列接続される。半導体スイッチコンポーネントＳ２とＳ３が接続される。半導体スイッチコンポーネントＳ２とＳ３との間の中間ノードが、基準入力ポートＭ’に接続される。半導体スイッチコンポーネントＳ５及びＳ７は、直列接続され、そして、それぞれ、半導体スイッチコンポーネントＳ１とＳ２との間の中間ノード、及び５レベルブリッジアーム１０３０の外部出力ポートＯに接続される。半導体スイッチコンポーネントＳ６及びＳ８は、直列接続され、そして、それぞれ、半導体スイッチコンポーネントＳ３とＳ４との間の中間ノード、及び５レベルブリッジアーム１０３０の外部出力ポートＯに接続される。半導体スイッチコンポーネントＳ７とＳ８が接続される。半導体スイッチコンポーネントＳ７とＳ８との間の中間ノードが、５レベルブリッジアーム１０３０の外部出力ポートＯに接続される。半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、及びＳ４は、正極入力ポートＰ’と負極入力ポートＮ’との間で直列接続される。半導体スイッチコンポーネントＳ５、Ｓ７、Ｓ８、及びＳ６は、半導体スイッチコンポーネントＳ１とＳ２間の中間ノードと、半導体スイッチコンポーネントＳ３とＳ４間の中間ノードとの間で直列接続される。５レベルブリッジアーム１０３０は更に、２つのキャパシタＣａ及びＣｂを含む。キャパシタＣａの一端は、半導体スイッチコンポーネントＳ２とＳ５との間の中間ノードに接続され、他端は、半導体スイッチコンポーネントＳ３とＳ６との間の中間ノードに接続される。キャパシタＣｂの一端は、半導体スイッチコンポーネントＳ５とＳ７との間の中間ノードに接続され、他端は、半導体スイッチコンポーネントＳ６とＳ８との間の中間ノードに接続される。半導体スイッチコンポーネントＳ１、Ｓ５、及びＳ７がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ１、Ｓ５、及びＳ７を含む分岐を用いることによって正極入力ポートＰ’に接続され、また、正極出力ポートＰが正極入力ポートＰ’に接続されている。従って、外部出力ポートＯから出力される電圧は、正極出力ポートＰに与えられる第１の電圧である。半導体スイッチコンポーネントＳ４、Ｓ６、及びＳ８がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ４、Ｓ６、及びＳ８を含む分岐を用いることによって負極入力ポートＮ’に接続され、また、負極出力ポートＮが負極入力ポートＮ’に接続されている。従って、外部出力ポートＯから出力される電圧は、負極出力ポートＮに与えられる第２の電圧である。半導体スイッチコンポーネントＳ２、Ｓ５、及びＳ７がターンオンされるとき、又は半導体スイッチコンポーネントＳ３、Ｓ６、及びＳ８がターンオンされるとき、外部出力ポートＯは、半導体スイッチコンポーネントＳ２、Ｓ５、及びＳ７を含む分岐又は半導体スイッチコンポーネントＳ３、Ｓ６、及びＳ８を含む分岐を用いることによって、基準入力ポートＭ’に接続され、また、基準出力ポートＭが、故障保護装置１０１０を用いて間接的に基準入力ポートＭ’に接続されている。従って、外部出力ポートＯから出力される電圧は、基準出力ポートＭに与えられる第３の電圧である。斯くして、５レベルブリッジアーム１０３０に含まれる各半導体スイッチコンポーネントのオン／オフを制御することを通じて、外部出力ポートＯから出力される電圧は、正極出力ポートＰに与えられる第１の電圧と、負極出力ポートＮに与えられる第２の電圧と、基準出力ポートＭに与えられる第３の電圧との間で切り換えられて、３レベル出力を実現することができる。さらに、キャパシタＣａ及びＣｂを用いて形成され得る分圧分岐を用いることにより、あるいは制御信号の設計を参照して、第４のレベル及び第５のレベルの出力が更に提供される。これらは、従来技術に基づいて実装され得る。詳細をここで説明することはしない。

なおも図１０を参照するに、半導体スイッチコンポーネントＳ３及びＳ４に同時に短絡故障が発生した場合、負極入力ポートＮ’と基準入力ポートＭ’とが短絡して接続される。基準出力ポートＭと基準入力ポートＭ’との間に接続関係が維持される場合、キャパシタＣ２がバイパスされる。この場合、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ１に印加される。キャパシタブリッジアーム１０２０に対称設計が適用されるときには、キャパシタＣ１及びＣ２が各々、それぞれ正極出力ポートＰと負極出力ポートＮとの間の電圧の半分を請け負っている。従って、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ１に印加されると、キャパシタＣ１は、通常設計での電圧の２倍を請け負って、それにより過電圧ダメージを引き起こし得る。さらに、ダメージが更に広がると、回路及びデバイスが更にダメージを受け得る。その結果、回路の信頼性が大幅に低下する。同様に、半導体スイッチコンポーネントＳ１及びＳ２に同時に短絡故障が発生した場合、正極入力ポートＰ’と基準入力ポートＭ’とが短絡して接続される。基準出力ポートＭと基準入力ポートＭ’との間に接続関係が維持される場合、キャパシタＣ１がバイパスされる。この場合、正極出力ポートＰと負極出力ポートＮとの間の電圧が全てキャパシタＣ２に印加され、それにより過電圧ダメージを引き起こす。斯くして、回路遮断スイッチＳＰのオン／オフを制御することを通じて基準出力ポートＭと基準入力ポートＭ’との間の接続関係を調整する必要がある。具体的には、半導体スイッチコンポーネントに短絡故障が発生しているかが、以下の例のうちの１つをモニタすることを通じて判定され得る。負極入力ポートＮ’と基準入力ポートＭ’との間の電圧がモニタされる。その電圧が特定の閾値未満であるとき、半導体スイッチコンポーネントＳ３及びＳ４に同時に短絡故障が発生していると判定される。あるいは、正極入力ポートＰ’と基準入力ポートＭ’との間の電圧がモニタされる。その電圧が特定の閾値未満であるとき、半導体スイッチコンポーネントＳ１及びＳ２に同時に短絡故障が発生していると判定される。あるいは、負極入力ポートＮ’と基準入力ポートＭ’との間の電圧の低下率がモニタされる。その電圧低下率が特定の閾値より大きいとき、半導体スイッチコンポーネントＳ３及びＳ４に同時に短絡故障が発生していると判定される。あるいは、正極入力ポートＰ’と基準入力ポートＭ’との間の電圧の低下率がモニタされる。その電圧低下率が特定の閾値より大きいとき、半導体スイッチコンポーネントＳ１及びＳ２に同時に短絡故障が発生していると判定される。あるいは、半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４を通って正極入力ポートＰ’から負極入力ポートＮ’に流れる電流がモニタされる。その電流が特定の閾値より大きいとき、対応する半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４に短絡故障が発生していると判定される。あるいは、半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４がターンオンされるときのコレクタとエミッタとの間の電圧がモニタされる。その電圧が特定の閾値より大きいとき、対応する半導体スイッチコンポーネントＳ１、Ｓ２、Ｓ３、又はＳ４に短絡故障が発生していると判定される。斯くして、５レベルブリッジアーム１０３０に短絡故障が発生しているかを、例えば特定の半導体スイッチコンポーネントの電圧及び電流をモニタすることなど、前述の例をモニタすることを通じて判定することができ、そして、回路遮断スイッチＳＰのオン／オフを制御することを通じて基準出力ポートＭと基準入力ポートＭ’との間の接続関係が時間的に調整されることで、ハーフバスキャパシタの過電圧ダメージを回避し、回路の信頼性を向上させる。加えて、回路遮断スイッチＳＰを流れる電流もモニタされてもよい。その電流が特定の閾値より大きいとき、５レベルブリッジアーム１０３０に短絡故障が発生していると判定される。

理解されるべきことには、故障保護装置１０１０に含まれるコントローラ１０１１は、回路遮断スイッチＳＰに通信可能に接続され、回路遮断スイッチＳＰのオン／オフを制御するように構成される。コントローラ１０１１は、短絡故障の前述の例をモニタするための対応する回路及びコンポーネントを含むことができ、あるいはインタフェース回路を用いることによって外部から命令を受信することができる。一部の実施形態例において、コントローラ１０１１は、故障保護装置１０１０とは別個に設けられてもよく、すなわち、別個のコンポーネントとして設けられてもよい。半導体スイッチコンポーネントに短絡故障が発生しているかを判定するために、前述の例に加えて、別の技術的手段が更に使用されてもよい。これらは、具体的な適用環境に基づいて調整及び改良され得る。これは、ここで特に限定されることではない。

理解されるべきことには、ＩＧＢＴは、図１０に示す５レベルブリッジアーム１０３０に含まれる複数の半導体スイッチコンポーネントの一例として使用されている。図１０は、これらの半導体スイッチコンポーネントの各々のコレクタ及びエミッタの例を示している。これらの半導体スイッチコンポーネントが、例えばＭＯＳＦＥＴといった、別タイプの半導体スイッチコンポーネントを使用するとき、コレクタ及びエミッタは、対応してドレイン及びソースに置き換えられる。従って、図１０に示すコレクタ及びエミッタは、複数の半導体スイッチコンポーネントの各々の第１の導通電極及び第２の導通電極の表現例として理解されるべきである。

この出願にて提供される特定の実施形態は、ハードウェア、ソフトウェア、ファームウェア、又はソリッドステート論理回路のいずれか１つ又は組み合わせによって実装されることができ、あるいは、信号処理、制御、及び／又は専用回路を参照して実装されてもよい。この出願の特定の実施形態にて提供されるデバイス又は装置は、１つ以上のプロセッサ（例えば、マイクロプロセッサ、コントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ））を含み得る。これらのプロセッサは、デバイス又は装置の動作を制御するための様々なコンピュータ実行可能命令を処理する。この出願の特定の実施形態にて提供されるデバイス又は装置は、全てのコンポーネントを共に結合するシステムバス又はデータ伝送システムを含み得る。システムバスは、例えば、メモリバス若しくはメモリコントローラ、ペリフェラルバス、ユニバーサルシリアルバス、及び／又は複数のバス構造のうちのいずれか１つを使用するプロセッサ若しくはローカルバスといった、複数の異なるバス構造のうちのいずれか１つ、又は複数の異なるバス構造の何らかの組み合わせを含み得る。この出願の特定の実施形態にて提供されるデバイス又は装置は、別々に提供されてもよいし、システムの一部であってもよいし、あるいは他のデバイス若しくは装置の一部であってもよい。

この出願にて提供される特定の一実施形態は、例えば非一時的なデータ記憶を提供することができる１つ以上の記憶デバイスといった、コンピュータ読み取り可能記憶媒体を含んでもよいし、あるいはコンピュータ読み取り可能記憶媒体と組み合わされてもよい。コンピュータ読み取り可能記憶媒体／記憶デバイスは、データ、プログラム、及び／又は命令を記憶するように構成され得る。デバイス又は装置は、この出願の特定の実施形態にて提供されるデバイス又は装置のプロセッサがそれらのデータ、プログラム、及び／又は命令を実行するときに、それらのデータ、プログラム、及び／又は命令を用いることによって関連動作を実行することを可能にされる。コンピュータ読み取り可能記憶媒体／記憶デバイスは、以下の特徴のうちの１つ以上、すなわち、揮発性、不揮発性、動的、静的、読み取り可能／書き込み可能、読み出し専用、ランダムアクセス、順次アクセス、位置アドレッサブル、ファイルアドレッサブル、及びコンテンツアドレッサブルのうちの１つ以上を含み得る。１つ以上の実施形態例において、コンピュータ読み取り可能記憶媒体／記憶デバイスは、この出願の特定の一実施形態にて提供されるデバイス又は装置に一体化されてもよいし、あるいは共通のシステムに属してもよい。コンピュータ読み取り可能記憶媒体／記憶デバイスは、光記憶デバイス、半導体記憶デバイス、磁気記憶デバイス、及び／又はこれらに類するものを含むことができ、あるいは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、消去可能プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラム可能読み出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブル磁気ディスク、記録可能及び／又は書換可能光ディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、大容量記憶デバイス、又は何らかの他の形態の適切な記憶媒体を含むことができる。

以上は、この出願の実施形態の実装である。なお、この出願の特定の実施形態にて説明された方法のステップには、実際の要求に従って、順序的な調整、組み合わせ、及び削除が行われ得る。前述の実施形態において、各実施形態の説明はそれぞれの焦点を有する。ある実施形態で詳細に説明されていない部分については、他の実施形態における関連説明を参照されたい。理解され得ることには、添付の図面及びこの出願の実施形態に示される構成は、関係する装置又はシステムに対する具体的限定を構成するものではない。この出願の一部の他の実施形態では、関係する装置又はシステムは、特定の実施形態及び添付の図面に示されたものよりも多数又は少数のコンポーネントを含むことができ、あるいは、関係する装置又はシステムにおいて、一部のコンポーネントが組み合わされたり、一部のコンポーネントが分割されたり、コンポーネントが異なるように配置されたりすることができる。当業者が理解することには、特定の実施形態にて記録された方法及びデバイスレイアウトの動作及び詳細に対して、この出願の特定の実施形態の精神及び範囲から逸脱することなく様々な調整又は変更が為され得るとともに、この出願の原理から逸脱することなく幾つかの改良及び磨き上げが更に為され得る。それらの改良及び磨き上げはこの出願の保護範囲に入るものである。

Claims (15)

1. 太陽光発電システムであって、
   正極出力ポート、負極出力ポート、及び前記正極出力ポートと前記負極出力ポートとの間の基準出力ポート、を有するキャパシタブリッジアームと、
   正極入力ポート、負極入力ポート、及び前記正極入力ポートと前記負極入力ポートとの間の基準入力ポート、を有するインバータブリッジアームであり、前記正極入力ポートが前記正極出力ポートに接続され、且つ前記負極入力ポートが前記負極出力ポートに接続される、インバータブリッジアームと、
   故障保護装置であり、当該故障保護装置は、前記基準入力ポートと前記基準出力ポートとの間に接続され、当該故障保護装置は、前記基準入力ポートと前記正極入力ポートとの間又は前記基準入力ポートと前記負極入力ポートとの間の電圧の振幅値若しくは変化、又は前記基準入力ポートと前記正極入力ポートとの間又は前記基準入力ポートと前記負極入力ポートとの間の電流の振幅値若しくは変化に基づいてターンオフされる、故障保護装置と、
   を有し、
   前記故障保護装置は一次回路遮断器を有し、該一次回路遮断器は、第１のスイッチトランジスタと第２のスイッチトランジスタとを有し、該第１のスイッチトランジスタ及び該第２のスイッチトランジスタは、前記基準出力ポートと前記基準入力ポートとの間で逆向きに直列接続され、前記故障保護装置は、前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタのオン／オフを制御することを通じてターンオン及びターンオフされ、
   前記故障保護装置は更に、
   バリスタ又は高インピーダンスコンポーネントであり、当該バリスタ又は高インピーダンスコンポーネントと前記一次回路遮断器とが、前記基準出力ポートと前記基準入力ポートとの間に並列に接続される、バリスタ又は高インピーダンスコンポーネント、
   を有する、
   太陽光発電システム。
2. 前記故障保護装置が、前記基準入力ポートと前記正極入力ポート又は前記負極入力ポートとの間の前記電圧の前記振幅値若しくは前記変化に基づいてターンオフされることは、
   前記負極入力ポートと前記基準入力ポートとの間の前記電圧が第１の閾値未満であるときに、前記故障保護装置がターンオフされること、又は
   前記正極入力ポートと前記基準入力ポートとの間の前記電圧が第２の閾値未満であるときに、前記故障保護装置がターンオフされること、又は
   前記負極入力ポートと前記基準入力ポートとの間の前記電圧の減少率が第３の閾値より大きいときに、前記故障保護装置がターンオフされること、又は
   前記正極入力ポートと前記基準入力ポートとの間の前記電圧の減少率が第４の閾値より大きいときに、前記故障保護装置がターンオフされること、
   を有する、請求項１に記載の太陽光発電システム。
3. 前記故障保護装置は更に、前記故障保護装置を流れる電流に基づいてターンオフされる、請求項１に記載の太陽光発電システム。
4. 前記インバータブリッジアームは更に、前記基準入力ポートと前記正極入力ポート又は前記負極入力ポートとの間に接続された少なくとも１つの半導体スイッチコンポーネントを有し、前記故障保護装置は更に、前記少なくとも１つの半導体スイッチコンポーネントを流れる電流、又は前記少なくとも１つの半導体スイッチコンポーネントの第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる、請求項１に記載の太陽光発電システム。
5. 前記故障保護装置は前記高インピーダンスコンポーネントを有する、請求項１に記載の太陽光発電システム。
6. 前記故障保護装置は前記バリスタを有する、請求項１に記載の太陽光発電システム。
7. 前記故障保護装置は更に、
   高速機械式遮断器であり、当該高速機械式遮断器、前記バリスタ、及び前記一次回路遮断器が、前記基準出力ポートと前記基準入力ポートとの間に並列に接続され、当該高速機械式遮断器は、前記一次回路遮断器の前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタがターンオンされるのよりも後にターンオンされ、当該高速機械式遮断器は、前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタがターンオフされるのよりも前にターンオフされる、高速機械式遮断器、
   を有する、請求項６に記載の太陽光発電システム。
8. 前記故障保護装置は更に、
   高速機械式遮断器と、
   補助回路遮断器であり、当該補助回路遮断器は、第３のスイッチトランジスタと第４のスイッチトランジスタとを有し、該第３のスイッチトランジスタ及び該第４のスイッチトランジスタは、逆向きに直列接続されて、前記基準出力ポートと前記基準入力ポートとの間で前記高速機械式遮断器に直列接続される、補助回路遮断器と、
   を有し、
   前記高速機械式遮断器及び前記補助回路遮断器は、直列接続されて、前記基準出力ポートと前記基準入力ポートとの間で前記バリスタ及び前記一次回路遮断器に並列接続され、
   前記補助回路遮断器の前記第３のスイッチトランジスタ及び前記第４のスイッチトランジスタ並びに前記高速機械式遮断器は、前記一次回路遮断器の前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタがターンオンされるのよりも後にターンオンされ、前記高速機械式遮断器は、前記一次回路遮断器の前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタがターンオフされるのよりも前にターンオフされ、前記補助回路遮断器の前記第３のスイッチトランジスタ及び前記第４のスイッチトランジスタは、前記高速機械式遮断器がターンオフされるのよりも前にターンオフされる、
   請求項６に記載の太陽光発電システム。
9. 前記インバータブリッジアームは、ＡＮＰＣ ３レベルブリッジアームを有し、該ＡＮＰＣ ３レベルブリッジアームは、前記基準入力ポートと前記正極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントと、前記基準入力ポートと前記負極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントとを有し、前記故障保護装置は更に、前記複数の半導体スイッチコンポーネントの各々を流れる電流、又は前記複数の半導体スイッチコンポーネントの各々の第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる、請求項１乃至３のいずれか一項に記載の太陽光発電システム。
10. 前記インバータブリッジアームは、ＮＰＣ ３レベルブリッジアームを有し、該ＮＰＣ ３レベルブリッジアームは、前記基準入力ポートと前記正極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントと、前記基準入力ポートと前記負極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントとを有し、前記故障保護装置は更に、前記複数の半導体スイッチコンポーネントの各々を流れる電流、又は前記複数の半導体スイッチコンポーネントの各々の第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる、請求項１乃至３のいずれか一項に記載の太陽光発電システム。
11. 前記インバータブリッジアームは、Ｔ型３レベルブリッジアームを有し、該Ｔ型３レベルブリッジアームは、前記正極入力ポートと前記負極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントを有し、前記故障保護装置は更に、前記複数の半導体スイッチコンポーネントの各々を流れる電流、又は前記複数の半導体スイッチコンポーネントの各々の第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる、請求項１乃至３のいずれか一項に記載の太陽光発電システム。
12. 前記インバータブリッジアームは、５レベルブリッジアームを有し、該５レベルブリッジアームは、前記基準入力ポートと前記正極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントと、前記基準入力ポートと前記負極入力ポートとの間で直列接続された複数の半導体スイッチコンポーネントとを有し、前記故障保護装置は更に、前記複数の半導体スイッチコンポーネントの各々を流れる電流、又は前記複数の半導体スイッチコンポーネントの各々の第１導通電極と第２導通電極との間に印加される電圧に基づいてターンオフされる、請求項１乃至３のいずれか一項に記載の太陽光発電システム。
13. 太陽光発電システムに適用される、故障保護装置を制御する方法であって、前記太陽光発電システムは、キャパシタブリッジアーム、インバータブリッジアーム、及び前記故障保護装置を有し、前記キャパシタブリッジアームは、正極出力ポート、負極出力ポート、及び前記正極出力ポートと前記負極出力ポートとの間の基準出力ポートを有し、前記インバータブリッジアームは、正極入力ポート、負極入力ポート、及び前記正極入力ポートと前記負極入力ポートとの間の基準入力ポートを有し、前記正極入力ポートは前記正極出力ポートに接続され、前記負極入力ポートは前記負極出力ポートに接続され、前記基準入力ポートは、前記故障保護装置を用いることによって前記基準出力ポートに接続され、当該方法は、
    前記基準入力ポートと前記正極入力ポート又は前記負極入力ポートとの間の電圧の振幅値若しくは変化又は電流の振幅値若しくは変化に基づいてターンオフされるように、前記故障保護装置を制御すること、
    を有し、
    前記故障保護装置は一次回路遮断器を有し、該一次回路遮断器は、第１のスイッチトランジスタと第２のスイッチトランジスタとを有し、該第１のスイッチトランジスタ及び該第２のスイッチトランジスタは、前記基準出力ポートと前記基準入力ポートとの間で逆向きに直列接続され、前記故障保護装置は、前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタのオン／オフを制御することを通じてターンオン及びターンオフされ、
    前記故障保護装置は更に、
    バリスタ又は高インピーダンスコンポーネントであり、当該バリスタ又は高インピーダンスコンポーネントと前記一次回路遮断器とが、前記基準出力ポートと前記基準入力ポートとの間に並列に接続される、バリスタ又は高インピーダンスコンポーネント、
    を有する、
    方法。
14. 前記基準入力ポートと前記正極入力ポート又は前記負極入力ポートとの間の電圧の振幅値若しくは変化に基づいてターンオフされるように、前記故障保護装置を前記制御することは、
    前記負極入力ポートと前記基準入力ポートとの間の前記電圧が第１の閾値未満であるときに、前記故障保護装置をターンオフさせること、又は
    前記正極入力ポートと前記基準入力ポートとの間の前記電圧が第２の閾値未満であるときに、前記故障保護装置をターンオフさせること、又は
    前記負極入力ポートと前記基準入力ポートとの間の前記電圧の減少率が第３の閾値より大きいときに、前記故障保護装置をターンオフさせること、又は
    前記正極入力ポートと前記基準入力ポートとの間の前記電圧の減少率が第４の閾値より大きいときに、前記故障保護装置をターンオフさせること、
    を有する、請求項１３に記載の方法。
15. 当該方法は更に、
    前記故障保護装置を流れる電流に基づいてターンオフされるように、前記故障保護装置を制御すること、
    を有する、請求項１３に記載の方法。

Images