JP7392533B2 - inspection system - Google Patents

inspection system Download PDF

Info

Publication number
JP7392533B2
JP7392533B2 JP2020047628A JP2020047628A JP7392533B2 JP 7392533 B2 JP7392533 B2 JP 7392533B2 JP 2020047628 A JP2020047628 A JP 2020047628A JP 2020047628 A JP2020047628 A JP 2020047628A JP 7392533 B2 JP7392533 B2 JP 7392533B2
Authority
JP
Japan
Prior art keywords
inspection system
lead terminal
bonding
inspected
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020047628A
Other languages
Japanese (ja)
Other versions
JP2021150441A (en
Inventor
弘敦 谷
祐弥 三好
透 管野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2020047628A priority Critical patent/JP7392533B2/en
Publication of JP2021150441A publication Critical patent/JP2021150441A/en
Application granted granted Critical
Publication of JP7392533B2 publication Critical patent/JP7392533B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Description

本発明は、検査システムに関する。 The present invention relates to an inspection system.

従来、半導体装置（例えば半導体集積回路）の製造工程において、半導体チップをパッケージングする際に、半導体チップに形成されたボンディングパッドとパッケージ基板側に備えられたリード端子とを電気的に接続するボンディング工程がある。 Conventionally, in the manufacturing process of semiconductor devices (for example, semiconductor integrated circuits), when packaging semiconductor chips, bonding is used to electrically connect bonding pads formed on the semiconductor chip and lead terminals provided on the package substrate side. There is a process.

このようなボンディング工程においては、微細な金属ワイヤ（ボンディングワイヤ）を用いてボンディングパッドとリード端子とを接続するワイヤボンディングが広く知られている。また、複数のボンディングパッドを設け、１つのリード端子からそれぞれの電源用ボンディングパッドに個別にワイヤボンディングするマルチボンディングという手法も知られている。 In such a bonding process, wire bonding, in which a bonding pad and a lead terminal are connected using a fine metal wire (bonding wire), is widely known. Also known is a method called multi-bonding, in which a plurality of bonding pads are provided and wire bonding is performed from one lead terminal to each power supply bonding pad individually.

特許文献１には、断線を検出するために電源用ボンディングパッドから回路部に至るそれぞれの経路上にスイッチなどを設け、マルチボンディングされているボンディングワイヤの断線を検出する技術が開示されている。 Patent Document 1 discloses a technique for detecting disconnection of multi-bonded bonding wires by providing a switch or the like on each path from a power supply bonding pad to a circuit section in order to detect disconnection.

しかしながら、特許文献１に開示の技術によれば、断線を検出するために電源用ボンディングパッドから内部回路に至るそれぞれの経路上に設けたスイッチにおいて、通常使用時に内部回路の動作電流にＩＲドロップが発生してしまい、内部回路の回路動作へ影響してしまう、という問題がある。 However, according to the technology disclosed in Patent Document 1, in the switches provided on each path from the power supply bonding pad to the internal circuit to detect disconnection, an IR drop occurs in the operating current of the internal circuit during normal use. There is a problem in that this occurs and affects the circuit operation of the internal circuit.

本発明は、上記に鑑みてなされたものであって、内部回路の回路動作への影響無く、ボンディングワイヤの断線や接続不良による高抵抗状態を検出することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to detect a high resistance state due to disconnection or poor connection of a bonding wire without affecting the circuit operation of the internal circuit.

上述した課題を解決し、目的を達成するために、本発明は、半導体チップに形成された複数のボンディングパッドと、前記半導体チップを搭載するパッケージ基板に備えられたリード端子と、をそれぞれボンディング接続するボンディングワイヤの高抵抗状態を検査する検査システムにおいて、前記ボンディングワイヤの高抵抗状態検査に際して、検査対象となる複数の前記ボンディングワイヤにそれぞれ電流を流す通電手段と、前記通電手段により生じる複数の前記ボンディングパッド間の所定位置における電圧変化量を検出する検出手段と、を備えることを特徴とする。 In order to solve the above problems and achieve the objects, the present invention provides bonding connections between a plurality of bonding pads formed on a semiconductor chip and lead terminals provided on a package substrate on which the semiconductor chip is mounted. In an inspection system for inspecting a high resistance state of a bonding wire, the bonding wire includes an energizing means for passing current through each of the plurality of bonding wires to be inspected, and a plurality of energizing means generated by the energizing means. It is characterized by comprising a detection means for detecting the amount of voltage change at a predetermined position between bonding pads.

本発明によれば、内部回路の回路動作への影響無く、ボンディングワイヤの断線や接続不良による高抵抗状態を検出することができる、という効果を奏する。 According to the present invention, it is possible to detect a high resistance state due to disconnection or poor connection of the bonding wire without affecting the circuit operation of the internal circuit.

図１は、第１の実施の形態にかかる検査システムの構成を示す図である。FIG. 1 is a diagram showing the configuration of an inspection system according to a first embodiment. 図２は、検査システムの構成の変形例１を示す図である。FIG. 2 is a diagram showing a first modification of the configuration of the inspection system. 図３は、検査システムの構成の変形例２を示す図である。FIG. 3 is a diagram showing a second modification of the configuration of the inspection system. 図４は、検査システムの構成の変形例３を示す図である。FIG. 4 is a diagram showing a third modification of the configuration of the inspection system. 図５は、第２の実施の形態にかかる検査システムの構成を示す図である。FIG. 5 is a diagram showing the configuration of an inspection system according to the second embodiment.

以下に添付図面を参照して、検査システムの実施の形態を詳細に説明する。 Embodiments of the inspection system will be described in detail below with reference to the accompanying drawings.

（第１の実施の形態） (First embodiment)

図１は、第１の実施の形態にかかる検査システム１００の構成を示す図である。図１に示すように、検査システム１００は、検査の対象となる半導体装置（半導体集積回路）１と、半導体装置１を検査する半導体検査装置２と、を備える。半導体装置１は、パッケージ基板１０に半導体チップ２０を搭載している。 FIG. 1 is a diagram showing the configuration of an inspection system 100 according to the first embodiment. As shown in FIG. 1, the inspection system 100 includes a semiconductor device (semiconductor integrated circuit) 1 to be inspected, and a semiconductor inspection device 2 that inspects the semiconductor device 1. The semiconductor device 1 has a semiconductor chip 20 mounted on a package substrate 10.

半導体チップ２０は、周縁部に、第１電源用ボンディングパッド２１、第２電源用ボンディングパッド２２を備える。第１電源用ボンディングパッド２１、第２電源用ボンディングパッド２２は、半導体チップ２０に形成された集積回路部２３への電源供給を受けるための電極パッドである。 The semiconductor chip 20 includes a first power supply bonding pad 21 and a second power supply bonding pad 22 on the peripheral edge. The first power supply bonding pad 21 and the second power supply bonding pad 22 are electrode pads for receiving power supply to the integrated circuit section 23 formed on the semiconductor chip 20.

パッケージ基板１０は、電源用電極リード端子１１を備える。電源用電極リード端子１１は、ボンディングワイヤ１２により第１電源用ボンディングパッド２１にボンディングされ、ボンディングワイヤ１３により第２電源用ボンディングパッド２２にボンディングされている。すなわち、１つの電源用電極リード端子１１から２つの電源用ボンディングパッド２１，２２に個別にボンディングされるダブルボンディングとなっている。 The package substrate 10 includes a power supply electrode lead terminal 11 . The power supply electrode lead terminal 11 is bonded to a first power supply bonding pad 21 by a bonding wire 12 and bonded to a second power supply bonding pad 22 by a bonding wire 13 . That is, double bonding is performed in which one power supply electrode lead terminal 11 is individually bonded to two power supply bonding pads 21 and 22.

半導体チップ２０の集積回路部２３には、電源用ボンディングパッド２１，２２の後段に、検出手段として機能する電圧検出回路２３１が形成されている。また、半導体チップ２０の集積回路部２３には、電源用ボンディングパッド２２の後段に、通電手段として機能する電流を流す回路２３２が形成されている。これらの回路は、集積回路部２３の他の回路（内部回路２３３）と同じプロセスで形成することができる。 In the integrated circuit section 23 of the semiconductor chip 20, a voltage detection circuit 231 functioning as a detection means is formed after the power supply bonding pads 21 and 22. Further, in the integrated circuit section 23 of the semiconductor chip 20, a circuit 232 for passing a current, which functions as a current supply means, is formed after the power supply bonding pad 22. These circuits can be formed in the same process as other circuits (internal circuits 233) of the integrated circuit section 23.

電流を流す回路２３２は、電源用ボンディングパッド２２からスイッチＳＷ１と抵抗Ｒ１とを直列接続している。スイッチＳＷ１は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-SemiConductor Field-Effect Transistor）等のスイッチング素子を用いて構成することができる。 The circuit 232 for passing current has a switch SW1 and a resistor R1 connected in series from the power supply bonding pad 22. The switch SW1 can be configured using, for example, a switching element such as a MOSFET (Metal-Oxide-Semi-Conductor Field-Effect Transistor).

電圧検出回路２３１は、電流を流す回路２３２によってボンディングワイヤ１２，１３に任意のタイミングで電流を流すことにより生じる２つの電源用ボンディングパッド２１，２２の近傍のＮ１ノードにおける電圧変化量を検出する。 The voltage detection circuit 231 detects the amount of voltage change at the N1 node near the two power supply bonding pads 21 and 22 caused by the current flowing through the bonding wires 12 and 13 at an arbitrary timing by the current flowing circuit 232.

半導体検査装置２は、半導体装置１の検査に用いられる。半導体検査装置２は、電源Ｖ１によって半導体装置１の電源用電極リード端子１１に電源電圧Ｖを印加する。半導体検査装置２は、電圧検出回路２３１で検出される電圧に応じて、ボンディングワイヤ１２，１３の断線や接続不良による高抵抗状態を判定する。 The semiconductor testing device 2 is used to test the semiconductor device 1 . The semiconductor testing device 2 applies a power supply voltage V to the power supply electrode lead terminal 11 of the semiconductor device 1 using a power supply V1. The semiconductor inspection device 2 determines a high resistance state due to disconnection or poor connection of the bonding wires 12 and 13 according to the voltage detected by the voltage detection circuit 231.

次に、半導体装置１のボンディングワイヤ１２，１３の断線や接続不良による高抵抗状態の検査について説明する。 Next, a description will be given of inspection of a high resistance state due to disconnection or poor connection of the bonding wires 12 and 13 of the semiconductor device 1.

通常動作時は、半導体検査装置２からの制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＦＦにして使用し、内部回路２３３の動作に影響を与えないようにする。 During normal operation, the switch SW1 of the circuit 232 that causes current to flow is turned off in response to a control signal from the semiconductor testing device 2, so as not to affect the operation of the internal circuit 233.

一方、ボンディングワイヤ１２，１３のテスト時には、半導体検査装置２からの制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＮにして電流を流す回路２３２によって電流を流す。この際、電圧検出回路２３１は、２つの電源用ボンディングパッド２１，２２の近傍のＮ１ノードにおける電圧を測定する。 On the other hand, when testing the bonding wires 12 and 13, the switch SW1 of the current flowing circuit 232 is turned on in response to a control signal from the semiconductor testing device 2, and the current is caused to flow by the current flowing circuit 232. At this time, the voltage detection circuit 231 measures the voltage at the N1 node near the two power supply bonding pads 21 and 22.

この場合、複数のボンディングワイヤ１２，１３の合成抵抗を含む抵抗Ｒｗ、スイッチＳＷ１と抵抗Ｒ１の合成抵抗Ｒ、印可電圧Ｖとすると、Ｎ１ノードにおける電圧は（Ｒ／Ｒ＋Ｒｗ）＊Ｖで表すことができる。なお、ここで電源用電極リード端子１１等の抵抗は便宜上無視している。また、内部回路２３３の消費電流も便宜上無視している。 In this case, assuming a resistance Rw including the combined resistance of multiple bonding wires 12 and 13, a combined resistance R of the switch SW1 and the resistor R1, and an applied voltage V, the voltage at the N1 node can be expressed as (R/R+Rw)*V. can. Note that the resistance of the power supply electrode lead terminal 11 and the like is ignored here for convenience. Furthermore, the current consumption of the internal circuit 233 is also ignored for convenience.

半導体検査装置２は、電圧検出回路２３１を介して、Ｎ１ノードにおける電圧が（Ｒ／Ｒ＋Ｒｗ）＊Ｖがターゲット範囲よりも小さい値になっていないかどうかをモニタすることで、問題なくボンディング出来ているかどうかを判断する。 The semiconductor inspection device 2 monitors whether the voltage at the N1 node (R/R+Rw)*V is smaller than the target range via the voltage detection circuit 231, thereby ensuring that bonding can be performed without problems. determine whether there is.

また、半導体検査装置２は、半導体検査装置２からの制御信号、もしくは半導体チップ２０内で生成した制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＦＦにした状態でＮ１ノードにおける電圧Ｖ’を測定しておき、その後半導体検査装置２からの制御信号によってスイッチＳＷ１をＯＮして電圧を測定して差分をとることで、印可電圧Ｖのばらつきや、スイッチＳＷ１がＯＦＦのときにでも発生するＩＲドロップの影響などを取り除くことができる。 In addition, the semiconductor inspection device 2 measures the voltage V' at the N1 node with the switch SW1 of the circuit 232, which causes current to flow, turned OFF in response to a control signal from the semiconductor inspection device 2 or a control signal generated within the semiconductor chip 20. Then, by turning on the switch SW1 according to the control signal from the semiconductor inspection device 2, measuring the voltage, and taking the difference, it is possible to eliminate variations in the applied voltage V and IR drop that occurs even when the switch SW1 is OFF. The effects of this can be removed.

また、内部回路２３３の影響を受けないようにするために、ボンディングワイヤ１２，１３のテスト時には、内部回路２３３で電流を消費しないようにパワーダウンにしておくと、なおよい。 Furthermore, in order to avoid being influenced by the internal circuit 233, it is better to power down the internal circuit 233 so that it does not consume current when testing the bonding wires 12 and 13.

このように本実施形態によれば、通常使用時にボンディングワイヤが断線状態や接続不良により通常よりも高抵抗となっていることを検出する回路によってＩＲドロップが発生してしまうことなく、ボンディングワイヤ１２，１３が断線状態や接続不良により通常よりも高抵抗となっている高抵抗状態を検出することができるので、内部回路の回路動作への影響無く、ボンディングワイヤ１２，１３の断線や接続不良を検出することができる。 As described above, according to the present embodiment, the bonding wire 12 is prevented from generating an IR drop due to the circuit that detects that the bonding wire has a higher resistance than usual due to disconnection or poor connection during normal use. , 13 can detect a high resistance state where the resistance is higher than normal due to a disconnection or poor connection, so it is possible to detect a disconnection or poor connection of the bonding wires 12 and 13 without affecting the circuit operation of the internal circuit. can be detected.

なお、本実施形態においては、電流を流す回路２３２は、抵抗ＲとスイッチＳＷ１とを直列接続して構成したが、スイッチＳＷ１のみにより構成するようにしてもよい。このような構成にする場合には、スイッチＳＷ１のＯＮ抵抗が抵抗の役割を果たす。 In this embodiment, the circuit 232 for passing current is configured by connecting the resistor R and the switch SW1 in series, but it may be configured by only the switch SW1. In such a configuration, the ON resistance of the switch SW1 serves as a resistance.

（変形例１）
ここで、図２は検査システム１００の構成の変形例１を示す図である。図２に示す変形例１においては、半導体チップ２０は、周縁部に、第１グラウンド用ボンディングパッド２４、第２グラウンド用ボンディングパッド２５を備える。 (Modification 1)
Here, FIG. 2 is a diagram showing a first modification of the configuration of the inspection system 100. In the first modification shown in FIG. 2, the semiconductor chip 20 includes a first ground bonding pad 24 and a second ground bonding pad 25 on the peripheral edge.

パッケージ基板１０は、グラウンド用電極リード端子１４を備える。グラウンド用電極リード端子１４は、ボンディングワイヤ１５により第１グラウンド用ボンディングパッド２４にボンディングされ、ボンディングワイヤ１６により第２グラウンド用ボンディングパッド２５にボンディングされている。すなわち、１つのグラウンド用電極リード端子１４から２つのグラウンド用ボンディングパッド２４，２５に個別にボンディングされるダブルボンディングとなっている。 The package substrate 10 includes a ground electrode lead terminal 14 . The ground electrode lead terminal 14 is bonded to a first ground bonding pad 24 via a bonding wire 15 and bonded to a second ground bonding pad 25 via a bonding wire 16 . That is, double bonding is performed in which one ground electrode lead terminal 14 is individually bonded to two ground bonding pads 24 and 25.

電流を流す回路２３２は、グラウンド用ボンディングパッド２５からスイッチＳＷ１と抵抗Ｒ１と電源Ｖ１とを直列接続している。電源Ｖ１は、電源電圧Ｖを印加する。 A current flowing circuit 232 connects a switch SW1, a resistor R1, and a power supply V1 in series from a ground bonding pad 25. A power supply V1 applies a power supply voltage V.

このような構成により、半導体検査装置２は、ボンディングワイヤ１５，１６のテスト時には、半導体検査装置２からの制御信号、もしくは半導体チップ２０内で生成した制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＮにして電流を流す回路２３２によって電流を流し、ノードＮ１の電圧をモニタする。 With this configuration, when testing the bonding wires 15 and 16, the semiconductor testing device 2 controls the switch SW1 of the circuit 232 that causes current to flow in response to a control signal from the semiconductor testing device 2 or a control signal generated within the semiconductor chip 20. A current is caused to flow by the circuit 232 that is turned on and current is caused to flow, and the voltage at the node N1 is monitored.

（変形例２）
ここで、図３は検査システム１００の構成の変形例２を示す図である。図１または図２では電源用電極リード端子１１もしくはグラウンド用電極リード端子１４のどちらかのリード端子しか記載しなかったが、図３は電源用電極リード端子１１およびグラウンド用電極リード端子１４の両方を半導体装置１に設けた例である。 (Modification 2)
Here, FIG. 3 is a diagram showing a second modification of the configuration of the inspection system 100. In FIG. 1 or 2, only either the power supply electrode lead terminal 11 or the grounding electrode lead terminal 14 is shown, but FIG. 3 shows both the power supply electrode lead terminal 11 and the grounding electrode lead terminal 14. This is an example in which the semiconductor device 1 is provided with the following.

電流を流す回路２３２は、電源用ボンディングパッド２２とグラウンド用ボンディングパッド２５との間に設けられる。 A circuit 232 for passing current is provided between the power supply bonding pad 22 and the ground bonding pad 25.

また、半導体チップ２０の集積回路部２３には、グラウンド用ボンディングパッド２４，２５の後段に、検出手段として機能する電圧検出回路２３４が形成されている。電圧検出回路２３４は、２つのグラウンド用ボンディングパッド２４，２５の近傍のＮ２ノードにおける電圧変化量を検出する。 Further, in the integrated circuit section 23 of the semiconductor chip 20, a voltage detection circuit 234 functioning as a detection means is formed downstream of the ground bonding pads 24, 25. The voltage detection circuit 234 detects the amount of voltage change at the N2 node near the two ground bonding pads 24 and 25.

このような構成により、半導体検査装置２は、ボンディングワイヤ１２，１３，１５，１６のテスト時には、半導体検査装置２からの制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＮにして電流を流す回路２３２によって電流を流し、ノードＮ１、Ｎ２の電圧をモニタする。 With such a configuration, when testing the bonding wires 12, 13, 15, and 16, the semiconductor inspection device 2 turns on the switch SW1 of the circuit 232 that causes current to flow in response to a control signal from the semiconductor inspection device 2, thereby causing the current to flow through the circuit. 232 to cause current to flow and monitor the voltages at nodes N1 and N2.

なお、図３の変形例３では二つの電圧検出回路２３１，２３４を備えたが、これに限るものではなく、一つの電圧検出回路を兼用するようにしてもよい。 Note that although the third modification in FIG. 3 includes two voltage detection circuits 231 and 234, the present invention is not limited to this, and one voltage detection circuit may also be used.

（変形例３）
ここで、図４は検査システム１００の構成の変形例３を示す図である。図４に示すように、半導体チップ２０には、レジスタ２３５，２３６を備えるようにしてもよい。電圧検出回路２３１，２３４によって得られた電圧変化量は、レジスタ２３５，２３６にそれぞれ格納される。 (Modification 3)
Here, FIG. 4 is a diagram showing a third modification of the configuration of the inspection system 100. As shown in FIG. 4, the semiconductor chip 20 may include registers 235 and 236. The voltage change amounts obtained by voltage detection circuits 231 and 234 are stored in registers 235 and 236, respectively.

このようにすることで、半導体検査装置２において別のテスト用のリード端子、ＩＣピンなどが不要となる。 By doing so, separate test lead terminals, IC pins, and the like are not required in the semiconductor inspection device 2.

また、測定対象が多い場合に、一つのテスト用のリード端子から順番にテストするよりも、試験時間短縮することができる。 Furthermore, when there are many objects to be measured, the test time can be reduced compared to sequentially testing one test lead terminal.

（第２の実施の形態）
次に、第２の実施の形態について説明する。 (Second embodiment)
Next, a second embodiment will be described.

第２の実施の形態は、ボンディングパッド近傍の電圧変化量の検出について、別のリード端子を介して行うようにした点が、第１の実施の形態と異なる。以下、第２の実施の形態の説明では、第１の実施の形態と同一部分の説明については省略し、第１の実施の形態と異なる箇所について説明する。 The second embodiment differs from the first embodiment in that the amount of voltage change near the bonding pad is detected via a separate lead terminal. Hereinafter, in the description of the second embodiment, description of the same parts as the first embodiment will be omitted, and only parts different from the first embodiment will be described.

図５は、第２の実施の形態にかかる検査システム１００の構成を示す図である。図５に示すように、半導体装置１のパッケージ基板１０は、電源用電極リード端子１１、グラウンド用電極リード端子１４に加えて、別のリード端子である電圧検出用リード端子１７を備える。なお、本実施形態の半導体チップ２０の集積回路部２３には、前述した電圧検出回路２３１，２３４は備えられていない。本実施形態のボンディングパッド近傍の電圧変化量の検出は、例えば、電圧検出用リード端子１７を介して行われる。 FIG. 5 is a diagram showing the configuration of an inspection system 100 according to the second embodiment. As shown in FIG. 5, the package substrate 10 of the semiconductor device 1 includes a voltage detection lead terminal 17, which is another lead terminal, in addition to a power supply electrode lead terminal 11 and a ground electrode lead terminal 14. Note that the integrated circuit section 23 of the semiconductor chip 20 of this embodiment is not provided with the voltage detection circuits 231 and 234 described above. The amount of voltage change near the bonding pad in this embodiment is detected, for example, via the voltage detection lead terminal 17.

電圧検出用リード端子１７は、ボンディングワイヤ１８により電圧検出用ボンディングパッド２６にボンディングされている。 The voltage detection lead terminal 17 is bonded to the voltage detection bonding pad 26 by a bonding wire 18.

電圧検出用ボンディングパッド２６と第１電源用ボンディングパッド２１との間には、スイッチＳＷ２が設けられている。電圧検出用ボンディングパッド２６と第１グラウンド用ボンディングパッド２４との間には、スイッチＳＷ３が設けられている。スイッチＳＷ２，ＳＷ３は、例えば、ＭＯＳＦＥＴ等のスイッチング素子を用いて構成することができる。 A switch SW2 is provided between the voltage detection bonding pad 26 and the first power supply bonding pad 21. A switch SW3 is provided between the voltage detection bonding pad 26 and the first ground bonding pad 24. The switches SW2 and SW3 can be configured using switching elements such as MOSFETs, for example.

半導体検査装置２は、電源Ｖ１によって半導体装置１の電源用電極リード端子１１に電源電圧Ｖを印加する。また、半導体検査装置２は、電圧センサＳと、判定部５０と、を備える。電圧センサＳは、検出手段として機能するものであって、電圧検出用リード端子１７の電圧を計測する。判定部５０は、電圧センサＳで計測した電圧に基づいて、ボンディングワイヤ１２，１３，１５，１６の断線や接続不良による高抵抗状態を判定する。 The semiconductor testing device 2 applies a power supply voltage V to the power supply electrode lead terminal 11 of the semiconductor device 1 using a power supply V1. Further, the semiconductor inspection device 2 includes a voltage sensor S and a determination section 50. The voltage sensor S functions as a detection means and measures the voltage of the voltage detection lead terminal 17. The determination unit 50 determines, based on the voltage measured by the voltage sensor S, a high resistance state due to disconnection or poor connection of the bonding wires 12, 13, 15, and 16.

次に、半導体装置１のボンディングワイヤ１２，１３，１５，１６の断線や接続不良による高抵抗状態の検査について説明する。 Next, a description will be given of inspection of a high resistance state due to disconnection or poor connection of the bonding wires 12, 13, 15, and 16 of the semiconductor device 1.

半導体検査装置２の判定部５０は、半導体検査装置２からの制御信号によってスイッチＳＷ２をＯＮおよびスイッチＳＷ３をＯＦＦにし、半導体検査装置２からの制御信号、もしくは半導体チップ２０内で生成した制御信号によってスイッチＳＷ１をＯＦＦにした状態でＮ１ノードにおける電圧を測定しておき、その後、半導体検査装置２からの制御信号によってスイッチＳＷ１をＯＮにしてＮ１ノードにおける電圧を測定し、差分をとることで、問題なくボンディング出来ているかどうかを判断する。 The determination unit 50 of the semiconductor inspection apparatus 2 turns on the switch SW2 and turns off the switch SW3 according to the control signal from the semiconductor inspection apparatus 2, and turns on the switch SW2 and turns off the switch SW3 according to the control signal from the semiconductor inspection apparatus 2 or the control signal generated within the semiconductor chip 20. By measuring the voltage at the N1 node with the switch SW1 turned OFF, and then turning on the switch SW1 using a control signal from the semiconductor inspection equipment 2 to measure the voltage at the N1 node and taking the difference, the problem can be solved. Determine whether bonding is possible without any problems.

同様に、半導体検査装置２の判定部５０は、半導体検査装置２からの制御信号、もしくは半導体チップ２０内で生成した制御信号によってスイッチＳＷ２をＯＦＦおよびスイッチＳＷ３をＯＮにし、半導体検査装置２からの制御信号によってスイッチＳＷ１をＯＦＦにした状態でＮ２ノードにおける電圧を測定しておき、その後、半導体検査装置２からの制御信号によってスイッチＳＷ１をＯＮしてＮ２ノードにおける測定し、差分をとることで、問題なくボンディング出来ているかどうかを判断する。 Similarly, the determination unit 50 of the semiconductor testing device 2 turns off the switch SW2 and turns on the switch SW3 in response to a control signal from the semiconductor testing device 2 or a control signal generated within the semiconductor chip 20. By measuring the voltage at the N2 node with the switch SW1 turned OFF by the control signal, and then turning on the switch SW1 by the control signal from the semiconductor inspection device 2, measuring the voltage at the N2 node, and taking the difference, Determine whether bonding is possible without any problems.

このように本実施形態によれば、通常使用時にボンディングワイヤが断線状態や接続不良により通常よりも高抵抗となっていることを検出する回路によってＩＲドロップが発生してしまうことなく、ボンディングワイヤ１２，１３，１５，１６が断線状態や接続不良により通常よりも高抵抗となっていることを検出することができるので、内部回路の回路動作への影響無く、ボンディングワイヤ１２，１３，１５，１６の断線や接続不良による高抵抗状態を検出することができる。 As described above, according to the present embodiment, the bonding wire 12 is prevented from generating an IR drop due to the circuit that detects that the bonding wire has a higher resistance than usual due to disconnection or poor connection during normal use. , 13, 15, and 16 have a higher resistance than normal due to disconnection or poor connection. It is possible to detect high resistance states due to disconnections or poor connections.

１０ パッケージ基板
１１，１４ リード端子
１２，１３，１５，１６ ボンディングワイヤ
１７ 別のリード端子
２０ 半導体チップ
２１，２２，２４，２５ ボンディングパッド
５０ 判定部
１００ 検査システム
２３１，２３４ 検出手段、電圧検出回路
２３２ 通電手段
２３５，２３６ レジスタ
Ｓ 検出手段 10 Package board 11, 14 Lead terminal 12, 13, 15, 16 Bonding wire 17 Another lead terminal 20 Semiconductor chip 21, 22, 24, 25 Bonding pad 50 Judgment section 100 Inspection system 231, 234 Detection means, voltage detection circuit 232 Energizing means 235, 236 Register S Detecting means

特開２０１３－２２５５３５号公報Japanese Patent Application Publication No. 2013-225535

Claims (13)

半導体チップに形成された複数のボンディングパッドと、前記半導体チップを搭載するパッケージ基板に備えられたリード端子と、をそれぞれボンディング接続するボンディングワイヤの高抵抗状態を検査する検査システムにおいて、
前記ボンディングワイヤの高抵抗状態検査に際して、検査対象となる複数の前記ボンディングワイヤにそれぞれ電流を流す通電手段と、
前記通電手段により生じる複数の前記ボンディングパッド間の所定位置における電圧変化量を検出する検出手段と、
を備えることを特徴とする検査システム。 In an inspection system that inspects a high resistance state of bonding wires that bond and connect a plurality of bonding pads formed on a semiconductor chip and lead terminals provided on a package substrate on which the semiconductor chip is mounted,
When inspecting the high resistance state of the bonding wires, an energizing means for passing current through each of the plurality of bonding wires to be inspected;
detection means for detecting the amount of voltage change at a predetermined position between the plurality of bonding pads caused by the energization means;
An inspection system comprising: 前記検出手段は、前記リード端子とは別のリード端子を介して、検査対象となる前記ボンディングワイヤがボンディング接続された前記ボンディングパッドの電圧変化量を検出する、
ことを特徴とする請求項１に記載の検査システム。 The detection means detects the amount of voltage change of the bonding pad to which the bonding wire to be inspected is bonded via a lead terminal different from the lead terminal.
The inspection system according to claim 1, characterized in that: 前記検出手段は、前記別のリード端子から出力される電圧の値に基づいて、前記リード端子にボンディング接続された検査対象となる前記ボンディングワイヤの高抵抗状態を判定する判定部を備える、
ことを特徴とする請求項２に記載の検査システム。 The detection means includes a determination unit that determines a high resistance state of the bonding wire to be inspected that is bonded to the lead terminal based on the value of the voltage output from the other lead terminal.
The inspection system according to claim 2, characterized in that: 前記検出手段は、前記半導体チップに設けられた電圧検出回路によって前記ボンディングパッドの電圧変化量を検出する、
ことを特徴とする請求項１に記載の検査システム。 The detection means detects the amount of voltage change of the bonding pad by a voltage detection circuit provided on the semiconductor chip.
The inspection system according to claim 1, characterized in that: 前記電圧検出回路は、検査対象となる前記ボンディングワイヤが接続される前記リード端子毎に設けられる、
ことを特徴とする請求項４に記載の検査システム。 The voltage detection circuit is provided for each lead terminal to which the bonding wire to be inspected is connected.
The inspection system according to claim 4, characterized in that: 前記電圧検出回路は、検査対象となる前記ボンディングワイヤがそれぞれ接続される複数の前記リード端子の間で兼用される、
ことを特徴とする請求項４に記載の検査システム。 The voltage detection circuit is shared between the plurality of lead terminals to which the bonding wires to be inspected are respectively connected.
The inspection system according to claim 4, characterized in that: 検査対象となる前記ボンディングワイヤが接続される前記リード端子は、電源用リード端子である、
ことを特徴とする請求項１ないし５の何れか一項に記載の検査システム。 The lead terminal to which the bonding wire to be inspected is connected is a power supply lead terminal;
The inspection system according to any one of claims 1 to 5, characterized in that: 検査対象となる前記ボンディングワイヤが接続される前記リード端子は、グラウンド用リード端子である、
ことを特徴とする請求項１ないし５の何れか一項に記載の検査システム。 The lead terminal to which the bonding wire to be inspected is connected is a ground lead terminal;
The inspection system according to any one of claims 1 to 5, characterized in that: 検査対象となる前記ボンディングワイヤが接続される前記リード端子は、電源用リード端子およびグラウンド用リード端子である、
ことを特徴とする請求項１ないし５の何れか一項に記載の検査システム。 The lead terminals to which the bonding wires to be inspected are connected are a power supply lead terminal and a ground lead terminal;
The inspection system according to any one of claims 1 to 5, characterized in that: 前記通電手段は、抵抗とスイッチとを備える、
ことを特徴とする請求項１ないし９の何れか一項に記載の検査システム。 The energizing means includes a resistor and a switch.
The inspection system according to any one of claims 1 to 9, characterized in that: 前記通電手段は、スイッチを備える、
ことを特徴とする請求項１ないし９の何れか一項に記載の検査システム。 The energizing means includes a switch.
The inspection system according to any one of claims 1 to 9, characterized in that: 前記通電手段に備えられる前記スイッチは、外部からの制御信号に従って動作するトランジスタである、
ことを特徴とする請求項１０または１１に記載の検査システム。 The switch provided in the energizing means is a transistor that operates according to an external control signal.
The inspection system according to claim 10 or 11, characterized in that: 前記検出手段によって得られた電圧変化量は、レジスタに格納される、
ことを特徴とする請求項１ないし１２の何れか一項に記載の検査システム。 The amount of voltage change obtained by the detection means is stored in a register.
The inspection system according to any one of claims 1 to 12.
JP2020047628A 2020-03-18 2020-03-18 inspection system Active JP7392533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020047628A JP7392533B2 (en) 2020-03-18 2020-03-18 inspection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020047628A JP7392533B2 (en) 2020-03-18 2020-03-18 inspection system

Publications (2)

Publication Number Publication Date
JP2021150441A JP2021150441A (en) 2021-09-27
JP7392533B2 true JP7392533B2 (en) 2023-12-06

Family

ID=77849353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020047628A Active JP7392533B2 (en) 2020-03-18 2020-03-18 inspection system

Country Status (1)

Country Link
JP (1) JP7392533B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225535A (en) 2012-04-19 2013-10-31 Yokogawa Electric Corp Semiconductor device and semiconductor testing device
JP2016012944A (en) 2010-12-24 2016-01-21 ルネサスエレクトロニクス株式会社 Crystal oscillation device and semiconductor device
US20160231373A1 (en) 2015-02-06 2016-08-11 Toyota Jidosha Kabushiki Kaisha Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip
JP2020150116A (en) 2019-03-13 2020-09-17 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012944A (en) 2010-12-24 2016-01-21 ルネサスエレクトロニクス株式会社 Crystal oscillation device and semiconductor device
JP2013225535A (en) 2012-04-19 2013-10-31 Yokogawa Electric Corp Semiconductor device and semiconductor testing device
US20160231373A1 (en) 2015-02-06 2016-08-11 Toyota Jidosha Kabushiki Kaisha Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip
JP2016145720A (en) 2015-02-06 2016-08-12 トヨタ自動車株式会社 Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip
JP2020150116A (en) 2019-03-13 2020-09-17 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2021150441A (en) 2021-09-27

Similar Documents

Publication Publication Date Title
US7965095B2 (en) Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device
US5909112A (en) Configuration and test process for semiconductor overcurrent detecting circuit
WO2008004414A1 (en) Semiconductor device having defect detecting function
US6239604B1 (en) Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
JP4262996B2 (en) Semiconductor device
JP7392533B2 (en) inspection system
TWI498574B (en) Integrated circuit chip and testing method thereof
US7263759B2 (en) Methods of manufacturing and testing bonding wires
JP2005322768A (en) Semiconductor integrated circuit
JP2007315789A (en) Semiconductor integrated circuit and its mounting inspection method
JP2011158347A (en) Semiconductor device and inspection system
JP2006170878A (en) Electronic circuit device, and measuring method therefor
JPH11237441A (en) Semiconductor integrated circuit device, its manufacture, and its inspection method
JP2012163466A (en) Semiconductor device
TWI830323B (en) Semiconductor device and test method of semiconductor device
JP2009065037A (en) Semiconductor integrated circuit and inspecting device therefor
JP2002022803A (en) Semiconductor device and test method for semiconductor device
JP2007234816A (en) Semiconductor device
JP2010190839A (en) Semiconductor device
JP2010223791A (en) Semiconductor device and inspecting method for the same
JPH05341014A (en) Semiconductor module mono-body, semiconductor module device, and method for testing
JP2016066862A (en) Semiconductor device
JP2005274516A (en) Semiconductor integrated circuit and method for testing the same
JP3157733B2 (en) Inspection method for high power monolithic semiconductor device with integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R151 Written notification of patent or utility model registration

Ref document number: 7392533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151