JP7349698B2 - 半導体集積回路用のシリコンピラーの作製方法 - Google Patents

Description

特許法第３０条第２項適用 ｈｔｔｐｓ：／／ｃｏｎｆｉｔ．ａｔｌａｓ．ｊｐ／ｇｕｉｄｅ／ｅｖｅｎｔ／ｊｓａｐ２０１８ａ／ｓｕｂｊｅｃｔ／２１ｐ－１３５－５／ｔａｂｌｅｓ？ｃｒｙｐｔｏＩｄ＝平成３０年７月１９日 ２０１８年第７９回応用物理学会秋季学術講演会 予稿集 ＤＶＤ 発行日 平成３０年９月５日 ２０１８年第７９回応用物理学会秋季学術講演会 名古屋国際会議場（愛知県名古屋市熱田区熱田西町１番１号）平成３０年９月２１日（開催期間：平成３０年９月１８日～平成３０年９月２１日） ｈｔｔｐｓ：／／ｗｗｗ．ｓｃｉｅｎｃｅｄｉｒｅｃｔ．ｃｏｍ／ｓｃｉｅｎｃｅ／ａｒｔｉｃｌｅ／ｐｉｉ／Ｓ１３６９８００１１８３２０２４９（Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ Ｖｏｌｕｍｅ ９３，Ａｐｒｉｌ ２０１９，Ｐａｇｅｓ ２６６－２７３）平成３１年１月１８日 ｈｔｔｐｓ：／／ｃｏｎｆｉｔ．ａｔｌａｓ．ｊｐ／ｇｕｉｄｅ／ｅｖｅｎｔ／ｊｓａｐ２０１９ｓ／ｓｕｂｊｅｃｔ／１０ａ－Ｗ９３４－２／ｔａｂｌｅｓ？ｃｒｙｐｔｏＩｄ＝平成３１年２月１日 ２０１９年第６６回応用物理学会春季学術講演会 予稿集 ＤＶＤ 発行日 平成３１年２月２５日 ２０１９年第６６回応用物理学会春季学術講演会 国立大学法人東京工業大学 大岡山キャンパス（東京都目黒区大岡山２丁目１２－１）平成３１年３月１０日（開催期間：平成３１年３月９日～平成３１年３月１２日） ｈｔｔｐｓ：／／ｌｉｎｋ．ｓｐｒｉｎｇｅｒ．ｃｏｍ／ａｒｔｉｃｌｅ／１０．１００７／ｓ１０８５３－０１９－０３６７０－ｘ（Ｊｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ（２０１９），Ｖｏｌｕｍｅ５４，ｐｐ１１１１７－１１１２６）令和１年５月１０日

本発明は、半導体集積回路用のシリコンピラーの作製方法に関する。

縦型ＢＣ（Body Channel）ＭＯＳＦＥＴ等のＧＡＡ（Gate-All-Around）－ＦＥＴ等と称される半導体素子が知られている（例えば、特許文献１参照）。このような半導体素子は、円柱形状のシリコンピラーと、シリコンピラーの中央部の周囲を囲むように設けられたゲートと、このゲートとシリコンピラーとの間に設けられたゲート絶縁膜とを有する。この半導体素子は、シリコンピラーの中央部にチャネルとなる半導体領域が設けられ、シリコンピラーの両端がドレイン及びソースとなる。

また、特許文献２には、縦型ＢＣＭＯＳＦＥＴの作製方法が提案されている。特許文献２の作製方法では、ＳｉＯ_２やＳｉ_３Ｎ_４を積層した積層体に異方性エッチングを行なって、上部に開口した穴を形成し、その穴内にシリコンを堆積することによりシリコンピラーを形成している。

国際公開第２０１１／０４３４０２号 国際公開第２０１１／１４２４５８号

ところで、上述のＧＡＡ－ＦＥＴを用いた集積回路の集積度の向上には、シリコンピラーの高さ方向（軸心方向）における直径のバラツキを小さくしながら、直径の小さなシリコンピラーを形成する必要がある。しかしながら、直径が小さく直径のバラツキが小さいシリコンピラーを形成するのは困難であった。

本発明は、上記事情を鑑みてなされたものであり、直径が小さく、高さ方向に均一な直径を有する半導体集積回路用のシリコンピラーの作製方法を提供することを目的とする。

上記目的を達成するために、本発明の半導体集積回路用のシリコンピラーの作製方法は、シリコン基板の表面に、円柱状の初期ピラーを形成する初期ピラー形成ステップと、前記シリコン基板を加熱することにより、前記初期ピラーの表面を酸化して酸化膜を形成する熱酸化ステップとを有するものである。

本発明の半導体集積回路用のシリコンピラーの作製方法によれば、初期ピラーの表面を熱酸化することによって、初期ピラーよりも直径を小さくしたシリコンピラーを形成するので、高さ方向に均一な直径を有する直径の小さいシリコンピラーを作製することができる。

シリコン基板の表面に形成されたシリコンピラーの外観を示す斜視図である。 シリコンピラーの作製手順を模式的に示す説明図である。 初期ピラーの作製手順を示すフローチャートである。 初期ピラーの初期直径を示す説明図である。 初期ピラーの表面に形成された酸化膜を示す断面図である。 ＧＡＡ－ＭＯＳＦＥＴの一例を示す斜視図である。 シリコンピラーの直径の測定位置を示す説明図である。 実施例で作製された初期ピラーとシリコンピラーを示すＴＥＭ写真である。 実施例で作製された各サンプルと条件式（１）の関係を示すグラフである。 実施例で作製された各サンプルと条件式（２）の関係を示すグラフである。 初期ピラーの初期直径とシリコンピラーの直径との関係を示すグラフである。

図１に示すように、シリコン基板１０の表面に複数のシリコンピラー１２を起立した状態に形成する。シリコンピラー１２は、半導体集積回路用のものである。半導体集積回路は、電子回路の機能を有するようにトランジスターやその他の回路素子をシリコン基板１０上に一体的に形成したものである。シリコンピラー１２は、シリコン基板１０上に形成される半導体集積回路を構成する回路素子（例えばＧＡＡ－ＭＯＳＦＥＴ）の一部とされる。半導体集積回路では、シリコンピラー１２の高さ方向（軸心方向）における直径及びピラー間における直径のバラツキは、回路素子の特性のバラツキとなって問題になる。このため、半導体集積回路のシリコンピラー１２は、シリコンピラーにある程度大きな直径のバラツキでも許容される太陽電池とは異なり、シリコンピラー１２の高さ方向における直径及びピラー間における直径の均一性が要求される。

シリコン基板１０は、例えば単結晶ウェーハである。各シリコンピラー１２は、半導体集積回路の集積度の向上のために、その直径が例えば３０ｎｍ以下となるように作製される。シリコンピラー１２は、例えばＧＡＡ－ＭＯＳＦＥＴの一部とされる。このＧＡＡ－ＭＯＳＦＥＴは、シリコンピラー１２の一部がチャネル領域とされ、チャネル領域の両端にドレイン及びソースが設けられ、チャネル領域の周囲にはゲート絶縁膜を挟んでゲートを有する構造である。

シリコンピラー１２の作製工程は、初期ピラー形成工程と、熱酸化工程と、除去工程とを有する。初期ピラー形成工程は、シリコン基板１０にシリコンピラー１２の元となる初期ピラー１５（図２参照）を形成する。熱酸化工程は、初期ピラー１５の表面（周面）を酸化する工程であり、この熱酸化工程によりピラーの直径を小さくする。除去工程は、熱酸化工程で形成された酸化膜を除去し、シリコンピラー１２を得る。

図２にシリコンピラー１２をシリコン基板１０に作製する手順を模式的に示す。初期ピラー形成工程では、図２（Ａ）に示されるように、初期ピラー１５を形成すべきシリコン基板１０の各領域の表面に、それぞれエッチングマスクとなるシリコンナイトライド（Ｓｉ_３Ｎ_４）層２２を形成する。シリコンナイトライド層２２の形成後、このシリコンナイトライド層２２をマスクにしてシリコン基板１０に異方性エッチングを行なって、図２（Ｂ）に示されるように、円柱状の初期ピラー１５を形成する。

初期ピラー１５の形成では、例えば、図３に手順を示すように、まずシリコン基板１０の表面の全面にシリコンナイトライドの薄膜を形成し、さらにこのシリコンナイトライドの薄膜の表面にフォトリソグラフィにより、所定のパターンのレジストマスク（レジストパターン）を形成する。すなわち、シリコンナイトライドの薄膜上にフォトレジストを塗布し、このフォトレジストにフォトマスクを介して光源からの光を照射して露光を行う。次に現像を行なってフォトレジストの余分な部分を除去することで、初期ピラー１５の断面形状に対応したレジストマスクを形成する。この後に、レジストマスクを用いてシリコンナイトライド膜をドライエッチングして、シリコンナイトライド層２２を形成する。この後、シリコンナイトライド層２２をマスクにして（エッチングマスクを用いて）異方性エッチングを行なって、初期ピラー１５を形成する。なお、初期ピラー１５を円柱状に形成するため、シリコン基板１０の法線方向から見た各シリコンナイトライド層２２、レジストマスクの形状は円形である。

シリコンナイトライド層２２は、熱酸化工程において、初期ピラー１５の上端面の酸化を防止するキャップ膜としても用いられる。キャップ膜を初期ピラー形成工程後に形成することもできるが、この例のように、初期ピラー形成工程においてシリコンナイトライド層２２を形成しておくことで、シリコンピラーの作製工程を簡単なものとすることができる。この例では、エッチングマスク及びキャップ膜をシリコンナイトライドで形成しているが、これらの材料は、シリコンナイトライドに限定されるものではない。

上記のようなフォトリソグラフィ技術は、スループットが高いという利点を有する。一方で、フォトリソグラフィ技術は、転写可能なパターンの寸法限界すなわち解像度の向上と、ＬＥＲ（line edge roughness）やＬＷＲ（line width roughness）等の向上との両立が容易ではない。このため、フォトリソグラフィ技術とエッチングだけにより例えば３０ｎｍ以下程度に直径が小さいシリコンピラーを作製しようとすると、ピラー間における直径のバラツキが問題になる。しかしながら、この例のシリコンピラー１２の作製手法では、後述するように、熱酸化工程において、ピラー間における直径の差が圧縮されてシリコンピラー１２の直径の良好な均一性が得られるため、スループットが高いフォトリソグラフィ技術を用いることは極めて有用である。

レジストを露光するときの光（紫外線を含む）の波長域は、特に限定されないが、より波長が短いことが好ましい。例えば、ＡｒＦエキシマレーザー（波長１９３ｎｍ）を用いてレジストを露光することは好ましい態様である。なお、電子ビームをレジストに照射することで微細なマスクパターンを形成できる電子ビームリソグラフィが知られているが、電子ビームリソグラフィは、スループットが低く多数のシリコンピラーを形成する半導体集積回路には不向きである。

初期ピラー形成工程において、異方性エッチングを用いてシリコン基板１０を掘り進む深さ、すなわち初期ピラー１５の高さ（軸心方向の長さ、以下、初期高さと称する）Ｈ_０は、特に限定されず、形成するシリコンピラー１２とほぼ同じ高さとすればよい。初期高さＨ_０が大きいほど、後述するエッジ効果の影響が相対的に小さい範囲が広く、相対的に後述するセルフリミッティング現象の範囲が広いため、高さ方向における直径が均一なシリコンピラー１２を作製しやすい。このため、例えば初期高さＨ_０は１０００ｎｍ程度であってもよい。また、初期高さＨ_０は、小さいほど、半導体集積回路全体の高さを小さくできるので、好ましくは５００ｎｍ以下、より好ましくは４００ｎｍ以下、さらに好ましくは３００ｎｍ以下、よりさらに好ましくは２００ｎｍ以下である。上記のようなＧＡＡ－ＭＯＳＦＥＴのチャネル領域、ドレイン及びソースを形成するうえでは、シリコンピラー１２の高さは２００ｎｍもあれば十分である。

また、上述のように、熱酸化工程によって、ピラーの直径を小さくすることで、直径の小さいシリコンピラー１２を得るため、初期ピラー１５の直径は、形成するシリコンピラー１２の直径より大きく形成する。なお、この初期ピラー形成工程の手順は一例であり、これに限定されるものではない。

初期ピラー１５は、図４に示すように、上部ほど直径が小さくなるテーパ状となることがある。このため、特に初期ピラー１５の代表する直径を他の直径と区別する場合には、初期直径Ｄ_０として説明する。初期直径Ｄ_０は、初期ピラー１５の初期高さＨ_０の５０％（＝０．５Ｈ_０）の位置で測定した直径である。

初期ピラー１５の直径を小さくするほど、最終的に得られるシリコンピラー１２の直径が小さくなる。したがって、初期ピラー１５は、所望とするシリコンピラー１２の直径に応じた初期直径Ｄ_０で形成すればよい。初期直径Ｄ_０は、特に限定されないが、６３ｎｍ以下とすることが好ましい。

初期ピラー１５の高さ方向における直径のバラツキ（直径の差）は、シリコンピラー１２の直径のバラツキとなる。このため、初期ピラー１５は、その高さ方向における直径のバラツキを小さくできる初期直径Ｄ_０を用いて形成することが好ましい。ただし、本実施形態では、初期ピラー１５における直径の差は、熱酸化工程を経ることによって圧縮されて小さなシリコンピラー１２の直径の差となる。したがって、高さ方向における初期ピラー１５の直径の差は、所要とするシリコンピラー１２の直径の差よりも大きくてもよい。

初期ピラー形成工程の後に、熱酸化工程を行なう。この熱酸化工程では、酸化炉の炉内に初期ピラー１５を形成したシリコン基板１０を配し、炉内を高温にしてから、酸素ガスを流してシリコン基板１０を酸化する。このようにして、シリコン基板１０を加熱して酸化を行なう。これにより、図２（Ｃ）に示されるように、初期ピラー１５の表面（周面）を酸化して酸化膜２６を形成する。この例の熱酸化工程では、高純度の酸素ガスを炉内に流すドライ酸化を用いる。熱酸化工程は、各種条件を調整することによって、水分を含む酸素ガスを炉内に流すウェット酸化を用いることもできる。この場合、シリコン単結晶での酸化量がドライ酸化と同じになるようにウェット酸化の条件を設定すればよい。なお、ドライ酸化は、相対的にウェット酸化よりも酸化速度が遅いため酸化を制御しやすく、セルフリミッティング現象を利用して直径のバラツキを減少させる上で有利である。

熱酸化工程によって、初期ピラー１５の表面のシリコン原子と酸素原子とが結合、すなわち初期ピラー１５の表面が酸化し、酸化膜２６が形成される。初期ピラー１５の酸化は、酸化されていない初期ピラー１５の部分（以下、未酸化部と称する）２７と酸化膜２６との界面が初期ピラー１５の中心部に向うように進行する。この結果、酸化膜２６の膜厚が増大し、一方で未酸化部２７の直径が縮小する。

初期ピラー１５における初期の酸化速度は、相対的に、高さ方向の中央部が速く、端部（上端及び下端）に近づくほど遅い。このため、図５に模式的に示すように、熱酸化工程の途中では、酸化膜２６は、初期ピラー１５の高さ方向の中央部の膜厚が大きく、端部に近いほど膜厚が小さくなっている。このように、初期ピラー１５の端部に近いほど酸化の進行が遅くなるのは、初期ピラー１５の上端がシリコンナイトライド層２２と接し、下端がシリコン基板１０の表面と角度を持って接していることの影響を受けるためである。なお、このような効果は、エッジ効果として知られている。

初期ピラー１５の酸化は、酸化が進むほど酸化の進行が遅くなり、最終的には、その酸化の進行が実質的に停止した状態になる。このような現象は、セルフリミッティング（self-limiting）現象として知られている。

従来、セルフリミッティング現象に関連して、酸素は酸化膜中を拡散して酸化膜界面（Ｓｉ０_２／Ｓｉ界面）に移動するが、酸化膜中の酸素の拡散が酸化膜中の応力によって抑制される（酸素の拡散が律速となる）モデルが提案されている。また、シリコンが酸化されて酸化物（ＳｉＯ_２）に変化する際の体積の増加が酸化膜中の応力を増大させるため、その応力の増大をセルフリミッティング現象の主要因とする理論が提案されている。しかしながら、このようなモデルや主要因の理論は、シリコンピラーの酸化が止まった後に、それまでの酸化膜に変化がなくても、例えばシリコンピラーに生じたクラックの部分から酸化が加速的に進むことや、シリコンピラーの側面（周面）と平面の酸化膜のエッチング速度が異なるという実験結果や酸化物が軟化するような温度下での酸化の際にシリコンピラーの下部でクラックが発生するという実験結果を十分に説明できなかった。

単結晶中のＳｉは、４つのｓｐ３軌道によるＳｉ－Ｓｉ結合を有する。発明者らは、酸化の際に、１つのＳｉ－Ｓｉ結合の切断によって残ったＳｉ－Ｓｉ結合が収縮することで酸化膜界面に垂直かつ未酸化のＳｉに向けて圧縮応力が発生し、酸化の進行により、圧縮応力が増大することで、Ｓｉ－Ｓｉ結合が切断し難くなる、すなわち酸化しづらくなることが、セルフリミッティング現象が生じる主要因であることを見出した。すなわち、酸化膜とシリコンとの界面が平面である場合に比べて、シリコンピラーの側面（周面）のような曲面では、圧縮応力（Ｓｉ－Ｓｉ結合の収縮）が解放し難く、そして直径（曲率半径）が小さくなるほど解放空間が少なく解放し難くなり、最終的にＳｉ－Ｓｉ結合が切断されなくなって酸化が停止する。

発明者らは、酸化が停止した状態での未酸化部２７の直径が初期ピラー１５の初期直径Ｄ_０に依存することを確認している。また、初期ピラー１５の上端から下端までの全範囲の各位置で、酸化速度の違いはあるが、初期ピラー１５の直径が同じであれば、酸化が停止した状態での未酸化部２７の直径が同じになることを確認している。さらに、酸化によって、シリコンピラー１２となる未酸化部２７の直径が縮小すると同時に、初期ピラー１５の直径の差が圧縮されることを確認している。これにより、個々のシリコンピラー１２の高さ方向における直径の差が小さくなって、直径の均一性が高くなるとともに、複数のシリコンピラー１２の相互間においても直径の均一性が高くなる。これらのことは、上記のＳｉ－Ｓｉ結合の収縮に基づくセルフリミッティング現象とエッジ効果とから導き出される結果と合致する。

熱酸化工程におけるシリコン基板１０の温度、すなわち酸化炉内の温度（以下、処理温度という）θは、８４０℃以上９２０℃以下の範囲内（８４０℃≦θ（℃）≦９２０℃）であることが好ましい。処理温度θが８４０℃以上であれば、熱酸化を行なっている時間（以下、処理時間という）Ｔを実用的な長さとすることができる。また、処理温度θが９２０℃以下であれば、酸化膜２６の流動が抑制され、特に未酸化部２７の上部の変形が抑制され、得られるシリコンピラー１２の変形を確実に防ぐことができる。

また、初期ピラー１５の初期直径Ｄ_０を６３ｎｍ以下とし、熱酸化工程では、条件式（１）、（２）をそれぞれ満たす条件下で行なうことが好ましい。なお、処理時間Ｔ及び初期直径Ｄ_０は、有限な値（Ｔ＞０、Ｄ_０＞０）である。このような条件を満たすことにより、高さ方向における均一性が特に良好であって、また変形等を確実に防止しながらシリコンピラー１２を作製することができる。
－０．１θ＋９１≦Ｔ≦－０．０３７５θ＋３８．５ ・・・（１）
０．０５１Ｄ_０－１．８９≦Ｔ≦０．０６４Ｄ_０＋３．８６ ・・・（２）

熱酸化工程後の除去工程において、図２（Ｄ）に示されるように、酸化膜２６を除去する。これにより、未酸化部２７をシリコンピラー１２として露出する。シリコンナイトライド層２２は、例えばＧＡＡ－ＭＯＳＦＥＴの形成後に除去される。このようにして得られるシリコンピラー１２は、初期直径Ｄ_０よりも直径が小さく、例えば直径が３０ｎｍ以下であり、高さ方向の直径の均一性が高い。また、シリコン基板１０に形成される各シリコンピラー１２同士の直径の均一性が高い。なお、シリコンナイトライド層２２及び酸化膜２６を除去するタイミングは、適宜に決めることができる。また、酸化膜２６を除去せずに、ゲート酸化膜などとして利用することもできる。

図６に、上記のように作製されたシリコンピラー１２を用いて作製されたＧＡＡ－ＭＯＳＦＥＴ３０を示す。ＧＡＡ－ＭＯＳＦＥＴ３０は、シリコンピラー１２と、シリコンピラー１２の例えば中央部の周囲を囲むように設けられたゲート電極３２と、このゲート電極３２とシリコンピラー１２との間に設けられたゲート酸化膜３３とを有し、シリコンピラー１２の中央部にチャネルとなるｐ型半導体領域３４が設けられ、一端にドレイン領域３５が、他端にソース領域３６がそれぞれ設けられた構造である。例えば、ドレイン領域３５側の端部にはドレイン電極が接続される。ドレイン領域３５及びソース領域３６は、いずれもｎ型となるようにシリコンピラー１２の端部をドープしたものである。

ＧＡＡ－ＭＯＳＦＥＴ３０は、ｐ型であるが、ｎ型とすることもできる。さらに、１つのシリコンピラー１２に対して、その軸心方向に積層するように複数のＧＡＡ－ＭＯＳＦＥＴ３０を形成することもできる。また、シリコンピラー１２の直径の均一性が良い部分を用いて、ＧＡＡ－ＭＯＳＦＥＴ３０等を作製することもできる。例えば、シリコンピラー１２の直径の均一性が良い１０ｎｍの部分をチャネルとするように、チャネル長が１０ｎｍのＧＡＡ－ＭＯＳＦＥＴ３０を作製することもできる。なお、ＧＡＡ－ＭＯＳＦＥＴ３０は、従来と同様な手法により作製することができる。

上記では、軸心がシリコン基板の表面に対して垂直なシリコンピラーの例について説明したが、本発明は、軸心がシリコン基板の表面に対して平行なシリコンピラー（以下、横ピラーという）を作製する場合についても適用することができる。横ピラーの元となる初期ピラーを形成する場合には、例えば文献「Jiewen Fan et al. , “Two-Dimensional Self-Limiting Wet Oxidation of Silicon Nanowires: Experiments and Modeling”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 60, NO. 9, SEPTEMBER 2013」に記載される手法を用いることができる。

実施例では、シリコン基板１０に初期ピラー１５を形成し、上記手順によりシリコンピラー１２（サンプルＳ１～Ｓ２８）を作製した。ただし、評価する際には、酸化膜２６を除去しなかった。なお、各サンプルＳ１～Ｓ２８は、それぞれ複数本のシリコンピラー１２を形成した。

実施例では、熱酸化工程での処理温度θを８４０℃以上９２０℃以下の範囲内とした。サンプルＳ１～Ｓ２８のうちサンプルＳ１～Ｓ１１は、初期ピラー１５の初期直径Ｄ_０を６３ｎｍ以下とし、上述の条件式（１）、（２）をそれぞれ満たすように、初期直径Ｄ_０、処理温度θ及び処理時間Ｔの組み合わせを決めた。サンプルＳ１～Ｓ２８についての具体的な初期直径Ｄ_０、処理温度θ及び処理時間Ｔの組み合わせは表１に示す通りである。また、熱酸化工程では、酸素ガスを２０００ｃｍ^３／分で酸化炉内に流した。なお、サンプルＳ１～Ｓ２８の初期ピラー１５の初期高さＨ_０は、２０３ｎｍであった。

作製したサンプルＳ１～Ｓ２８について、図７に示すように、シリコンピラー１２の上端面（シリコンナイトライド層２２との境界面）を高さ方向の基準面として、基準面から下方に初期高さＨ_０の２０％の距離の位置の高さ（＝０．２Ｈ_０）の直径Ｄ_２０、５０％の距離の位置の高さ（＝０．５Ｈ_０）の直径Ｄ_５０、８０％の距離の位置の高さ（＝０．８Ｈ_０）の直径Ｄ_８０を測定し、直径の均一性を評価した。

シリコンピラー１２の直径の測定では、酸化膜２６を除去しない状態のシリコンピラー１２をＳｉＧｅ（シリコンゲルマニウム）で埋設し、集束イオンビーム（Focused Ion Beam、ＦＩＢ）加工によって、直径部分を含むようにシリコンピラー１２の軸心に平行にスライスしたスイラス片を作製し、スライス片を透過電子顕微鏡（TEM）で観察することで直径を測定した。なお、初期ピラー１５の初期直径Ｄ_０、初期高さＨ_０についても同様にスイラス片を作製して測定した。また、シリコンピラー１２の作製の元となった初期ピラー１５と、初期直径Ｄ_０等を測定した初期ピラー１５とは異なるが、同一の初期直径Ｄ_０として作製された初期ピラー１５の相互間で初期直径Ｄ_０、初期高さＨ_０及び形状は、同一視できることを確認した。

サンプルＳ１～Ｓ２８のシリコンピラー１２の直径の均一性は、いずれも高いものであった。このうち特に「｜Ｄ_２０－Ｄ_５０｜≦１．８ｎｍかつ｜Ｄ_５０－Ｄ_８０｜≦１．８ｎｍ」の条件を満たす場合に、シリコンピラー１２の直径の均一性が特に良好であると評価した。シリコンピラー１２の直径の均一性の評価を表１の「直径均一性」の欄に示す。表１中の「直径均一性」の欄には、直径の均一性が特に良好である場合には「Ａ」を、それ以外の場合で、「｜Ｄ_２０－Ｄ_５０｜≦３．０ｎｍかつ｜Ｄ_５０－Ｄ_８０｜≦３．０ｎｍ」の条件を満たす場合に「Ｂ」を記してある。

形状の評価では、シリコンピラー１２の変形やクラックの発生の有無を確認した。この形状の評価の結果を表１の「形状評価」の欄に示す。サンプルＳ１～Ｓ２８のうちのサンプルＳ１～Ｓ１１とサンプルＳ２２～Ｓ２８については、同時に形成した複数本のシリコンピラー１２に変形やクラックの発生はなかった（表１中の形状評価「Ａ」）。一方、サンプルＳ１２～Ｓ２１については、同時に形成した複数本のシリコンピラー１２のうちの少なくとも一部に変形やクラックの発生を確認した（表１中の形状評価「Ｂ」）。

また、図８に、初期直径Ｄ_０が６２．７ｎｍの初期ピラー１５のＴＥＭ写真（酸化前）と、これと同じ初期直径Ｄ_０を有する初期ピラー１５を酸化することで形成されたシリコンピラー１２のＴＥＭ写真（酸化後）をそれぞれ示す。

図９のグラフに、上記条件式（１）とサンプルＳ１～Ｓ２８の関係を、図１０のグラフに、上記条件式（２）とサンプルＳ１～Ｓ２８の関係をそれぞれ示す。なお、図９のグラフは、横軸が処理温度θ（℃）であり、縦軸が処理時間Ｔ（時間）である。また、図１０のグラフは、横軸が初期直径Ｄ_０（ｎｍ）であり、縦軸が処理時間Ｔ（時間）である。図９及び図１０における「○」、「△」は、サンプルＳ１～Ｓ２８の直径均一性の評価及び形状評価に対応し、直径均一性の評価及び形状評価がそれぞれ「Ａ」である場合に「○」を、評価及び形状評価のいずれか一方または両方が「Ｂ」である場合に「△」をそれぞれプロットした。

上記の図９及び図１０のグラフから分かるように、処理温度θが８４０℃以上９２０℃以下の範囲内、初期直径Ｄ_０が６３ｎｍ以下の範囲内であって、処理温度θと処理時間Ｔとが条件式（１）を満たし、かつ初期直径Ｄ_０と処理時間Ｔとが条件式（２）を満たすことにより、高さ方向における直径の均一性が特に良好なシリコンピラー１２を確実に作製できることがわかる。

図１１は、初期直径Ｄ_０が５０．９ｎｍ，６２．７ｎｍ、７８ｎｍ，９５．８ｎｍ、１５２．７ｎｍの初期ピラー１５を上記実施例と同様の条件の元で、処理温度θを９００℃とし、処理時間Ｔを５時間及び１０時間とした場合のシリコンピラー１２の各直径Ｄ_５０を、初期直径Ｄ_０とともにプロットしたものである。このグラフからわかるように、初期直径Ｄ_０が６３ｎｍ以下の初期ピラー１５を酸化した場合、処理時間Ｔを５時間としても１０時間としても酸化後の直径Ｄ_５０はほとんど変化していない。これは、初期直径Ｄ_０が６３ｎｍ以下の初期ピラー１５については、処理時間Ｔが５時間を経過するまでに、セルフリミッティング現象により、初期ピラー１５の中央部（０．５Ｈ_０の位置）における酸化が停止することがわかる。また、高さ方向のシリコンピラー１２の直径の均一性の評価結果より、初期ピラー１５のエッジ効果のため酸化の進行が遅い上端と下端においても、酸化が進む速度は遅いが、ピラー中央部と同じ直径で酸化が停止することがわかる。この結果として、シリコンピラー１２において高さ方向における直径について、特に良好な均一性が得られることが分かる。

また、ピラー間における熱酸化工程の実施前の初期直径Ｄ_０の差よりも、実施後の直径Ｄ_５０の差が小さくなっていることがわかる。このように直径の差の圧縮は、特に初期直径Ｄ_０が小さい領域で顕著であり、例えば初期直径Ｄ_０（＝直径Ｄ_５０）が５０．９ｎｍの初期ピラー１５と、初期直径Ｄ_０が６２．７ｎｍの初期ピラー１５とでは、熱酸化工程の実施前では、その初期直径Ｄ_０の差が１１．８（＝ΔＲ１_０）あり、実施後では直径Ｄ_５０の差が２．５ｎｍ（＝ΔＲ１_１）になっている。同様に、初期直径Ｄ_０が６２．７ｎｍの初期ピラー１５と、初期直径Ｄ_０が７８ｎｍの初期ピラー１５とでは、熱酸化工程の実施前では、その直径Ｄ_５０の差が１５．７ｎｍ（＝ΔＲ２_０）であり、実施後では２．５ｎｍ（＝ΔＲ２_１）になっている。これらから酸化によってシリコンピラー１２の直径Ｄ_５０の差が小さくなることがわかる。初期ピラー１５で生じていた直径の差は、熱酸化工程を経ることによって圧縮されて小さなシリコンピラー１２の直径の差となる。これにより、複数のシリコンピラー１２の相互間においても均一な直径が得られることがわかる。

作製した実施例のサンプルＳ１～Ｓ２８のそれぞれについて、複数のシリコンピラー１２の相互間において直径の均一性を評価したところ、いずれについてもシリコンピラー１２の相互間の直径の均一性は良好であった。この評価においては、サンプルごとに、下記式（Ａ）を満たす場合に、シリコンピラー１２の相互間の直径の均一性は良好と判断した。式（Ａ）中の値ＤＡ_ｍａｘは、シリコンピラー１２の直径Ｄ_５０のサンプルにおける最大値（単位：ｎｍ）であり、値ＤＡ_ｍｉｎは、シリコンピラー１２の直径Ｄ_５０のサンプルにおける最小値（単位：ｎｍ）である。
（ＤＡ_ｍａｘ－ＤＡ_ｍｉｎ）／２≦１．０ ・・・（Ａ）

特に、Ｓ１～S１１におけるシリコンピラー１２の相互間の直径の均一性は、特に良好であった。この評価においては、サンプルごとに、下記式（Ｂ）を満たす場合に、シリコンピラー１２の相互間の直径の均一性が特に良好と判断した。
（ＤＡ_ｍａｘ－ＤＡ_ｍｉｎ）／２≦０．５ ・・・（Ｂ）

１０ シリコン基板
１２ シリコンピラー
１５ 初期ピラー
２６ 酸化膜
Ｄ_０ 初期直径
Ｈ_０ 初期高さ
Ｔ 処理時間
θ 処理温度

Claims (7)

1. シリコン基板の表面に、円柱状の初期ピラーを形成する初期ピラー形成ステップと、
   前記シリコン基板を加熱することにより、前記初期ピラーの表面をドライ酸化により酸化して酸化膜を形成する熱酸化ステップとを有し、
   前記初期ピラーの直径は、６３ｎｍ以下であり、
   前記熱酸化ステップは、前記シリコン基板の処理温度をθ℃、酸化する処理時間をＴ時間及び前記初期ピラーの直径をＤ _０ ｎｍとしたときに、
   ８４０≦θ≦９２０
   －０．１θ＋９１≦Ｔ≦－０．０３７５θ＋３８．５
   ０．０５１Ｄ _０ －１．８９≦Ｔ≦０．０６４Ｄ _０ ＋３．８６
   の各条件を満たす
   ことを特徴とする半導体集積回路用のシリコンピラーの作製方法。
2. 前記初期ピラー形成ステップは、
   前記シリコン基板上に形成された薄膜上にフォトリソグラフィによって所定のレジストパターンを形成し、
   前記レジストパターンをマスクにして、前記薄膜をエッチングしてエッチングマスクとし、
   前記エッチングマスクを用いて前記シリコン基板をエッチングすることで前記初期ピラーを形成する
   ことを特徴とする請求項１に記載の半導体集積回路用のシリコンピラーの作製方法。
3. 前記初期ピラー形成ステップは、軸心方向の長さが４００ｎｍ以下の前記初期ピラーを形成することを特徴とする請求項１または２に記載の半導体集積回路用のシリコンピラーの作製方法。
4. 前記シリコン基板の表面に垂直に起立したシリコンピラーの上端面から前記初期ピラーの高さの２０％の距離だけ下方の位置の直径をＤ_２０、５０％の距離だけ下方の位置の直径をＤ_５０、８０％の距離だけ下方の距離の位置の直径をＤ_８０としたときに、｜Ｄ_２０－Ｄ_５０｜≦１．８ｎｍかつ｜Ｄ_５０－Ｄ_８０｜≦１．８ｎｍを満たすことを特徴とする請求項１ないし３のいずれか１項に記載の半導体集積回路用のシリコンピラーの作製方法。
5. 前記熱酸化ステップは、前記シリコン基板の表面に垂直に起立した前記初期ピラーの上端面に酸化を防止するキャップ膜を設けた状態で前記シリコン基板を加熱することを特徴とする請求項１ないし４のいずれか１項に記載の半導体集積回路用のシリコンピラーの作製方法。
6. 前記酸化膜を除去する除去ステップを有することを特徴とする請求項１ないし５のいずれか１項に記載の半導体集積回路用のシリコンピラーの作製方法。
7. シリコン基板の表面に、円柱状の初期ピラーを形成する初期ピラー形成ステップと、
   前記シリコン基板を加熱することにより、前記初期ピラーの表面を酸化して酸化膜を形成する熱酸化ステップとを有し、
   前記シリコン基板の表面に垂直に起立したシリコンピラーの上端面から前記初期ピラーの高さの２０％の距離だけ下方の位置の直径をＤ _２０ 、５０％の距離だけ下方の位置の直径をＤ _５０ 、８０％の距離だけ下方の距離の位置の直径をＤ _８０ としたときに、｜Ｄ _２０ －Ｄ _５０ ｜≦１．８ｎｍかつ｜Ｄ _５０ －Ｄ _８０ ｜≦１．８ｎｍを満たす
   ことを特徴とする半導体集積回路用のシリコンピラーの作製方法。

Images