JP7342786B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関する。

従来、特許文献１に記載されているように、スイッチ回路、整流部及びインダクタを備え、整流部を構成する整流スイッチのオンオフにより同期整流を行う電力変換装置が知られている。詳しくは、この電力変換装置では、スイッチ回路を構成する変換スイッチがオフされてから遅延時間経過した後に、整流部を構成する整流スイッチがオフされる。遅延時間は、電力変換装置の入力端子の入力電圧検出値及び電力変換装置の出力端子の出力電圧検出値に基づいて算出される。これにより、インダクタの両端のうち出力端子側から入力端子側へと電流が逆流することを抑制する。

特許第６０７６８３９号公報

特許文献１に記載の電力変換装置において、整流スイッチをオフするタイミングを定める遅延時間が算出された後、算出された遅延時間が、電流の逆流を発生させない適正な遅延時間よりも長くなってしまうことがある。これは、電力変換装置における電流や電圧が変動し、出力電圧が急激に上昇したり、入力電圧が急激に低下したりすることにより発生する。この場合、電流の逆流が発生し、整流スイッチの故障が発生する等、電力変換装置の信頼性が低下する懸念がある。

本発明は、電流が逆流することを的確に抑制できる電力変換装置を提供することを主たる目的とする。

本発明は、変換スイッチを有し、入力端子から入力される電圧を前記変換スイッチのオンオフによって変換して出力するスイッチ回路と、
整流スイッチを有し、前記整流スイッチのオンオフによって前記スイッチ回路から出力される電流の整流を行って出力端子に出力する整流部と、
前記入力端子から前記スイッチ回路及び前記整流部を介して前記出力端子に至るまでの電気経路上に設けられたインダクタと、
前記出力端子の出力電圧を目標電圧に制御すべく前記変換スイッチをオンオフし、前記スイッチ回路から出力される電流の同期整流を実行すべく前記整流スイッチをオンオフする制御部と、を備え、
前記制御部は、前記入力端子の入力電圧検出値及び前記出力端子の出力電圧検出値のうち少なくとも一方の検出値に基づいて、前記同期整流の実行を禁止する。

インダクタの両端のうち出力端子側から入力端子側へと電流が逆流していることを把握するためのパラメータとして、入力端子の入力電圧検出値及び出力端子の出力電圧検出値のうち、少なくとも一方が有用であることを本願発明者は見出した。

そこで、本発明では、入力電圧検出値及び出力電圧検出値のうち少なくとも一方の検出値に基づいて、同期整流の実行が禁止される。このため、出力電圧が急激に上昇したり、入力電圧が急激に低下したりする場合であっても、実行中の同期整流を速やかに停止させることができる。これにより、電流が逆流することを的確に抑制でき、ひいては電力変換装置の信頼性の低下を抑制することができる。

第１実施形態に係る電源システムの全体構成図。 制御部が実行する処理のブロック図。 電流連続モードの制御態様を示すタイムチャート。 電流不連続モードの制御態様を示すタイムチャート。 同期整流制御の禁止処理の手順を示すフローチャート。 同期整流制御の禁止処理の一例を示すタイムチャート。 同期整流制御の禁止処理の一例を示すタイムチャート。 第２実施形態に係る制御部が実行する処理のブロック図。 第３実施形態に係る制御部が実行する処理のブロック図。 その他の実施形態に係る電力変換装置を示す図。

＜第１実施形態＞
以下、本発明に係る電力変換装置を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態の電力変換装置は、入力される直流電圧を変圧（降圧）して出力する絶縁型のＤＣＤＣコンバータである。

図１に示すように、電源システムは、電力変換装置１０、第１蓄電池２０及び第２蓄電池２１を備えている。各蓄電池２０，２１は、充放電可能な２次電池である。本実施形態において、第１蓄電池２０の定格電圧（例えば数百Ｖ）は、第２蓄電池２１の定格電圧（例えば１５Ｖ）よりも高い。第２蓄電池２１は、例えばリチウムイオン蓄電池又はニッケル水素蓄電池であり、第２蓄電池２１は、例えば鉛蓄電池である。

電力変換装置１０は、第１～第４スイッチＱ１～Ｑ４及び第１コンデンサ３０を有するフルブリッジ回路を備えている。本実施形態において、第１～第４スイッチＱ１～Ｑ４は、ボディダイオードを内蔵したＮチャネルＭＯＳＦＥＴである。第１スイッチＱ１及び第２スイッチＱ２の高電位側端子であるドレインには、電力変換装置１０の第１高圧側端子ＴＨ１が接続されている。第１スイッチＱ１の低電位側端子であるソースには、第３スイッチＱ３のドレインが接続され、第２スイッチＱ２のソースには、第４スイッチＱ４のドレインが接続されている。第３スイッチＱ３及び第４スイッチＱ４のソースには、電力変換装置１０の第２高圧側端子ＴＨ２が接続されている。第１高圧側端子ＴＨ１には、第１コンデンサ３０の第１端と、第１蓄電池２０の正極端子とが接続され、第２高圧側端子ＴＨ２には、第１コンデンサ３０の第２端と、第１蓄電池２０の負極端子とが接続されている。

なお、本実施形態において、各高圧側端子ＴＨ１，ＴＨ２が「入力端子」に相当する。また、第１～第４スイッチＱ１～Ｑ４が「変換スイッチ」に相当し、第１～第４スイッチＱ１～Ｑ４を備えるフルブリッジ回路が「スイッチ回路」に相当する。

電源システムは、高圧側電気負荷２２を備えている。高圧側電気負荷２２は、第１蓄電池２０に並列接続されている。高圧側電気負荷２２は、第１蓄電池２０から給電されて動作する。

電力変換装置１０は、第１整流スイッチＳＷ１、第２整流スイッチＳＷ２、「インダクタ」としてのチョークコイル３１及び第２コンデンサ３２を備えている。本実施形態において、各整流スイッチＳＷ１，ＳＷ２は、ボディダイオードを内蔵したＮチャネルＭＯＳＦＥＴである。第１整流スイッチＳＷ１のドレインには、第２整流スイッチＳＷ２のドレインと、チョークコイル３１の第１端とが接続されている。チョークコイル３１の第２端には、第２コンデンサ３２の第１端と、電力変換装置１０の第１低圧側端子ＴＬ１とが接続されている。第２コンデンサ３２の第２端には、電力変換装置１０の第２低圧側端子ＴＬ２が接続されている。第１低圧側端子ＴＬ１には、第２蓄電池２１の正極端子が接続され、第２低圧側端子ＴＬ２には、第２蓄電池２１の負極端子が接続されている。

なお、本実施形態において、各低圧側端子ＴＬ１，ＴＬ２が「出力端子」に相当する。また、第１，第２整流スイッチＳＷ１，ＳＷ２を備える整流回路が「整流部」に相当する。

電源システムは、低圧側電気負荷２３を備えている。低圧側電気負荷２３は、第２蓄電池２１に並列接続されている。低圧側電気負荷２３は、第２蓄電池２１から給電されて動作する。

電力変換装置１０は、第１コイル４１、第２コイル４２及び第３コイル４３を有するトランス４０を備えている。第１コイル４１の第１端には、第１スイッチＱ１のソース及び第３スイッチＱ３のドレインが接続され、第１コイル４１の第２端には、第２スイッチＱ２のソース及び第４スイッチＱ４のドレインが接続されている。

第２コイル４２の第１端には、第１整流スイッチＳＷ１のソースが接続されている。第２コイル４２の第２端と第３コイル４３の第１端との接続点は中点タップＴＰとされている。第３コイル４３の第２端には、第２整流スイッチＳＷ２のソースが接続されている。中点タップＴＰには、第２コンデンサ３２の第２端が接続されている。

本実施形態において、第２コイル４２の巻数と第３コイル４３の巻数とは等しい。第２コイル４２の巻数をＮ２とし、第１コイル４１の巻数をＮ１とする場合、トランス４０の巻数比Ｎｒは「Ｎ１／Ｎ２」で表される。本実施形態では、電力変換装置１０が降圧機能を有するため、Ｎ１＞Ｎ２となる。

第１コイル４１、第２コイル４２及び第３コイル４３は、例えばトランス４０が備えるコアを介して互いに磁気結合する。第１コイル４１の第２端に対する第１端の電位が高くなる場合、第２コイル４２及び第３コイル４３それぞれには、第２端よりも第１端の電位が高くなるような誘起電圧が発生する。一方、第１コイル４１の第１端に対する第２端の電位が高くなる場合、第２コイル４２及び第３コイル４３それぞれには、第１端よりも第２端の電位が高くなるような誘起電圧が発生する。

電力変換装置１０は、電流センサ４５を備えている。電流センサ４５は、第１蓄電池２０と電力変換装置１０を構成するフルブリッジ回路との間に流れる電流を検出する。電流センサ４５の検出値は、電力変換装置１０が備える制御部５０に入力される。

電力変換装置１０は、入力電圧検出部４６、出力電圧検出部４７及びローパスフィルタ部４８を備えている。入力電圧検出部４６は、第１コンデンサ３０の端子電圧（「第２電圧」に相当）を入力電圧として検出する。入力電圧検出部４６は、検出した入力電圧をデューティ信号Ｄｔｉｎに変換して出力する。デューティ信号は、規定時間に対する論理Ｈの時間比率（以下、デューティ比）の情報を含む信号である。入力電圧検出部４６は、例えば、検出した入力電圧が高いほど、デューティ信号Ｄｔｉｎのデューティ比を高くする。入力電圧検出部４６から出力されたデューティ信号Ｄｔｉｎは、図示しない絶縁伝達部を介して制御部５０に入力される。なお、本実施形態において、入力電圧検出部４６が「Ｄｕｔｙ変換部」に相当する。

入力電圧検出部４６において入力電圧がデューティ信号に変換されるのは、電力変換装置１０が、高圧領域と、高圧領域と電気的に絶縁された低圧領域とを跨いで設けられているためである。高圧領域には、第１～第４スイッチＱ１～Ｑ４を備えるフルブリッジ回路、入力電圧検出部４６、及び第１コイル４１が設けられている。低圧領域には、第２，第３コイル４２，４３、第１，第２整流スイッチＳＷ１，ＳＷ２、チョークコイル３１、第２コンデンサ３２、出力電圧検出部４７、ローパスフィルタ部４８及び制御部５０が設けられている。上記絶縁伝達部は、高圧領域及び低圧領域の間を電気的に絶縁しつつ、高圧領域から低圧領域へと信号を伝達する。絶縁伝達部は、例えばフォトカプラ又は磁気カプラである。

出力電圧検出部４７は、第２コンデンサ３２の端子電圧（「第１電圧」に相当）を出力電圧として検出する。出力電圧検出部４７は、例えば、分圧用の抵抗体を備えている。出力電圧検出部４７により検出された出力電圧Ｖｏｕｔは、ローパスフィルタ部４８に入力される。本実施形態のローパスフィルタ部４８は、受動素子（例えば、抵抗体及びコンデンサ）等で構成されるアナログ回路である。ローパスフィルタ部４８は、出力電圧検出部４７により検出された出力電圧Ｖｏｕｔにローパスフィルタ処理を施すことにより、出力電圧Ｖｏｕｔからノイズ（例えばパルスノイズ）を除去する。ローパスフィルタ処理が施された出力電圧Ｖｏｆは、制御部５０に入力される。

制御部５０は、電力変換装置１０の出力電圧を目標電圧Ｖｒｅｆにフィードバック制御すべく第１～第４スイッチＱ１～Ｑ４をオンオフし、同期整流制御を実行すべく第１，第２整流スイッチＳＷ１，ＳＷ２をオンオフする。以下、図２を用いて、制御部５０の処理について説明する。本実施形態において、制御部５０の機能は、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータにより提供される。ただし、この構成に限らず、制御部５０の機能は、例えば、ハードウェア、又はソフトウェア、コンピュータ及びハードウェアの組み合わせによって提供されてもよい。

フィルタ部５１は、ローパスフィルタ部４８からの出力電圧Ｖｏｆに、ローパスフィルタ処理として平均化処理（例えば移動平均処理）を施す。以下、ローパスフィルタ部４８においてローパスフィルタ処理が施された出力電圧Ｖｏｆをフィルタ後出力電圧Ｖｏｒと称すこととする。

フィードバック演算部５２は、フィルタ後出力電圧Ｖｏｒを目標電圧Ｖｒｅｆにフィードバック制御するための操作量として、目標電流Ｉｒｅｆを算出する。フィードバック演算部５２で用いられるフィードバック制御は、例えば比例積分制御とすればよい。

スロープ信号生成部５３は、電流センサ４５により検出された電流Ｉｒを漸増させるためのスロープ信号Ｉｓｌｐを生成して出力する。スロープ信号Ｉｓｌｐは、鋸波のように、時間経過とともに変化し、所定周期でリセットされる。加算部５４は、電流センサ４５により検出された電流Ｉｒとスロープ信号Ｉｓｌｐとの加算値を、制御比較電流Ｉｓとして出力する。

電流比較部５５は、加算部５４から出力された制御比較電流Ｉｓと、フィードバック演算部５２から出力された目標電流Ｉｒｅｆとの大小比較に基づいて、パルス信号Ｓｐを出力する。詳しくは、電流比較部５５は、制御比較電流Ｉｓが目標電流Ｉｒｅｆを超えた場合に論理Ｈのパルス信号Ｓｐを出力する。

駆動信号生成部５６は、クロック信号ＭＣと、電流比較部５５から出力されたパルス信号Ｓｐとに基づいて、第１～第４スイッチＱ１～Ｑ４及び第１，第２整流スイッチＳＷ１，ＳＷ２をオンオフする。

変換部６０は、入力電圧検出部４６から出力されたデューティ信号Ｄｔｉｎを、第１コンデンサ３０の端子電圧を示す入力電圧Ｖｉｎｒに変換する。本実施形態において、変換部６０は、所定の検出周期Δｔｄでデューティ信号Ｄｔｉｎを入力電圧Ｖｉｎｒに変換する。検出周期Δｔｄは、ローパスフィルタ部４８におけるローパスフィルタの時定数τよりも短く設定されている。例えば、ローパスフィルタ部４８が静電容量Ｃのコンデンサ及び抵抗値Ｒの抵抗体を備える場合、「τ＝ＲＣ」である。また、検出周期Δｔｄは、制御部５０の制御周期以下の周期に設定され、本実施形態では制御周期と同じ周期に設定されているものとする。

まず、図３を用いて、電流連続モードにおける第１～第４スイッチＱ１～Ｑ４及び第１，第２整流スイッチＳＷ１，ＳＷ２のオンオフ態様について説明する。電流連続モードは、例えば、目標電流Ｉｒｅｆが電流閾値Ｘｔｈ以上の場合に実施される。図３（ａ）はクロック信号ＭＣの推移を示し、図３（ｂ），（ｃ）は第１，第３スイッチＱ１，Ｑ３の駆動状態の推移を示す。図３（ｄ）は制御比較電流Ｉｓの推移を示し、図３（ｅ）はチョークコイル３１に流れる電流（以下、コイル電流ＩＬ）の推移を示し、図３（ｆ）は電流比較部５５から出力されるパルス信号Ｓｐの推移を示す。図３（ｇ），（ｈ）は第４，第２スイッチＱ４，Ｑ２の駆動状態の推移を示し、図３（ｉ），（ｊ）は第１，第２整流スイッチＳＷ１，ＳＷ２の駆動状態の推移を示す。

クロック信号ＭＣは、論理Ｈ，Ｌの信号からなる。本実施形態では、クロック信号ＭＣは、半周期Ｔｓｗ／２において論理Ｈの信号となり、半周期Ｔｓｗ／２において論理Ｌの信号となり、クロック信号ＭＣの１周期Ｔｓｗがスイッチング周期となる。

第１スイッチＱ１と第３スイッチＱ３とは交互にオンされる。詳しくは、第１スイッチＱ１は、クロック信号ＭＣの論理がＨに切り替えられるタイミングからデッドタイムＤＴ経過したタイミングにおいて、オンに切り替えられる。その後、第１スイッチＱ１は、クロック信号ＭＣの論理がＬに切り替えられるタイミングにおいて、オフに切り替えられる。第３スイッチＱ３は、クロック信号ＭＣの論理がＬに切り替えられるタイミングからデッドタイムＤＴ経過したタイミングにおいて、オンに切り替えられる。その後、第３スイッチＱ３は、クロック信号ＭＣの論理がＨに切り替えられるタイミングにおいて、オフに切り替えられる。

第４スイッチＱ４と第２スイッチＱ２とは交互にオンされる。詳しくは、第４スイッチＱ４は、クロック信号ＭＣの論理がＨに切り替えられるタイミングからデッドタイムＤＴ経過したタイミングにおいて、オンに切り替えられる。その後、第４スイッチＱ４は、電流比較部５５からパルス信号Ｓｐが出力されたタイミングにおいて、オフに切り替えられる。第２スイッチＱ２は、第４スイッチＱ４がオフに切り替えられるタイミングからデッドタイムＤＴ経過したタイミングにおいて、オンに切り替えられる。その後、第２スイッチＱ２は、電流比較部５５からパルス信号Ｓｐが出力されたタイミングにおいて、オフに切り替えられる。

第１整流スイッチＳＷ１は、第１スイッチＱ１がオンに切り替えられるタイミングにおいてオンに切り替えられる。その後、第１整流スイッチＳＷ１は、電流比較部５５からパルス信号Ｓｐが出力されたタイミングから遅延時間ｄｒ経過したタイミングにおいて、オフに切り替えられる。電流連続モードにおける遅延時間ｄｒは、例えば、遅延時間ｄｒが取り得る範囲の最大値に設定される。ただし、第１整流スイッチＳＷ１は、第３スイッチＱ３が次回オンに切り替えられるまでにオフに切り替えられる。

第２整流スイッチＳＷ２は、第３スイッチＱ３がオンに切り替えられるタイミングにおいてオンに切り替えられる。その後、第２整流スイッチＳＷ２は、電流比較部５５からパルス信号Ｓｐが出力されたタイミングから遅延時間ｄｒ経過したタイミングにおいて、オフに切り替えられる。電流連続モードにおける遅延時間ｄｒは、例えば、遅延時間ｄｒが取り得る範囲の最大値に設定される。ただし、第２整流スイッチＳＷ２は、第１スイッチＱ１が次回オンに切り替えられるまでにオフに切り替えられる。

続いて、図４を用いて、電流不連続モードにおける第１～第４スイッチＱ１～Ｑ４及び第１，第２整流スイッチＳＷ１，ＳＷ２のオンオフ態様について説明する。電流不連続モードは、例えば、目標電流Ｉｒｅｆが電流閾値Ｘｔｈ未満の場合に実施される。図４（ａ）～（ｊ）は、先の図３（ａ）～（ｊ）に対応している。以下では、主に、電流連続モードからの変更点について説明する。

第１整流スイッチＳＷ１は、電流比較部５５からパルス信号Ｓｐが出力されたタイミングから遅延時間ｄｒ経過したタイミングにおいて、オフに切り替えられる。また、第２整流スイッチＳＷ２は、電流比較部５５からパルス信号Ｓｐが出力されたタイミングから遅延時間ｄｒ経過したタイミングにおいて、オフに切り替えられる。一例として、遅延時間ｄｒは、フィルタ後出力電圧Ｖｏｒと、入力電圧Ｖｉｎｒとに基づいて設定され、例えば、下式（ｅｑ１）に基づいて設定されればよい。下式（ｅｑ１）において、Ｌａは、チョークコイル３１のインダクタンスを示し、Ｔｏｎは、第１，第４スイッチＱ１，Ｑ４の双方（又は第３，第２スイッチＱ３，Ｑ２の双方）がオンされる期間を示す。

図２の説明に戻り、制御部５０は、電力変換装置１０の信頼性の低下を防止すべく、同期整流制御を禁止するための構成として、換算電圧算出部６１、第１電圧比較部６２、第２電圧比較部６３及びＯＲ演算部６４を備えている。

換算電圧算出部６１は、フィルタ後出力電圧Ｖｏｒに巻数比Ｎｒを乗算することにより、入力換算電圧Ｖαを算出する。

第１電圧比較部６２は、換算電圧算出部６１により算出された入力換算電圧Ｖαと、変換部６０により変換された入力電圧Ｖｉｎｒとを比較する。第１電圧比較部６２は、入力換算電圧Ｖαが入力電圧Ｖｉｎｒよりも高い場合に論理Ｈの第１信号Ｓｇ１を出力し、入力換算電圧Ｖαが入力電圧Ｖｉｎｒよりも低い場合に論理Ｌの第１信号Ｓｇ１を出力する。第１信号Ｓｇ１の論理がＨの場合、チョークコイル３１の第２端から第１端へと電流が逆流するおそれがある。

つまり、先の図１に示すチョークコイル３１の第１端の電圧をＶａとし、第２端の電圧をＶｂとする場合、「Ｖａ≦Ｖｂ」になるときに電流の逆流が発生し得る。ここで、Ｖａは「Ｖｉｎｒ／Ｎｒ」に相当し、Ｖｂはフィルタ後出力電圧Ｖｏｒに相当する。以上から、「Ｖａ≦Ｖｂ」から導かれた「Ｖｉｎｒ≦Ｎｒ×Ｖｏｒ」が成立する場合、第１信号Ｓｇ１の論理がＨとなり、電流の逆流が発生するおそれがある。

第２電圧比較部６３は、変換部６０により変換された入力電圧Ｖｉｎｒと、電圧閾値Ｖｔｈとを比較する。本実施形態において、電圧閾値Ｖｔｈは、「Ｎｒ×Ｖｒｅｆ－Δβ」に設定されている。Δβは、入力電圧Ｖｉｎｒの検出誤差等を考慮したマージンであり、例えば、入力電圧Ｖｉｎｒの検出誤差が取り得る範囲の最大値に設定されている。なお、電圧閾値Ｖｔｈは、例えば、高圧側電気負荷２２の動作を保証する電圧範囲の下限値よりも低い値に設定されていてもよい。

第２電圧比較部６３は、電圧閾値Ｖｔｈが入力電圧Ｖｉｎｒよりも高い場合に論理Ｈの第２信号Ｓｇ２を出力し、電圧閾値Ｖｔｈが入力電圧Ｖｉｎｒよりも低い場合に論理Ｌの第２信号Ｓｇ２を出力する。第２信号Ｓｇ２の論理がＨの場合、チョークコイル３１の第２端から第１端へと電流が逆流するおそれがある。

つまり、「Ｖｔｈ＝Ｎｒ×Ｖｒｅｆ－Δβ」のため、電圧閾値Ｖｔｈは、電力変換装置１０の出力電圧が目標電圧Ｖｒｅｆに制御される場合に電力変換装置１０の入力電圧が取り得る範囲の下限側（具体的には下限値）に設定されている。このため、入力電圧Ｖｉｎｒが電圧閾値Ｖｔｈを下回ったことをもって、電力変換装置１０の入力電圧が急減したことを把握でき、ひいては電流の逆流が発生し得る状況を把握できる。

ＯＲ演算部６４は、第１信号Ｓｇ１及び第２信号Ｓｇ２の少なくとも一方の論理がＨの場合に論理Ｈの判定信号Ｓｇｊを出力し、第１信号Ｓｇ１及び第２信号Ｓｇ２の双方の論理がＬの場合に論理Ｌの判定信号Ｓｇｊを出力する。ＯＲ演算部６４から出力された判定信号Ｓｇｊは、駆動信号生成部５６に入力される。

駆動信号生成部５６は、判定信号Ｓｇｊに基づいて、同期整流制御の実行を禁止する処理を行う。図５に、この処理の手順を示す。この処理は、上記制御周期で繰り返し実行される。

ステップＳ１０では、判定信号Ｓｇｊの論理がＨであるか否かを判定する。

ステップＳ１０において判定信号Ｓｇｊの論理がＬであると判定した場合には、電流の逆流が発生しないと判定し、ステップＳ１１に進む。ステップＳ１１では、同期整流制御の実行を許可する。この場合、図３又は図４に示した態様で第１，第２整流スイッチＳＷ１，ＳＷ２をオンオフする。

一方、ステップＳ１０において判定信号Ｓｇｊの論理がＨであると判定した場合には、電流の逆流が発生すると判定し、ステップＳ１２に進む。ステップＳ１２では、同期整流制御の実行を禁止する。同期整流制御の実行中にステップＳ１２の処理を実行すると、各整流スイッチＳＷ１，ＳＷ２を強制的にオフにし、同期整流制御を速やかに停止させる。

図６及び図７を用いて、同期整流制御の禁止手法の具体例について説明する。

まず、図６を用いて、電力変換装置１０の出力電圧が変動する場合について説明する。出力電圧の変動は、例えば、低圧側電気負荷２３の消費電流の変動によって発生する。図６（ａ）は電力変換装置１０の出力電流Ｉоｕｔの推移を示し、図６（ｂ）はフィルタ後出力電圧Ｖｏｒの推移を示し、図６（ｃ）は入力電圧Ｖｉｎｒ，入力換算電圧Ｖαの推移を示し、図６（ｄ）は駆動信号生成部５６の判定結果の推移を示す。図６に示す例では、第２信号Ｓｇ２の論理がＬに維持されている。

時刻ｔ１において、例えば低圧側電気負荷２３の消費電流の低下により、出力電流Ｉоｕｔが低下し始める。これに伴い、フィルタ後出力電圧Ｖｏｒと、フィルタ後出力電圧Ｖｏｒを用いて算出された入力換算電圧Ｖαとが上昇し始める。その後時刻ｔ２において、入力換算電圧Ｖαが入力電圧Ｖｉｎｒを超えるため、判定信号Ｓｇｊの論理がＨに切り替わり、同期整流制御の実行が禁止される。

時刻ｔ３において、出力電流Ｉｏｕｔが低下しなくなり、また、フィルタ後出力電圧Ｖｏｒ及び入力換算電圧Ｖαが低下する。その後時刻ｔ４において、入力換算電圧Ｖαが入力電圧Ｖｉｎｒを下回るため、判定信号Ｓｇｊの論理がＬに切り替わり、同期整流制御の実行が許可される。

時刻ｔ５において、例えば低圧側電気負荷２３の消費電流の増加により、出力電流Ｉоｕｔが増加し始める。これに伴い、フィルタ後出力電圧Ｖｏｒ，入力換算電圧Ｖαが一旦低下した後、上昇し始める。その後時刻ｔ６において、入力換算電圧Ｖαが入力電圧Ｖｉｎｒを超えるため、判定信号Ｓｇｊの論理がＨに切り替わり、同期整流制御の実行が再度禁止される。

時刻ｔ７において、出力電流Ｉｏｕｔが増加しなくなり、また、フィルタ後出力電圧Ｖｏｒ及び入力換算電圧Ｖαが低下する。その後時刻ｔ８において、入力換算電圧Ｖαが入力電圧Ｖｉｎｒを下回るため、判定信号Ｓｇｊの論理がＬに切り替わり、同期整流制御の実行が許可される。

なお、出力電流Ｉｏｕｔが小さい場合（例えば電流不連続モードが実施される場合）の方が、出力電流Ｉｏｕｔが大きい場合（例えば電流連続モードが実施される場合）よりも電流の逆流が発生しやすい。また、出力電流Ｉｏｕｔが下降する場合の方が、出力電流Ｉｏｕｔが上昇する場合よりも電流の逆流が発生しやすい。

続いて、図７を用いて、電力変換装置１０の入力電圧が変動する場合について説明する。入力電圧の変動は、例えば、高圧側電気負荷２２の消費電流の変動によって発生する。図７（ａ）～（ｄ）は、先の図６（ａ）～（ｄ）に対応している。

時刻ｔ１において、例えば高圧側電気負荷２２の消費電流の低下により、入力電圧Ｖｉｎｒが上昇し始める。これに伴い、フィルタ後出力電圧Ｖｏｒ及び入力換算電圧Ｖαが上昇し始める。その後時刻ｔ２において、入力電圧Ｖｉｎｒが上昇しなくなる。

時刻ｔ３において、例えば高圧側電気負荷２２の消費電流の増加により、入力電圧Ｖｉｎｒが低下し始める。これに伴い、フィルタ後出力電圧Ｖｏｒ及び入力換算電圧Ｖαが一旦低下した後、制御遅れ等に起因して上昇し始める。その後時刻ｔ４において、入力換算電圧Ｖαが入力電圧Ｖｉｎｒより低いものの、入力電圧Ｖｉｎｒが電圧閾値Ｖｔｈを下回る。このため、判定信号Ｓｇｊの論理がＨに切り替わり、同期整流制御の実行が禁止される。

時刻ｔ５において、入力換算電圧Ｖαが入力電圧Ｖｉｎｒを上回り、その後時刻ｔ６において、入力換算電圧Ｖαが入力電圧Ｖｉｎｒを下回る。その後時刻ｔ７において、入力電圧Ｖｉｎｒが電圧閾値Ｖｔｈを上回るため、判定信号Ｓｇｊの論理がＬに切り替わり、同期整流制御の実行が許可される。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

フィルタ後出力電圧Ｖｏｒに基づいて算出された入力換算電圧Ｖαが入力電圧Ｖｉｎｒを超えたと判定された場合、同期整流制御の実行が禁止される。このため、電力変換装置１０の出力電圧が急激に上昇したり、電力変換装置１０の入力電圧が急激に低下したりする場合であっても、実行中の同期整流制御を速やかに停止させることができる。これにより、電流が逆流することを的確に抑制でき、ひいては電力変換装置１０の信頼性の低下を抑制することができる。

入力電圧Ｖｉｎｒが電圧閾値Ｖｔｈを下回ったと判定された場合、同期整流制御の実行が禁止される。本実施形態において、入力電圧検出部４６により検出された入力電圧及び変換部６０により変換された入力電圧Ｖｉｎｒはローパスフィルタを通過していない。また、変換部６０における入力電圧Ｖｉｎｒの検出周期Δｔｄがローパスフィルタ部４８の時定数τよりも短い。このため、フィルタ後出力電圧Ｖｏｒを用いることなく入力電圧Ｖｉｎｒのみを用いることにより、入力電圧の急減時において電流の逆流が発生し得る状況を迅速に判定できる。その結果、電流が逆流することをより的確に抑制できる。

電流不連続モードにおいて同期整流制御が実行される構成に同期整流制御の禁止処理が適用される。電流不連続モードにおいては、電力変換装置１０の出力電流Ｉｏｕｔが小さいため、従来は、電流の逆流が発生し得る状況であるかを判定するために検出精度の高い（分解能の高い）出力電流センサが用いられていた。これに対し、本実施形態の禁止処理では電圧検出値を用いるため、検出精度の高い出力電流センサを電力変換装置１０に備えることなく、電流が逆流することを的確に抑制できる。

＜第１実施形態の変形例＞
・制御部５０が第２電圧比較部６３及びＯＲ演算部６４を備えていなくてもよい。この場合、制御部５０は、第１信号Ｓｇ１の論理がＨの場合に同期整流制御の実行を禁止すればよい。

また、制御部５０が第１電圧比較部６２及びＯＲ演算部６４を備えていなくてもよい。この場合、制御部５０は、第２信号Ｓｇ２の論理がＨの場合に同期整流制御の実行を禁止すればよい。

・第１電圧比較部６２は、入力換算電圧Ｖαと入力電圧Ｖｉｎｒとに代えて、「Ｖｉｎｒ／Ｎｒ」とフィルタ後出力電圧Ｖｏｒとを比較して第１信号Ｓｇ１を出力してもよい。

・ローパスフィルタ部４８及びフィルタ部５１のいずれかが電力変換装置１０に設けられていなくてもよい。

・入力電圧検出部４６により検出された入力電圧、及び変換部６０により変換された入力電圧Ｖｉｎｒのうち少なくとも一方がローパスフィルタを通過していてもよい。例えば、入力電圧検出部４６が、アナログ回路のローパスフィルタを通過した入力電圧を検出する場合、このローパスフィルタの時定数が、ローパスフィルタ部４８の時定数よりも短く設定されていればよい。

・出力電圧検出部４７により検出された出力電圧がデューティ信号に変換されて制御部５０に入力されてもよい。この場合、制御部５０の出力電圧変換部は、入力されたデューティ信号を第２コンデンサ３２の端子電圧である出力電圧に変換してフィードバック演算部５２及び換算電圧算出部６１に出力すればよい。

＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、換算電圧算出部６１ａの構成が変更されている。なお、図８において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

換算電圧算出部６１ａは、入力換算電圧Ｖαを「Ｎｒ×Ｖｏｒ＋Δα」として算出する。Δαは、オフセット値であり、例えば、フィルタ後出力電圧Ｖｏｒの検出誤差が取り得る範囲の最大値に設定されている。換算電圧算出部６１ａにより算出された入力換算電圧Ｖαは、第１電圧比較部６２に入力される。

以上説明した本実施形態によれば、同期整流制御の実行をより迅速に禁止することができる。

＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図９に示すように、制御部５０の構成が変更されている。なお、図９において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

第２電圧比較部６３には、フィルタ後出力電圧Ｖｏｒと電圧閾値Ｖｔｈとが入力される。第２電圧比較部６３は、フィルタ後出力電圧Ｖｏｒが電圧閾値Ｖｔｈよりも高い場合に論理Ｈの第２信号Ｓｇ２を出力し、フィルタ後出力電圧Ｖｏｒが電圧閾値Ｖｔｈよりも低い場合に論理Ｌの第２信号Ｓｇ２を出力する。

本実施形態の電圧閾値Ｖｔｈは、「Ｖｒｅｆ＋Δγ」に設定されている。Δγは、フィルタ後出力電圧Ｖｏｒの検出誤差等を考慮したマージンであり、例えば、フィルタ後出力電圧Ｖｏｒの検出誤差が取り得る範囲の最大値に設定されている。

以上説明した本実施形態によっても、電流が逆流することを抑制できる。

＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

・第１，第２実施形態において、制御部５０は、第２信号Ｓｇ２に基づく同期整流制御の禁止処理に代えて、入力電圧Ｖｉｎｒの１制御周期あたりの低下量が所定低下量を超えたと判定した場合に同期整流制御の実行を禁止してもよい。

・第３実施形態において、制御部５０は、第２信号Ｓｇ２に基づく同期整流制御の禁止処理に代えて、フィルタ後出力電圧Ｖｏｒの１制御周期あたりの上昇量が所定上昇量を超えたと判定した場合に同期整流制御の実行を禁止してもよい。

・図１に示す電力変換装置１０が降圧機能ではなく昇圧機能を有するものであってもよい。

・電力変換装置としては、図１に示すものに限らず、例えば、特許文献１の図１０に示すフォワード型のＤＣＤＣコンバータ等、他の電力変換装置であってもよい。また、電力変換装置としては、トランスを備える絶縁型のものに限らず、例えば、図１０に示すように非絶縁型のものであってもよい。なお、図１０では、制御部等の図示を省略している。

電力変換装置７０は、昇圧チョッパ回路であり、第１コンデンサ７１、「インダクタ」としてのチョークコイル７２、第１，第２スイッチＳ１，Ｓ２及び第２コンデンサ７３を備えている。電力変換装置７０の第１，第２入力端子ＣＬ１，ＣＬ２には、第１蓄電池２０が接続され、電力変換装置７０の第１，第２出力端子ＣＨ１，ＣＨ２には、電気負荷２４が接続されている。なお、本実施形態において、第２スイッチＳ２が「変換スイッチ」に相当し、第２スイッチＱ２により「スイッチ回路」が構成されている。また、第１スイッチＳ１が「整流スイッチ」に相当し、第１スイッチＳ１により「整流部」が構成されている。

電力変換装置７０が備える図示しない制御部は、第１スイッチＳ１と第２スイッチＳ２とをデッドタイムを挟みつつ交互にオンする。第１スイッチＳ１がオンされる期間が、同期整流が行われる期間となる。電力変換装置７０の制御部には、第１コンデンサ７１の端子電圧である入力電圧Ｖｉと、第２コンデンサ７３の端子電圧である出力電圧Ｖｏとが入力される。出力電圧Ｖｏは、例えば先の図２のフィードバック演算部５２及び換算電圧算出部６１に入力される。この場合、換算電圧算出部６１において「Ｎｒ＝１」とすればよい。これにより、図１０に示すようにチョークコイル７２の両端の電圧をＶａ，Ｖｂとする場合、第１電圧比較部６２において、上述した「Ｖａ≦Ｖｂ」が成立していることを判定できる。また、入力電圧Ｖｉは、例えば先の図２の第１電圧比較部６２及び第２電圧比較部６３に入力される。

・制御部５０は、ピーク電流制御に限らず、例えば、特許文献１の図８に記載の電圧モードの制御によって第１～第４スイッチＱ１～Ｑ４をオンオフしてもよい。

１０…電力変換装置、３１…チョークコイル、５０…制御部、Ｑ１～Ｑ４…第１～第４スイッチ、ＳＷ１，ＳＷ２…第１，第２整流スイッチ。

Claims (7)

1. 変換スイッチ（Ｑ１～Ｑ４，Ｓ２）を有し、入力端子（ＴＨ１，ＴＨ２，ＣＬ１，ＣＬ２）から入力される電圧を前記変換スイッチのオンオフによって変換して出力するスイッチ回路と、
   整流スイッチ（ＳＷ１，ＳＷ２，Ｓ１）を有し、前記整流スイッチのオンオフによって前記スイッチ回路から出力される電流の整流を行って出力端子（ＴＬ１，ＴＬ２，ＣＨ１，ＣＨ２）に出力する整流部と、
   前記入力端子から前記スイッチ回路及び前記整流部を介して前記出力端子に至るまでの電気経路上に設けられたインダクタ（３１，７２）と、
   前記出力端子の出力電圧を目標電圧（Ｖｒｅｆ）に制御すべく前記変換スイッチをオンオフし、前記スイッチ回路から出力される電流の同期整流を実行すべく前記整流スイッチをオンオフする制御部（５０）と、を備え、
   前記制御部は、前記入力端子の入力電圧検出値及び前記出力端子の出力電圧検出値に基づいて、前記インダクタの両端のうち前記出力端子側の電圧（Ｖｏｒ）が、前記インダクタの両端のうち前記入力端子側の電圧（Ｖｉｎｒ／Ｎｒ）からオフセット値（Δα）を差し引いた値よりも高いと判定した場合に前記同期整流の実行を禁止する電力変換装置（１０，７０）。
2. 前記判定に用いられる前記入力電圧検出値及び前記出力電圧検出値のうち少なくとも一方はローパスフィルタを通過した検出値である請求項１に記載の電力変換装置。
3. 変換スイッチ（Ｑ１～Ｑ４，Ｓ２）を有し、入力端子（ＴＨ１，ＴＨ２，ＣＬ１，ＣＬ２）から入力される電圧を前記変換スイッチのオンオフによって変換して出力するスイッチ回路と、
   整流スイッチ（ＳＷ１，ＳＷ２，Ｓ１）を有し、前記整流スイッチのオンオフによって前記スイッチ回路から出力される電流の整流を行って出力端子（ＴＬ１，ＴＬ２，ＣＨ１，ＣＨ２）に出力する整流部と、
   前記入力端子から前記スイッチ回路及び前記整流部を介して前記出力端子に至るまでの電気経路上に設けられたインダクタ（３１，７２）と、
   前記出力端子の出力電圧を目標電圧（Ｖｒｅｆ）に制御すべく前記変換スイッチをオンオフし、前記スイッチ回路から出力される電流の同期整流を実行すべく前記整流スイッチをオンオフする制御部（５０）と、を備え、
   前記制御部は、前記入力端子の入力電圧検出値及び前記出力端子の出力電圧検出値に基づいて、前記インダクタの両端のうち前記出力端子側の電圧（Ｖｏｒ）が前記入力端子側の電圧（Ｖｉｎｒ／Ｎｒ）よりも高いと判定した場合に前記同期整流の実行を禁止し、
   前記入力電圧検出値及び前記出力電圧検出値のうち、一方を第１電圧の検出値とし、他方を第２電圧の検出値とする場合、前記判定に用いられる前記第１電圧の検出値はローパスフィルタを通過した検出値であり、
   前記第２電圧の検出値をデューティ信号に変換して出力するＤｕｔｙ変換部（４６）を備え、
   前記制御部は、前記Ｄｕｔｙ変換部から出力された前記デューティ信号を、前記判定に用いる前記第２電圧の検出値に所定の検出周期（Δｔｄ）で変換し、
   前記検出周期が、前記ローパスフィルタの時定数（τ）よりも短い電力変換装置（１０，７０）。
4. 変換スイッチ（Ｑ１～Ｑ４，Ｓ２）を有し、入力端子（ＴＨ１，ＴＨ２，ＣＬ１，ＣＬ２）から入力される電圧を前記変換スイッチのオンオフによって変換して出力するスイッチ回路と、
   整流スイッチ（ＳＷ１，ＳＷ２，Ｓ１）を有し、前記整流スイッチのオンオフによって前記スイッチ回路から出力される電流の整流を行って出力端子（ＴＬ１，ＴＬ２，ＣＨ１，ＣＨ２）に出力する整流部と、
   前記入力端子から前記スイッチ回路及び前記整流部を介して前記出力端子に至るまでの電気経路上に設けられたインダクタ（３１，７２）と、
   前記出力端子の出力電圧を目標電圧（Ｖｒｅｆ）に制御すべく前記変換スイッチをオンオフし、前記スイッチ回路から出力される電流の同期整流を実行すべく前記整流スイッチをオンオフする制御部（５０）と、を備え、
   前記制御部は、前記入力端子の入力電圧検出値（Ｖｉｎｒ）が電圧閾値（Ｖｔｈ）以下になったと判定した場合に前記同期整流の実行を禁止し、
   前記出力端子の出力電圧検出値はローパスフィルタを通過した検出値であり、
   前記入力電圧検出値をデューティ信号に変換して出力するＤｕｔｙ変換部（４６）を備え、
   前記制御部は、前記Ｄｕｔｙ変換部から出力された前記デューティ信号を、前記判定に用いる前記入力電圧検出値に所定の検出周期（Δｔｄ）で変換し、
   前記検出周期が、前記ローパスフィルタの時定数（τ）よりも短い電力変換装置（１０，７０）。
5. 前記電圧閾値は、前記目標電圧を前記入力端子の入力電圧に換算した値よりも低い値（Ｎｒ×Ｖｒｅｆ－Δβ）に設定されている請求項４に記載の電力変換装置。
6. 前記制御部は、電流不連続モードによって前記変換スイッチをオンオフする場合に前記同期整流を実行する請求項１～５のいずれか１項に記載の電力変換装置。
7. 前記制御部は、ピーク電流制御によって前記出力端子の出力電圧を前記目標電圧に制御すべく前記変換スイッチをオンオフする請求項１～６のいずれか１項に記載の電力変換装置。

Images