WO2020067051A1 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
WO2020067051A1
WO2020067051A1 PCT/JP2019/037343 JP2019037343W WO2020067051A1 WO 2020067051 A1 WO2020067051 A1 WO 2020067051A1 JP 2019037343 W JP2019037343 W JP 2019037343W WO 2020067051 A1 WO2020067051 A1 WO 2020067051A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
circuit
supply device
switch
Prior art date
Application number
PCT/JP2019/037343
Other languages
English (en)
French (fr)
Inventor
洋平 原
健悟 辻本
中西　宏之
悠介 石野
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Publication of WO2020067051A1 publication Critical patent/WO2020067051A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Definitions

  • the present invention relates to a power supply device for converting DC power.
  • the power supply device includes, for example, a DC / DC converter that converts DC power.
  • An input capacitor is often connected to the input terminal of the DC / DC converter.
  • an inverter may be provided in addition to the DC / DC converter, and the input terminal of the DC / DC converter and the input terminal of the inverter may be connected to each other and may be connected to one or more input capacitors.
  • the power supply device may be provided with a discharge circuit for discharging the input capacitor.
  • Patent Literature 1 discloses a discharge circuit connected in parallel with an input capacitor to discharge the input capacitor.
  • the power supply device is desired to be small in size, and the power supply device capable of discharging the input capacitor in this way is expected to be reduced in size.
  • the power supply device of the present invention includes a switching circuit, a rectifier circuit, a smoothing circuit, a discharge circuit, and a control circuit.
  • the switching circuit is configured to perform a switching operation based on the voltage of the input capacitor.
  • the rectifier circuit is configured to perform a rectification operation based on an output voltage of the switching circuit.
  • the smoothing circuit is configured to be able to smooth the output voltage of the rectifier circuit.
  • the discharge circuit has one or more first resistance elements and a first switch connected in series in a path between an output node of the smoothing circuit and a reference node.
  • the control circuit is configured to cause the switching circuit to perform a switching operation and to turn on the first switch in the first operation mode.
  • the discharge circuit is provided in the path between the output node of the smoothing circuit and the reference node, it is possible to discharge the input capacitor while reducing the size of the device.
  • FIG. 2 is a circuit diagram illustrating a configuration example of a power supply device according to the first embodiment of the present invention.
  • FIG. 9 is a circuit diagram illustrating a configuration example of a power supply device according to a second embodiment.
  • FIG. 14 is a circuit diagram illustrating a configuration example of a power supply device according to a modification of the second embodiment.
  • FIG. 14 is a circuit diagram illustrating a configuration example of a power supply device according to a third embodiment.
  • FIG. 5 is a characteristic diagram illustrating a characteristic example of the power supply device illustrated in FIG. 4.
  • FIG. 14 is a circuit diagram illustrating a configuration example of a power supply device according to a modification of the third embodiment.
  • FIG. 14 is a circuit diagram illustrating a configuration example of a power supply device according to another modification of the third embodiment.
  • FIG. 14 is a circuit diagram illustrating a configuration example of a power supply device according to another modification of the third embodiment.
  • FIG. 14 is a circuit diagram illustrating a configuration example of a power supply device according to another modification of the third embodiment.
  • FIG. 14 is a circuit diagram illustrating a configuration example of a power supply device according to a fourth embodiment.
  • FIG. 11 is a characteristic diagram illustrating a characteristic example of the power supply device illustrated in FIG. 10.
  • FIG. 14 is a characteristic diagram illustrating a characteristic example of a power supply device according to a modification of the fourth embodiment.
  • FIG. 15 is a circuit diagram illustrating a configuration example of a power supply device according to a fifth embodiment.
  • FIG. 14 is an explanatory diagram illustrating an operation example of the power supply device illustrated in FIG. 13.
  • FIG. 14 is a timing waveform chart illustrating an operation example of the power supply device illustrated in FIG. 13.
  • FIG. 1 illustrates a configuration example of a power supply device (power supply device 1) according to a first embodiment of the present invention.
  • Power supply device 1 is a DC / DC converter that converts DC power.
  • the determination circuit according to the embodiment of the present invention is embodied by the present embodiment, and will be described together.
  • the power supply device 1 includes terminals T11 and T12 and terminals T21 and T22.
  • the terminals T11 and T12 are input terminals to which DC power is supplied from the high voltage battery BH.
  • the terminal T11 is connected to one end of the input capacitor Cin and one end of the input switch SWin.
  • the other end of the input switch SWin is connected to one end of the high voltage battery BH.
  • the terminal T12 is connected to the other end of the input capacitor Cin and the other end of the high voltage battery BH.
  • the load LD including the load device 100 and the low-voltage battery BL is connected to the terminals T21 and T22.
  • the power supply device 1 includes a switching circuit 11, a transformer 12, a rectifier circuit 13, a smoothing circuit 14, a voltage sensor 15, a discharge circuit 20, a driver 16, a diode 17, a control circuit 18, a transformer 19 It has.
  • the switching circuit 11 performs a switching operation based on the switching control signal supplied from the control circuit 18 via the transformer 19, thereby converting the DC power supplied from the high-voltage battery BH via the terminals T11 and T12 into AC power. It is configured to convert.
  • the switching circuit 11 is configured using one or a plurality of switching transistors. As the switching circuit 11, for example, a full-bridge type circuit can be used.
  • the transformer 12 has a primary winding and a secondary winding, and insulates a primary circuit connected to the primary winding from a secondary circuit connected to the secondary winding.
  • the AC power supplied from the switching circuit 11 is supplied to the rectifier circuit 13.
  • the primary winding is connected to the switching circuit 11, and the secondary winding is connected to the rectifier circuit 13.
  • the transformer 12 converts the AC voltage supplied to the primary winding into a voltage according to a winding ratio of the primary winding and the secondary winding, and converts the converted AC voltage to the secondary winding. Output from the winding.
  • the rectifier circuit 13 is configured to perform a rectification operation on the AC voltage supplied from the transformer 12.
  • the smoothing circuit 14 is configured to smooth the output voltage of the rectifier circuit 13.
  • the smoothing circuit 14 has a coil 14A and a capacitor 14B. One end of the coil 14A is connected to the rectifier circuit 13, and the other end is connected to the voltage line L11. One end of the capacitor 14B is connected to the voltage line L11, and the other end is connected to the reference voltage line L2.
  • Voltage sensor 15 is configured to detect a voltage on voltage line L11. One end of voltage sensor 15 is connected to voltage line L11, and the other end is connected to reference voltage line L2. The voltage sensor 15 detects the voltage on the voltage line L11 based on the voltage on the reference voltage line L2 as a voltage Vout. The voltage sensor 15 supplies a voltage corresponding to the detected voltage Vout to the control circuit 18.
  • the discharge circuit 20 is configured to discharge the input capacitor Cin, as described later.
  • the discharge circuit 20 includes, for example, a plurality of resistance elements 21 (in this example, two resistance elements 21A and 21B) and a switch 22.
  • the plurality of resistance elements 21 and the switches 22 are connected in series in a path between the voltage line L11 and the reference voltage line L2. Specifically, one end of resistance element 21A is connected to voltage line L11, and the other end is connected to one end of resistance element 21B. One end of the resistance element 21B is connected to the other end of the resistance element 21A, and the other end is connected to one end of the switch 22.
  • the switch 22 is configured to turn on and off based on a control signal supplied from the driver 16.
  • the switch 22 is configured using, for example, a transistor or a relay.
  • the discharge circuit 20 is not limited to the configuration shown in FIG.
  • the arrangement order of the plurality of resistance elements 21 and the switches 22 in the path between the voltage line L11 and the reference voltage line L2 is not limited to the arrangement order shown in FIG.
  • the arrangement position of the plurality of resistance elements 21 and the arrangement position of the switch 22 may be replaced with each other, and one end of the switch 22 may be connected to the voltage line L11.
  • each of the plurality of resistance elements 21 may include, for example, a plurality of resistance elements connected in parallel with each other.
  • the driver 16 is configured to drive the switch 22 of the discharge circuit 20 based on the control signal supplied from the control circuit 18.
  • the diode 17 is arranged in the power output path of the power supply device 1 and is configured to prevent a current from flowing from the load LD, that is, to prevent a so-called reverse current.
  • the anode of diode 17 is connected to voltage line L11, and the cathode is connected to terminal T21 via voltage line L12.
  • the control circuit 18 is configured to control the operation of the power supply 1 based on control information INF supplied from a control device 110 provided outside the power supply 1.
  • the control circuit 18 operates the power supply device 1 in the normal mode MA.
  • the control circuit 18 turns off the switch 22 of the discharge circuit 20 and supplies a switching control signal to the switching circuit 11 via the transformer 19 to cause the switching circuit 11 to perform a switching operation.
  • the control circuit 18 operates the switching circuit 11 based on the voltage Vout detected by the voltage sensor 15 so that the voltage Vout becomes close to the target voltage Vtarget indicated by the target voltage information included in the control information INF. Control.
  • the control circuit 18 controls the operation of the switching circuit 11 so as to perform a power conversion operation using, for example, pulse width modulation (PWM).
  • PWM pulse width modulation
  • the control circuit 18 causes the power supply device 1 to operate in the discharge mode MB.
  • the input switch SWin is turned off based on an instruction from the control device 110 in advance.
  • the control circuit 18 turns on the switch 22 of the discharge circuit 20 and supplies a switching control signal to the switching circuit 11 via the transformer 19 to perform a switching operation on the switching circuit 11. Let it do.
  • the electric power stored in the input capacitor Cin is supplied to the secondary side circuit, and is consumed by the discharge circuit 20.
  • the input capacitor Cin is discharged.
  • the control circuit 18 stops the switching operation in the switching circuit 11. In this way, the power supply device 1 stops operating after discharging the input capacitor Cin based on the stop instruction of the power conversion operation supplied from the control device 110.
  • the transformer 19 is configured to supply the switching control signal supplied from the control circuit 18 to the switching circuit 11.
  • a transformer is used in this example, an insulated signal transmission element such as a photocoupler may be used.
  • the resistance elements 21A and 21B correspond to a specific example of "one or more first resistance elements” in the present disclosure.
  • the switch 22 corresponds to a specific example of “first switch” in the present disclosure.
  • the control circuit 18 corresponds to a specific example of “control circuit” in the present disclosure.
  • the voltage lines L11 and L12 correspond to a specific example of “power output path” in the present disclosure.
  • the reference voltage line L2 corresponds to a specific example of “reference node” in the present disclosure.
  • the diode 17 corresponds to a specific example of “blocking element” in the present disclosure.
  • the discharge mode MB corresponds to a specific example of “first operation mode” in the present disclosure.
  • the normal mode MA corresponds to a specific example of “second operation mode” in the present disclosure.
  • the high-voltage battery BH corresponds to a specific example of “voltage source” in the present disclosure.
  • the switching circuit 11 performs a switching operation based on a switching control signal supplied from the control circuit 18 via the transformer 19, thereby converting DC power supplied from the high-voltage battery BH into AC power.
  • the transformer 12 voltage-converts the AC voltage supplied from the switching circuit 11 at a ratio corresponding to the winding ratio of the primary winding and the secondary winding, and supplies the converted AC voltage to the rectifier circuit.
  • the rectifier circuit 13 performs a rectification operation on the AC voltage supplied from the transformer 12.
  • the smoothing circuit 14 smoothes the output voltage of the rectifier circuit 13.
  • Voltage sensor 15 detects a voltage on voltage line L11.
  • the driver 16 drives the switch 22 of the discharge circuit 20 based on the control signal supplied from the control circuit 18.
  • the discharge circuit 20 discharges the input capacitor Cin when the switch 22 is turned on.
  • the diode 17 prevents reverse current flow.
  • the control circuit 18 controls the operation of the power supply 1 based on control information INF supplied from a control device 110 provided outside the power supply 1.
  • the power supply device 1 When operating in the normal mode MA, the power supply device 1 receives an instruction to stop the power conversion operation from the control device 110 provided outside the power supply device 1, and based on the instruction, stops the input capacitor Cin. After discharging, the operation is stopped. Hereinafter, this operation will be described in detail.
  • the control device 110 Prior to instructing the power supply device 1 to stop the power conversion operation, the control device 110 first turns off the input switch SWin. Thus, the supply of DC power from high-voltage battery BH to power supply device 1 is stopped. When the input switch SWin is turned off, the voltage at the input capacitor Cin is the same as the voltage of the high-voltage battery BH.
  • control device 110 supplies control information INF including an instruction to stop the power conversion operation to power supply device 1.
  • the control circuit 18 operates the power supply device 1 in the discharge mode MB based on the control information INF.
  • the control circuit 18 turns on the switch 22 of the discharge circuit 20 and causes the switching circuit 11 to perform a switching operation.
  • the control circuit 18 controls the operation of the switching circuit 11 based on, for example, the voltage Vout detected by the voltage sensor 15 so that the voltage Vout becomes close to the target voltage Vtarget in the normal mode MA.
  • the electric power stored in the input capacitor Cin is supplied to the secondary side circuit, and is consumed by the discharge circuit 20.
  • the voltage of the input capacitor Cin gradually decreases.
  • the control circuit 18 controls the voltage Vout to be close to the target voltage Vtarget by increasing the switching duty ratio in the switching circuit 11 in accordance with the decrease in the voltage of the input capacitor Cin.
  • the voltage of the input capacitor Cin decreases to, for example, a predetermined safe voltage, and the input capacitor Cin is discharged.
  • the capacitance value of the input capacitor Cin is about several mF, this discharging operation can be completed within several seconds, for example.
  • the control circuit 18 stops the switching operation in the switching circuit 11. Thereby, the power supply device 1 stops operating.
  • the discharge circuit 20 is provided on the path between the voltage line L11 and the reference voltage line L2 in the secondary circuit.
  • the control circuit 18 turns on the switch 22 of the discharge circuit 20 and causes the switching circuit 11 to perform a switching operation.
  • the electric power stored in the input capacitor Cin is supplied to the secondary side circuit, and is consumed by the discharge circuit 20.
  • the input capacitor Cin is discharged. This allows the power supply device 1 to discharge the input capacitor Cin in a short time when stopping the power conversion operation.
  • the discharge circuit 20 is provided in the secondary circuit as described above, the size of the device can be reduced. That is, for example, when the discharge circuit is provided in the primary side circuit as in the technique described in Patent Document 1, it is necessary to configure the discharge circuit using components with high withstand voltage. Since a component with a high withstand voltage generally has a large component size, the area required for mounting these components increases. In the primary side circuit, since a high voltage is used, it is necessary to provide a wide insulation distance between components and patterns. Further, in this example, since the control circuit 18 is provided in the secondary circuit, when the discharge circuit is provided in the primary circuit as described above, the discharge circuit is provided via components such as a transformer and a photocoupler. Needs to be driven.
  • the discharge circuit 20 is provided in the secondary circuit.
  • the discharge circuit 20 can be configured using low-withstand-voltage components having a small component size, and the insulation distance can be shortened.
  • the control circuit 18 since the control circuit 18 is provided in the secondary circuit, the control circuit 18 can drive the switch 22 of the discharge circuit 20 without passing through components such as a transformer and a photocoupler. it can. Thereby, in the power supply device 1, the device size can be reduced. Further, in the power supply device 1, since the number of components can be reduced and the size of the device can be reduced, the cost can be reduced.
  • the diode 17 is provided in the power output path of the power supply device 1. As a result, when the discharge of the input capacitor Cin proceeds and the voltage Vout decreases, no reverse current flows. Therefore, in the power supply device 1, for example, the low-voltage battery BL of the load LD is not discharged, so that the input capacitor Cin can be effectively discharged.
  • the discharge circuit is provided in the path between the voltage line L11 and the reference voltage line L2 in the secondary circuit, and the control circuit turns on the switch of the discharge circuit in the discharge mode.
  • the input capacitor can be discharged in a short time when the power conversion operation is stopped.
  • the discharge circuit is provided in the secondary circuit, the size of the device can be reduced.
  • the input capacitor can be effectively discharged.
  • the control circuit 18 controls the operation of the switching circuit 11 so that the voltage Vout becomes close to the target voltage Vtarget in the normal mode MA in the discharge mode MB.
  • the present invention is not limited to this. Absent.
  • the operation of the switching circuit 11 may be controlled so that the voltage becomes higher than the target voltage Vtarget in the normal mode MA. In this case, a part of the power stored in the input capacitor Cin can be supplied to the load LD, so that the power can be supplied to the load device 10 and the low-voltage battery BL can be charged.
  • a power supply device 2 according to a second embodiment will be described.
  • the power supply device 2 is configured so that a diode in a power output path can be bypassed.
  • the same components as those of the power supply device 1 according to the first embodiment are denoted by the same reference numerals, and description thereof will not be repeated.
  • FIG. 2 illustrates a configuration example of the power supply device 2.
  • the power supply device 2 includes an FET (Field Effect Transistor) 27, a driver 26, and a control circuit 28.
  • FET Field Effect Transistor
  • the FET 27 is an N-type power MOS (Metal Oxide Semiconductor) transistor.
  • the FET 27 is arranged on a power output path in the power supply device 2. Specifically, the source of the FET 27 is connected to the voltage line L11, the drain is connected to the voltage line L12, and the control signal supplied from the driver 26 is supplied to the gate.
  • the FET 27 is configured to turn on and off based on a control signal supplied from the driver 26.
  • the FET 27 has a body diode 27A. The anode of the body diode 27A is connected to the source of the FET 27, and the cathode is connected to the drain of the FET 27.
  • the body diode 27A has an anode connected to the voltage line L11 and a cathode connected to the voltage line L12, similarly to the diode 17 (FIG. 1) according to the first embodiment. As a result, the body diode 27A operates to prevent the current from flowing backward, similarly to the diode 17.
  • the driver 26 is configured to drive the FET 27 based on the control signal supplied from the control circuit 28.
  • the control circuit 28 is configured to control the operation of the power supply 2 based on the control information INF supplied from the control device 110 provided outside the power supply 2.
  • the control circuit 28 controls the power supply device in the same manner as in the first embodiment. 2 is operated in the normal mode MA. At that time, the control circuit 28 turns the FET 27 on. Thereby, the power supply device 2 supplies power to the load LD. That is, the output current does not pass through the body diode 27A of the FET 27 but flows toward the load LD via the FET body in the ON state of the FET 27.
  • the control circuit 28 causes the power supply device 2 to operate in the discharge mode MB. Specifically, in the discharge mode MB, the control circuit 28 turns on the switch 22 of the discharge circuit 20 and causes the switching circuit 11 to perform a switching operation. As a result, the electric power stored in the input capacitor Cin is supplied to the secondary side circuit, and is consumed by the discharge circuit 20. As a result, the input capacitor Cin is discharged. At that time, the control circuit 28 turns the FET 27 off. Therefore, similarly to the case of the first embodiment, when the discharge of the input capacitor Cin proceeds and the voltage Vout decreases, the body diode 27A prevents the current from flowing backward.
  • control circuit 28 corresponds to a specific example of “control circuit” in the present disclosure.
  • the FET 27 corresponds to a specific example of “blocking element” in the present disclosure.
  • the FET body of the FET 27 corresponds to a specific example of “second switch” in the present disclosure.
  • the FET 27 is provided in the power output path. Then, in the normal mode MA, the FET 27 is turned on. As a result, the output current does not pass through the body diode 27A of the FET 27 but flows toward the load LD via the FET body in the ON state of the FET 27. Therefore, in the power supply device 2, since the output current does not flow through the body diode 27A as in the case of the first embodiment, a forward loss due to a forward voltage drop does not occur. Can be.
  • the FET 27 is turned off in the discharge mode MB.
  • the body diode 27A can prevent the current from flowing backward. .
  • the FET is provided in the power output path and the FET is turned on in the normal mode, so that waste of power can be suppressed. Further, in the discharge mode, since the FET is turned off, the backflow of the current can be prevented. Other effects are the same as those of the first embodiment.
  • the FET 27 is provided in the power output path, but the present invention is not limited to this.
  • a diode 17 and a relay may be provided as in a power supply device 2B shown in FIG.
  • This power supply device 2B includes a relay 27B and a driver 26B.
  • One end of relay 27B is connected to voltage line L11, and the other end is connected to voltage line L12. That is, the diode 17 and the relay 27B are connected in parallel with each other, and are arranged on the power output path.
  • the relay 27B is configured to turn on and off based on a control signal supplied from the driver 26B.
  • the driver 26B is configured to drive the relay 27B based on a control signal supplied from the control circuit 28.
  • the control circuit 28 turns on the relay 27B in the normal mode MA, and turns off the relay 27B in the discharge mode MB.
  • the relay 27B and the diode 17 correspond to a specific example of a “blocking element” in the present disclosure.
  • Relay 27B corresponds to a specific example of “second switch” in the present disclosure.
  • the power supply 3 is provided with a switch in the power output path, and is configured to turn on and off the switch based on the output current of the power supply 3.
  • the same components as those of the power supply device 2 according to the second embodiment are denoted by the same reference numerals, and description thereof will not be repeated.
  • FIG. 4 illustrates a configuration example of the power supply device 3.
  • the power supply device 3 includes a resistance element 31, an error amplifier 32, a voltage generation circuit 33, a comparator 34, and a drive circuit 35.
  • the resistance element 31 is connected to the voltage line L11, and the other end is connected to the source of the FET 27.
  • the positive input terminal of the error amplifier 32 is connected to the voltage line L11, and the other end is connected to the source of the FET 27.
  • the output current Iout of the power supply device 3 flows through the resistance element 31.
  • the value of the output current Iout has a positive value when the current flows from the power supply device 3 to the load LD, and has a negative value when the current flows backward.
  • a voltage difference occurs between both ends of the resistance element 31 according to the output current Iout.
  • the error amplifier 32 outputs a voltage corresponding to a voltage difference between both ends of the resistance element 31.
  • the resistance element 31 and the error amplifier 32 operate as a current sensor for detecting the output current Iout of the power supply device 3.
  • the voltage generation circuit 33 is configured to generate the threshold voltage Vth.
  • the comparator 34 is configured to compare the output voltage of the error amplifier 32 with the threshold voltage Vth generated by the voltage generation circuit 33.
  • the drive circuit 35 is configured to drive the FET 27 by setting the gate-source voltage of the FET 27 based on the output voltage of the comparator 34.
  • FIG. 5 shows the control operation of the FET 27. 5, the horizontal axis indicates the output current Iout, and the vertical axis indicates the gate-source voltage Vgs of the FET 27.
  • the threshold value Ith corresponds to the threshold voltage Vth generated by the voltage generation circuit 33. In this example, the threshold value Ith is set to a positive value.
  • the control circuit 38 is configured to control the operation of the power supply device 3 based on control information INF supplied from a control device 110 provided outside the power supply device 3.
  • the control circuit 38 supplies the power supply device as in the case of the second embodiment. 3 is operated in the normal mode MA.
  • the comparator 34 compares the output voltage of the error amplifier 32 with the threshold voltage Vth generated by the voltage generation circuit 33, and the drive circuit 35 turns on and off the FET 27 based on the comparison result.
  • the power supply device 3 supplies power to the load LD via the FET body of the FET 27.
  • the FET 27 is turned off. In this case, the power supply device 3 can prevent the current from flowing backward.
  • the control circuit 38 operates the power supply device 3 in the discharge mode MB. Specifically, in the discharge mode MB, the control circuit 38 turns on the switch 22 of the discharge circuit 20 and causes the switching circuit 11 to perform a switching operation. As a result, the electric power stored in the input capacitor Cin is supplied to the secondary side circuit, and is consumed by the discharge circuit 20. As a result, the input capacitor Cin is discharged. At that time, the comparator 34 compares the output voltage of the error amplifier 32 with the threshold voltage Vth generated by the voltage generation circuit 33, and the drive circuit 35 turns on and off the FET 27 based on the comparison result. Specifically, as shown in FIG.
  • the FET 27 when the output current Iout is larger than the threshold value Ith, the FET 27 is turned on. In this case, the power supply device 3 supplies a part of the power stored in the input capacitor Cin to the load LD via the FET body of the FET 27. When the output current Iout is smaller than the threshold value Ith, the FET 27 is turned off. In this case, the power supply device 3 can prevent the current from flowing backward.
  • control circuit 38 corresponds to a specific example of “control circuit” in the present disclosure.
  • the resistance element 31 and the error amplifier 32 correspond to a specific example of “current sensor” in the present disclosure.
  • the comparator 34, the voltage generation circuit 33, and the drive circuit 35 correspond to a specific example of “shutoff control circuit” in the present disclosure.
  • the resistance element 31 and the error amplifier 32 are provided in the power output path, and the FET 27 is turned on and off based on the output current Iout detected using the resistance element 31 and the error amplifier 32. Specifically, when the output current Iout is larger than the threshold value Ith, the FET 27 is turned on, and when the output current Iout is smaller than the threshold value Ith, the FET 27 is turned off. Thereby, in the power supply device 3, when the output current Iout is larger than the threshold value Ith in the discharge mode MB, the FET 27 is turned on, so that the power is accumulated in the input capacitor Cin via the FET main body of the FET 27. A part of the generated power can be supplied to the load LD.
  • the resistance element 31 and the error amplifier 32 are provided in the power output path, and the FET is turned on and off based on the output current detected using the resistance element 31 and the error amplifier 32.
  • the FET is turned on and off based on the output current detected using the resistance element 31 and the error amplifier 32.
  • the output current Iout is detected based on the voltage between both ends of the resistance element 31, but the present invention is not limited to this. Instead of this, for example, the output current Iout may be detected based on the voltage between the drain and the source of the FET which is in the ON state as in the power supply device 3A shown in FIG.
  • This power supply device 3A includes an FET 36, a drive circuit 39, and a control circuit 38A.
  • the FET 36 is an N-type power MOS transistor, and is arranged on a power output path in the power supply device 3A.
  • the source of the FET 36 is connected to the source of the FET 27, the drain is connected to the voltage line L11, and the control signal supplied from the drive circuit 39 is supplied to the gate.
  • the FET 36 has a body diode 36A.
  • the anode of the body diode 36A is connected to the source of the FET 36, and the cathode is connected to the drain of the FET 36.
  • the drive circuit 39 is configured to drive the FET 36 by setting the gate-source voltage of the FET 36 based on the control signal supplied from the control circuit 38A.
  • the control circuit 38A is configured to control the operation of the power supply device 3A based on the control information INF supplied from the control device 110.
  • the control circuit 38A has a function of turning on and off the FET 36.
  • the control circuit 38A turns on the FET 36
  • the output current Iout of the power supply 3A flows through the FET 36. Therefore, the output current between the drain and the source of the FET 36 is set based on the ON resistance of the FET 36. A voltage difference occurs according to the current Iout.
  • the error amplifier 32 outputs a voltage corresponding to the voltage difference between the drain and the source of the FET 36. Thus, the FET 36 and the error amplifier 32 can detect the output current Iout of the power supply device 3A.
  • the output current Iout is detected by using the resistance element 31, but the present invention is not limited to this.
  • the output current Iout may be detected using a current sensor as in a power supply device 3B shown in FIG.
  • This power supply device 3B includes a current sensor 91B.
  • the current sensor 91B is configured to detect an output current Iout of the power supply device 3B, and is arranged on a power output path in the power supply device 3B.
  • One end of the current sensor 91B is connected to the voltage line L11, and the other end is connected to the source of the FET 27.
  • the current sensor 91B outputs a voltage corresponding to the detected output current Iout.
  • the comparator 34 compares the output voltage of the current sensor 91B with the threshold voltage Vth generated by the voltage generation circuit 33. Then, the drive circuit 35 turns on and off the FET 27 based on the comparison result of the comparator 34.
  • the FET 27 is turned on and off based on the output current Iout.
  • the present invention is not limited to this. Instead of this, for example, the FET 27 may be turned on and off based on the input current Iin of the power supply 3C as in the power supply 3C shown in FIG.
  • This power supply device 3C includes a current sensor 92C.
  • the current sensor 92C is configured to detect an input current Iin of the power supply device 3C.
  • One end of the current sensor 92C is connected to the terminal T11, and the other end is connected to the switching circuit 11.
  • the current sensor 92C outputs a voltage corresponding to the detected input current Iin.
  • the comparator 34 compares the output voltage of the current sensor 92C with the threshold voltage Vth generated by the voltage generation circuit 33. Then, the drive circuit 35 turns on and off the FET 27 based on the comparison result of the comparator 34. Accordingly, in the power supply device 3C, for example, when it is estimated that the output current Iout is large based on the input current Iin, the FET 27 is turned on, and it is estimated that the output current Iout is small based on the input current Iin. In this case, the FET 27 can be turned off.
  • the FET 27 may be turned on and off based on the input voltage Vin of the power supply device 3D.
  • This power supply device 3D includes a voltage sensor 93D.
  • the voltage sensor 93D is configured to detect an input voltage Vin of the power supply device 3D.
  • One end of the voltage sensor 93D is connected to the terminal T11, and the other end is connected to the terminal T12.
  • the voltage sensor 93D detects the voltage at the terminal T11 based on the voltage at the terminal T12 as an input voltage Vin. Then, the voltage sensor 93D outputs a voltage corresponding to the detected input voltage Vin.
  • the comparator 34 compares the output voltage of the voltage sensor 93D with the threshold voltage Vth generated by the voltage generation circuit 33. Then, the drive circuit 35 turns on and off the FET 27 based on the comparison result of the comparator 34. Thereby, in the power supply device 3D, for example, in the discharge mode MB, when the input voltage Vin is higher than the regulation voltage, the FET 27 can be turned on, and when the input voltage Vin is lower than the regulation voltage, the FET 27 can be turned off.
  • the regulation voltage is an input voltage that can maintain the voltage Vout at the target voltage Vtarget when the switching circuit 11 is operated at the maximum duty ratio.
  • the power supply device 4 is configured such that a threshold value Ith, which is a reference when the FET 27 is turned on and off, can be changed.
  • a threshold value Ith which is a reference when the FET 27 is turned on and off.
  • the same components as those of the power supply device 3 according to the third embodiment are denoted by the same reference numerals, and description thereof will not be repeated.
  • FIG. 10 illustrates a configuration example of the power supply device 4.
  • the power supply device 4 includes a control circuit 48.
  • the control circuit 48 is configured to control the operation of the power supply device 4 based on control information INF supplied from a control device 110 provided outside the power supply device 4.
  • the control circuit 48 has a voltage setting unit 49.
  • the voltage setting unit 49 sets the threshold voltage Vth to the threshold voltage Vth1 when the power supply device 4 operates in the normal mode MA, and sets the threshold voltage Vth1 when the power supply device 4 operates in the discharge mode MB.
  • the threshold voltage Vth is set to the threshold voltage Vth2.
  • FIG. 11A shows the control operation of the FET 27 in the normal mode MA
  • FIG. 11B shows the control operation of the FET 27 in the discharge mode MB.
  • threshold value Ith is set to threshold value Ith1 having a negative value
  • threshold value Ith is set to threshold value Ith2 having a positive value.
  • Threshold Ith1 corresponds to threshold voltage Vth1
  • threshold Ith2 corresponds to threshold voltage Vth2.
  • the FET 27 in the normal mode MA, when the output current Iout is larger than the threshold value Ith1, the FET 27 is turned on, and when the output current Iout is smaller than the threshold value Ith1, The FET 27 is turned off. Also, as shown in FIG. 11B, in the discharge mode MB, when the output current Iout is larger than the threshold value Ith2, the FET 27 is turned on, and when the output current Iout is smaller than the threshold value Ith2. Turns off the FET 27.
  • the control circuit 48 sets the power supply device 4 to the normal mode MA in the same manner as in the third embodiment. To work with. At that time, the voltage setting unit 49 of the control circuit 48 sets the threshold voltage Vth to the threshold voltage Vth1. As a result, the comparator 34 compares the output voltage of the error amplifier 32 with the threshold voltage Vth1, and the drive circuit 35 turns on and off the FET 27 based on the comparison result. Specifically, as shown in FIG. 11A, when the output current Iout is larger than the threshold value Ith1, the FET 27 is turned on. In this case, the power supply device 4 supplies power to the load LD via the FET body of the FET 27. When the output current Iout is smaller than the threshold value Ith1, the FET 27 is turned off. In this case, the power supply device 4 can prevent the current from flowing backward.
  • the control circuit 48 operates the power supply device 4 in the discharge mode MB. Specifically, in the discharge mode MB, the control circuit 48 turns on the switch 22 of the discharge circuit 20 and causes the switching circuit 11 to perform a switching operation. As a result, the electric power stored in the input capacitor Cin is supplied to the secondary side circuit, and is consumed by the discharge circuit 20. As a result, the input capacitor Cin is discharged. At that time, the voltage setting unit 49 of the control circuit 48 sets the threshold voltage Vth to the threshold voltage Vth2.
  • the comparator 34 compares the output voltage of the error amplifier 32 with the threshold voltage Vth2, and the drive circuit 35 turns on and off the FET 27 based on the comparison result. Specifically, as shown in FIG. 11B, when the output current Iout is larger than the threshold value Ith2, the FET 27 is turned on. In this case, the power supply device 4 supplies a part of the power stored in the input capacitor Cin to the load LD via the FET body of the FET 27. When the output current Iout is smaller than the threshold value Ith2, the FET 27 is turned off. In this case, the power supply device 4 can prevent the current from flowing backward.
  • control circuit 48 corresponds to a specific example of “control circuit” in the present disclosure.
  • the comparator 34 and the drive circuit 35 correspond to a specific example of “interruption control circuit” in the present disclosure.
  • the threshold value Ith of the output current Iout can be changed by changing the threshold voltage Vth. Therefore, the degree of freedom of operation in the power supply device 4 is increased. be able to.
  • the threshold value Ith is set to a threshold value Ith2 having a positive value.
  • the FET 27 is turned on, as in the case of the power supply device 3 according to the third embodiment (FIG. 5).
  • a part of the power stored in the input capacitor Cin can be supplied to the load LD via the FET body, and when the output current Iout is small, the FET 27 is turned off to prevent the current from flowing backward. be able to.
  • the threshold value of the output current can be changed by changing the threshold voltage, so that the degree of freedom of operation in the power supply device can be increased.
  • the FET is turned on so that the FET is turned on even when the output current hardly flows.
  • Other effects are the same as those of the third embodiment.
  • the FET 27 is turned on and off based on the output current Iout as shown in FIG. 11, but the invention is not limited to this. Instead, for example, as shown in FIG. 12, the FET 27 may be turned on and off using hysteresis characteristics based on the output current Iout.
  • FIG. 12A illustrates the control operation of the FET 27 in the normal mode MA
  • FIG. 12B illustrates the control operation of the FET 27 in the discharge mode MB.
  • the normal mode MA as shown in FIG.
  • the output current Iout increases, and when the output current Iout becomes larger than the threshold value Ith11, the FET 27 is turned on, and When the current Iout decreases and the output current Iout becomes smaller than the threshold value Ith12 lower than the threshold value Ith11, the FET 27 is turned off.
  • the discharge mode MB as shown in FIG. 12B, the output current Iout increases, and when the output current Iout becomes larger than the threshold value Ith21, the FET 27 is turned on, and the output current Iout When the output current Iout becomes smaller than the threshold value Ith22 lower than the threshold value Ith21, the FET 27 is turned off.
  • thresholds Ith11, Ith21, and Ith22 have positive values, and the threshold Ith12 has a negative value.
  • threshold Ith21 has a value greater than threshold Ith11
  • threshold Ith22 has a value greater than threshold Ith12.
  • the power supply 5 changes the threshold value Ith by a different method from the power supply 4 according to the fourth embodiment.
  • the same components as those of the power supply device 4 according to the fourth embodiment are denoted by the same reference numerals, and description thereof will not be repeated.
  • FIG. 13 illustrates a configuration example of the power supply device 5.
  • the power supply device 5 includes an error amplifier 32, resistance elements 51, 52, 53, and an operational amplifier 54.
  • the positive input terminal of the error amplifier 32 is connected to the other end of the resistor 21A of the discharge circuit 20 and one end of the resistor 21B.
  • the resistance elements 51 to 53 and the operational amplifier 54 form a hysteresis comparator.
  • the power supply voltage Vcc is supplied to one end of the resistance element 51, and the other end is connected to one ends of the resistance elements 52 and 53 and the positive input terminal of the operational amplifier 54.
  • One end of the resistance element 52 is connected to the other end of the resistance element 51, one end of the resistance element 53, and the positive input terminal of the operational amplifier 54, and the other end is connected to the reference voltage line L2.
  • One end of the resistance element 53 is connected to the other end of the resistance element 51, one end of the resistance element 52, and the positive input terminal of the operational amplifier 54, and the other end is connected to the output terminal of the operational amplifier 54.
  • the positive input terminal of the operational amplifier 54 is connected to the other end of the resistance element 51 and one ends of the resistance elements 52 and 53, the output voltage of the error amplifier 32 is supplied to the negative input terminal, and the output terminal is connected to the other end of the resistance element 53. Connected to.
  • the FET 27 can be turned on and off using the hysteresis characteristic, as in the case of the modification 4-1 of the fourth embodiment (FIG. 12). it can.
  • FIG. 14 shows an operation of the power supply device 5 in the discharge mode MB.
  • the switch 22 of the discharge circuit 20 is turned on, as shown in FIG.
  • the discharge current Ir flows through the resistance element 21A, and a voltage Vr corresponding to the discharge current Ir is generated between both ends of the resistance element 21A.
  • the output current Iout flows through the resistance element 31
  • FIG. 15A and 15B show the operation of the power supply device 5 when receiving an instruction to stop the power conversion operation from the control device 110.
  • FIG. 15A shows the waveform of the gate-source voltage Vgs of the FET 27, and FIG. ) Shows the waveform of the output voltage (voltage V54) of the operational amplifier 54,
  • C) shows the waveform of the output voltage (voltage V32) of the error amplifier 32, and
  • D) shows the voltage V51 at the positive input terminal of the operational amplifier 54.
  • E) shows the waveform of the voltage Vshunt in the resistance element 31
  • (F) shows the waveform of the voltage Vr in the resistance element 21, and
  • G) shows the waveform of the input voltage Vin of the power supply device 5.
  • FIG. 15C a voltage V0 indicates an output voltage of the error amplifier 32 when the input voltage Vi of the error amplifier 32 is 0V.
  • the operation shown in FIG. 15 corresponds to the operation of turning off FET 27 from the on state in FIG.
  • control device 110 turns off the input switch SWin. Thus, the supply of DC power from high-voltage battery BH to power supply device 1 is stopped.
  • the control circuit 28 receives the control information INF including the instruction to stop the power conversion operation from the control device 110, and turns on the switch 22 of the discharge circuit 20 at the timing t1.
  • the discharge current Ir flows through the resistance element 21A, and a voltage drop occurs in the resistance element 21A (FIG. 15F).
  • the electric power stored in the input capacitor Cin is supplied to the secondary side circuit and consumed by the discharge circuit 20. Accordingly, the input voltage Vin of the power supply device 5 starts to decrease (FIG. 15G).
  • the control circuit 28 keeps the voltage Vout slightly higher than before the timing t1 by gradually increasing the switching duty ratio of the switching circuit 11 (FIG. 15 (H)).
  • the output voltage (voltage V32) of the error amplifier 32 reaches the voltage V51 at the positive input terminal of the operational amplifier 54 (FIGS. 15C and 15D).
  • the output voltage (voltage V54) of the operational amplifier 54 changes from the low level to the high level (FIG. 15B).
  • the voltage Vgs between the gate and the source of the FET 27 decreases (FIG. 15A), and the FET 27 is turned off.
  • the voltage V51 at the positive input terminal of the operational amplifier 54 transitions to a higher voltage (FIG. 15D).
  • Voltage V51 in a period before timing t4 corresponds to threshold value Ith22 (FIG. 12B)
  • voltage V51 in a period after timing t4 corresponds to threshold value Ith21 (FIG. 12B). I do.
  • the voltage Vshunt at the resistance element 31 is a positive voltage (FIG. 15 (E)), so that the output current Iout is positive.
  • the FET 27 in the power supply device 5, in the discharge mode MB, the FET 27 can be turned off before the reverse current flows.
  • the threshold value Ith22 for switching the FET 27 from the ON state to the OFF state is set to a positive value. It can be turned off.
  • the resistance elements 51 to 53, the operational amplifier 54, and the drive circuit 35 correspond to a specific example of “interruption control circuit” in the present disclosure.
  • the control circuit does not change the threshold voltage Vth as in the power supply device 4 (FIG. 10) according to the fourth embodiment.
  • the FET 27 can be turned on and off using the hysteresis characteristics.
  • the positive input terminal of the error amplifier 32 is connected to the other end of the resistor 21A and one end of the resistor 21B of the discharge circuit 20.
  • the control circuit does not change the threshold voltage Vth between the normal mode MA and the discharge mode MB as in the power supply device 4 (FIG. 10) according to the fourth embodiment.
  • the threshold value Ith of the output current Iout can be changed.
  • the positive input terminal of the error amplifier is connected to the other end of the resistor 21A and one end of the resistor 21B of the discharge circuit, so that the output current is reduced between the normal mode and the discharge mode.
  • the threshold can be changed.
  • Other effects are the same as those of the fourth embodiment.
  • the positive input terminal of the error amplifier 32 is connected to the other end of the resistor 21A and one end of the resistor 21B.
  • the present invention is not limited to this. It can be connected to any one of the plurality of resistance elements 21 arranged in the path between them.
  • DC power is converted by stepping down a voltage.
  • the present invention is not limited to this.
  • DC power is converted by stepping up a voltage. May be.
  • the present technology is applied to an isolated DC / DC converter.
  • the present technology is not limited to this.
  • a non-insulated DC / DC converter without using a transformer may be used. It may be applied to a DC / DC converter of a type.
  • Error amplifier 33 a voltage generation circuit, 34, a comparator, 35, a drive circuit, 36, an FET, 36A, a body diode, 39, a drive circuit, 49, a voltage setting section, 51 to 53, a resistance element, 54, an operational amplifier, 91B , 92C: current sensor, 93D: voltage sensor, 100: load device, 110: control device, BH: high-voltage battery, BL: low-voltage battery, Ci n: input capacitor, Iout: output current, Ith: threshold, LD: load, L11, L12: voltage line, L2: reference voltage line, SWin: input switch, T11, T12, T21, T22 ... terminal, Vout ... Voltage, Vth: threshold voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

サイズを小さくしつつ、入力コンデンサの放電を行うことができる電源装置を得る。 本発明の電源装置は、入力コンデンサの電圧に基づいてスイッチング動作を行うことが可能なスイッチング回路と、スイッチング回路の出力電圧に基づいて整流動作を行うことが可能な整流回路と、整流回路の出力電圧を平滑化可能な平滑回路と、平滑回路の出力ノードと基準ノードとの間の経路において直列に接続された１または複数の第１の抵抗素子および第１のスイッチを有する放電回路と、第１の動作モードにおいて、スイッチング回路にスイッチング動作を行わせるとともに、第１のスイッチをオン状態にすることが可能な制御回路とを備える。

Description

電源装置
　本発明は、直流電力を変換する電源装置に関する。
　電源装置には、例えば、直流電力を変換するＤＣ／ＤＣコンバータがある。ＤＣ／ＤＣコンバータの入力端子には、しばしば入力コンデンサが接続される。また、このＤＣ／ＤＣコンバータに加え、例えばインバータを設け、ＤＣ／ＤＣコンバータの入力端子およびこのインバータの入力端子が互いに接続されるとともに、１または複数の入力コンデンサに接続される場合もある。電源装置では、この入力コンデンサを放電する放電回路が設けられる場合がある。例えば、特許文献１には、入力コンデンサと並列に接続され、入力コンデンサの放電を図る放電回路が開示されている。
特開２０１６－８６５７８号公報
　ところで、電源装置は、装置サイズが小さいことが望まれており、このように入力コンデンサの放電を行うことが可能な電源装置においても、装置サイズの小型化が期待されている。
　装置サイズを小さくしつつ、入力コンデンサの放電を行うことができる電源装置を提供することが望ましい。
　本発明の電源装置は、スイッチング回路と、整流回路と、平滑回路と、放電回路と、制御回路とを備えている。スイッチング回路は、入力コンデンサの電圧に基づいてスイッチング動作を行うことが可能に構成される。整流回路は、スイッチング回路の出力電圧に基づいて整流動作を行うことが可能に構成される。平滑回路は、整流回路の出力電圧を平滑化可能に構成される。放電回路は、平滑回路の出力ノードと基準ノードとの間の経路において直列に接続された１または複数の第１の抵抗素子および第１のスイッチを有する。制御回路は、第１の動作モードにおいて、スイッチング回路にスイッチング動作を行わせるとともに、第１のスイッチをオン状態にすることが可能に構成される。
　本発明の電源装置によれば、平滑回路の出力ノードと基準ノードとの間の経路に放電回路を設けるようにしたので、装置サイズを小さくしつつ、入力コンデンサの放電を行うことができる。
本発明の第１の実施の形態に係る電源装置の一構成例を表す回路図である。 第２の実施の形態に係る電源装置の一構成例を表す回路図である。 第２の実施の形態の変形例に係る電源装置の一構成例を表す回路図である。 第３の実施の形態に係る電源装置の一構成例を表す回路図である。 図４に示した電源装置の一特性例を表す特性図である。 第３の実施の形態の変形例に係る電源装置の一構成例を表す回路図である。 第３の実施の形態の他の変形例に係る電源装置の一構成例を表す回路図である。 第３の実施の形態の他の変形例に係る電源装置の一構成例を表す回路図である。 第３の実施の形態の他の変形例に係る電源装置の一構成例を表す回路図である。 第４の実施の形態に係る電源装置の一構成例を表す回路図である。 図１０に示した電源装置の一特性例を表す特性図である。 第４の実施の形態の変形例に係る電源装置の一特性例を表す特性図である。 第５の実施の形態に係る電源装置の一構成例を表す回路図である。 図１３に示した電源装置の一動作例を表す説明図である。 図１３に示した電源装置の一動作例を表すタイミング波形図である。
　以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
＜１．第１の実施の形態＞
［構成例］
　図１は、本発明の第１の実施の形態に係る電源装置（電源装置１）の一構成例を表すものである。電源装置１は、直流電力を変換するＤＣ／ＤＣコンバータである。なお、本発明の実施の形態に係る判定回路は、本実施の形態により具現化されるので、併せて説明する。
　電源装置１は、端子Ｔ１１，Ｔ１２と、端子Ｔ２１，Ｔ２２とを備えている。端子Ｔ１１，Ｔ１２は高圧バッテリＢＨから直流電力が供給される入力端子である。端子Ｔ１１は入力コンデンサＣinの一端および入力スイッチＳＷinの一端に接続される。入力スイッチＳＷinの他端は高圧バッテリＢＨの一端に接続される。端子Ｔ１２は入力コンデンサＣinの他端および高圧バッテリＢＨの他端に接続される。端子Ｔ２１，Ｔ２２には、負荷装置１００および低圧バッテリＢＬを含む負荷ＬＤが接続される。入力スイッチＳＷinがオン状態になることにより、電源装置１には、端子Ｔ１１，Ｔ１２を介して高圧バッテリＢＨから直流電力が供給される。そして、電源装置１は、高圧バッテリＢＨから供給された直流電力の電圧を降圧することにより電力変換動作を行い、変換された電力を負荷ＬＤに供給するようになっている。
　電源装置１は、スイッチング回路１１と、トランス１２と、整流回路１３と、平滑回路１４と、電圧センサ１５と、放電回路２０と、ドライバ１６と、ダイオード１７と、制御回路１８と、トランス１９とを備えている。
　スイッチング回路１１は、制御回路１８からトランス１９を介して供給されたスイッチング制御信号に基づいてスイッチング動作を行うことにより、端子Ｔ１１，Ｔ１２を介して高圧バッテリＢＨから供給された直流電力を交流電力に変換するように構成される。スイッチング回路１１は、１または複数のスイッチングトランジスタを用いて構成される。スイッチング回路１１は、例えば、フルブリッジ型の回路を用いることができる。
　トランス１２は、１次側巻線および２次側巻線を有し、１次側巻線に接続された１次側回路と２次側巻線に接続された２次側回路とを互いに絶縁するとともに、スイッチング回路１１から供給された交流電力を整流回路１３に供給するように構成される。１次側巻線はスイッチング回路１１に接続され、２次側巻線は整流回路１３に接続される。トランス１２は、１次側巻線に供給された交流電圧を、１次側巻線および２次側巻線の巻線比に応じた比率で電圧変換し、変換された交流電圧を２次側巻線から出力するようになっている。
　整流回路１３は、トランス１２から供給された交流電圧に対して整流動作を行うように構成される。
　平滑回路１４は、整流回路１３の出力電圧を平滑化するように構成される。平滑回路１４は、コイル１４Ａと、コンデンサ１４Ｂとを有している。コイル１４Ａの一端は整流回路１３に接続され、他端は電圧線Ｌ１１に接続される。コンデンサ１４Ｂの一端は電圧線Ｌ１１に接続され、他端は基準電圧線Ｌ２に接続される。
　電圧センサ１５は、電圧線Ｌ１１における電圧を検出するように構成される。電圧センサ１５の一端は電圧線Ｌ１１に接続され、他端は基準電圧線Ｌ２に接続される。電圧センサ１５は、基準電圧線Ｌ２での電圧を基準とした電圧線Ｌ１１での電圧を、電圧Ｖoutとして検出する。そして、電圧センサ１５は、検出した電圧Ｖoutに応じた電圧を制御回路１８に供給するようになっている。
　放電回路２０は、後述するように、入力コンデンサＣinを放電するように構成される。放電回路２０は、この例では、例えば複数の抵抗素子２１（この例では２つの抵抗素子２１Ａ，２１Ｂ）と、スイッチ２２とを有している。複数の抵抗素子２１およびスイッチ２２は、電圧線Ｌ１１と基準電圧線Ｌ２との間の経路において、直列に接続されている。具体的には、抵抗素子２１Ａの一端は電圧線Ｌ１１に接続され、他端は抵抗素子２１Ｂの一端に接続される。抵抗素子２１Ｂの一端は抵抗素子２１Ａの他端に接続され、他端はスイッチ２２の一端に接続される。スイッチ２２の一端は抵抗素子２１Ｂの他端に接続され、スイッチ２２の他端は基準電圧線Ｌ２に接続される。スイッチ２２は、ドライバ１６から供給された制御信号に基づいてオンオフするように構成される。スイッチ２２は、例えば、トランジスタやリレーを用いて構成される。
　この放電回路２０は、図１に示した構成に限定されるものではない。例えば、電圧線Ｌ１１と基準電圧線Ｌ２との間の経路における、複数の抵抗素子２１およびスイッチ２２の配置順は、図１に示した配置順に限定されるものではない。具体的には、例えば、複数の抵抗素子２１の配置位置と、スイッチ２２の配置位置を互いに置き換え、スイッチ２２の一端が電圧線Ｌ１１に接続されるようにしてもよい。また、複数の抵抗素子２１のそれぞれは、例えば、互いに並列に接続された複数の抵抗素子を含んでもよい。
　ドライバ１６は、制御回路１８から供給された制御信号に基づいて、放電回路２０のスイッチ２２を駆動するように構成される。
　ダイオード１７は、電源装置１における電力出力経路に配置され、負荷ＬＤから電流が流れ込む、いわゆる電流の逆流を防止するように構成される。ダイオード１７のアノードは電圧線Ｌ１１に接続され、カソードは電圧線Ｌ１２を介して端子Ｔ２１に接続される。
　制御回路１８は、電源装置１の外部に設けられた制御装置１１０から供給された制御情報ＩＮＦに基づいて、電源装置１の動作を制御するように構成される。
　具体的には、制御回路１８は、制御装置１１０から供給された制御情報ＩＮＦに、電力変換動作の開始指示が含まれる場合には、電源装置１を通常モードＭＡで動作させる。通常モードＭＡでは、制御回路１８は、放電回路２０のスイッチ２２をオフ状態にするとともに、トランス１９を介してスイッチング回路１１にスイッチング制御信号を供給することによりスイッチング回路１１にスイッチング動作を行わせる。制御回路１８は、例えば、電圧センサ１５により検出された電圧Ｖoutに基づいて、電圧Ｖoutが、制御情報ＩＮＦに含まれる目標電圧情報が示す目標電圧Ｖtargetの付近になるように、スイッチング回路１１の動作を制御する。この例では、制御回路１８は、例えば、パルス幅変調（ＰＷＭ；Pulse Width Modulation）を用いて電力変換動作を行うように、スイッチング回路１１の動作を制御する。
　また、制御回路１８は、制御装置１１０から供給された制御情報ＩＮＦに、電力変換動作の停止指示が含まれる場合には、電源装置１を放電モードＭＢで動作させる。このとき、入力スイッチＳＷinは、あらかじめ制御装置１１０からの指示に基づいてオフ状態になる。そして、制御回路１８は、この放電モードＭＢにおいて、放電回路２０のスイッチ２２をオン状態にするとともに、トランス１９を介してスイッチング回路１１にスイッチング制御信号を供給することによりスイッチング回路１１にスイッチング動作を行わせる。これにより、入力コンデンサＣinに蓄えられていた電力が２次側回路に供給され、放電回路２０により消費される。その結果、入力コンデンサＣinは放電される。そして、その後に、制御回路１８は、スイッチング回路１１におけるスイッチング動作を停止する。このようにして、電源装置１は、制御装置１１０から供給された電力変換動作の停止指示に基づいて、入力コンデンサＣinを放電した後に、動作を停止するようになっている。
　トランス１９は、制御回路１８から供給されたスイッチング制御信号をスイッチング回路１１に供給するように構成される。なお、この例ではトランスを用いたが、フォトカプラ等の絶縁型の信号伝送素子を用いてもよい。
　ここで、抵抗素子２１Ａ，２１Ｂは、本開示における「１または複数の第１の抵抗素子」の一具体例に対応する。スイッチ２２は、本開示における「第１のスイッチ」の一具体例に対応する。制御回路１８は、本開示における「制御回路」の一具体例に対応する。電圧線Ｌ１１，Ｌ１２は、本開示における「電力出力経路」の一具体例に対応する。基準電圧線Ｌ２は、本開示における「基準ノード」の一具体例に対応する。ダイオード１７は、本開示における「遮断素子」の一具体例に対応する。放電モードＭＢは、本開示における「第１の動作モード」の一具体例に対応する。通常モードＭＡは、本開示における「第２の動作モード」の一具体例に対応する。高圧バッテリＢＨは、本開示における「電圧源」の一具体例に対応する。
［動作および作用］
　続いて、本実施の形態の電源装置１の動作および作用について説明する。
（全体動作概要）
　まず、図１を参照して、電源装置１の全体動作概要を説明する。スイッチング回路１１は、制御回路１８からトランス１９を介して供給されたスイッチング制御信号に基づいてスイッチング動作を行うことにより、高圧バッテリＢＨから供給された直流電力を交流電力に変換する。トランス１２は、スイッチング回路１１から供給された交流電圧を、１次側巻線および２次側巻線の巻線比に応じた比率で電圧変換し、変換された交流電圧を整流回路に供給する。整流回路１３は、トランス１２から供給された交流電圧に対して整流動作を行う。平滑回路１４は、整流回路１３の出力電圧を平滑化する。電圧センサ１５は、電圧線Ｌ１１における電圧を検出する。ドライバ１６は、制御回路１８から供給された制御信号に基づいて、放電回路２０のスイッチ２２を駆動する。放電回路２０は、スイッチ２２がオン状態になることにより入力コンデンサＣinを放電する。ダイオード１７は、電流の逆流を防止する。制御回路１８は、電源装置１の外部に設けられた制御装置１１０から供給された制御情報ＩＮＦに基づいて、電源装置１の動作を制御する。
（詳細動作）
　電源装置１は、通常モードＭＡで動作している場合において、電源装置１の外部に設けられた制御装置１１０から電力変換動作の停止指示が供給された場合に、この指示基づいて、入力コンデンサＣinを放電した後に、動作を停止する。以下に、この動作について詳細に説明する。
　制御装置１１０は、電源装置１に電力変換動作の停止を指示するのに先立ち、まず、入力スイッチＳＷinをオフ状態にする。これにより、高圧バッテリＢＨから電源装置１への直流電力の供給が停止される。入力スイッチＳＷinがオフ状態になった時点において、入力コンデンサＣinにおける電圧は、高圧バッテリＢＨの電圧と同じである。
　そして、制御装置１１０は、電力変換動作の停止指示を含む制御情報ＩＮＦを、電源装置１に供給する。制御回路１８は、この制御情報ＩＮＦに基づいて、電源装置１を放電モードＭＢで動作させる。
　具体的には、制御回路１８は、この放電モードＭＢにおいて、放電回路２０のスイッチ２２をオン状態にするとともに、スイッチング回路１１にスイッチング動作を行わせる。制御回路１８は、例えば、電圧センサ１５により検出された電圧Ｖoutに基づいて、電圧Ｖoutが通常モードＭＡにおける目標電圧Ｖtargetの付近になるように、スイッチング回路１１の動作を制御する。これにより、入力コンデンサＣinに蓄えられていた電力が２次側回路に供給され、放電回路２０により消費される。その結果、入力コンデンサＣinの電圧は徐々に低下する。制御回路１８は、入力コンデンサＣinの電圧の低下に応じて、スイッチング回路１１におけるスイッチングデューティ比を高くすることにより、電圧Ｖoutが目標電圧Ｖtargetの付近になるように制御する。
　そして、入力コンデンサＣinの電圧がある程度にまで低下し、スイッチングデューティ比が所定の値（最大デューティ比）に到達すると、スイッチングデューティ比はこの最大デューティ比に維持される。これ以降、電圧Ｖoutは、入力コンデンサＣinの電圧の低下に応じて低下する。このように電圧Ｖoutが低下しても、電力出力経路にダイオード１７を設けているので、電流の逆流が生じることはない。
　このようにして、入力コンデンサＣinの電圧が、例えば所定の安全電圧にまで低下し、入力コンデンサＣinは放電される。入力コンデンサＣinの容量値が数ｍＦ程度である場合には、この放電動作は、例えば、数秒以内に完了することができる。そして、入力コンデンサＣinが放電された後、制御回路１８は、スイッチング回路１１におけるスイッチング動作を停止する。これにより、電源装置１は、動作を停止する。
　以上のように、電源装置１では、２次側回路における電圧線Ｌ１１と基準電圧線Ｌ２との間の経路に、放電回路２０を設けるようにした。そして、制御回路１８は、放電モードＭＢにおいて、放電回路２０のスイッチ２２をオン状態にするとともに、スイッチング回路１１にスイッチング動作を行わせるようにした。これにより、入力コンデンサＣinに蓄えられていた電力が２次側回路に供給され、放電回路２０により消費される。その結果、入力コンデンサＣinは放電される。これにより、電源装置１では、電力変換動作を停止する際、短時間で入力コンデンサＣinを放電することができる。
　また、電源装置１では、このように、放電回路２０を２次側回路に設けるようにしたので、装置サイズを小さくすることができる。すなわち、例えば、特許文献１に記載の技術のように、放電回路を１次側回路に設けた場合には、高耐圧の部品を用いて放電回路を構成する必要がある。高耐圧の部品は、一般に部品サイズが大きいため、これらの部品を実装する際に必要な面積が大きくなってしまう。また、１次側回路では、扱う電圧が高いため、部品間やパターン間などに広い絶縁距離を設ける必要がある。また、この例では、制御回路１８を２次側回路に設けているので、このように１次側回路に放電回路を設けた場合には、トランスやフォトカプラなどの部品を介してこの放電回路のスイッチを駆動する必要がある。よって、これらのトランスやフォトカプラなどの部品を実装する面積も必要となる。このように、放電回路を１次側回路に設けた場合には、大きな面積が必要になるため、電源装置の装置サイズが大きくなるおそれがある。一方、本実施の形態に係る電源装置１では、放電回路２０を２次側回路に設けるようにした。２次側回路では、扱う電圧か低いので、部品サイズが小さい低耐圧の部品を用いて放電回路２０を構成することができ、また、絶縁距離を短くすることができる。また、この例では、制御回路１８は２次側回路に設けられているので、制御回路１８は、トランスやフォトカプラなどの部品を介さずに、この放電回路２０のスイッチ２２を駆動することができる。これにより、電源装置１では、装置サイズを小さくすることができる。また、電源装置１では、このように、部品点数を削減し、装置サイズを小さくすることができるので、低コストを実現することができる。
　また、電源装置１では、電源装置１の電力出力経路にダイオード１７を設けるようにした。これにより、入力コンデンサＣinの放電が進み、電圧Ｖoutが低下した場合に、電流の逆流が生じない。よって、電源装置１では、例えば負荷ＬＤの低圧バッテリＢＬを放電しないので、入力コンデンサＣinを効果的に放電することができる。
［効果］
　以上のように本実施の形態では、２次側回路における電圧線Ｌ１１と基準電圧線Ｌ２との間の経路に放電回路を設け、制御回路が、放電モードにおいて、放電回路のスイッチをオン状態にするとともに、スイッチング回路にスイッチング動作を行わせるようにしたので、電力変換動作を停止する際、短時間で入力コンデンサを放電することができる。
　本実施の形態では、放電回路を２次側回路に設けるようにしたので、装置サイズを小さくすることができる。
　本実施の形態では、電源装置の電力出力経路にダイオードを設けるようにしたので、入力コンデンサを効果的に放電することができる。
［変形例１－１］
　上記実施の形態では、制御回路１８は、放電モードＭＢにおいて、電圧Ｖoutが通常モードＭＡにおける目標電圧Ｖtargetの付近になるように、スイッチング回路１１の動作を制御したが、これに限定されるものではない。これに代えて、例えば、通常モードＭＡにおける目標電圧Ｖtargetよりも高い電圧になるように、スイッチング回路１１の動作を制御してもよい。この場合には、入力コンデンサＣinに蓄積された電力の一部を負荷ＬＤに供給することができるので、負荷装置１０に電力を供給するとともに、低圧バッテリＢＬを充電することができる。
＜２．第２の実施の形態＞
　次に、第２の実施の形態に係る電源装置２について説明する。電源装置２は、電力出力経路のダイオードをバイパス可能に構成したものである。なお、上記第１の実施の形態に係る電源装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
　図２は、電源装置２の一構成例を表すものである。電源装置２は、ＦＥＴ（Field Effect Transistor）２７と、ドライバ２６と、制御回路２８とを備えている。
　ＦＥＴ２７は、Ｎ型のパワーＭＯＳ（Metal Oxide Semiconductor）トランジスタである。ＦＥＴ２７は、電源装置２における電力出力経路に配置される。具体的には、ＦＥＴ２７のソースは電圧線Ｌ１１に接続され、ドレインは電圧線Ｌ１２に接続され、ゲートにはドライバ２６から供給された制御信号が供給される。ＦＥＴ２７は、ドライバ２６から供給された制御信号に基づいてオンオフするように構成される。ＦＥＴ２７は、ボディダイオード２７Ａを有している。ボディダイオード２７ＡのアノードはＦＥＴ２７のソースに接続され、カソードはＦＥＴ２７のドレインに接続される。すなわち、ボディダイオード２７Ａは、上記第１の実施の形態に係るダイオード１７（図１）と同様に、アノードが電圧線Ｌ１１に接続され、カソードが電圧線Ｌ１２に接続される。これにより、ボディダイオード２７Ａは、ダイオード１７と同じように、電流の逆流を防止するように動作する。
　ドライバ２６は、制御回路２８から供給された制御信号に基づいて、ＦＥＴ２７を駆動するように構成される。
　制御回路２８は、電源装置２の外部に設けられた制御装置１１０から供給された制御情報ＩＮＦに基づいて、電源装置２の動作を制御するように構成される。
　具体的には、制御回路２８は、制御装置１１０から供給された制御情報ＩＮＦに、電力変換動作の開始指示が含まれる場合には、上記第１の実施の形態の場合と同様に、電源装置２を通常モードＭＡで動作させる。その際、制御回路２８は、ＦＥＴ２７をオン状態にする。これにより、電源装置２は、負荷ＬＤに電力を供給する。すなわち、出力電流は、ＦＥＴ２７におけるボディダイオード２７Ａを経由せず、このＦＥＴ２７における、オン状態であるＦＥＴ本体を介して、負荷ＬＤに向かって流れる。
　また、制御回路２８は、制御装置１１０から供給された制御情報ＩＮＦに、電力変換動作の停止指示が含まれる場合には、電源装置２を放電モードＭＢで動作させる。具体的には、制御回路２８は、この放電モードＭＢにおいて、放電回路２０のスイッチ２２をオン状態にするとともに、スイッチング回路１１にスイッチング動作を行わせる。これにより、入力コンデンサＣinに蓄えられていた電力が２次側回路に供給され、放電回路２０により消費される。その結果、入力コンデンサＣinは放電される。その際、制御回路２８は、ＦＥＴ２７をオフ状態にする。よって、上記第１の実施の形態の場合と同様に、入力コンデンサＣinの放電が進み、電圧Ｖoutが低下した場合に、ボディダイオード２７Ａが電流の逆流を防止する。
　ここで、制御回路２８は、本開示における「制御回路」の一具体例に対応する。ＦＥＴ２７は、本開示における「遮断素子」の一具体例に対応する。ＦＥＴ２７におけるＦＥＴ本体は、本開示における「第２のスイッチ」の一具体例に対応する。
　以上のように、電源装置２では、電力出力経路にＦＥＴ２７を設けるようにした。そして、通常モードＭＡでは、このＦＥＴ２７をオン状態にした。これにより、出力電流は、ＦＥＴ２７におけるボディダイオード２７Ａを経由せず、このＦＥＴ２７における、オン状態であるＦＥＴ本体を介して、負荷ＬＤに向かって流れる。よって、電源装置２では、上記第１の実施の形態の場合のように出力電流がボディダイオード２７Ａに流れないので、順方向の電圧降下による順方向損失が生じないため、電力の無駄を抑えることができる。
　また、電源装置２では、放電モードＭＢでは、このＦＥＴ２７をオフ状態にした。これにより、電源装置２では、上記第１の実施の形態の場合と同様に、入力コンデンサＣinの放電が進み、電圧Ｖoutが低下した場合に、ボディダイオード２７Ａが電流の逆流を防止することができる。
　以上のように本実施の形態では、電力出力経路にＦＥＴを設け、通常モードにおいてこのＦＥＴをオン状態にしたので、電力の無駄を抑えることができる。また、放電モードでは、このＦＥＴをオフ状態にしたので、電流の逆流を防止することができる。その他の効果は、上記第１の実施の形態の場合と同様である。
［変形例２－１］
　上記実施の形態では、電力出力経路にＦＥＴ２７を設けたが、これに限定されるものではない。これに代えて、例えば、図３に示す電源装置２Ｂのように、ダイオード１７およびリレーを設けてもよい。この電源装置２Ｂは、リレー２７Ｂと、ドライバ２６Ｂとを備えている。リレー２７Ｂの一端は電圧線Ｌ１１に接続され、他端は電圧線Ｌ１２に接続される。すなわち、ダイオード１７およびリレー２７Ｂは、互いに並列接続され、電力出力経路に配置される。リレー２７Ｂは、ドライバ２６Ｂから供給された制御信号に基づいてオンオフするように構成される。ドライバ２６Ｂは、制御回路２８から供給された制御信号に基づいて、リレー２７Ｂを駆動するように構成される。制御回路２８は、通常モードＭＡにおいてリレー２７Ｂをオン状態にし、放電モードＭＢにおいてリレー２７Ｂをオフ状態にする。ここで、リレー２７Ｂおよびダイオード１７は、本開示における「遮断素子」の一具体例に対応する。リレー２７Ｂは、本開示における「第２のスイッチ」の一具体例に対応する。
＜３．第３の実施の形態＞
　次に、第３の実施の形態に係る電源装置３について説明する。電源装置３は、電力出力経路にスイッチを設け、電源装置３の出力電流に基づいてこのスイッチをオンオフするように構成される。なお、上記第２の実施の形態に係る電源装置２と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
　図４は、電源装置３の一構成例を表すものである。電源装置３は、抵抗素子３１と、誤差アンプ３２と、電圧生成回路３３と、比較器３４と、駆動回路３５とを備えている。
　抵抗素子３１の一端は電圧線Ｌ１１に接続され、他端はＦＥＴ２７のソースに接続される。誤差アンプ３２の正入力端子は電圧線Ｌ１１に接続され、他端はＦＥＴ２７のソースに接続される。抵抗素子３１には、電源装置３の出力電流Ｉoutが流れる。この出力電流Ｉoutの値は、電流が電源装置３から負荷ＬＤに流れる場合には正の値になり、電流が逆流する場合には負の値になる。抵抗素子３１の両端間には、出力電流Ｉoutに応じた電圧差が生じる。誤差アンプ３２は、抵抗素子３１の両端間の電圧差に応じた電圧を出力する。このように、抵抗素子３１および誤差アンプ３２は、電源装置３の出力電流Ｉoutを検出する電流センサとして動作するようになっている。
　電圧生成回路３３は、しきい値電圧Ｖthを生成するように構成される。比較器３４は、誤差アンプ３２の出力電圧と、電圧生成回路３３が生成したしきい値電圧Ｖthとを比較するように構成される。駆動回路３５は、比較器３４の出力電圧に基づいて、ＦＥＴ２７のゲート・ソース間電圧を設定することにより、ＦＥＴ２７を駆動するように構成される。
　図５は、ＦＥＴ２７の制御動作を表すものである。図５において、横軸は出力電流Ｉoutを示し、縦軸はＦＥＴ２７のゲート・ソース間の電圧Ｖgsを示す。電源装置３では、出力電流Ｉoutがしきい値Ｉthより多い場合にはＦＥＴ２７がオン状態になり、出力電流Ｉoutがしきい値Ｉthより少ない場合にはＦＥＴ２７はオフ状態になる。しきい値Ｉthは、電圧生成回路３３が生成するしきい値電圧Ｖthに対応している。この例では、しきい値Ｉthを正の値に設定している。
　制御回路３８は、電源装置３の外部に設けられた制御装置１１０から供給された制御情報ＩＮＦに基づいて、電源装置３の動作を制御するように構成される。
　具体的には、制御回路３８は、制御装置１１０から供給された制御情報ＩＮＦに、電力変換動作の開始指示が含まれる場合には、上記第２の実施の形態の場合と同様に、電源装置３を通常モードＭＡで動作させる。その際、比較器３４は、誤差アンプ３２の出力電圧と、電圧生成回路３３が生成したしきい値電圧Ｖthとを比較し、駆動回路３５は、その比較結果に基づいてＦＥＴ２７をオンオフする。具体的には、図５に示したように、出力電流Ｉoutがしきい値Ｉthより多い場合にはＦＥＴ２７がオン状態になる。この場合には、電源装置３は、このＦＥＴ２７におけるＦＥＴ本体を介して、負荷ＬＤに電力を供給する。また、出力電流Ｉoutがしきい値Ｉthより少ない場合にはＦＥＴ２７はオフ状態になる。この場合には、電源装置３は、電流の逆流を防ぐことができる。
　また、制御回路３８は、制御装置１１０から供給された制御情報ＩＮＦに、電力変換動作の停止指示が含まれる場合には、電源装置３を放電モードＭＢで動作させる。具体的には、制御回路３８は、この放電モードＭＢにおいて、放電回路２０のスイッチ２２をオン状態にするとともに、スイッチング回路１１にスイッチング動作を行わせる。これにより、入力コンデンサＣinに蓄えられていた電力が２次側回路に供給され、放電回路２０により消費される。その結果、入力コンデンサＣinは放電される。その際、比較器３４は、誤差アンプ３２の出力電圧と、電圧生成回路３３が生成したしきい値電圧Ｖthとを比較し、駆動回路３５は、その比較結果に基づいてＦＥＴ２７をオンオフする。具体的には、図５に示したように、出力電流Ｉoutがしきい値Ｉthより多い場合にはＦＥＴ２７がオン状態になる。この場合には、電源装置３は、このＦＥＴ２７におけるＦＥＴ本体を介して、入力コンデンサＣinに蓄積された電力の一部を負荷ＬＤに供給する。また、出力電流Ｉoutがしきい値Ｉthより少ない場合にはＦＥＴ２７はオフ状態になる。この場合には、電源装置３は、電流の逆流を防ぐことができる。
　ここで、制御回路３８は、本開示における「制御回路」の一具体例に対応する。抵抗素子３１および誤差アンプ３２は、本開示における「電流センサ」の一具体例に対応する。比較器３４、電圧生成回路３３、および駆動回路３５は、本開示における「遮断制御回路」の一具体例に対応する。
　以上のように、電源装置３では、電力出力経路に抵抗素子３１および誤差アンプ３２を設け、抵抗素子３１および誤差アンプ３２を用いて検出した出力電流Ｉoutに基づいてＦＥＴ２７をオンオフするようにした。具体的には、出力電流Ｉoutがしきい値Ｉthより多い場合にはＦＥＴ２７をオン状態にし、出力電流Ｉoutがしきい値Ｉthより少ない場合にはＦＥＴ２７をオフ状態にした。これにより、電源装置３では、放電モードＭＢにおいて、出力電流Ｉoutがしきい値Ｉthより多い場合には、ＦＥＴ２７をオン状態にすることにより、このＦＥＴ２７におけるＦＥＴ本体を介して、入力コンデンサＣinに蓄積された電力の一部を負荷ＬＤに供給することができる。すなわち、例えば、通常モードＭＡにおいて、低圧バッテリＢＬをまだ十分に充電できていない場合には、低圧バッテリＢＬを充電するために多くの出力電流Ｉoutが流れる。このような場合に、制御装置１１０から電力変換動作の停止指示が指示された場合には、放電モードＭＢにおいて、このＦＥＴ２７におけるＦＥＴ本体を介して負荷ＬＤに電力を供給することにより、多くの出力電流Ｉoutを低圧バッテリＢＬに供給することができる。また、出力電流Ｉoutがしきい値Ｉthより少ない場合には、ＦＥＴ２７をオフ状態にすることにより、電流の逆流を防ぐことができる。
　以上のように本実施の形態では、電力出力経路に抵抗素子３１および誤差アンプ３２を設け、抵抗素子３１および誤差アンプ３２を用いて検出した出力電流に基づいてＦＥＴをオンオフするようにした。これにより、例えば放電モードにおいて、出力電流がしきい値より多い場合には、ＦＥＴをオン状態にすることにより、負荷に電力を供給することができ、出力電流がしきい値より少ない場合には、ＦＥＴをオフ状態にすることにより、電流の逆流を防ぐことができる。その他の効果は、上記第２の実施の形態の場合と同様である。
[変形例３－１]
　上記実施の形態では、抵抗素子３１の両端間の電圧に基づいて出力電流Ｉoutを検出したが、これに限定されるものではない。これに代えて、例えば、図６に示す電源装置３Ａのように、オン状態であるＦＥＴのドレイン・ソース間の電圧に基づいて出力電流Ｉoutを検出してもよい。この電源装置３Ａは、ＦＥＴ３６と、駆動回路３９と、制御回路３８Ａとを備えている。ＦＥＴ３６は、Ｎ型のパワーＭＯＳトランジスタであり、電源装置３Ａにおける電力出力経路に配置される。ＦＥＴ３６のソースはＦＥＴ２７のソースに接続され、ドレインは電圧線Ｌ１１に接続され、ゲートには駆動回路３９から供給された制御信号が供給される。ＦＥＴ３６は、ボディダイオード３６Ａを有している。ボディダイオード３６ＡのアノードはＦＥＴ３６のソースに接続され、カソードはＦＥＴ３６のドレインに接続される。駆動回路３９は、制御回路３８Ａから供給された制御信号に基づいて、ＦＥＴ３６のゲート・ソース間電圧を設定することにより、ＦＥＴ３６を駆動するように構成される。制御回路３８Ａは、制御装置１１０から供給された制御情報ＩＮＦに基づいて、電源装置３Ａの動作を制御するように構成される。制御回路３８Ａは、ＦＥＴ３６をオンオフする機能を有している。
　この構成において、制御回路３８ＡがＦＥＴ３６をオン状態にすると、このＦＥＴ３６には、電源装置３Ａの出力電流Ｉoutが流れるので、ＦＥＴ３６のドレイン・ソース間には、このＦＥＴ３６のオン抵抗に基づいて、出力電流Ｉoutに応じた電圧差が生じる。誤差アンプ３２は、ＦＥＴ３６のドレイン・ソース間の電圧差に応じた電圧を出力する。このようにして、ＦＥＴ３６および誤差アンプ３２は、電源装置３Ａの出力電流Ｉoutを検出することができる。
[変形例３－２]
　上記実施の形態では、抵抗素子３１を用いて出力電流Ｉoutを検出したが、これに限定されるものではない。これに代えて、例えば、図７に示す電源装置３Ｂのように、電流センサを用いて出力電流Ｉoutを検出してもよい。この電源装置３Ｂは、電流センサ９１Ｂを備えている。電流センサ９１Ｂは、電源装置３Ｂの出力電流Ｉoutを検出するように構成され、電源装置３Ｂにおける電力出力経路に配置される。電流センサ９１Ｂの一端は電圧線Ｌ１１に接続され、他端はＦＥＴ２７のソースに接続される。電流センサ９１Ｂは、検出した出力電流Ｉoutに応じた電圧を出力する。比較器３４は、電流センサ９１Ｂの出力電圧と、電圧生成回路３３が生成したしきい値電圧Ｖthとを比較する。そして、駆動回路３５は、比較器３４における比較結果に基づいてＦＥＴ２７をオンオフする。
[変形例３－２]
　上記実施の形態では、出力電流Ｉoutに基づいてＦＥＴ２７をオンオフしたが、これに限定されるものではない。これに代えて、例えば、図８に示す電源装置３Ｃのように、電源装置３Ｃの入力電流Ｉinに基づいてＦＥＴ２７をオンオフしてもよい。この電源装置３Ｃは、電流センサ９２Ｃを備えている。電流センサ９２Ｃは、電源装置３Ｃの入力電流Ｉinを検出するように構成される。電流センサ９２Ｃの一端は端子Ｔ１１に接続され、他端はスイッチング回路１１に接続される。電流センサ９２Ｃは、検出した入力電流Ｉinに応じた電圧を出力する。比較器３４は、電流センサ９２Ｃの出力電圧と、電圧生成回路３３が生成したしきい値電圧Ｖthとを比較する。そして、駆動回路３５は、比較器３４における比較結果に基づいてＦＥＴ２７をオンオフする。これにより、電源装置３Ｃでは、例えば、入力電流Ｉinに基づいて、出力電流Ｉoutが多いと推定される場合には、ＦＥＴ２７をオン状態にし、入力電流Ｉinに基づいて、出力電流Ｉoutが少ないと推定される場合には、ＦＥＴ２７をオフ状態にすることができる。
　また、例えば、図９に示す電源装置３Ｄのように、電源装置３Ｄの入力電圧Ｖinに基づいてＦＥＴ２７をオンオフしてもよい。この電源装置３Ｄは、電圧センサ９３Ｄを備えている。電圧センサ９３Ｄは、電源装置３Ｄの入力電圧Ｖinを検出するように構成される。電圧センサ９３Ｄの一端は端子Ｔ１１に接続され、他端は端子Ｔ１２に接続される。電圧センサ９３Ｄは、端子Ｔ１２での電圧を基準とした端子Ｔ１１での電圧を、入力電圧Ｖinとして検出する。そして、電圧センサ９３Ｄは、検出した入力電圧Ｖinに応じた電圧を出力する。比較器３４は、電圧センサ９３Ｄの出力電圧と、電圧生成回路３３が生成したしきい値電圧Ｖthとを比較する。そして、駆動回路３５は、比較器３４における比較結果に基づいてＦＥＴ２７をオンオフする。これにより、電源装置３Ｄでは、例えば、放電モードＭＢにおいて、入力電圧Ｖinがレギュレーション電圧より高い場合にＦＥＴ２７をオン状態にし、入力電圧Ｖinがレギュレーション電圧より低い場合にＦＥＴ２７をオフ状態にすることができる。ここで、レギュレーション電圧は、スイッチング回路１１を最大デューティ比で動作させたときに電圧Ｖoutを目標電圧Ｖtargetに維持可能な入力電圧である。
＜４．第４の実施の形態＞
　次に、第４の実施の形態に係る電源装置４について説明する。電源装置４は、ＦＥＴ２７をオンオフする際の基準となるしきい値Ｉthを変更可能に構成したものである。なお、上記第３の実施の形態に係る電源装置３と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
　図１０は、電源装置４の一構成例を表すものである。電源装置４は、制御回路４８を備えている。制御回路４８は、電源装置４の外部に設けられた制御装置１１０から供給された制御情報ＩＮＦに基づいて、電源装置４の動作を制御するように構成される。制御回路４８は、電圧設定部４９を有している。電圧設定部４９は、電源装置４が通常モードＭＡで動作する場合には、しきい値電圧Ｖthをしきい値電圧Ｖth1に設定し、電源装置４が放電モードＭＢで動作する場合には、しきい値電圧Ｖthをしきい値電圧Ｖth2に設定するようになっている。
　図１１（Ａ）は、通常モードＭＡにおけるＦＥＴ２７の制御動作を表すものであり、図１１（Ｂ）は、放電モードＭＢにおけるＦＥＴ２７の制御動作を表すものである。電源装置４では、通常モードＭＡでは、しきい値Ｉthを負の値を有するしきい値Ｉth1に設定し、放電モードＭＢでは、しきい値Ｉthを正の値を有するしきい値Ｉth2に設定する。しきい値Ｉth1はしきい値電圧Ｖth1に対応し、しきい値Ｉth2はしきい値電圧Ｖth2に対応する。
　図１１（Ａ）に示したように、通常モードＭＡにおいて、出力電流Ｉoutがしきい値Ｉth1よりも多い場合にはＦＥＴ２７がオン状態になり、出力電流Ｉoutがしきい値Ｉth1より少ない場合にはＦＥＴ２７がオフ状態になる。また、図１１（Ｂ）に示したように、放電モードＭＢにおいて、出力電流Ｉoutがしきい値Ｉth2より多い場合にはＦＥＴ２７がオン状態になり、出力電流Ｉoutがしきい値Ｉth2より少ない場合にはＦＥＴ２７がオフ状態になる。
　制御回路４８は、制御装置１１０から供給された制御情報ＩＮＦに、電力変換動作の開始指示が含まれる場合には、上記第３の実施の形態の場合と同様に、電源装置４を通常モードＭＡで動作させる。その際、制御回路４８の電圧設定部４９は、しきい値電圧Ｖthをしきい値電圧Ｖth1に設定する。これにより、比較器３４は、誤差アンプ３２の出力電圧と、このしきい値電圧Ｖth1とを比較し、駆動回路３５は、その比較結果に基づいてＦＥＴ２７をオンオフする。具体的には、図１１（Ａ）に示したように、出力電流Ｉoutがしきい値Ｉth1より多い場合にはＦＥＴ２７がオン状態になる。この場合には、電源装置４は、このＦＥＴ２７におけるＦＥＴ本体を介して、負荷ＬＤに電力を供給する。また、出力電流Ｉoutがしきい値Ｉth1より少ない場合にはＦＥＴ２７はオフ状態になる。この場合には、電源装置４は、電流の逆流を防ぐことができる。
　また、制御回路４８は、制御装置１１０から供給された制御情報ＩＮＦに、電力変換動作の停止指示が含まれる場合には、電源装置４を放電モードＭＢで動作させる。具体的には、制御回路４８は、この放電モードＭＢにおいて、放電回路２０のスイッチ２２をオン状態にするとともに、スイッチング回路１１にスイッチング動作を行わせる。これにより、入力コンデンサＣinに蓄えられていた電力が２次側回路に供給され、放電回路２０により消費される。その結果、入力コンデンサＣinは放電される。その際、制御回路４８の電圧設定部４９は、しきい値電圧Ｖthをしきい値電圧Ｖth2に設定する。これにより、比較器３４は、誤差アンプ３２の出力電圧と、このしきい値電圧Ｖth2とを比較し、駆動回路３５は、その比較結果に基づいてＦＥＴ２７をオンオフする。具体的には、図１１（Ｂ）に示したように、出力電流Ｉoutがしきい値Ｉth2より多い場合にはＦＥＴ２７がオン状態になる。この場合には、電源装置４は、このＦＥＴ２７におけるＦＥＴ本体を介して、入力コンデンサＣinに蓄積された電力の一部を負荷ＬＤに供給する。また、出力電流Ｉoutがしきい値Ｉth2より少ない場合にはＦＥＴ２７はオフ状態になる。この場合には、電源装置４は、電流の逆流を防ぐことができる。
　ここで、制御回路４８は、本開示における「制御回路」の一具体例に対応する。比較器３４および駆動回路３５は、本開示における「遮断制御回路」の一具体例に対応する。
　以上のように、電源装置４では、しきい値電圧Ｖthを変更することにより、出力電流Ｉoutのしきい値Ｉthを変更することができるようにしたので、電源装置４における動作の自由度を高めることができる。
　具体的には、電源装置４では、この例では、図１１（Ａ）に示したように、通常モードＭＡにおいて、しきい値Ｉthを負の値を有するしきい値Ｉth1に設定した。これにより、電源装置４では、通常モードＭＡにおいて、出力電流Ｉoutがしきい値Ｉth1よりも多い場合には、ＦＥＴ２７をオン状態にすることにより、このＦＥＴ２７におけるＦＥＴ本体を介して、負荷ＬＤに電力を供給することができる。すなわち、電源装置４では、第３の実施の形態に係る電源装置３の場合（図５）とは異なり、出力電流Ｉoutが殆ど流れない（Ｉout＝０Ａ付近）場合でも、ＦＥＴ２７をオン状態にすることができる。また、出力電流Ｉoutがしきい値Ｉth1よりも少ない場合には、ＦＥＴ２７をオフ状態にすることにより、電流の逆流を防ぐことができる。
　また、電源装置４では、この例では、図１１（Ｂ）に示したように、放電モードＭＢにおいて、しきい値Ｉthを正の値を有するしきい値Ｉth2に設定した。これにより、電源装置４では、第３の実施の形態に係る電源装置３の場合（図５）と同様に、出力電流Ｉoutが多い場合には、ＦＥＴ２７をオン状態にすることにより、このＦＥＴ２７におけるＦＥＴ本体を介して、入力コンデンサＣinに蓄積された電力の一部を負荷ＬＤに供給することができ、出力電流Ｉoutが少ない場合には、ＦＥＴ２７をオフ状態にすることにより、電流の逆流を防ぐことができる。
　以上のように本実施の形態では、しきい値電圧を変更することにより、出力電流のしきい値を変更することができるようにしたので、電源装置における動作の自由度を高めることができる。具体的には、例えば、通常モードにおいて、出力電流が、負の値を有するしきい値よりも多い場合には、ＦＥＴをオン状態にすることにより、出力電流が殆ど流れない場合でもＦＥＴをオン状態にすることができる。その他の効果は、上記第３の実施の形態の場合と同様である。
[変形例４－１]
　上記実施の形態では、図１１に示したように出力電流Ｉoutに基づいてＦＥＴ２７をオンオフしたが、これに限定されるものではない。これに代えて、例えば、図１２に示すように、出力電流Ｉoutに基づいて、ヒステリシス特性を用いてＦＥＴ２７をオンオフしてもよい。図１２（Ａ）は、通常モードＭＡにおけるＦＥＴ２７の制御動作を表すものであり、図１２（Ｂ）は、放電モードＭＢにおけるＦＥＴ２７の制御動作を表すものである。この例では、通常モードＭＡでは、図１２（Ａ）に示したように、出力電流Ｉoutが増加していき、出力電流Ｉoutがしきい値Ｉth11より多くなった場合にＦＥＴ２７をオン状態にし、出力電流Ｉoutが減少していき、出力電流Ｉoutがこのしきい値Ｉth11より低いしきい値Ｉth12より少なくなった場合にＦＥＴ２７をオフ状態にする。また、放電モードＭＢでは、図１２（Ｂ）に示したように、出力電流Ｉoutが増加していき、出力電流Ｉoutがしきい値Ｉth21より多くなった場合にＦＥＴ２７をオン状態にし、出力電流Ｉoutが減少していき、出力電流Ｉoutがこのしきい値Ｉth21より低いしきい値Ｉth22より少なくなった場合にＦＥＴ２７をオフ状態にする。例えば、しきい値Ｉth11，Ｉth21，Ｉth22は正の値を有し、しきい値Ｉth12は負の値を有する。例えば、しきい値Ｉth21はしきい値Ｉth11より大きい値を有し、しきい値Ｉth22はしきい値Ｉth12より大きい値を有する。
＜５．第５の実施の形態＞
　次に、第５の実施の形態に係る電源装置５について説明する。電源装置５は、第４の実施の形態に係る電源装置４とは異なる方法でしきい値Ｉthを変更するものである。なお、上記第４の実施の形態に係る電源装置４と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
　図１３は、電源装置５の一構成例を表すものである。電源装置５は、誤差アンプ３２と、抵抗素子５１，５２，５３と、演算増幅器５４とを備えている。
　誤差アンプ３２の正入力端子は、放電回路２０の抵抗素子２１Ａの他端および抵抗素子２１Ｂの一端に接続される。
　抵抗素子５１～５３および演算増幅器５４は、ヒステリシスコンパレータを構成する。抵抗素子５１の一端には電源電圧Ｖccが供給され、他端は抵抗素子５２，５３の一端および演算増幅器５４の正入力端子に接続される。抵抗素子５２の一端は抵抗素子５１の他端、抵抗素子５３の一端、および演算増幅器５４の正入力端子に接続され、他端は基準電圧線Ｌ２に接続される。抵抗素子５３の一端は抵抗素子５１の他端、抵抗素子５２の一端、および演算増幅器５４の正入力端子に接続され、他端は演算増幅器５４の出力端子に接続される。演算増幅器５４の正入力端子は抵抗素子５１の他端および抵抗素子５２，５３の一端に接続され、負入力端子には誤差アンプ３２の出力電圧が供給され、出力端子は抵抗素子５３の他端に接続される。
　電源装置５では、このように、ヒステリシスコンパレータを用いることにより、上記第４の実施の形態の変形例４－１の場合（図１２）と同様に、ヒステリシス特性を用いてＦＥＴ２７をオンオフさせることができる。
　また、電源装置５では、誤差アンプ３２の正入力端子を放電回路２０の抵抗素子２１Ａの他端および抵抗素子２１Ｂの一端に接続したので、通常モードＭＡにおけるヒステリシス特性（図１２（Ａ））と、放電モードＭＢにおけるヒステリシス特性（図１２（Ｂ））を、出力電流Ｉout方向に互いにずらすことができる。以下に、この動作について詳細に説明する。
　通常モードＭＡでは、放電回路２０のスイッチ２２はオフ状態であるので、抵抗素子２１Ａにおいて電圧降下は生じない。この場合には、誤差アンプ３２は、第４の実施の形態の場合と同様に、出力電流Ｉoutに応じた電圧を出力する。これにより、電源装置５では、図１２（Ａ）に示した特性が実現される。
　一方、放電モードＭＢでは、放電回路２０のスイッチ２２はオン状態であるので、抵抗素子２１Ａには、放電電流に応じた電圧降下が生じる。
　図１４は、放電モードＭＢにおける電源装置５の動作を表すものである。放電モードＭＢでは、図１４に示したように、放電回路２０のスイッチ２２はオン状態になる。これにより、抵抗素子２１Ａには、放電電流Ｉｒが流れ、抵抗素子２１Ａの両端間には、この放電電流Ｉｒに応じた電圧Ｖｒが生じる。一方、抵抗素子３１には出力電流Ｉoutが流れるので、抵抗素子３１の両端間には、この出力電流Ｉoutに応じた電圧Ｖshuntが生じる。よって、誤差アンプ３２の入力電圧Ｖｉは、電圧Ｖshuntと電圧Ｖｒの差（Ｖｉ＝Ｖshunt－Ｖｒ）で表すことができる。通常モードＭＡではこの電圧Ｖｒが生じない（Ｖｒ＝０）が、放電モードＭＢではこの電圧Ｖｒが生じるので、放電モードＭＢでは、誤差アンプ３２の入力電圧Ｖｉがこの電圧Ｖｒの分だけ低下する。よって、誤差アンプ３２の出力電圧もまた、同様に低下する。その結果、放電モードＭＢにおけるヒステリシス特性（図１２（Ｂ））は、通常モードＭＡにおけるヒステリシス特性（図１２（Ａ））を、出力電流Ｉoutが大きい方向にシフトしたものとなる。
　図１５は、制御装置１１０から電力変換動作の停止指示を受けた時の電源装置５の動作を表すものであり、（Ａ）はＦＥＴ２７のゲート・ソース間の電圧Ｖgsの波形を示し、（Ｂ）は演算増幅器５４の出力電圧（電圧Ｖ５４）の波形を示し、（Ｃ）は誤差アンプ３２の出力電圧（電圧Ｖ３２）の波形を示し、（Ｄ）は演算増幅器５４の正入力端子における電圧Ｖ５１の波形を示し、（Ｅ）は抵抗素子３１における電圧Ｖshuntの波形を示し、（Ｆ）は抵抗素子２１における電圧Ｖｒの波形を示し、（Ｇ）は電源装置５の入力電圧Ｖinの波形を示し、（Ｈ）は電圧Ｖoutの波形を示し、（Ｉ）は電源装置５の出力電圧（電圧Ｖout2）の波形を示す。図１５（Ｃ）において、電圧Ｖ０は、誤差アンプ３２の入力電圧Ｖｉが０Ｖのときの、誤差アンプ３２の出力電圧を示す。この図１５に示した動作は、図１２（Ｂ）において、ＦＥＴ２７をオン状態からオフ状態にする動作に対応する。
　タイミングｔ１に先立ち、制御装置１１０は、入力スイッチＳＷinをオフ状態にする。これにより、高圧バッテリＢＨから電源装置１への直流電力の供給が停止される。
　そして、制御回路２８が、制御装置１１０から、電力変換動作の停止指示が含まれる制御情報ＩＮＦを受け取り、タイミングｔ１において、放電回路２０のスイッチ２２をオン状態にする。これにより、抵抗素子２１Ａに放電電流Ｉｒが流れ、抵抗素子２１Ａに電圧降下が生じる（図１５（Ｆ））。そして、入力コンデンサＣinに蓄えられていた電力が２次側回路に供給され、放電回路２０により消費される。これにより、電源装置５の入力電圧Ｖinが低下し始める（図１５（Ｇ））。この例では、制御回路２８は、スイッチング回路１１のスイッチングデューティ比を徐々に高くすることにより、電圧Ｖoutを、タイミングｔ１以前よりもやや高い電圧に維持する（図１５（Ｈ））。
　そして、タイミングｔ２において、スイッチングデューティ比が最大デューティ比に到達すると、スイッチングデューティ比はこの最大デューティ比に維持される。これ以降、電圧Ｖoutは、入力コンデンサＣinの電圧の低下に応じて低下する（図１５（Ｈ））。このように電圧Ｖoutが低下すると、抵抗素子３１における電圧Ｖshuntが低下し始めるとともに、抵抗素子２１Ａにおける電圧Ｖｒが低下し始める（図１５（Ｅ），（Ｆ））。そして、タイミングｔ３において、電圧Ｖshuntと電圧Ｖｒが交差する。すなわち、このとき、誤差アンプ３２の出力電圧（電圧Ｖ３２）は電圧Ｖ０と交差する（図１５（Ｃ））。このタイミングｔ３以降、電圧Ｖshuntが電圧Ｖｒよりも低くなる。
　そして、タイミングｔ４において、誤差アンプ３２の出力電圧（電圧Ｖ３２）は演算増幅器５４の正入力端子における電圧Ｖ５１に到達する（図１５（Ｃ），（Ｄ））。これにより、演算増幅器５４の出力電圧（電圧Ｖ５４）は、低レベルから高レベルに変化する（図１５（Ｂ））。これに応じて、ＦＥＴ２７のゲート・ソース間の電圧Ｖgsが低下し（図１５（Ａ））、ＦＥＴ２７がオフ状態になる。また、演算増幅器５４の出力電圧（電圧Ｖ５４）の変化に応じて、演算増幅器５４の正入力端子における電圧Ｖ５１は高い電圧に遷移する（図１５（Ｄ））。タイミングｔ４より前の期間における電圧Ｖ５１は、しきい値Ｉth22（図１２（Ｂ））に対応し、タイミングｔ４より後の期間における電圧Ｖ５１は、しきい値Ｉth21（図１２（Ｂ））に対応する。
　ＦＥＴ２７がオフ状態になるタイミングｔ４では、抵抗素子３１における電圧Ｖshuntは正の電圧であるので（図１５（Ｅ））、出力電流Ｉoutは正である。このように、電源装置５では、放電モードＭＢにおいて、電流の逆流が生じる前に、ＦＥＴ２７をオフ状態にすることができる。言い換えれば、図１２（Ｂ）に示したように、放電モードＭＢにおいて、ＦＥＴ２７をオン状態からオフ状態に切り替えるしきい値Ｉth22を正の値にしたので、電流の逆流が生じる前に、ＦＥＴ２７をオフ状態にすることができる。
　ここで、抵抗素子５１～５３、演算増幅器５４、および駆動回路３５は、本開示における「遮断制御回路」の一具体例に対応する。
　以上のように、電源装置５では、ヒステリシスコンパレータを用いるようにしたので、第４の実施の形態に係る電源装置４（図１０）のように制御回路がしきい値電圧Ｖthを変更することなく、ヒステリシス特性を用いてＦＥＴ２７をオンオフさせることができる。
　また、電源装置５では、誤差アンプ３２の正入力端子を放電回路２０の抵抗素子２１Ａの他端および抵抗素子２１Ｂの一端に接続した。これにより、電源装置５では、第４の実施の形態に係る電源装置４（図１０）のように制御回路がしきい値電圧Ｖthを変更することなく、通常モードＭＡおよび放電モードＭＢの間で、出力電流Ｉoutのしきい値Ｉthを変更することができる。
　以上のように本実施の形態では、誤差アンプの正入力端子を放電回路の抵抗素子２１Ａの他端および抵抗素子２１Ｂの一端に接続したので、通常モードおよび放電モードの間で、出力電流のしきい値を変更することができる。その他の効果は、上記第４の実施の形態の場合と同様である。
[変形例５－１]
　上記実施の形態では、誤差アンプ３２の正入力端子を抵抗素子２１Ａの他端および抵抗素子２１Ｂの一端に接続したが、これに限定されるものではなく、電圧線Ｌ１１と基準電圧線Ｌ２との間の経路に配置された複数の抵抗素子２１のうちのいずれかの抵抗素子２１に接続することができる。
　以上、いくつかの実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等には限定されず、種々の変形が可能である。
　例えば、上記の各実施の形態等では、電圧を降圧することにより直流電力を変換したが、これに限定されるものではなく、これに代えて、例えば、電圧を昇圧することにより直流電力を変換してもよい。
　例えば、上記の各実施の形態等では、本技術を絶縁型のＤＣ／ＤＣコンバータに適用したが、これに限定されるものではなく、これに代えて、例えばトランスを用いないで構成した非絶縁型のＤＣ／ＤＣコンバータに適用してもよい。
　本出願は、日本国特許庁において２０１８年９月２８日に出願された日本特許出願番号２０１８－１８３５７８号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　１～５，２Ｂ，３Ａ，３Ｂ，３Ｃ，３Ｄ…電源装置、１１…スイッチング回路、１２…トランス、１３…整流回路、１４…平滑回路、１４Ａ…コイル、１４Ｂ…コンデンサ、１５…電圧センサ、１６…ドライバ、１７…ダイオード、１８，２８，３８，３８Ａ…制御回路、１９…トランス、２６，２６Ｂ…ドライバ、２７…ＦＥＴ、２７Ａ…ボディダイオード、２７Ｂ…リレー、３１…抵抗素子、３２…誤差アンプ、３３…電圧生成回路、３４…比較器、３５…駆動回路、３６…ＦＥＴ、３６Ａ…ボディダイオード、３９…駆動回路、４９…電圧設定部、５１～５３…抵抗素子、５４…演算増幅器、９１Ｂ，９２Ｃ…電流センサ、９３Ｄ…電圧センサ、１００…負荷装置、１１０…制御装置、ＢＨ…高圧バッテリ、ＢＬ…低圧バッテリ、Ｃin…入力コンデンサ、Ｉout…出力電流、Ｉth…しきい値、ＬＤ…負荷、Ｌ１１，Ｌ１２…電圧線、Ｌ２…基準電圧線、ＳＷin…入力スイッチ、Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２…端子、Ｖout…電圧、Ｖth…しきい値電圧。

Claims (9)

  1. 　入力コンデンサの電圧に基づいてスイッチング動作を行うことが可能なスイッチング回路と、
    　前記スイッチング回路の出力電圧に基づいて整流動作を行うことが可能な整流回路と、
    　前記整流回路の出力電圧を平滑化可能な平滑回路と、
    　前記平滑回路の出力ノードと基準ノードとの間の経路において直列に接続された１または複数の第１の抵抗素子および第１のスイッチを有する放電回路と、
    　第１の動作モードにおいて、前記スイッチング回路に前記スイッチング動作を行わせるとともに、前記第１のスイッチをオン状態にすることが可能な制御回路と
    　を備えた電源装置。
  2. 　前記入力コンデンサは、入力スイッチに接続されるとともに、前記入力スイッチがオン状態になることにより前記入力スイッチを介して電圧源に接続され、
    　前記制御回路は、前記入力スイッチがオフ状態になる期間内において、前記第１の動作モードで動作する
    　請求項１に記載の電源装置。
  3. 　前記平滑回路の前記出力ノードから負荷へ電力を伝える電力出力経路に設けられ、前記負荷から前記出力ノードへの電流の逆流を遮断可能な遮断素子をさらに備えた
    　請求項１または請求項２に記載の電源装置。
  4. 　前記遮断素子は第２のスイッチを有し
    　前記制御回路は、前記第１の動作モードにおいて、前記第２のスイッチをオフ状態にすることが可能である
    　請求項３に記載の電源装置。
  5. 　前記電力出力経路に流れる電流を検出可能な電流センサと
    　前記電流センサの検出結果に基づいて前記遮断素子の動作を制御可能な遮断制御回路と
    　をさらに備え、
    　前記遮断素子は第２のスイッチを有し、
    　前記遮断制御回路は、前記電流センサの検出結果に基づいて前記第２のスイッチをオンオフ可能である
    　請求項３に記載の電源装置。
  6. 　前記遮断制御回路は、前記電流センサの検出結果としきい値とを比較することにより、前記第２のスイッチをオンオフ可能であり、
    　前記制御回路は、前記しきい値を変更可能である
    　請求項５に記載の電源装置。
  7. 　前記電流センサは、
    　前記電力出力経路に設けられ、前記平滑回路の前記出力ノードに接続された第１の端子と、前記遮断素子に接続された第２の端子とを有する第２の抵抗素子と、
    　前記第１の端子での電圧および前記第２の端子での電圧の差電圧を検出可能な誤差アンプと
    　を有し、
    　前記遮断制御回路は、前記誤差アンプにより検出された前記差電圧と、しきい値電圧とに基づいて前記第２のスイッチをオンオフ可能であり、
    　前記制御回路は、前記しきい値電圧を変更することにより前記しきい値を変更可能である
    　請求項６に記載の電源装置。
  8. 　前記電流センサは、
    　前記電力出力経路に設けられ、前記平滑回路の前記出力ノードに接続された第１の端子と、前記遮断素子に接続された第２の端子とを有する第２の抵抗素子と、
    　前記１または複数の第１の抵抗素子のうちのいずれかの端子での電圧および前記第２の端子での電圧の差電圧を検出可能な誤差アンプと
    　を有し、
    　前記遮断制御回路は、前記誤差アンプにより検出された前記差電圧に基づいて前記第２のスイッチをオンオフ可能である
    　請求項５に記載の電源装置。
  9. 　前記制御回路は、第２の動作モードにおいて、前記スイッチング回路に前記スイッチング動作を行わせるとともに、前記第１のスイッチをオフ状態にすることが可能であり、
    　前記遮断制御回路は、
    　前記第１の動作モードにおいて、前記電力出力経路に流れる電流が第１のしきい値を下回ったときに、前記第２のスイッチをオン状態からオフ状態に変化させることが可能であり、
    　前記第２の動作モードにおいて、前記電力出力経路に流れる電流が前記第１のしきい値よりも低い第２のしきい値を下回ったときに、前記第２のスイッチをオン状態からオフ状態に変化させることが可能である
    　請求項５から請求項８のいずれか一項に記載の電源装置。
PCT/JP2019/037343 2018-09-28 2019-09-24 電源装置 WO2020067051A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018183578A JP2020054176A (ja) 2018-09-28 2018-09-28 電源装置
JP2018-183578 2018-09-28

Publications (1)

Publication Number Publication Date
WO2020067051A1 true WO2020067051A1 (ja) 2020-04-02

Family

ID=69951855

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/037343 WO2020067051A1 (ja) 2018-09-28 2019-09-24 電源装置

Country Status (2)

Country Link
JP (1) JP2020054176A (ja)
WO (1) WO2020067051A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001286135A (ja) * 2000-03-30 2001-10-12 Hitachi Ltd 半導体スイッチング素子の駆動方法及び電源装置
JP2014079130A (ja) * 2012-10-12 2014-05-01 Panasonic Corp 制御装置の電源回路
JP2014161160A (ja) * 2013-02-20 2014-09-04 Tdk Corp 充電装置
JP2015104299A (ja) * 2013-11-28 2015-06-04 Tdk株式会社 車載用電圧変換装置、および車載装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001286135A (ja) * 2000-03-30 2001-10-12 Hitachi Ltd 半導体スイッチング素子の駆動方法及び電源装置
JP2014079130A (ja) * 2012-10-12 2014-05-01 Panasonic Corp 制御装置の電源回路
JP2014161160A (ja) * 2013-02-20 2014-09-04 Tdk Corp 充電装置
JP2015104299A (ja) * 2013-11-28 2015-06-04 Tdk株式会社 車載用電圧変換装置、および車載装置

Also Published As

Publication number Publication date
JP2020054176A (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
US9812856B2 (en) Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit
US11848603B2 (en) Auxiliary power supply apparatus and method for isolated power converters
US7203080B2 (en) DC converter
US9209697B2 (en) Switching power-supply device
US8885370B2 (en) Current-fed isolation converter
JP3450929B2 (ja) スイッチング電源装置
US8379413B2 (en) Circuits and methods for controlling power converters including transformers
JP6003932B2 (ja) 電力変換装置及びその起動方法
US10855183B1 (en) Method and device to operate a power switch in multiple modes
JP4632023B2 (ja) 電力変換装置
JP5319137B2 (ja) Ｄｃｄｃ変換器、及びこれに用いた電圧検出装置
US10389254B2 (en) Cable compensation circuit and power supply including the same
JP2009284667A (ja) 電源装置、および、その制御方法ならびに半導体装置
US10924023B2 (en) Control circuit having power limit for an AC-DC converter and integrated circuits thereof
US7848119B2 (en) Direct current to direct current converter
US11258441B2 (en) Drive circuit
CN111313729B (zh) 一种功率变换器及其供电方法
US9564819B2 (en) Switching power supply circuit
JPH1155944A (ja) スイッチング電源装置
US20200112263A1 (en) Power supply apparatus and image forming apparatus
WO2020067051A1 (ja) 電源装置
JP3826804B2 (ja) ２重化電源システム
US20120182000A1 (en) Soft start circuit
JP2017200249A (ja) 直流電源装置及びｌｅｄ点灯装置
JP2017184575A (ja) 電源回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19864704

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19864704

Country of ref document: EP

Kind code of ref document: A1