JP5319137B2 - Ｄｃｄｃ変換器、及びこれに用いた電圧検出装置 - Google Patents

Description

本発明は、二次巻線に誘起する電圧を所定範囲内に制御するＤＣＤＣ変換器、及びこれに用いて電池モジュールの電圧を測定する電圧検出装置に関する。

電気自動車、ハイブリッド自動車、燃料電池車などは、複数のセルからなる電池モジュールがさらに直列に複数接続された組電池を用いてモータを駆動するように構成されている。このとき、電圧検出装置は、各電池モジュールの電圧を常時監視し、電池モジュールの劣化による充電バラツキを解消するように制御装置が制御している。
電池モジュールの電圧を検出する方法として、測定する電池モジュールをフォトＭＯＳスイッチが選択しコンデンサに電池モジュールの電圧を充電させて、このコンデンサの両端電圧をＡ／Ｄ変換器を用いて検出する方法が知られている。

ここで、特許文献１には、電池モジュールが取り得る範囲外の電圧を半導体スイッチを介してコンデンサに印加し、フォトＭＯＳスイッチと他の半導体スイッチとを交互に切り替えてコンデンサの充電電圧が何れの電圧かにより、電池モジュールと測定回路とが断線しているか否か等の接触状態を判定する技術が開示されている。
また、特許文献２には、フォトＭＯＳスイッチに可変抵抗器を直列接続して、フォトＭＯＳスイッチの切替え時にコンデンサ充電電圧を変化させる。このときの充電電圧の時定数の異常を判定することにより、電池モジュールと測定回路とが断線しているか否か等の接触状態を判定する技術が開示されている。
特開２００６−１５３７５８号公報 特開２００７−２８５７１４号公報

特許文献１，２の技術は、電池モジュールと電圧検出装置との断線による接触状態を検出するものであり、電圧検出装置を駆動する電源回路の二次側電圧の異常に対処していない。
トランスの二次側矩形波電圧の振幅値は、通常、二次側定格電圧よりも大きな値に設定されており、電源回路は、この二次側矩形波電圧をＰＷＭ制御して、平均電圧が二次側定格電圧に近づくように帰還制御している。このため、二次側矩形波電圧を検出して一次側に帰還させる帰還回路の短絡故障等によって、二次側の平均電圧が定格電圧を大きく超えることがある。
また、電源回路にフライバック回路を採用し、断線、端子の接触不良によって、負荷電流が低減している場合には、電源回路は、二次側に高電圧が発生する問題点がある。

そこで、本発明は、二次巻線が誘起する所定範囲外の電圧から回路を保護することができるＤＣＤＣ変換器、及びこれに用いた電圧検出装置を提供することを課題とする。

前記課題を解決するため、本発明のＤＣＤＣ変換器は、少なくとも一次巻線と二次巻線とが巻回されているトランスと、前記一次巻線を駆動するスイッチング素子と、前記二次巻線に誘起する電圧が所定範囲外であることを検出すると共に、前記スイッチング素子の駆動を停止させる制御手段と、前記二次巻線の誘起電圧を整流した直流電圧を検出し、前記直流電圧により駆動される二次側電圧検出手段とを備え、前記トランスは、前記二次巻線に誘起する誘起電圧に比例する電圧を発生するフィードバック巻線がさらに巻回され、前記スイッチング素子は、前記フィードバック巻線に誘起した電圧を整流した整流電圧を用いて前記一次巻線をパルス幅駆動させ、前記制御手段は、前記整流電圧が所定値以下であるときに、前記スイッチング素子の駆動を停止させ、前記整流電圧の第１過電圧を検出したときには、検出してから所定時間経過した後に、前記スイッチング素子の駆動を停止させ、前記所定時間は、前記二次側電圧検出手段を駆動させるのに十分な時間であり、且つ前記二次側電圧検出手段が第２過電圧により破壊されない時間であることを特徴とする。

これにより、二次巻線に誘起する電圧が所定範囲外であれば、スイッチング素子の駆動を停止させるので、高電圧が二次巻線に誘起することが低減する。このため、二次側回路を高電圧から保護される。特に、二次巻線の誘起電圧に比例する電圧を発生するフィードバック巻線がさらに巻回されたトランスを用い、スイッチング素子がフィードバック巻線に誘起した電圧を整流した整流電圧を用いて一次巻線をパルス幅駆動させ、制御手段が整流電圧が所定値以下であるときに、スイッチング素子の駆動を停止させることができる。これによれば、絶縁されたフィードバック巻線により、二次側電圧に比例した電圧が検出され、この帰還電圧を用いて帰還制御及び異常電圧の検出を行うことができるので、二次側から電源供給が行われる二次側電圧検出手段を設ける必要がない。

二次巻線の誘起電圧を整流した整流電圧を検出し、二次巻線の誘起電圧により駆動される二次側電圧検出手段を備え、制御手段が二次側電圧検出手段が検出した直流電圧が所定値以上であることを検出してから所定時間経過した後に、スイッチング素子の駆動を停止させることができる。これによれば、二次側電圧を用いて駆動する回路内に二次側電圧検出手段を設けることができる。また、直流電圧の信号を所定時間以上受信できないときにスイッチング素子の駆動を停止させる停止手段とを備えることができる。

また、前記トランスの巻線方向、及び前記二次巻線の出力回路は、フライバック回路を構成することが好ましい。フライバック回路は、出力端子が外れたとき等の出力電流が小さくなったときに、出力電圧が極めて大きくなる特性を有している。しかしながら、この出力電圧が所定電圧範囲外になったときにスイッチング駆動を停止させることにより、二次側の回路が保護される。

また、本発明の他の手段である電圧検出装置は、直列に接続された複数の電池セルを備える高圧バッテリと、所定数の電池セルに分割された電池モジュールの電圧を検出する電池電圧検出部と、低圧バッテリから給電され、各前記電池モジュールの電圧を信号処理する信号処理部と、前記低圧バッテリの電圧を昇圧した昇圧電圧を前記電池電圧検出部に印加するＤＣＤＣコンバータとを備え、前記ＤＣＤＣコンバータは、少なくとも一次巻線と二次巻線とが巻回されているトランスと、前記一次巻線を駆動するスイッチング素子と、前記二次巻線に誘起する電圧が所定範囲外であることを検出すると共に、前記スイッチング素子の駆動を停止させる制御手段と、前記二次巻線の誘起電圧を整流した直流電圧を検出し、前記直流電圧により駆動される二次側電圧検出手段とを備え、前記トランスは、前記二次巻線に誘起する誘起電圧に比例する電圧を発生するフィードバック巻線がさらに巻回され、前記スイッチング素子は、前記フィードバック巻線に誘起した電圧を整流した整流電圧を用いて前記一次巻線をパルス幅駆動させ、前記制御手段は、前記整流電圧が所定値以下であるときに、前記スイッチング素子の駆動を停止させ、前記整流電圧の第１過電圧を検出したときには、検出してから所定時間経過した後に、前記スイッチング素子の駆動を停止させることにより、前記電圧検出装置の異常時に、ＤＣＤＣコンバータの駆動を停止させ、前記所定時間は、前記二次側電圧検出手段を駆動させるのに十分な時間であり、且つ前記二次側電圧検出手段が第２過電圧により破壊されない時間であることを特徴とする。

これによれば、電圧検出装置は、異常時にＤＣＤＣコンバータの駆動を停止させるので、電池電圧検出部にＤＣＤＣコンバータから直流電力が供給されない。このため、電圧検出装置が電圧異常から保護される。

本発明によれば、二次巻線が誘起する所定範囲外の電圧から回路を保護することができる。

（第１実施形態）
本発明の一実施形態である電圧検出装置の構成を図１を用いて説明する。
図において、電圧検出装置２００は、複数の電池モジュール１０（１０ａ，１０ｂ，…，１０ｎ）の電圧（Ｖ１−Ｖ２），（Ｖ２−Ｖ３），…，（Ｖｎ−Ｖ（ｎ＋１））を検出する電池電圧検出部２０と、低圧バッテリ６０により駆動され、電池電圧検出部２０に直流電力を供給するＤＣＤＣ変換器１５０とを備え、ＤＣＤＣ変換器１５０は、ＤＣＤＣコンバータ１００と、電池電圧検出部２０が検出した電圧を信号処理する二次側ＣＰＵ３０と、ＤＣＤＣコンバータ１００の起動を制御する一次側ＣＰＵ３５と、二次側ＣＰＵ３０と一次側ＣＰＵ３５との間を絶縁してシリアル信号を送受信するシリアル伝送器５０，５５と、二次側ＣＰＵ３０と一次側ＣＰＵ３５とに直流電力を供給する電源装置４０，４５（ＲＥＧ）とを備える。なお、ＤＣＤＣコンバータ１００内部の制御回路８０（図２）と、二次側ＣＰＵ３０と、一次側ＣＰＵ３５とで制御手段を構成する。また、シリアル伝送器５０，５５は、例えば、フォトカプラを用いて絶縁された伝送路を構成している。

高圧バッテリ１５は、複数のセルが直列接続された電池モジュール１０ａ，１０ｂ，…，１０ｎが、さらに直列接続されて構成された組電池であり、電力変換器を介してモータを駆動する。言い換えれば、電池モジュール１０ａ，１０ｂ，…，１０ｎは、高圧バッテリ１５を複数に分割されて構成されている。このとき高圧バッテリ１５とモータとの間は高電圧なので、モータが同一出力（同一電力）であれば、低電流で済むことになり、双方を接続するケーブルを細く軽量にすることができる。なお、電池モジュール１０ａ，１０ｂ，…，１０ｎを構成するセルは、燃料電池や二次電池である。
電池電圧検出部２０は、電圧（Ｖ１−Ｖ２），（Ｖ２−Ｖ３），…，（Ｖｎ−Ｖ（ｎ＋１））を検出し、電池モジュール１０の劣化等による特性バラツキを検出する。

ＤＣＤＣコンバータ１００は、Ｖｉｎ端子を介して低圧バッテリ６０から直流電力の供給を受け、二次側電圧を帰還させた帰還電圧が目標電圧に近づくようにＰＷＭ制御して、Ｖ_ＤＤ、Ｖ_ＳＳ（＝−Ｖ_ＤＤ）及びＶＤＤＤの直流電圧をＣＯＭ端子に対して生成する。ＤＣＤＣコンバータ１００は、小型化要請のため、二次側のチョークコイルが不要なフライバック回路を採用しており、二次側の負荷電流をＩ_ＤＣとし、一次側のインダクタンスをＬとし、低圧バッテリ６０の電圧をＶ_Ｉとすると出力電圧Ｖ_Ｏ（Ｖ_ＤＤ、Ｖ_ＳＳ又はＶＤＤＤの端子電圧）は、
Ｖ_Ｏ＝（Ｖ_ＩＴ_ＯＮ）^２／｛（２ＬＩ_ＤＣ）（Ｔ_ＯＮ＋Ｔ_ＯＦＦ）｝ （１）
で表され、出力電圧Ｖ_Ｏは、ＰＷＭ制御信号のデューティ比Ｔ_ＯＮ／（Ｔ_ＯＮ＋Ｔ_ＯＦＦ）だけでなく、負荷電流Ｉ_ＤＣにも依存する。すなわち、ＤＣＤＣコンバータ１００は、負荷電流Ｉ_ＤＣが少ないときには、高電圧が発生する性質を有している。パルス幅Ｔ_ＯＮの短縮には限界があるため、ＤＣＤＣコンバータ１００は、出力電圧Ｖ_Ｏが制御困難になりやすく、ＰＷＭ制御の限界を有している。例えば、ＤＣＤＣコンバータ１００と電池電圧検出部２０との間を接続する端子が外れていたような場合には、負荷電流Ｉ_ＤＣが略ゼロになり、出力電圧Ｖ_Ｏが極めて高電圧になる。

また、ＤＣＤＣコンバータ１００は、ＲＵＮ端子が設けられ、一次側のスイッチング駆動を停止することができるようになっており、本実施形態では、出力電圧Ｖ_Ｏの異常検出により、一次側の駆動が停止するように使用している。さらに、ＤＣＤＣコンバータ１００は、ＣＯＭＰ端子が設けられ、二次側から一次側への帰還電圧Ｖ_ＦＢの異常も検出できるようになっている。

二次側ＣＰＵ３０は、電池電圧検出部２０が検出した電圧（Ｖ１−Ｖ２），（Ｖ２−Ｖ３），…，（Ｖｎ−Ｖ（ｎ＋１））のアナログ信号をＡ／Ｄ変換し、一次側ＣＰＵ３５にそのデジタル信号をシリアル送信する。また、二次側ＣＰＵ３０は、ＤＣＤＣコンバータ１００の出力端子Ｖ_ＤＤ，Ｖ_ＳＳの電位差を抵抗器Ｒ１，Ｒ２で分圧した値Ｖ_ＤＩＶをＶＤＩＶ端子で監視し、その電圧Ｖ_ＤＩＶの値を一次側ＣＰＵ３５にシリアル送信する。すなわち、抵抗器Ｒ１，Ｒ２及び二次側ＣＰＵ３０は、二次側電圧検出手段として機能する。

一次側ＣＰＵ３５は、二次側ＣＰＵ３０が送信した電圧Ｖ_ＤＩＶの値をシリアル受信し、この受信した値が所定値より大きいか否かを判定する。そして、一次側ＣＰＵ３５は、この値が所定値より大きく、異常と判定された場合には、ＤＣＤＣコンバータ１００のＲＵＮ端子を反転させ、スイッチング駆動を停止させる。さらに、一次側ＣＰＵ３５は、シリアル伝送器５５からの受信信号が所定時間以上途絶えた場合には、異常と判定し、ＤＣＤＣコンバータ１００のＲＵＮ端子を反転させ、スイッチング動作を停止させる。なお、二次側ＣＰＵ３０は、ＨＧＮＤ端子がＤＣＤＣコンバータ１００の二次側のＣＯＭ端子に接続され、一次側ＣＰＵ３５は、ＬＧＮＤ端子がＤＣＤＣコンバータ１００の一次側のＬＧＮＤ端子に接続され、ＨＧＮＤ端子とＬＧＮＤ端子とは互いに絶縁されている。

シリアル伝送器５０，５５は、一次側ＣＰＵ３５と、二次側ＣＰＵ３０との間を絶縁してデジタル信号をシリアル伝送するものである。なお、シリアル伝送器５０は、一次側ＣＰＵ３５から二次側ＣＰＵ３０に送信し、一次側ＣＰＵ３５が二次側ＣＰＵ３０の機能を制御する。
電源装置４０は、ＤＣＤＣコンバータ１００のＶＤＤＤ出力を用いて二次側ＣＰＵ３０に直流電力を供給する定電圧電源である。電源装置４５は、低圧バッテリ６０を用いて一次側ＣＰＵ３５に直流電力を供給する定電圧電源である。

次に、図２を用いてＤＣＤＣコンバータ１００の内部回路の説明を行う。
ＤＣＤＣコンバータ１００は、制御回路８０と、トランス７０と、ＦＥＴと、コンパレータ９０と、複数のダイオードＤ１，Ｄ２，Ｄ３、Ｄ４，Ｄ５と、複数のコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４とを備える。
トランス７０は、３つの二次巻線Ｌ２，Ｌ３，Ｌ４と一次巻線Ｌ１とフィードバック巻線Ｌ_Ｆとが互いに絶縁されて磁性体コアに巻回されている。一次巻線Ｌ１は、巻数がｎ１であり、一端が電源端子Ｖｉｎに接続され、他端がＦＥＴのドレイン端に接続されている。なお、ＦＥＴのドレイン−ソース間には逆方向にダイオードＤ４が接続され、ダイオードＤ４はＦＥＴを保護している。

二次巻線Ｌ２は、巻数がｎ２であり、一端がダイオードＤ１のアノード端に接続され、カソード端と二次巻線Ｌ２の他端とがコンデンサＣ１に接続されている。二次巻線Ｌ３は、巻数がｎ３（＝ｎ２）であり、一端がダイオードＤ２のカソード端に接続され、アノード端と二次巻線Ｌ３の他端とがコンデンサＣ２に接続されている。また、二次巻線Ｌ４は、巻数がｎ４であり、一端がダイオードＤ３のアノード端に接続され、カソード端と二次巻線Ｌ４の他端とがコンデンサＣ３に接続されている。

ここで、二次巻線Ｌ２，Ｌ３，Ｌ４の他端は、ＣＯＭ端子（ＣＯＭＭＯＮ端子）として、互いに接続されている。また、ダイオードＤ１のカソード端は、ＶＤＤ端子として出力され、ダイオードＤ２のアノード端は、二次巻線Ｌ３の他端がＶＳＳ端子として出力されている。さらに、ダイオードＤ３のカソード端は、ＶＤＤＤ端子として、出力されている。

また、トランス７０は、一次巻線Ｌ１のＶｉｎ端子側と二次巻線Ｌ２，Ｌ４のＣＯＭ端子側とが逆方向に巻回され、一次巻線Ｌ１のＶｉｎ端子側と二次巻線Ｌ３のカソード側とが逆方向に巻回されており、一次巻線Ｌ１に印加される電圧と逆方向の電圧が二次巻線Ｌ２，Ｌ３，Ｌ４に発生する。

制御回路８０は、Ｖｉｎ端子及びＬＧＮＤ端子の電源端子と、ＦＥＴのゲート端にＰＷＭ信号を印加させるＧ端子と、二次側電圧に比例する帰還電圧Ｖ_ＦＢを入力するＦＢ端子と、Ｖｉｎ端子の電源電圧を低い一定電圧に定電圧化した内部電圧を出力するＩＮＴＶｃｃ端子と、Ｇ端子の信号電圧をゼロリセットして、スイッチング駆動を停止させるＲＵＮ端子とを備えている。

フィードバック巻線Ｌ_Ｆの一端は、ＬＧＮＤ端子に接続され、他端がダイオードＤ５のアノード端に接続され、ダイオードＤ５のカソード端がＦＢ端子に接続される。また、ＦＢ端子は、ＬＧＮＤ端子に接地されたコンデンサＣ４の他端に接続され、フィードバック巻線Ｌ_Ｆの整流電圧のピーク値がホールドされる。

また、ＤＣＤＣコンバータ１００は、＋端子と−端子とを入力端子とするコンパレータ９０が備えられ、制御回路８０のＦＢ端子が＋端子に接続され、ＩＮＴＶｃｃ端子の電圧を分圧する抵抗器Ｒ３，Ｒ４の直列回路の接続点を−端子に接続している。コンパレータ９０の出力端子は、ＣＯＭＰ端子として出力される。コンパレータ９０の判定により、帰還電圧Ｖ_ＦＢの異常を検出することができる。

（ＤＣＤＣコンバータの動作）
電圧検出装置２００全体の動作を説明する前に、フライバック式のＤＣＤＣコンバータ１００の動作を説明する。
図２において、Ｇ端子がＨｉｇｈレベルになり、ＦＥＴがオン状態になると、一次巻線Ｌ１の両端にＶｉｎ端子の電圧（低圧バッテリ６０の電圧Ｖ_Ｉ）が印加され、一次側電流ｉ１が直線的に増加する。このとき、ダイオードＤ１，Ｄ２，Ｄ３が逆方向に接続されているので、二次巻線Ｌ２，Ｌ３，Ｌ４には、電流が流れない。そして、時間Ｔ_ＯＮ経過した後に、制御回路８０がＦＥＴをオフ状態にすると、一次巻線Ｌ１に蓄えられた磁気エネルギ（１／２）Ｌ（Ｔ_ＯＮ・Ｖ_Ｉ／Ｌ）^２がすべて二次巻線Ｌ２，Ｌ３，Ｌ４に伝達するフライバック動作が行われる。すなわち、二次側電圧が逆方向に発生するので、ダイオードＤ１，Ｄ２，Ｄ３を介して二次電流が流れ、コンデンサＣ１，Ｃ２，Ｃ３が充電される。

このときに二次巻線Ｌ２，Ｌ３，Ｌ４に流れる二次側電流ｉ１，ｉ２，ｉ３の初期値Ｉ２，Ｉ３，Ｉ４は、ＦＥＴオフ時の一次側電流の値をＩ１とし、鎖交磁束をΦとして、
Φ＝Ｌ１・Ｉ１＝Ｌ２・Ｉ２＋Ｌ３・Ｉ３＋Ｌ４・Ｉ４
を満たすように流れ、この電流が負荷電流、あるいはコンデンサＣ１，Ｃ２，Ｃ３を充電する充電電流となる。
二次巻線Ｌ２，Ｌ３，Ｌ４、及びフィードバック巻線Ｌ_Ｆには同一磁束が鎖交するので、二次側に誘起される誘起電圧及び帰還電圧Ｖ_ＦＢは、巻数比ｎ２／ｎ１，ｎ３／ｎ１，ｎ４／ｎ１，ｎＦ／ｎ１により案分される。このため、フィードバック巻線Ｌ_Ｆの誘起電圧は、二次巻線Ｌ２，Ｌ３，Ｌ４の誘起電圧に比例する。

ＦＥＴのオンオフが繰り返される定常時の、コンデンサＣ１，Ｃ２，Ｃ３の充電電圧（出力電圧）は、一次巻線Ｌ１に蓄えられ、二次巻線Ｌ２，Ｌ３，Ｌ４に伝達される磁気エネルギと、放電電力（負荷電力）との関係によって定まり、放電電力が少ないときには、二次側電圧が高電圧となる。特に、放電電力（放電電流）がゼロであるときには、無限大の二次側電圧（フライバック電圧）が発生する。

また、フィードバック巻線Ｌ_Ｆに発生する誘起電圧は、ダイオードＤ５で整流されてコンデンサＣ４によりピーク値がホールドされる。このホールドされた電圧は、帰還電圧Ｖ_ＦＢとして、ＦＢ端子に入力される。制御回路８０内部では、この帰還電圧Ｖ_ＦＢが設定値に近づくようにＰＷＭ制御信号が生成され、Ｇ端子に出力される。これにより、二次側電圧が定格電圧に近づくように制御される。

次に、図１を用いて、電圧検出装置２００の全体動作を説明する。
ＤＣＤＣコンバータ１００と電池電圧検出部２０との間の端子が正常に接続されていれば、ＤＣＤＣコンバータ１００には所定の二次側電流が流れるので、二次側電圧は高電圧にはならず、ＶＤＤ端子には＋１５Ｖの定格電圧が出力される。しかしながら、ＤＣＤＣコンバータ１００と電池電圧検出部２０との接続が不完全であり、無負荷状態、あるいは、二次側ＣＰＵ３０のみに二次側電力が供給される場合には、ＤＣＤＣコンバータ１００のＰＷＭ制御の限界を超え、二次側に高電圧が発生する。

また、二次側ＣＰＵ３０は、抵抗器Ｒ１，Ｒ２で分圧した電圧Ｖ_ＤＩＶをＡ／Ｄ変換して、分圧した電圧Ｖ_ＤＩＶの信号をシリアル伝送器５５を介して一次側ＣＰＵ３５にデジタル伝送している。そして、一次側ＣＰＵ３５は、受信した分圧した電圧Ｖ_ＤＩＶが所定値より大きいか否かにより二次側の高電圧異常を判定している。なお、フィードバック巻線Ｌ_Ｆを使わずに、分圧した電圧Ｖ_ＤＩＶを二次側電圧の帰還制御に使うことも可能であるが、分圧した電圧Ｖ_ＤＩＶは、Ａ／Ｄ変換器、シリアル伝送器５０，５５を使う必要がある。このため、伝送速度が遅くなり、スイッチングに間に合わないため、フィードバック巻線Ｌ_Ｆを使って、帰還制御を行うことが好ましい。

そして、一次側ＣＰＵ３５は、ＤＣＤＣコンバータ１００のＲＵＮ端子を反転して、ＤＣＤＣコンバータ１００の駆動を停止させる。このとき、駆動停止までの所定時間は、例えば、２００ｍＳＥＣであり、二次側ＣＰＵ３０の駆動を継続させるのに十分な時間であり、且つ電池電圧検出部２０が過電圧により破壊しない程度の短い時間である。
この駆動停止により、ＤＣＤＣコンバータ１００の二次側電圧（コンデンサＣ１，Ｃ２，Ｃ３（図２）の両端電圧）は徐々に低下する。ただし、この一次側ＣＰＵ３５の異常検知から駆動停止までの時間は、一次側ＣＰＵ３５のソフトにより設定でき、任意に変更可能である。

次に、図３のフローチャート及び図４のタイミングチャートを参照して、コンデンサＣ４（図２）が短絡故障した場合の動作を説明する。なお、図３のルーチンは逐次実行されている。図４において、時刻ｔ０以前の通常状態では、ＶＤＤ端子は＋１５Ｖの定格電圧が出力され、ＦＢ端子は所定電圧が出力され、ＣＯＭＰ端子はＨｉｇｈレベルである（図３のＳ１０においてＨｉｇｈ）。これにより、一次側ＣＰＵ３５はＲＵＮ端子をＨｉｇｈレベルにして（Ｓ３０）、ＦＥＴ（図２）は、スイッチング駆動を行う。そして、元のルーチンに戻る（図３のＲＥＴＵＲＮ）。

一方、時刻ｔ０に、コンデンサＣ４が短絡故障すると、ＦＢ端子がＨｉｇｈレベルからＬｏｗレベルに遷移する。これにより、ＰＷＭ制御信号が最大デューティとなり、電池電圧検出部２０が過電圧になろうとする。しかし、ＣＯＭＰ端子がＬｏｗレベルに遷移して（Ｓ１０でＨｉｇｈ→Ｌｏｗ）、一次側ＣＰＵ３５は、２００ｍＳＥＣ待って（Ｓ２０）、時刻ｔ１にＲＵＮ端子を反転させ、Ｌｏｗレベルにする（Ｓ４０）。これにより、ＤＣＤＣコンバータ１００は、ＦＥＴ（図２）のスイッチング駆動を停止する。コンデンサＣ１，Ｃ２，Ｃ３（図２）の放電により、ＶＤＤ端子の電圧は徐々にゼロに低下する。このときＣＯＭＰ端子はＬｏｗレベルを保ち（Ｓ１０でＬｏｗ）、ＲＵＮ端子はＬｏｗレベルにされている（Ｓ４０）。そして、元のルーチンに戻る（図３のＲＥＴＵＲＮ）。

また、一次側ＣＰＵ３５は、シリアル伝送器５５の送信が一定時間以上途絶えたときにも、異常と判定して、ＤＣＤＣコンバータ１００の駆動を停止させる。

（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば、以下のような種々の変形が可能である。
（１）前記実施形態は、フライバック式のＤＣＤＣコンバータを用いたが、フォワード式のＤＣＤＣコンバータを用いることもできる。
フォワード式のＤＣＤＣコンバータは、チョークコイルと負荷抵抗器と平滑コンデンサとにより、デューティ比で平均化された直流電圧を得るようになっている。図５は、フォワード式のＤＣＤＣコンバータの回路図であり、一次側は、図２と同様である。二次側は、二次巻線の一端にダイオードＤ１のアノードが接続され、カソードにチョークコイルＣＨの一端が接続され、チョークコイルＣＨの他端がコンデンサＣ１の一端に接続され、ＶＤＤ端子として出力される。また、二次巻線の他端とコンデンサＣ１の他端とが接続され、ＣＯＭ端子として出力される。

また、フォワード式のＤＣＤＣコンバータは、トランスの二次側矩形波電圧の最大値が一次側矩形波電圧と巻数比との乗算で決められるので、ＰＷＭ制御困難な状況であっても、最大出力電圧は、一次側矩形波電圧の巻数比で制限される。しかしながら、本実施形態と同様の構成を用いれば、二次側矩形波電圧の振幅値が出力される場合であったときに、ＲＵＮ端子を用いてＤＣＤＣコンバータのスイッチング駆動を停止させて、定格電圧以上の過電圧が出力される時間を低減することができる。

（２）前記実施形態は、二次側電圧が所定電圧以上になったら、ＦＥＴ（図２）のスイッチング駆動を停止させたが、この所定電圧未満の設定電圧以下になったら、二次側の短絡であると判定して、スイッチング駆動を停止させてもよい。すなわち、二次側電圧が所定電圧外になるときにスイッチング駆動を停止させることが好ましい。

本発明の一実施形態である電圧検出装置の構成図である。 電圧検出装置に使用されるＤＣＤＣコンバータの回路図である。 フローチャートである。 ＤＣＤＣコンバータ各部の波形を示すタイミングチャートである。 フォワード式のＤＣＤＣコンバータの回路図である。

符号の説明

１０，１０ａ，１０ｂ，…，１０ｎ 電池モジュール
１５ 高圧バッテリ
２０ 電池電圧検出部
３０ 二次側ＣＰＵ
３５ 一次側ＣＰＵ
４０，４５ 電源装置
５０．５５ シリアル伝送器
６０ 低圧バッテリ
７０ トランス
８０ 制御回路
９０ コンパレータ
１００ ＤＣＤＣコンバータ
１５０ ＤＣＤＣ変換器

Ｌ１ 一次巻線
Ｌ２，Ｌ３，Ｌ４ 二次巻線
Ｌ_Ｆ フィードバック巻線
Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５ ダイオード
CH チョークコイル

Claims (5)

1. 少なくとも一次巻線と二次巻線とが巻回されているトランスと、
   前記一次巻線を駆動するスイッチング素子と、
   前記二次巻線に誘起する電圧が所定範囲外であることを検出すると共に、前記スイッチング素子の駆動を停止させる制御手段と、
   前記二次巻線の誘起電圧を整流した直流電圧を検出し、前記直流電圧により駆動される二次側電圧検出手段とを備え、
   前記トランスは、前記二次巻線に誘起する誘起電圧に比例する電圧を発生するフィードバック巻線がさらに巻回され、
   前記スイッチング素子は、前記フィードバック巻線に誘起した電圧を整流した整流電圧を用いて前記一次巻線をパルス幅駆動させ、
   前記制御手段は、前記整流電圧が所定値以下であるときに、前記スイッチング素子の駆動を停止させ、
   前記整流電圧の第１過電圧を検出したときには、検出してから所定時間経過した後に、前記スイッチング素子の駆動を停止させ、
   前記所定時間は、前記二次側電圧検出手段を駆動させるのに十分な時間であり、且つ前記二次側電圧検出手段が第２過電圧により破壊されない時間である
   ことを特徴とするＤＣＤＣ変換器。
2. 前記制御手段は、前記二次側電圧検出手段と絶縁されていることを特徴とする請求項１に記載のＤＣＤＣ変換器。
3. 前記トランスの巻線方向、及び前記二次巻線の出力回路は、フライバック回路を構成していることを特徴とする請求項１又は請求項２に記載のＤＣＤＣ変換器。
4. 直列に接続された複数の電池セルを備える高圧バッテリと、
   所定数の電池セルに分割された電池モジュールの電圧を検出する電池電圧検出部と、
   低圧バッテリから給電され、各前記電池モジュールの電圧を信号処理する信号処理部と、
   前記低圧バッテリの電圧を昇圧した昇圧電圧を前記電池電圧検出部に印加するＤＣＤＣコンバータとを備える電圧検出装置において、
   前記ＤＣＤＣコンバータは、少なくとも一次巻線と二次巻線とが巻回されているトランスと、前記一次巻線を駆動するスイッチング素子と、前記二次巻線に誘起する電圧が所定範囲外であることを検出すると共に、前記スイッチング素子の駆動を停止させる制御手段と、
   前記二次巻線の誘起電圧を整流した直流電圧を検出し、前記直流電圧により駆動される二次側電圧検出手段とを備え、
   前記トランスは、前記二次巻線に誘起する誘起電圧に比例する電圧を発生するフィードバック巻線がさらに巻回され、
   前記スイッチング素子は、前記フィードバック巻線に誘起した電圧を整流した整流電圧を用いて前記一次巻線をパルス幅駆動させ、
   前記制御手段は、前記整流電圧が所定値以下であるときに、前記スイッチング素子の駆動を停止させ、
   前記整流電圧の第１過電圧を検出したときには、検出してから所定時間経過した後に、前記スイッチング素子の駆動を停止させ、
   前記所定時間は、前記二次側電圧検出手段を駆動させるのに十分な時間であり、且つ前記二次側電圧検出手段が第２過電圧により破壊されない時間であることを特徴とする電圧検出装置。
5. 前記ＤＣＤＣコンバータは、前記フィードバック巻線の電圧と閾値電圧とを比較して、前記異常を検知し、前記ＤＣＤＣコンバータの駆動を停止させることを特徴とする請求項４に記載の電圧検出装置。

Images