JP2011205810A

JP2011205810A - 非絶縁コンバータの過電圧保護回路

Info

Publication number: JP2011205810A
Application number: JP2010071623A
Authority: JP
Inventors: Satoshi Tomioka; 聡富岡
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 2010-03-26
Filing date: 2010-03-26
Publication date: 2011-10-13
Anticipated expiration: 2030-03-26
Also published as: JP5417235B2

Abstract

【課題】高効率で高速な応答特性を得る利点を損なうことなく、故障時に過電圧を出力させない非絶縁コンバータの過電圧保護回路を提供する。
【解決手段】降圧コンバータ１は、第１の期間にスイッチング素子５のみをオンさせ、第２の期間にスイッチング素子５，６を両方ともオフさせ、第３の期間にスイッチング素子６のみをオンさせ、第４の期間にスイッチング素子５，６を再び両方ともオフさせる動作を繰り返す。故障判定回路４０は、ダイオード８のカソード電圧ＶD2を検出し、その電圧ＶD2のピーク値Ｖｃが基準電圧Ｖrefを超えたら、比較器４７から遮断信号を出力する。駆動信号停止回路５０は、遮断信号を受けてスイッチング素子５，６へのパルス駆動信号の供給を停止する。
【選択図】図１

Description

本発明は、高圧の入力電圧を絶縁することなく低圧の出力に変換し、その出力電圧を負荷に供給する非絶縁コンバータにおいて、低電圧で駆動する負荷を過電圧から保護する非絶縁コンバータの過電圧保護回路に関する。

スイッチングコンバータの出力電圧はフィードバック制御により所望の電圧に安定制御されており、コンバータの故障により出力電圧が負荷（負荷装置や負荷デバイス）の耐圧を超えないように、当該コンバータには例えば特許文献１などに開示される過電圧保護回路が設けられている。一般的な過電圧保護回路は、出力電圧が過電圧検出レベルを超えるとコンバータのスイッチング素子を動作停止させるものであり、降圧コンバータではスイッチング素子の時比率（スイッチング周期に対するオン期間の割合）Ｄをゼロにすることで、負荷への過電圧を抑止している。

図４および図５は、従来から知られているスイッチング電源装置の回路図である。図４において、ここでの非絶縁降圧コンバータ１０１は、スイッチング素子１０２，１０３と、チョークコイル１０４と、出力コンデンサ１０５とにより構成され、スイッチング素子１０２，１０３による直列回路が入力電源１１０に接続され、スイッチング素子１０３の両端間にチョークコイル１０４と出力コンデンサ１０５による直列回路が接続され、出力コンデンサ１０５の両端間に負荷１２０が接続される。スイッチング素子１０２，１０３は何れもＭＯＳ型ＦＥＴで構成され、これらのスイッチング素子１０２，１０３の制御端子であるゲートには、制御回路１３０から相補的なパルス駆動信号が与えられる。

したがって、スイッチング素子１０２がオンし、スイッチング素子１０３がオフする期間では、入力電源１１０からスイッチング素子１０２およびチョークコイル１０４を通して負荷１２０に電流が流れ、チョークコイル１０４にエネルギーが蓄えられる一方で、スイッチング素子１０２がオフし、スイッチング素子１０３がオンする期間になると、スイッチング素子１０３を通してチョークコイル１０４に蓄えられたエネルギーが負荷１２０に放出される。そして、このようなスイッチング素子１０２，１０３のスイッチング動作を繰り返すことで、入力電源１１０の入力電圧Ｖinよりも低い出力電圧Ｖoutを、出力コンデンサ１０５の両端間から負荷１２０に供給することができる。

一方、図５はインターリーブ型の非絶縁降圧コンバータ２０１を含むスイッチング電源装置を示している。この降圧コンバータ２０１は、スイッチング素子２０２と、ダイオード２０３と、チョークコイル２０４とを備えた第１の回路と、スイッチング素子２１２と、ダイオード２１３と、チョークコイル２１４とを備えた第２の回路と、第１の回路および第２の回路に共通する出力コンデンサ２２５とにより構成され、第１の回路は第２の回路は並列に接続される。第１の回路や第２の回路は、前記図４に示すスイッチング素子１０２，１０３およびチョークコイル１０４に対応するもので、図４のスイッチング素子１０３をダイオードで構成してもよく、また図５のダイオード２１３，２１４をＭＯＳ型ＦＥＴなどのスイッチング素子で構成してもよい。

上記降圧コンバータ２０１において、スイッチング素子２０２，２１２は何れもＭＯＳ型ＦＥＴで構成され、これらのスイッチング素子２０２，２１２の制御端子であるゲートには、制御回路２３０から位相をずらしたパルス駆動信号が与えられる。これにより第１の回路と第２の回路は、図４で示した降圧コンバータ１０１と同様に、チョークコイル２０４，２１４によるエネルギー蓄積と放出が繰り返され、入力電源１１０の入力電圧Ｖinよりも低い出力電圧Ｖoutを、出力コンデンサ２２５の両端間から負荷１２０に供給することができる。

図４の降圧コンバータ１０１は、出力電圧Ｖoutに応じて制御回路１３０がパルス駆動信号の導通幅（オン期間）ひいては各スイッチング素子１０２，１０３の時比率Ｄを調整することで、出力電圧Ｖoutの安定化を図ると共に、その出力電圧Ｖoutが過電圧検出レベルを超えると、これらのスイッチング素子１０２，１０３へのパルス駆動信号の供給を遮断する。これは、図５の降圧コンバータ２０１において、制御回路２３０からスイッチング素子２０２，２１２に対しても同様に動作される。

しかし、図４のスイッチング素子１０２や、図５のスイッチング素子２０２のドレイン・ソース間が短絡故障などを起こした場合、過電圧保護回路の機能を備えた制御回路１３０が出力電圧Ｖoutの過電圧状態を検出して、パルス駆動信号の供給を遮断するだけでは、出力電圧Ｖoutの上昇を防止することができない。

図６は、正常時に直流12Ｖの入力電圧Ｖinを直流1.2Ｖの出力電圧Ｖoutに変換する降圧コンバータ１０１において、メインのスイッチング素子１０２が短絡故障若しくはスイッチング素子１０２の駆動回路が故障したときに、その時比率Ｄが100％に固定された場合のシミュレーション結果を示している。ここで、上段は出力電圧Ｖoutを示しており、また下段はスイッチング素子１０２の動作状態であるスイッチングモードを示している。

図６から判るように、上記原因で降圧コンバータ１０１が故障したときに、スイッチング素子１０２の時比率Ｄが0.1（10％）から１（100％）に変化すると、極めて短時間に出力電圧Ｖoutが入力電圧Ｖinと等しいレベルにまで上昇する。負荷１２０が一般的な1.2Ｖ駆動のプロセッサである場合、図６のシミュレーション結果では、故障発生から僅か２μｓ後に、出力電圧Ｖoutがプロセッサの絶対最大定格である1.55Ｖを超えてしまうことが判る。

また、この種の降圧コンバータ１０１，２０１では、負荷１２０の変動に対する高速応答を要求されることから、チョークコイル１０４，２０４，２１４のインダクタンス値や、出力コンデンサ１０５，２２５のキャパシタンス値を小さくしなければならず、故障時における出力電圧Ｖoutの上昇スピードもそれに比例して速くなっている。そのため、こうした故障状態から負荷１２０を完全に保護するには、高速な出力電圧Ｖoutの検出回路と、負荷１２０に至るパワーラインの遮断回路が必要になり、これらの検出回路や遮断回路の追加実装によるコスト上昇が問題視されていた。

さらに近年は負荷１２０として、ＬＳＩ（Large Scale Integration：大規模集積回路）を動作させる電源電圧の低下が著しく、１Ｖ以下で動作するＬＳＩも出現しており、それに対応した出力電圧Ｖoutを供給できる降圧コンバータ１０１，２０１も必要とされる。降圧コンバータ１０１，２０１の出力電圧Ｖoutは、入力電圧Ｖinと時比率Ｄとの積（Ｖout＝Ｖin・Ｄ）で求められるので、入力電圧Ｖinが12Ｖで、出力電圧Ｖoutが0.8Ｖであるとすると、時比率Ｄは0.067としなければならない。これは、スイッチング周波数が500ｋＨｚの場合に、僅か130ｎｓのオン時間幅に相当する。このような短いオン時間でスイッチング素子１０２，１０３や、スイッチング素子２０３，２１３を駆動させると、高効率で高速応答可能な回路構成の実現が困難になる。

これらの問題を一挙に解決する手段として、特許文献２にはタップドインダクタ型の非絶縁降圧コンバータが提案されている。図７にその回路例を示す。

同図において、ここでの降圧コンバータ１は、入力電源１０からの直流入力電圧Ｖinを降圧して、負荷２０に出力電圧Ｖoutを供給するもので、一次巻線２Ａと二次巻線２Ｂとを磁気結合させた第１のトランス２と、一次巻線３Ａと二次巻線３Ｂとを磁気結合させた第２のトランス３と、分圧用コンデンサ４と、第１のスイッチング素子５と、第２のスイッチング素子６と、第１のダイオード７と、第２のダイオード８と、出力コンデンサ９とにより構成される。この降圧コンバータ１は、第一相のコンバータ回路として、第１のトランス２，第１のスイッチング素子５，第１のダイオード７を備え、第二相のコンバータ回路として、第２のトランス３，第２のスイッチング素子６，第２のダイオード８を備えている。また、トランス２の一次巻線２Ａおよびトランス３の一次巻線３Ａと直列に分圧用コンデンサ４が接続され、第一相および第二相のコンバータ回路の出力端に、平滑用の出力コンデンサ９が共通して接続される。

スイッチング素子５，６は何れもＭＯＳ型ＦＥＴで構成され、これらのスイッチング素子５，６のゲートには、制御回路３０から位相をずらしたパルス駆動信号が与えられる。これにより、スイッチング素子５，６は位相差を有してスイッチング動作されるが、各スイッチング素子５，６の時比率Ｄは、０≦Ｄ＜0.5の範囲に制限され、スイッチング素子５のみオン→両方のスイッチング素子５，６がオフ（デッドタイム）→スイッチング素子６のみオン→両方のスイッチング素子５，６がオフ（デッドタイム）の動作を繰り返す。

図７で提案する降圧コンバータ１は、出力電圧Ｖoutが次の式にて表せる。

ここで、各トランス２，３の一次巻線２Ａ，３Ａの巻数をｎ１とし、二次巻線２Ｂ，３Ｂの巻数をｎ２とすると、ｎは一次巻線２Ａ，３Ａと二次巻線２Ｂ，３Ｂとの巻数比（＝ｎ１／ｎ２）である。

したがって、タップドインダクタとして設けた各トランス２，３の巻数比ｎを調整することで、上記降圧コンバータ１０１，２０１よりも低い出力電圧Ｖoutを生成できる。上記入力電圧Ｖinが12Ｖで、出力電圧Ｖoutが0.8Ｖとした例では、巻数比ｎ＝１の場合、時比率Ｄが0.27となり、スイッチング周波数が500ｋＨｚの場合に、パルス駆動信号のオン時間幅を533ｎｓに拡大できる。このことから、図７の降圧コンバータ１では高効率で高速な応答特性を得ることができる。

特許文献２で提案された降圧コンバータ１は、それ以前に知られていた降圧コンバータ１０１，２０１に比べて、次のような利点がある。
（１）同じ時比率Ｄでは、１／２（ｎ＋１）倍の低電圧が出力可能。
（２）整流素子であるダイオード７，８の耐圧が、Ｖin／２（ｎ＋１）に低くできる。
（３）出力コンデンサ９のリップル電圧が少ない。
（４）入力側素子である分圧用コンデンサ４やスイッチング素子５，６の何れかが短絡故障しても、入力電圧Ｖinが負荷２０側に伝搬しない。

特開２００６−３１１６６９号公報特開２００８−７２８３４号公報

しかし、上記従来技術では次のような問題がある。

図８は、図７の降圧コンバータ１において、入力電圧Ｖinが24Ｖ，出力電圧Ｖoutが1.2Ｖで動作しているときに、スイッチング素子５が短絡故障した場合の出力電圧Ｖoutと、ダイオード７のカソード電圧ＶD1と、ダイオード８のカソード電圧ＶD2の挙動を示している。上記利点（４）にあるように、ここでの出力電圧Ｖoutは、スイッチング素子５の短絡故障時に入力電圧Ｖinと等しいレベルに上昇することはないが、最大で３Ｖ程度に上昇しているので、負荷２０を過電圧から保護する観点からは不十分である。

そこで本発明は上記問題点に鑑み、高効率で高速な応答特性を得る利点を損なうことなく、故障時に過電圧を出力させない非絶縁コンバータの過電圧保護回路を提供することを、その目的とする。

本発明における非絶縁コンバータの過電圧保護回路は、一次巻線と二次巻線とを磁気結合してなる第１のトランスと、一次巻線と二次巻線とを磁気結合してなる第２のトランスと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、前記分圧用コンデンサは、前記第１および第２のスイッチング素子に向けて一端が繋がれており、第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、前記分圧用コンデンサと前記第１のトランスの一次巻線と前記２のトランスの一次巻線とからなる直列回路を、前記第１の期間に前記入力電源と前記第１のトランスの二次巻線および前記出力コンデンサに直列接続させ、ならびに、前記第３の期間に前記第２のトランスの二次巻線と前記出力コンデンサに直列接続させて、前記第１および前記第２のトランスに二相の励磁電流をそれぞれ生成し、前記第２の期間に、前記第１のトランスの二次巻線に流れる電流を前記第１の整流素子により整流し、前記第４の期間に、前記第２のトランスの二次巻線に流れる電流を前記第２の整流素子により整流することで、直流電圧を負荷に供給する非絶縁コンバータにおいて、前記第２の整流素子の接地された一端を基準として、当該第２の整流素子の他端に発生する電圧を検出し、その検出値が基準値を超えたら遮断信号を出力する故障判定回路と、前記遮断信号を受けて、前記第１および前記第２のスイッチング素子へのパルス駆動信号の供給を停止する駆動信号停止回路とを備えている。

この場合の前記故障判定回路は、前記第１の整流素子の接地された一端を基準として、当該第１の整流素子の他端に発生する電圧を検出し、その検出値が基準値を超えたら前記遮断信号を出力するように構成してもよい。

代わりに、前記故障判定回路は、前記接地された点を基準として、前記分圧用コンデンサの他端に発生する電圧を検出し、その検出値が基準値を超えたら前記遮断信号を出力するように構成してもよい。

上記各構成において、前記遮断信号が出力されると、外部に警報信号を送出するように構成するのが好ましい。

請求項１の発明によれば、高効率で高速な応答特性を有する降圧コンバータとしての特徴を生かしながら、第１のスイッチング素子または第２のスイッチング素子が短絡故障すると、第２の整流素子の他端に発生する電圧が跳ね上がることを利用して、故障判定回路が遮断信号を出力することで、第１および前記第２のスイッチング素子へのパルス駆動信号の供給を停止して、出力電圧を速やかに低下させ、故障時に過電圧を出力させないようにすることができる。

請求項２の発明によれば、分圧用コンデンサが短絡故障したときに、第１の整流素子の他端に発生する電圧が跳ね上がった場合にも、故障判定回路からの遮断信号によって、出力電圧を速やかに低下させることができ、第１および第２のスイッチング素子の短絡故障時のみならず、分圧用コンデンサの短絡故障においても、過電圧を出力させないようにすることができる。

請求項３の発明によれば、分圧用コンデンサが短絡故障したときに、分圧用コンデンサの他端に発生する電圧が跳ね上がった場合にも、故障判定回路からの遮断信号によって、出力電圧を速やかに低下させることができ、第１および第２のスイッチング素子の短絡故障時のみならず、分圧用コンデンサの短絡故障においても、過電圧を出力させないようにすることができる。さらにこの場合は、分圧用コンデンサの短絡故障を、第１および第２のトランスの一次巻線と二次巻線との比に依存することなく直接的に検出できる。

請求項４の発明によれば、過電圧保護回路を備えた非絶縁コンバータが複数稼動しているときに、どの非絶縁コンバータが故障したのかを警報信号の送出により直ちに判断することができる。

本発明の一実施例におけるスイッチング電源装置の回路図である。同上、コンバータ故障時における各部の波形図である。別な変形例を示すスイッチング電源装置の回路図である。従来のスイッチング電源装置を示す回路図である。従来の別なスイッチング電源装置を示す回路図である。図４や図５の回路で、コンバータ故障時における各部のシミュレーション結果を示す波形図である。従来知られているタップドインダクタ型の非絶縁降圧コンバータを含むスイッチング電源装置を示す回路図である。図７の回路で、コンバータ故障時における各部の波形図である。

以下、添付図面に基づいて、本発明における好適な回路例を詳細に説明する。なお、実施例において共通する構成には共通の符号を付し、同一箇所の説明は重複を避けるために極力省略する。

図１は、本発明の一実施例を示すスイッチング電源装置の回路図である。同図において、非絶縁降圧コンバータ１は図７で示したものと同一であるが、ここで各素子の接続を説明すると、入力電源１０の正極性端子にはスイッチング素子５のドレインが接続され、このスイッチング素子５のソースに、分圧用コンデンサ４の一端と別なスイッチング素子６のドレインが接続される。分圧用コンデンサ４の他端には、トランス３の一次巻線３Ａの他端である非ドット端子が接続され、トランス３の一次巻線３Ａの一端であるドット端子には、トランス２の一次巻線２Ａの一端であるドット端子が接続され、トランス２の一次巻線２Ａの他端である非ドット端子には、ダイオード７のカソードとトランス２の二次巻線２Ｂの一端であるドット端子がそれぞれ接続される。そして、トランス２の二次巻線２Ｂの他端である非ドット端子に、出力コンデンサ９の一端が接続され、この出力コンデンサ９の他端が、接地された入力電源１０の負極性端子およびダイオード７のアノードに接続されることで、前記第一相のコンバータ回路が構成される。

一方、前記スイッチング素子６のソースは、ダイオード８のカソードとトランス３の二次巻線３Ｂの一端であるドット端子がそれぞれ接続され、トランス３の二次巻線３Ｂの他端である非ドット端子に、出力コンデンサ９の一端が接続され、この出力コンデンサ９の他端が、接地されたダイオード８のアノードに接続されることで、前記第二相のコンバータ回路が構成される。そして、出力コンデンサ９の両端に負荷２０を接続することにより、降圧コンバータ１から負荷２０に出力電圧Ｖoutを供給する構成となっている。

なお、降圧コンバータ１の構成として、例えば分圧用コンデンサ４は、トランス２の一次巻線２Ａとトランス３の一次巻線３Ａの一次巻線との間に挿入接続してもよく、一次巻線２Ａ，３Ａと分圧用コンデンサ４とによる直列回路が形成されればよい。また、ダイオード７に代わる第１の整流素子として、スイッチング素子５と相補的に動作するＭＯＳ型ＦＥＴなどのスイッチ素子を用い、同様にダイオード８に代わる第２の整流素子として、スイッチング素子６と相補的に動作するＭＯＳ型ＦＥＴなどのスイッチ素子を用いてもよい。

４０は、本実施例において付加された故障判定回路である。この故障判定回路４０は、スイッチング素子５，６や分圧用コンデンサ４が短絡故障したと判定すると、制御回路３０の制御端子Ｓ／Ｄに例えばＨ（高）レベルの遮断信号を出力するもので、ここでは整流素子の接地されていない端子電圧として、ダイオード７，８のカソード電圧ＶD1，ＶD2をそれぞれ検出するダイオード４２，４３およびコンデンサ４５と、安定した基準電圧Ｖrefを生成する基準電源４６と、コンデンサ４５の両端に発生する整流検出電圧が正常な動作時に比べて異常に上昇し、基準電源４６からの基準電圧Ｖrefを上回ると、前記Ｈレベルの遮断信号を出力する比較器４７と、をそれぞれ備えている。

より具体的には、ダイオード４３とコンデンサ４５からなる第１のピーク整流回路は、主にスイッチング素子５，６の短絡故障を監視するのに設けられたもので、ダイオード４３のアノードがダイオード８のカソードに接続され、ダイオード４３のカソードがコンデンサ４５の一端に接続される。一方、ダイオード４２とコンデンサ４５からなる第２のピーク整流回路は、主にコンデンサ４の短絡故障を監視するのに設けられたもので、ダイオード４２のアノードがダイオード７のカソードに接続され、ダイオード４２のカソードがコンデンサ４５の一端に接続される。第１および第２のピーク整流回路は、共通のコンデンサ４５により素子数の低減を図っているが、別々にコンデンサを設けてもよい。これは、基準電源４６や比較器４７についても同じことがいえる。

比較器４７は、一方の入力端子である非反転入力端子をコンデンサ４５の一端に接続し、他方の入力端子である反転入力端子を基準電源４６の正極性端子に接続し、出力端子を制御回路３０の制御端子Ｓ／Ｄに接続している。また、基準電源４６の負極性端子はコンデンサ４５の他端と共に接地される。比較手段としての比較器４７はオペアンプに限らず、他の回路構成で実現してもよい。

故障判定回路４０は、図１に示すもの以外で種々の変形が可能である。例えば、ダイオード７，８のカソード電圧ＶD1，ＶD2が異常に上昇したら、定電圧素子（ツェナーダイオード）に電流が流れることを利用して遮断信号を出力する回路としてもよい。また、前記ダイオード７，８のカソード電圧ＶD1，ＶD2を、Ａ／Ｄコンバータにより連続的なアナログ値から離散的なディジタル値に変換し、これを読み込んで異常であると判定したら、遮断信号を出力する構成としてもよい。

制御回路３０は、制御端子Ｓ／Ｄに遮断信号が入力されない正常時に、スイッチング素子５，６のゲートに位相をずらしたパルス駆動信号を供給する。また、正常時に制御回路３０は出力電圧Ｖoutを監視し、この出力電圧Ｖoutに応じてパルス駆動信号の導通幅ひいては各スイッチング素子５，６の時比率Ｄを調整する。これにより、スイッチング素子５，６は位相差を有してスイッチング動作されるが、各スイッチング素子５，６の時比率Ｄは、０≦Ｄ＜0.5の範囲に制限され、スイッチング素子５のみオン→両方のスイッチング素子５，６がオフ（デッドタイム）→スイッチング素子６のみオン→両方のスイッチング素子５，６がオフ（デッドタイム）の動作を繰り返す。

一方、制御回路３０は制御端子Ｓ／Ｄに遮断信号が入力されると、スイッチング素子５，６へのパルス駆動信号の供給を停止する駆動信号停止回路５０を備えている。本実施例では、駆動信号停止回路５０が制御回路３０に組み込まれているが、制御回路３０とは独立した構成としてもよい。この駆動信号停止回路５０は、前記故障判定回路４０から遮断信号が発生すると、スイッチング電源装置の外部に警報信号を送出する出力端子ＯＵＴを備えている。当該警報信号は、例えば図１に示す複数のスイッチング電源装置を管理する電源システム（図示せず）などに送出され、それにより電源システムはどのスイッチング電源装置が短絡故障を起こしているのかを把握することができる。

次に、上記構成における動作を説明する。分圧用コンデンサ４やスイッチング素子５，６が短絡故障していない正常時において、制御回路３０からスイッチング素子５，６のゲートにパルス駆動信号がそれぞれ与えられると、スイッチング素子５，６は双方がオフになるデッドタイム期間を有しながら、交互にオン・オフを繰り返す。

そして、スイッチング素子５のみオンする第１の期間では、スイッチング素子６はオフしており、トランス２の一次巻線２Ａとトランス３の一次巻線３Ａと分圧用コンデンサ４とからなる直列回路が、入力電源１０とトランス２の二次巻線２Ｂと出力コンデンサ９に連結され、これらの各素子による閉回路が形成される。このとき、ダイオード７は逆バイアスされるので、トランス２は単なるインダクタとして機能し、トランス２を流れる電流、すなわち励磁電流と二次巻線電流は直線的に増加しながら負荷２０側へ流れ込む。また、トランス２に流れる電流がトランス３の一次巻線３Ａにも流れることにより、順バイアスされたダイオード８を通して、トランス３の二次巻線３Ｂから負荷２０側へ電流が流れ込む。さらに、トランス３に蓄えられる励磁エネルギーが二次巻線３Ｂから負荷２０側へ放出するので、トランス３の励磁電流は直線的に減少する。

続いて、両方のスイッチング素子５，６がオフする第２の期間になると、ダイオード７，８は何れも順バイアスされ、トランス２の励磁エネルギーが二次巻線２Ｂから負荷２０側に放出されると共に、トランス３の励磁エネルギーが二次巻線３Ｂから負荷２０側に放出される。したがって、各トランス２，３の励磁電流は直線的に減少する。

次に、スイッチング素子６のみオンする第３の期間では、スイッチング素子５はオフしており、トランス２の一次巻線２Ａとトランス３の一次巻線３Ａと分圧用コンデンサ４とからなる直列回路が、トランス３の二次巻線３Ｂと出力コンデンサ９に連結され、これらの各素子による閉回路が形成される。このとき、分圧用コンデンサ４の両端間に発生する直流電圧が電源の代わりとなって、ダイオード８が逆バイアスされ、トランス３は単なるインダクタとして機能し、トランス３を流れる電流、すなわち励磁電流と二次巻線電流は直線的に増加しながら負荷２０側へ流れ込む。また、トランス３に流れる電流がトランス２の一次巻線２Ａにも流れることにより、順バイアスされたダイオード７を通して、トランス２の二次巻線２Ｂから負荷２０側へ電流が流れ込む。さらに、トランス２に蓄えられる励磁エネルギーが二次巻線２Ｂから負荷２０側へ放出するので、トランス２の励磁電流は直線的に減少する。

その後、両方のスイッチング素子５，６が再びオフする第４の期間になる。このとき、ダイオード７，８は何れも順バイアスされ、トランス２の励磁エネルギーが二次巻線２Ｂから負荷２０側に放出されると共に、トランス３の励磁エネルギーが二次巻線３Ｂから負荷２０側に放出され、各トランス２，３の励磁電流は直線的に減少する。

こうした降圧コンバータ１の動作中に、故障判定回路４０は、ダイオード７のカソード電圧ＶD1をダイオード４２とコンデンサ４５でピーク整流すると共に、ダイオード８のカソード電圧ＶD2をダイオード４３とコンデンサ４５でピーク整流し、コンデンサ４５の両端間にカソード電圧ＶD1，ＶD2のなかで最大なピーク値Ｖｃ（＝max（ＶD1，ＶD2））を検出する。正常時におけるカソード電圧ＶD1，ＶD2のピーク値Ｖｃnormalは、２（ｎ＋１）であり、故障検出レベルである基準電圧Ｖrefはそれよりも大きい値に設定されているので（Ｖｃnormal＜Ｖref）、比較器４７は遮断信号を出力せず、したがって制御回路３０は上記パルス駆動信号を供給し続ける。

一方、スイッチング素子５，６の少なくとも一方が短絡故障すると、スイッチング素子５，６が同時にオンする期間が生じ、その期間に直流電源１０とダイオード８との閉回路が形成される。このとき、ダイオード８のカソード電圧ＶD2のピーク値Ｖｃabnormalは入力電圧Ｖinに跳ね上がる。例として、巻数比ｎ＝１ならば、スイッチング素子５，６の短絡故障時におけるカソード電圧ＶD2のピーク値Ｖｃabnormalは、正常時におけるピーク値Ｖｃabnormal（＝Ｖin／４）の４倍となる。

また、分圧用コンデンサ４が短絡故障していない場合は、分圧用コンデンサ４の他端を基準として一端にＶin／２の電圧が発生するが、分圧用コンデンサ４が短絡故障すると、ダイオード７のカソード電圧ＶD1のピーク値Ｖｃabnormalは、前記正常なピーク値Ｖｃnormalに対して分圧用コンデンサ４の両端間に発生する電圧（Ｖin／２）分が跳ね上がる。例として、巻数比ｎ＝１ならば、分圧用コンデンサ４の短絡故障時におけるカソード電圧ＶD1のピーク値ＶｃabnormalはＶin／２となり、正常時におけるピーク値Ｖｃabnormal（＝Ｖin／４）の２倍となる。

比較器４７は、こうした短絡故障時のピーク値Ｖｃabnormalと、基準電源４６からの基準電圧Ｖrefとを比較するが、予め短絡故障時のピーク値Ｖｃabnormalよりも基準電圧Ｖrefを低く設定することで、故障検出を知らせる遮断信号を、比較器４７から制御回路３０の制御端子Ｓ／Ｄに出力できる。

制御回路３０に組み込まれた駆動信号停止回路５０は、故障判定回路４０から遮断信号が出力されると、スイッチング素子５，６へのパルス駆動信号の供給を遮断する。これにより、一方の例えばスイッチング素子５が短絡故障した場合は、短絡故障していない他方のスイッチング素子６はオフ状態のままになり、出力電圧Ｖoutは速やかに低下して、負荷２０に過電圧が供給されるのを防止できる。これは、スイッチング素子６が短絡故障した場合にも、同じことがいえる。また、分圧用コンデンサ４が短絡故障した場合も、故障判定回路４０からの遮断信号を受けて、スイッチング素子５，６がオフ状態のままとなり、出力電圧Ｖoutは同様に速やかに低下して、負荷２０に過電圧が供給されるのを防止できる。

上記故障判定回路４０の動作で注目すべき点は、スイッチング素子５，６や分圧用コンデンサ４の短絡故障時において、カソード電圧ＶD1，ＶD2のピーク値Ｖｃabnormalが、正常時に対して急激（例えば、２倍乃至４倍）に跳ね上がる、ということにある。一般的な過電圧保護回路の場合は、出力電圧Ｖoutを監視して、その電圧検出レベルが設定値を超えたらスイッチング素子５，６へのパルス駆動信号の供給を遮断しているが、設定値は出力電圧Ｖoutを基準にして、ある上限値に設定せざるを得ないため、出力電圧Ｖoutが設定値にまで上昇するのにタイムラグを生じ、負荷２０を過電圧から十分に保護することができない。しかし、本実施例における故障判定回路４０は、スイッチングパルス単位でスイッチング素子５，６や分圧用コンデンサ４の短絡故障を判定できるので、故障発生直後に出力電圧Ｖoutを速やかに低下させることができ、負荷２０を過電圧から確実に保護することができる。

図２は、図１の故障判定回路４０を備えた降圧コンバータ１において、入力電圧Ｖinが24Ｖ，出力電圧Ｖoutが1.2Ｖで動作しているときに、スイッチング素子５が短絡故障した場合の制御端子Ｓ／Ｄの電圧と、出力電圧Ｖoutと、ダイオード７のカソード電圧ＶD1と、ダイオード８のカソード電圧ＶD2の挙動を示している。この図からも明らかなように、スイッチング素子５が短絡故障した直後に、カソード電圧ＶD2のピーク値Ｖｃabnormalが急激に跳ね上がり、そこで故障判定回路４０から遮断信号が発生して、出力電圧Ｖoutが大きく上昇する前に、スイッチング素子６のスイッチング動作が停止していることが判る。

その他、故障判定回路４０の好適な変形例を図３に示す。本変形例で示す故障判定回路４０は、第２のピーク整流回路を構成するダイオード４２のアノードが、ダイオード７のカソードにではなく、分圧用コンデンサ４の他端に接続されている。この場合、第２のピーク整流回路は分圧用コンデンサ４の短絡故障を、巻数比ｎに依存することなくより直接的に検出できる。

正常時において、分圧用コンデンサ４の両端間にはＶin／２の電圧が発生するので、グランドを基準として分圧用コンデンサ４の他端には、Ｖin／２の電圧が発生する。これに対して、分圧用コンデンサ４が短絡故障すると、分圧用コンデンサ４の他端は入力電圧Ｖinに跳ね上がる。したがって、基準電源４６からの基準電圧Ｖrefを、Ｖin／２よりも大きくＶinよりも小さな値に設定すれば、分圧用コンデンサ４の短絡故障時に比較器４７から遮断信号を出力することができ、図１に示す実施例と同様にスイッチング素子５，６へのパルス駆動信号を遮断して、出力電圧Ｖoutを速やかに低下させることができる。

以上のように本実施例では、一次巻線２Ａと二次巻線２Ｂとを磁気結合してなる第１のトランス２と、一次巻線３Ａと二次巻線３Ｂとを磁気結合してなる第２のトランス３と、分圧用コンデンサ４と、第１のスイッチング素子５および第２のスイッチング素子６と、第１の整流素子であるダイオード７および第２の整流素子であるダイオード８と、出力コンデンサ９とを備え、分圧用コンデンサ４は、スイッチング素子５，６に向けて直接的若しくは間接的にその一端が繋がれており、第１の期間にスイッチング素子５のみをオンさせ、第２の期間にスイッチング素子５，６を両方ともオフさせ、第３の期間にスイッチング素子６のみをオンさせ、第４の期間にスイッチング素子５，６を再び両方ともオフさせる動作を繰り返すことにより、分圧用コンデンサ４とトランス２の一次巻線２Ａとトランス３の一次巻線３Ａとからなる直列回路を、第１の期間に入力電源１０と前記第１のトランスの二次巻線および前記出力コンデンサに直列接続させ、ならびに、第３の期間にトランス３の二次巻線３Ａと出力コンデンサ９に直列接続させて、トランス２，３に二相の励磁電流をそれぞれ生成し、第２の期間に、トランス２の二次巻線２Ｂに流れる電流をダイオード７により整流し、第４の期間に、トランス３の二次巻線３Ｂに流れる電流をダイオード８により整流することで、直流の出力電圧Ｖoutを負荷２０に供給する非絶縁コンバータ１において、ダイオード８の接地された一端（アノード）を基準として、当該ダイオード８の接地されていない他端（カソード）に発生する電圧ＶD2を検出し、その電圧ＶD2の検出値であるピーク値Ｖｃが基準値である基準電圧Ｖrefを超えたら、例えば比較器４７などから遮断信号を出力する故障判定回路４０と、前記遮断信号を受けてスイッチング素子５，６へのパルス駆動信号の供給を停止する駆動信号停止回路５０とを過電圧保護回路として備えている。

この場合の降圧コンバータ１は、高効率で高速な応答特性を有する構成を有しているが、そうした降圧コンバータ１としての特徴を生かしながら、スイッチング素子５またはスイッチング素子６の何れかが短絡故障すると、ダイオード８の他端に発生するカソード電圧ＶD2が跳ね上がることを利用して、故障判定回路４０が遮断信号を出力することで、スイッチング素子５，６へのパルス駆動信号の供給を停止して、出力電圧Ｖoutを速やかに低下させ、故障時に過電圧を出力させないようにすることができる。

また、図１に示す故障判定回路４０は、ダイオード７の接地された一端（アノード）を基準として、ダイオード７の接地されていない他端（カソード）に発生する電圧ＶD1を検出し、その電圧ＶD1の検出値であるピーク値Ｖｃが基準電圧Ｖrefを超えたら、遮断信号を出力するように構成している。

こうすると、分圧用コンデンサ４が短絡故障したときに、ダイオード７の他端に発生するカソード電圧ＶD1が跳ね上がった場合にも、故障判定回路４０からの遮断信号によって、出力電圧Ｖoutを速やかに低下させることができ、スイッチング素子５，６の短絡故障時のみならず、分圧用コンデンサ４の短絡故障においても、過電圧を出力させないようにすることができる。

さらに、図３に示す変形例では、前記接地された点を基準として、分圧用コンデンサ４の他端に発生する電圧を検出し、その電圧の検出値が基準値を超えたら遮断信号を出力するように故障判定回路４０を構成している。

したがって、分圧用コンデンサ４が短絡故障したときに、その分圧用コンデンサ４の他端に発生する電圧が跳ね上がった場合にも、故障判定回路からの遮断信号によって、出力電圧を速やかに低下させることができ、スイッチング素子５，６の短絡故障時のみならず、分圧用コンデンサ４の短絡故障においても、過電圧を出力させないようにすることができる。さらにこの場合は、分圧用コンデンサ４の短絡故障を、トランス２，３の一次巻線２Ａ，３Ａと二次巻線２Ｂ，３Ｂとの比に依存することなく直接的に検出できる。

さらに、上記各例に共通して、前記故障判定路４０からの遮断信号が出力されると、外部に警報信号を送出するように、過電圧保護回路を構成するのが好ましい。こうすることで、過電圧保護回路を備えた非絶縁コンバータ１が複数稼動しているときに、どの非絶縁コンバータ１が故障したのかを警報信号の送出により直ちに判断することができる。

なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、警報信号は制御回路３０に遮断信号が出力されたのを受けて、駆動信号停止回路５０が生成しているが、遮断信号そのものを警報信号としてスイッチング電源装置の外部に出力する構成としてもよい。また、第１のトランス２は、一次巻線２Ａを省略して二次巻線２Ｂだけで構成したものも含み、同様に第２のトランス３は、一次巻線３Ａを省略して二次巻線３Ｂだけで構成されたものも含む。この場合、各二次巻線２Ｂ，３Ｂの巻数を調整することで、図１に示す降圧コンバータ１と同様に、高効率で高速な応答特性を得る利点を有することができる。

１非絶縁コンバータ
２第１のトランス
２Ａ一次巻線
２Ｂ二次巻線
３第２のトランス
３Ａ一次巻線
３Ｂ二次巻線
４分圧用コンデンサ
５第１のスイッチング素子
６第２のスイッチング素子
７ダイオード（第１の整流素子）
８ダイオード（第２の整流素子）
９出力コンデンサ
１０入力電源
２０負荷
４０故障判定回路
５０駆動信号停止回路

Claims

一次巻線と二次巻線とを磁気結合してなる第１のトランスと、一次巻線と二次巻線とを磁気結合してなる第２のトランスと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、
前記分圧用コンデンサは、前記第１および第２のスイッチング素子に向けて一端が繋がれており、
第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、
前記分圧用コンデンサと前記第１のトランスの一次巻線と前記２のトランスの一次巻線とからなる直列回路を、前記第１の期間に前記入力電源と前記第１のトランスの二次巻線および前記出力コンデンサに直列接続させ、ならびに、前記第３の期間に前記第２のトランスの二次巻線と前記出力コンデンサに直列接続させて、前記第１および前記第２のトランスに二相の励磁電流をそれぞれ生成し、
前記第２の期間に、前記第１のトランスの二次巻線に流れる電流を前記第１の整流素子により整流し、前記第４の期間に、前記第２のトランスの二次巻線に流れる電流を前記第２の整流素子により整流することで、直流電圧を負荷に供給する非絶縁コンバータにおいて、
前記第２の整流素子の接地された一端を基準として、当該第２の整流素子の他端に発生する電圧を検出し、その検出値が基準値を超えたら遮断信号を出力する故障判定回路と、
前記遮断信号を受けて、前記第１および前記第２のスイッチング素子へのパルス駆動信号の供給を停止する駆動信号停止回路とを備えたことを特徴とする非絶縁コンバータの過電圧保護回路。
前記故障判定回路は、前記第１の整流素子の接地された一端を基準として、当該第１の整流素子の他端に発生する電圧を検出し、その検出値が基準値を超えたら前記遮断信号を出力するように構成したことを特徴とする請求項１記載の非絶縁コンバータの過電圧保護回路。
前記故障判定回路は、前記接地された点を基準として、前記分圧用コンデンサの他端に発生する電圧を検出し、その検出値が基準値を超えたら前記遮断信号を出力するように構成したことを特徴とする請求項１記載の非絶縁コンバータの過電圧保護回路。
前記遮断信号が出力されると、外部に警報信号を送出するように構成したことを特徴とする請求項１〜３の何れか一つに記載の非絶縁コンバータの過電圧保護回路。