JP7341964B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7341964B2
JP7341964B2 JP2020154727A JP2020154727A JP7341964B2 JP 7341964 B2 JP7341964 B2 JP 7341964B2 JP 2020154727 A JP2020154727 A JP 2020154727A JP 2020154727 A JP2020154727 A JP 2020154727A JP 7341964 B2 JP7341964 B2 JP 7341964B2
Authority
JP
Japan
Prior art keywords
circuit
data
voltage
amplifier
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020154727A
Other languages
English (en)
Other versions
JP2022048737A (ja
Inventor
恒 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020154727A priority Critical patent/JP7341964B2/ja
Priority to CN202110191105.XA priority patent/CN114189220A/zh
Priority to US17/194,985 priority patent/US11581863B2/en
Publication of JP2022048737A publication Critical patent/JP2022048737A/ja
Priority to US18/155,267 priority patent/US11901871B2/en
Application granted granted Critical
Publication of JP7341964B2 publication Critical patent/JP7341964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers

Description

実施形態は、アイソレーションアンプを備える半導体装置に関するものである。
入力回路と出力回路の間を電気的に絶縁したアイソレーションアンプが知られている。
特開２０１７－１６３３４２号公報
外部入力信号により入力電圧のダイナミックレンジを変更することができるアイソレーションアンプを提供する。
実施形態の半導体装置は、第１クロック信号の状態を検出する検出回路と、前記検出回路により検出された前記第１クロック信号の状態に基づいて、増幅率を変更すると共に、第１電圧を前記増幅率で増幅し、増幅された第２電圧を出力する増幅回路と、前記第１クロック信号を補正し、補正された前記第１クロック信号を出力する補正回路と、前記補正された前記第１クロック信号を用いて、前記増幅回路から出力された前記第２電圧を第１データに変換する変換回路と、第１ドライバと、前記第１ドライバに対して電気的に絶縁された第１レシーバとを有し、前記第１ドライバは前記第１データに応じた信号を前記第１レシーバに伝送し、前記第１レシーバは前記第１ドライバから伝送された前記信号に応じた第２データを出力する第１アイソレーション回路と、前記第１アイソレーション回路から出力された前記第２データを出力する出力回路とを具備する。
図１は、実施形態のアイソレーションアンプが使用される電流検出のための回路例を示す図である。 図２は、第１実施形態のアイソレーションアンプを備える半導体装置の構成を示すブロック図である。 図３は、第１実施形態のアイソレーションアンプにおける入力電圧のダイナミックレンジの切り替え例を示す図である。 図４は、アイソレーションアンプ内の光結合を用いたアイソレーション部の構成例を示す図である。 図５は、アイソレーションアンプ内の磁気結合を用いたアイソレーション部の構成例を示す図である。 図６は、アイソレーションアンプ内の容量結合を用いたアイソレーション部の構成例を示す図である。 図７は、第２実施形態のアイソレーションアンプを備える半導体装置の構成を示すブロック図である。 図８は、第２実施形態のアイソレーションアンプにおける入力電圧のダイナミックレンジの切り替え例を示す図である。 図９は、第３実施形態のアイソレーションアンプを備える半導体装置の構成を示すブロック図である。 図１０は、第４実施形態のアイソレーションアンプを備える半導体装置の構成を示すブロック図である。
以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、及び配置等を下記のものに特定するものではない。
各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。各機能ブロックが以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
１．第１実施形態
アイソレーションアンプは、入力回路と出力回路の間を電気的に絶縁する絶縁機能と、入力回路と出力回路の間で信号を伝送する信号伝送機能とを両立するデバイスであり、産業、通信、民生、車載分野等、様々な分野のアプリケーションで広く使用されている。
図１は、実施形態のアイソレーションアンプが使用される電流検出のための回路例を示す図である。この回路例は、アイソレーションアンプ１を、モータ２に供給される電流の検出に使用した例である。
図１に示すように、アイソレーションアンプ１は、モータ２とＭＰＵ（micro processing unit）（または、ＡＳＩＣ（application specific integrated circuit）、ＤＳＰ（digital signal processor）等）３との間に接続される。
正電源ＨＶ(＋)が供給される電源端は、直列に接続されたＩＧＢＴ（insulated gate bipolar transistor）（または、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor））４とシャント抵抗Ｒｓｈを介してモータ２に接続される。シャント抵抗Ｒｓｈは、ＩＧＢＴ４とモータ２との間に接続される。シャント抵抗Ｒｓｈとモータ２間の第１ノードは、抵抗Ｒ１を介してアイソレーションアンプ１に接続される。第１ノードの電圧Ｖｓｈは、アイソレーションアンプ１に入力される。ＩＧＢＴ４とシャント抵抗Ｒｓｈ間の第２ノードは、アイソレーションアンプ１に接続されると共に、トランジスタ５を介して負電源ＨＶ(－)が供給される電源端に接続される。第２ノードの電圧は、リファレンス電圧、例えば接地電圧ＧＮＤ１とされ、アイソレーションアンプ１に供給される。ＩＧＢＴ４のゲートは、絶縁型のゲート駆動回路６に接続される。
レギュレータ７の入力部には、正電源ＨＶ(＋)が供給される。レギュレータ７は、正電源ＨＶ(＋)から電源電圧ＶＤＤ１を生成し、アイソレーションアンプ１に供給する。レギュレータ７の入力部及び出力部と、第２ノードとの間には、コンデンサＣ１、Ｃ２がそれぞれ接続される。さらに、抵抗Ｒ１とアイソレーションアンプ１間のノードと、第２ノードとの間にはコンデンサＣ３が接続される。
ＭＰＵ３は、モータ２に供給される電流Ｉｓｈを制御するための信号ＭＧＤをゲート駆動回路６に出力する。ゲート駆動回路６は、信号ＭＧＤに応じた駆動電圧をＩＧＢＴ４のゲートに出力する。これにより、ＩＧＢＴ４は、駆動電圧に応じてモータ２に供給する電流Ｉｓｈを調整する。
アイソレーションアンプ１は、モータ２の駆動回路とＭＰＵ３との間の電気的な絶縁状態を維持しながら、モータ２の駆動回路とＭＰＵ３との間で信号伝送を行う。アイソレーションアンプ１は、シャント抵抗Ｒｓｈにより電流Ｉｓｈを電圧Ｖｓｈに変換した信号から、モータ２に供給される電流Ｉｓｈを検知する。具体的には、アイソレーションアンプ１は、電流Ｉｓｈを電圧Ｖｓｈに変換し、さらに電圧Ｖｓｈをデータに変換して、そのデータをＭＰＵ３に出力する。ＭＰＵ３は、受け取ったデータに基づいて、所望の電流がモータ２に供給されるように、ゲート駆動回路６に出力する信号ＭＧＤを調整する。
ここで、シャント抵抗Ｒｓｈで発生する電力損失Ｐ＝Ｖｓｈ×Ｉｓｈは、シャント抵抗Ｒｓｈの許容損失Ｐｓｈを満たす必要がある。このため、より大電流のＩｓｈを検出するには、電力損失Ｐｓｈの高いシャント抵抗Ｒｓｈを選定すると共に、電圧Ｖｓｈを抑える（小さいシャント抵抗Ｒｓｈを選定する）必要がある。これに伴い、電圧Ｖｓｈを入力とするアイソレーションアンプ１に関しても、電圧Ｖｓｈに応じた適正な入力電圧のダイナミックレンジを持つ製品が選定され、使い分けられる。
１．１ 半導体記置の構成
図２は、第１実施形態のアイソレーションアンプを備える半導体装置の構成を示すブロック図である。アイソレーションアンプ１は、クロック送信回路１１、アイソレーション部（または、アイソレーション回路）１２、クロック受信回路１３、クロック状態検出回路１４、クロック状態補正回路１５、基準電圧生成回路１６、増幅回路１７、アナログ－デジタル変換回路（以下、ＡＤコンバータと記す）１８、エンコーダ１９、データ送信回路２０、アイソレーション部（または、アイソレーション回路）２１、データ受信回路２２、デコーダ２３、及び出力バッファ（または、出力回路）２４を備える。
クロック入力端子ＴＣＬは、クロック送信回路１１の入力端子に接続される。クロック送信回路１１の出力端子はアイソレーション部１２の第１端子に接続され、アイソレーション部１２の第２端子は、クロック受信回路１３の入力端子に接続される。クロック受信回路１３の第１出力端子はクロック状態検出回路１４の入力端子に接続され、クロック受信回路１３の第２出力端子はクロック状態補正回路１５の入力端子に接続される。
クロック状態検出回路１４の出力端子は、増幅回路１７内の帰還抵抗切替回路１７Ａ及び１７Ｂの制御端子に接続される。クロック状態補正回路１５の出力端子は、ＡＤコンバータ１８の第１入力端子に接続される。基準電圧生成回路１６の出力端子は、ＡＤコンバータ１８の第２入力端子に接続される。
電圧入力端子ＴＩＮ(＋)は、増幅回路１７内の入力抵抗Ｒ１１の第１端に接続される。入力抵抗Ｒ１１の第２端は、増幅部１７Ｃの第１入力端子及び帰還抵抗切替回路１７Ａの第１端に接続される。増幅部１７Ｃの第１出力端子及び帰還抵抗切替回路１７Ａの第２端は、ＡＤコンバータ１８の第３入力端子に接続される。
電圧入力端子ＴＩＮ(－)は、増幅回路１７内の入力抵抗Ｒ１２の第１端に接続される。入力抵抗Ｒ１２の第２端は、増幅部１７Ｃの第２入力端子及び帰還抵抗切替回路１７Ｂの第１端に接続される。増幅部１７Ｃの第２出力端子及び帰還抵抗切替回路１７Ｂの第２端は、ＡＤコンバータ１８の第４入力端子に接続される。
ＡＤコンバータ１８の出力端子は、エンコーダ１９の入力端子に接続され、エンコーダ１９の出力端子はデータ送信回路２０の入力端子に接続される。データ送信回路２０の出力端子は、アイソレーション部２１の第１端子に接続され、アイソレーション部２１の第２端子はデータ受信回路２２の入力端子に接続される。データ受信回路２２の出力端子は、デコーダ２３の入力端子に接続され、デコーダ２３の出力端子は出力バッファ２４の入力端子に接続される。さらに、出力バッファ２４の出力端子は、データ出力端子ＴＤＡに接続される。
基準電源端子ＴＧ１には、接地電圧ＧＮＤ１が供給される。基準電源端子ＴＧ１は、クロック受信回路１３、クロック状態検出回路１４、クロック状態補正回路１５、基準電圧生成回路１６、増幅回路１７、ＡＤコンバータ１８、エンコーダ１９、及びデータ送信回路２０の各々の負側電源端子に接続される。電源電圧端子ＴＶ１には、電源電圧ＶＤＤ１が供給される。電源電圧端子ＴＶ１は、クロック受信回路１３、クロック状態検出回路１４、クロック状態補正回路１５、基準電圧生成回路１６、増幅回路１７、ＡＤコンバータ１８、エンコーダ１９、及びデータ送信回路２０の各々の正側電源端子に接続される。
基準電源端子ＴＧ２には、リファレンス電圧、例えば接地電圧ＧＮＤ２が供給される。基準電源端子ＴＧ２は、クロック送信回路１１、データ受信回路２２、デコーダ２３、及び出力バッファ２４の各々の負側電源端子に接続される。さらに、電源電圧端子ＴＶ２には、電源電圧ＶＤＤ２が供給される。電源電圧端子ＴＶ２は、クロック送信回路１１、データ受信回路２２、デコーダ２３、及び出力バッファ２４の各々の正側電源端子に接続される。
１．２ 半導体装置の動作
以下に、第１実施形態のアイソレーションアンプを備える半導体装置の動作について説明する。
クロック送信回路１１は、ＭＰＵ３からクロック入力端子ＴＣＬを介してクロック信号ＭＣＬＫ１を受け取る。クロック送信回路１１は、クロック信号ＭＣＬＫ１をアイソレーション部１２に送信する。アイソレーション部１２は、クロック送信回路１１から受け取ったクロック信号ＭＣＬＫ１を、クロック信号ＭＣＬＫ１に応じたクロック信号ＭＣＬＫ２に変換し、クロック信号ＭＣＬＫ２をクロック受信回路１３に出力する。
クロック受信回路１３は、受け取ったクロック信号ＭＣＬＫ２をクロック状態検出回路１４及びクロック状態補正回路１５に出力する。クロック状態検出回路１４は、クロック信号ＭＣＬＫ２の状態を検出し、その状態に応じた制御信号Ｓ１を帰還抵抗切替回路１７Ａ及び１７Ｂに出力する。以降、クロック信号の状態をクロック状態とも記す。クロック状態は、例えば、クロック信号ＭＣＬＫ２のデューティ比、あるいは周波数、電圧値である。
増幅回路１７内の帰還抵抗切替回路１７Ａ及び１７Ｂの各々は、帰還抵抗を有し、制御信号Ｓ１に応じて帰還抵抗の抵抗値を切り替える。例えば、帰還抵抗切替回路１７Ａは、入力抵抗Ｒ１１が持つ抵抗値の整数倍となるように、帰還抵抗の抵抗値を切り替える。帰還抵抗切替回路１７Ｂは、入力抵抗Ｒ１２が持つ抵抗値の整数倍となるように、帰還抵抗の抵抗値を切り替える。増幅回路１７における増幅率は、制御信号Ｓ１によって切り替えられる抵抗値に応じて可変する。増幅回路１７の増幅率の可変については後で詳述する。
また、電圧入力端子ＴＩＮ(＋)に、シャント抵抗Ｒｓｈにより検出した電圧Ｖｓｈ（ＶＩＮ＋）が入力される。また、電圧入力端子ＴＩＮ(－)に、接地電圧ＧＮＤ１（ＶＩＮ－）が供給される。これにより、増幅回路１７は、電圧入力端子ＴＩＮ(＋)及び電圧入力端子ＴＩＮ(－)から電圧Ｖｓｈ及び接地電圧ＧＮＤ１をそれぞれ受け取る。
増幅回路１７は、制御信号Ｓ１で設定された増幅率で電圧Ｖｓｈを増幅し、ＡＤコンバータ１８に出力する。ＡＤコンバータ１８は、例えば、デルタ・シグマ型のＡＤコンバータであり、基準電圧生成回路１６から供給された基準電圧ＶＲ１を用いて、増幅回路１７により増幅された電圧Ｖｓｈ（アナログ信号）をデータ（デジタル信号）Ｄ１に変換し、エンコーダ１９に出力する。
また、クロック状態補正回路１５は、クロック信号ＭＣＬＫ２の状態を、ＡＤコンバータ１８で使用するのに適した状態に補正する。例えば、クロック信号ＭＣＬＫ２におけるHighレベル（以下、Ｈと記す）とLoｗレベル（以下、Ｌと記す）のデューティ比を５０：５０に補正する。クロック状態補正回路１５は、補正されたクロック信号をＡＤコンバータ１８に出力する。
基準電圧生成回路１６は、ＡＤコンバータ１８においてデジタル値の判定に使用される基準電圧ＶＲ１を生成し、生成した基準電圧ＶＲ１をＡＤコンバータ１８に出力する。
ＡＤコンバータ１８は、アナログ信号である電圧ＶｓｈをデータＤ１に変換する場合の判定電圧レベルとして、基準電圧ＶＲ１を用いる。例えば、ＡＤコンバータ１８は、電圧Ｖｓｈが基準電圧ＶＲ１以上であるとき、電圧ＶｓｈをＨに変換し、電圧Ｖｓｈが基準電圧ＶＲ１より低いとき、電圧ＶｓｈをＬに変換する。
エンコーダ１９は、ＡＤコンバータ１８から受け取ったデータＤ１を符号化し、符号化したデータＤ２をデータ送信回路２０に出力する。データ送信回路２０は、データＤ２をアイソレーション部２１に送信する。
アイソレーション部２１は、データ送信回路２０から受け取ったデータＤ２を、データＤ２に応じたデータＤ３に変換し、データ受信回路２２に出力する。データ受信回路２２は、受け取ったデータＤ３をデコーダ２３に出力する。デコーダ２３は、データＤ３をデコードしてデータＭＤＡＴに変換し、データＭＤＡＴを出力バッファ２４に出力する。出力バッファ２４は、データＭＤＡＴをデータ出力端子ＴＤＡからＭＰＵ３に出力する。
その後、ＭＰＵ３は、アイソレーションアンプ１から受け取ったデータＭＤＡＴに基づいて信号ＭＧＤを生成する。信号ＭＧＤは、モータ２に供給される電流Ｉｓｈを制御する信号である。ＭＰＵ３は、生成した信号ＭＧＤをゲート駆動回路６に送信する。
ゲート駆動回路６は、信号ＭＧＤに基づいて駆動電圧を生成し、生成した駆動電圧をＩＧＢＴ４のゲートに出力する。ＩＧＢＴ４は、駆動電圧に応じて、モータ２に供給する電流Ｉｓｈを調整し、モータ２の動作を制御する。
次に、図３を用いて、ＭＰＵ３から供給されるクロック信号ＭＣＬＫ１によって入力電圧のダイナミックレンジを切り替える動作例について説明する。図３は、アイソレーションアンプ１における入力電圧のダイナミックレンジの切り替え例を示す図である。第１実施形態のアイソレーションアンプ１における入力電圧のダイナミックレンジは、増幅回路１７の増幅率によって設定される。クロック信号ＭＣＬＫ１の状態に応じて増幅回路１７の増幅率を変更し、入力電圧のダイナミックレンジを切り替える。
例えば、図３に示すように、クロック信号ＭＣＬＫ１のクロック状態がＡである場合、クロック状態検出回路１４は、クロック状態Ａに応じた制御信号ＳＡを帰還抵抗切替回路１７Ａ及び１７Ｂに出力する。帰還抵抗切替回路１７Ａ及び１７Ｂは、制御信号ＳＡに応じて帰還抵抗の抵抗値を共にＲに設定する。ここで、入力抵抗Ｒ１１及びＲ１２の抵抗値は、共にＲに設定されている。入力抵抗Ｒ１１及びＲ１２の抵抗値がＲで、帰還抵抗切替回路１７Ａ及び１７Ｂの帰還抵抗の抵抗値もＲであるため、増幅回路１７の増幅率は１に設定される。この場合、アイソレーションアンプ１における入力電圧のダイナミックレンジは、基準電圧生成回路１６から供給される基準電圧が一定であるとき、１で表すことができる。
一方、図３に示すように、クロック信号ＭＣＬＫ１のクロック状態がＢである場合、クロック状態検出回路１４は、クロック状態Ｂに応じた制御信号ＳＢを帰還抵抗切替回路１７Ａ及び１７Ｂに出力する。帰還抵抗切替回路１７Ａ及び１７Ｂは、制御信号ＳＢに応じて帰還抵抗の抵抗値を共に、Ｒの５倍（以下、５Ｒ）に設定する。ここで、入力抵抗Ｒ１１及びＲ１２の抵抗値は、共にＲに設定されている。入力抵抗Ｒ１１及びＲ１２の抵抗値がＲで、帰還抵抗切替回路１７Ａ及び１７Ｂの帰還抵抗の抵抗値が５Ｒであるため、増幅回路１７の増幅率は５に設定される。この場合、アイソレーションアンプ１における入力電圧のダイナミックレンジは、基準電圧生成回路１６の基準電圧が一定であるとき、１／５で表すことができる。
上述したように、第１実施形態では、ＭＰＵ３から受け取るクロック信号ＭＣＬＫ１のクロック状態に応じて、増幅回路１７の増幅率を変更でき、これにより、アイソレーションアンプ１における入力電圧のダイナミックレンジを変更可能である。
なお、第１実施形態では、クロック信号ＭＣＬＫ１が２つのクロック状態Ａ、Ｂのいずれであるかを検出して増幅回路１７の増幅率を２つの増幅率（１あるいは５）のいずれかに設定したが、３つ以上のクロック状態のいずれであるかを検出して３つ以上の増幅率のいずれかに設定することも可能である。この場合、制御信号Ｓ１が表す状態数、及び帰還抵抗切替回路１７Ａ及び１７Ｂが切り替える帰還抵抗の抵抗値の数等も、それに合せて設計すればよい。
次に、図４、図５及び図６を用いて、アイソレーションアンプ１内のアイソレーション部１２、２１の構成例について説明する。図４、図５及び図６は、アイソレーション部１２、２１の構成例を示す図である。
アイソレーション部１２、２１は、光結合、あるいは磁気結合、容量結合等によって、1次側回路（例えば、出力回路）と２次側回路(例えば、入力回路)との間の絶縁状態を保ちながら、１次側回路と２次側回路間で、一方向にあるいは双方向に信号の伝送が可能である。
図４は、光結合を用いたアイソレーション部２１の構成例を示す。光結合を用いたアイソレーション部２１は、ドライバ２１１、レシーバ２１２、発光ダイオード２１３、及びフォトダイオード２１４を含む。このアイソレーション部２１は、発光ダイオード２１３からフォトダイオード２１４へ一方向にデータの伝送が可能である。
ドライバ２１１は、データ送信回路２０から受け取ったデータＤ２によって発光ダイオード２１３を駆動する。これにより、発光ダイオード２１３は、データＤ２に応じた光を発光する。フォトダイオード２１４は、発光ダイオード２１３から発光された光を受光し、その光に応じたデータＤ３をレシーバ２１２に出力する。レシーバ２１２は、受け取ったデータＤ３をデータ受信回路２２に出力する。これにより、データ送信回路２０とデータ受信回路２２との間で電気的な絶縁を保持したままで、アイソレーション部２１は、データ送信回路２０から受け取ったデータＤ２に応じたデータＤ３を、データ受信回路２２に送信する。
図５は、磁気結合を用いたアイソレーション部２１の構成例を示す。アイソレーション部２１は、ドライバ（または、レシーバ）２１５、レシーバ（または、ドライバ）２１６、コイル２１７、及びコイル２１８を含む。このアイソレーション部２１は、ドライバ（または、レシーバ）２１５とレシーバ（または、ドライバ）２１６との間で双方向にデータの伝送が可能である。
ドライバ２１５は、データ送信（受信）回路２０から受け取ったデータＤ２によってコイル２１７を駆動する。これにより、コイル２１７は、データＤ２に応じた磁気を発生する。コイル２１８は、コイル２１７にて発生された磁気を受け、その磁気に応じたデータＤ３をレシーバ２１６に出力する。レシーバ２１６は、受け取ったデータＤ３をデータ受信（送信）回路２２に出力する。これにより、データ送信回路２０とデータ受信回路２２との間で電気的な絶縁を保持したままで、アイソレーション部２１は、データ送信回路２０から受け取ったデータＤ２に応じたデータＤ３を、データ受信回路２２に送信する。
図６は、容量結合を用いたアイソレーション部２１の構成例を示す。アイソレーション部２１は、ドライバ（または、レシーバ）２１９、レシーバ（または、ドライバ）２２０、及びドライバ２１９とレシーバ２２０間に接続されたコンデンサ２２１を含む。コンデンサ２２１は、互いに対向する第１電極と第２電極とを含む。第１電極はドライバ２１９に接続され、第２電極はレシーバ２２０に接続される。
ドライバ２１９は、データ送信（受信）回路２０から受け取ったデータＤ２によってコンデンサ２２１の第１電極を充電する。第２電極は、第１電極に充電された電荷に応じた電荷を蓄積する。レシーバ２２０は、第２電極に蓄積された電荷に応じたデータＤ３をデータ受信（送信）回路２２に出力する。これにより、データ送信回路２０とデータ受信回路２２との間で電気的な絶縁を保持したままで、アイソレーション部２１は、データ送信回路２０から受け取ったデータＤ２に応じたデータＤ３を、データ受信回路２２に送信する。
上述では、アイソレーション部２１の構成を説明したが、アイソレーション部１２の構成も同様である。アイソレーション部１２の場合、データ送信回路２０をクロック送信回路１１に、データ受信回路２２をクロック受信回路１３に、データＤ２を第１クロック信号に、データＤ３を第２クロック信号にそれぞれ読み換えればよい。
１．３ 第１実施形態の効果
第１実施形態によれば、外部入力信号により入力電圧のダイナミックレンジを変更することができるアイソレーションアンプを提供することができる。
以下に、比較例としてのアイソレーションアンプの課題を説明し、その後、第１実施形態のアイソレーションアンプの効果について説明する。
比較例のアイソレーションアンプでは、入力電圧のダイナミックレンジは、アイソレーションアンプの回路構成及び設計にて決定されているため、ユーザがダイナミックレンジを適宜、調整することは不可能である。また、仮に入力電圧のダイナミックレンジを外部から調整するための入力端子をアイソレーションアンプに追加することは可能である。しかし、アイソレーションアンプの入力端子（ピン数）が増加し、アイソレーションアンプのパッケージが大きくなってしまう。さらに、動作前に何らかのデジタルコードを外部から入力してアイソレーションアンプ内のレジスタに保存し、レジスタに保存されたデジタルコードによって増幅回路の増幅率、もしくは基準電圧生成回路の基準電圧を設定することも可能である。しかし、アイソレーションアンプの動作中にダイナミックレンジを変更することは不可能である。
これに対し、第１実施形態では、外部から供給されるクロック信号の状態を変更することによりクロック信号の状態に基づいて、増幅回路１７の増幅率を変更する。これにより、外部入力端子を追加することなく、アイソレーションアンプにおける入力電圧のダイナミックレンジを変更することができる。すなわち、外部から供給されるクロック信号の状態に基づいて、入力電圧のダイナミックレンジを変更できるアイソレーションアンプを提供することができる。
例えば、アイソレーションアンプ１に入力される入力電圧が５０ｍＶ程度で、モータ２に流れる電流が少ないアイドリング状態、あるいは入力電圧が２００ｍＶ程度で、モータ２に流れる電流が十分に多い通常動作状態においても、それぞれの状態に応じて入力電圧のダイナミックレンジを変更することにより、いずれの状態においても入力電圧を精度よく検出することができる。
言い換えると、入力電圧はモータ２に流れる電流に応じて変化する電圧である。アイドリング状態あるいは通常動作状態の各々の状態に応じて、入力電圧のダイナミックレンジを変更することにより、入力電圧を精度よく検出できる。これにより、モータ２に流れる電流を高精度で検出することが可能である。
また、例えば、小中容量のモータに対応する入力電圧２００ｍＶ、あるいは大容量のモータに対応する入力電圧５０ｍＶのいずれの容量のモータに用いるかによって、入力電圧のダイナミックレンジを変更することにより、モータの容量が異なる場合でも入力電圧を精度よく検出することができる。
２．第２実施形態
以下に、第２実施形態のアイソレーションアンプを備える半導体装置について説明する。第２実施形態は、外部から供給されるクロック信号ＭＣＬＫ１のデューティ比に応じて増幅回路１７内の帰還抵抗切替回路１７Ａ及び１７Ｂの抵抗値を切り替えることにより、アイソレーションアンプ１における入力電圧のダイナミックレンジを変更する。第２実施形態では、第１実施形態と異なる点について主に説明する。説明しないその他の構成、動作、及び効果等は第１実施形態と同様である。
２．１ 半導体記置の構成
図７は、第２実施形態のアイソレーションアンプを備える半導体装置の構成を示すブロック図である。第２実施形態のアイソレーションアンプでは、クロック状態検出回路１４に換えてクロックデューティ検出回路３１を備え、クロック状態補正回路１５に換えてクロックデューティ補正回路３２を備える。
クロック受信回路１３の第１出力端子はクロックデューティ検出回路３１の入力端子に接続され、クロック受信回路１３の第２出力端子はクロックデューティ補正回路３２の入力端子に接続される。
クロックデューティ検出回路３１の出力端子は、増幅回路１７内の帰還抵抗切替回路１７Ａ及び１７Ｂの制御端子に接続される。クロックデューティ補正回路３２の出力端子は、ＡＤコンバータ１８の第１入力端子に接続される。
２．２ 半導体装置の動作
以下に、第２実施形態のアイソレーションアンプを備える半導体装置の動作について説明する。
クロック受信回路１３は、受け取ったクロック信号ＭＣＬＫ２をクロックデューティ検出回路３１及びクロックデューティ補正回路３２に出力する。クロックデューティ検出回路３１は、クロック信号ＭＣＬＫ２のデューティ比を検出し、そのデューティ比に応じた制御信号Ｓ２を帰還抵抗切替回路１７Ａ及び１７Ｂに出力する。
増幅回路１７内の帰還抵抗切替回路１７Ａ及び１７Ｂの各々は、制御信号Ｓ２に応じて帰還抵抗の抵抗値を切り替える。例えば、帰還抵抗切替回路１７Ａは、入力抵抗Ｒ１１が持つ抵抗値の整数倍となるように、帰還抵抗の抵抗値を切り替える。帰還抵抗切替回路１７Ｂは、入力抵抗Ｒ１２が持つ抵抗値の整数倍となるように、帰還抵抗の抵抗値を切り替える。増幅回路１７における増幅率は、制御信号Ｓ２によって切り替えられる抵抗値に応じて可変する。増幅回路１７の増幅率の可変については後で詳述する。
増幅回路１７は、制御信号Ｓ２で設定された増幅率で電圧Ｖｓｈを増幅し、ＡＤコンバータ１８に出力する。さらに、ＡＤコンバータ１８は、基準電圧生成回路１６から供給された基準電圧ＶＲ１を用いて、増幅回路１７により増幅された電圧Ｖｓｈ（アナログ信号）をデータＤ１に変換し、エンコーダ１９に出力する。
エンコーダ１９は、受け取ったデータＤ１を符号化し、符号化したデータＤ２をデータ送信回路２０に出力する。データ送信回路２０は、データＤ２をアイソレーション部２１に送信する。
アイソレーション部２１は、データ送信回路２０から受け取ったデータＤ２を、データＤ２に応じたデータＤ３に変換し、データ受信回路２２に出力する。データ受信回路２２は、受け取ったデータＤ３をデコーダ２３に出力する。デコーダ２３は、データＤ３をデコードしてデータＭＤＡＴに変換し、データＭＤＡＴを出力バッファ２４に出力する。出力バッファ２４は、データＭＤＡＴをデータ出力端子ＴＤＡからＭＰＵ３に出力する。
その後、ＭＰＵ３は、アイソレーションアンプ１から受け取ったデータＭＤＡＴに基づいて信号ＭＧＤを生成し、生成した信号ＭＧＤをゲート駆動回路６に送信する。ゲート駆動回路６は、信号ＭＧＤに基づいて駆動電圧を生成し、生成した駆動電圧をＩＧＢＴ４のゲートに出力する。ＩＧＢＴ４は、駆動電圧に応じて、モータ２に供給する電流Ｉｓｈを調整し、モータ２の動作を制御する。
次に、図８を用いて、ＭＰＵ３から供給されるクロック信号ＭＣＬＫ１によって入力電圧のダイナミックレンジを切り替える動作例について説明する。図８は、アイソレーションアンプ１における入力電圧のダイナミックレンジの切り替え例を示す図である。第２実施形態のアイソレーションアンプ１における入力電圧のダイナミックレンジは、増幅回路１７の増幅率によって設定される。クロック信号ＭＣＬＫ１のデューティ比に応じて増幅回路１７の増幅率を変更し、入力電圧のダイナミックレンジを切り替える。
例えば、図８に示すように、クロック信号ＭＣＬＫ１の１周期におけるＨレベルの比率が５０％より小さい場合、クロックデューティ検出回路３１は、Ｈレベルの比率に応じた制御信号ＳＡを帰還抵抗切替回路１７Ａ及び１７Ｂに出力する。帰還抵抗切替回路１７Ａ及び１７Ｂは、制御信号ＳＡに応じて帰還抵抗の抵抗値を共にＲに設定する。ここで、入力抵抗Ｒ１１及びＲ１２の抵抗値は、共にＲに設定されている。入力抵抗Ｒ１１及びＲ１２の抵抗値がＲで、帰還抵抗切替回路１７Ａ及び１７Ｂの抵抗値もＲであるため、増幅回路１７の増幅率は１に設定される。この場合、アイソレーションアンプ１における入力電圧のダイナミックレンジは、基準電圧生成回路１６から供給される基準電圧が一定であるとき、１で表すことができる。
一方、図８に示すように、クロック信号ＭＣＬＫ１の１周期におけるＨレベルの比率が５０％以上である場合、クロックデューティ検出回路３１は、Ｈレベルの比率に応じた制御信号ＳＢを帰還抵抗切替回路１７Ａ及び１７Ｂに出力する。帰還抵抗切替回路１７Ａ及び１７Ｂは、制御信号ＳＢに応じて帰還抵抗の抵抗値を共に、５Ｒに設定する。ここで、入力抵抗Ｒ１１及びＲ１２の抵抗値は、共にＲに設定されている。入力抵抗Ｒ１１及びＲ１２の抵抗値がＲで、帰還抵抗切替回路１７Ａ及び１７Ｂの抵抗値が５Ｒであるため、増幅回路１７の増幅率は５に設定される。この場合、アイソレーションアンプ１における入力電圧のダイナミックレンジは、基準電圧生成回路１６の基準電圧が一定であるとき、１／５で表すことができる。
上述したように、第２実施形態では、ＭＰＵ３から受け取るクロック信号ＭＣＬＫ１のクロック状態に応じて増幅回路１７の増幅率を変更でき、これにより、アイソレーションアンプ１における入力電圧のダイナミックレンジを変更可能である。
なお、第２実施形態では、クロック信号ＭＣＬＫ１のデューティ比が２つの状態のいずれであるかを検出して増幅回路１７の増幅率を２つの増幅率（１あるいは５）のいずれかに設定したが、デューティ比が３つ以上の状態のいずれであるかを検出して３つ以上の増幅率のいずれかに設定することも可能である。この場合、制御信号Ｓ２が表す状態数、及び帰還抵抗切替回路１７Ａ及び１７Ｂが切り替える帰還抵抗の抵抗値の数等も、それに合せて設計すればよい。
２．３ 第２実施形態の効果
第２実施形態によれば、外部入力信号により入力電圧のダイナミックレンジを変更することができるアイソレーションアンプを提供することができる。
以下に、第２実施形態のアイソレーションアンプの効果について詳述する。
第２実施形態では、外部から供給されるクロック信号のデューティ比を変更することによりクロック信号のデューティ比に基づいて、増幅回路１７の増幅率を変更する。これにより、外部入力端子を追加することなく、アイソレーションアンプにおける入力電圧のダイナミックレンジを変更することができる。すなわち、外部から供給されるクロック信号のデューティ比に基づいて、入力電圧のダイナミックレンジを変更できるアイソレーションアンプを提供することができる。
例えば、アイソレーションアンプ１に入力される入力電圧が５０ｍＶ程度で、モータ２に流れる電流が少ないアイドリング状態、あるいは入力電圧が２００ｍＶ程度で、モータ２に流れる電流が十分に多い通常動作状態においても、それぞれの状態に応じて入力電圧のダイナミックレンジを変更することにより、いずれの状態においても入力電圧を精度よく検出することができる。
言い換えると、入力電圧はモータ２に流れる電流に応じて変化する電圧である。アイドリング状態あるいは通常動作状態の各々の状態に応じて、入力電圧のダイナミックレンジを変更することにより、入力電圧を精度よく検出できる。これにより、モータ２に流れる電流を高精度で検出することが可能である。
また、例えば、小中容量のモータに対応する入力電圧２００ｍＶ、あるいは大容量のモータに対応する入力電圧５０ｍＶのいずれの容量のモータに用いるかによって、入力電圧のダイナミックレンジを変更することにより、モータの容量が異なる場合でも入力電圧を精度よく検出することができる。
３．第３実施形態
以下に、第３実施形態のアイソレーションアンプを備える半導体装置について説明する。第３実施形態は、外部から供給されるクロック信号ＭＣＬＫ１の状態に応じて、ＡＤコンバータ１８で判定電圧レベルとして用いる基準電圧を切り替えることにより、入力電圧のダイナミックレンジを変更する。第３実施形態では、第１実施形態と異なる点について主に説明する。説明しないその他の構成、動作、及び効果等は第１実施形態と同様である。
３．１ 半導体記置の構成
図９は、第３実施形態のアイソレーションアンプを備える半導体装置の構成を示すブロック図である。第３実施形態のアイソレーションアンプでは、帰還抵抗切替回路１７Ａに換えて抵抗Ｒ１３を備え、帰還抵抗切替回路１７Ｂに換えて抵抗Ｒ１４を備える。
クロック受信回路１３の第１出力端子はクロック状態検出回路１４の入力端子に接続され、クロック受信回路１３の第２出力端子はクロック状態補正回路１５の入力端子に接続される。
クロック状態検出回路１４の出力端子は、基準電圧生成回路１６の制御端子に接続される。基準電圧生成回路１６の出力端子は、ＡＤコンバータ１８の第２入力端子に接続される。
電圧入力端子ＴＩＮ(＋)は、増幅回路１７内の入力抵抗Ｒ１１の第１端に接続される。入力抵抗Ｒ１１の第２端は、増幅部１７Ｃの第１入力端子及び抵抗Ｒ１３の第１端に接続される。増幅部１７Ｃの第１出力端子及び抵抗Ｒ１３の第２端は、ＡＤコンバータ１８の第３入力端子に接続される。
電圧入力端子ＴＩＮ(－)は、増幅回路１７内の入力抵抗Ｒ１２の第１端に接続される。入力抵抗Ｒ１２の第２端は、増幅部１７Ｃの第２入力端子及び抵抗Ｒ１４の第１端に接続される。増幅部１７Ｃの第２出力端子及び抵抗Ｒ１４の第２端は、ＡＤコンバータ１８の第４入力端子に接続される。
３．２ 半導体装置の動作
以下に、第３実施形態のアイソレーションアンプを備える半導体装置の動作について説明する。
クロック受信回路１３は、受け取ったクロック信号ＭＣＬＫ２をクロック状態検出回路１４及びクロック状態補正回路１５に出力する。クロック状態検出回路１４は、クロック信号ＭＣＬＫ２のクロック状態を検出し、そのクロック状態に応じた制御信号Ｓ３を基準電圧生成回路３３に出力する。基準電圧生成回路３３は、制御信号Ｓ３に応じて基準電圧ＶＲ２の電圧値を切り替える。
増幅回路１７は、電圧Ｖｓｈを増幅し、ＡＤコンバータ１８に出力する。ＡＤコンバータ１８は、基準電圧ＶＲ２を用いて電圧ＶｓｈをデータＤ１に変換し、エンコーダ１９に出力する。具体的には、ＡＤコンバータ１８は、基準電圧生成回路３３から供給される基準電圧ＶＲ２を、電圧ＶｓｈをデータＤ１に変換する場合の判定電圧レベルとして用いる。例えば、ＡＤコンバータ１８は、電圧Ｖｓｈが基準電圧ＶＲ２以上であるとき、電圧ＶｓｈをＨに変換し、電圧Ｖｓｈが基準電圧ＶＲ２より低いとき、電圧ＶｓｈをＬに変換する。
エンコーダ１９は、受け取ったデータＤ１を符号化し、符号化したデータＤ２をデータ送信回路２０に出力する。データ送信回路２０は、データＤ２をアイソレーション部２１に送信する。
アイソレーション部２１は、データ送信回路２０から受け取ったデータＤ２を、データＤ２に応じたデータＤ３に変換し、データ受信回路２２に出力する。データ受信回路２２は、受け取ったデータＤ３をデコーダ２３に出力する。デコーダ２３は、データＤ３をデコードしてデータＭＤＡＴに変換し、データＭＤＡＴを出力バッファ２４に出力する。出力バッファ２４は、データＭＤＡＴをデータ出力端子ＴＤＡからＭＰＵ３に出力する。
その後、ＭＰＵ３は、アイソレーションアンプ１から受け取ったデータＭＤＡＴに基づいて信号ＭＧＤを生成し、生成した信号ＭＧＤをゲート駆動回路６に送信する。ゲート駆動回路６は、信号ＭＧＤに基づいて駆動電圧を生成し、生成した駆動電圧をＩＧＢＴ４のゲートに出力する。ＩＧＢＴ４は、駆動電圧に応じて、モータ２に供給する電流Ｉｓｈを調整し、モータ２の動作を制御する。
上述したように、第３実施形態では、ＭＰＵ３から受け取るクロック信号ＭＣＬＫ１のクロック状態に応じて、ＡＤコンバータ１８で判定電圧レベルとして用いる基準電圧を切り替えることにより、ＡＤコンバータ１８で変換されるデータＤ１を変更する。これにより、アイソレーションアンプ１における入力電圧のダイナミックレンジを変更可能である。
３．３ 第３実施形態の効果
第３実施形態によれば、外部入力信号により入力電圧のダイナミックレンジを変更することができるアイソレーションアンプを提供することができる。
以下に、第３実施形態のアイソレーションアンプの効果について詳述する。
第３実施形態では、外部から供給されるクロック信号の状態を変更することによりクロック信号の状態に基づいて、基準電圧生成回路３３が生成する基準電圧ＶＲ２の電圧値を変更する。基準電圧ＶＲ２を判定電圧レベルとして用いて、電圧Ｖｓｈをデジタル信号に変換する。これにより、外部入力端子を追加することなく、アイソレーションアンプ１における入力電圧のダイナミックレンジを変更することができる。すなわち、外部から供給されるクロック信号の状態に基づいて、入力電圧のダイナミックレンジを変更できるアイソレーションアンプを提供することができる。
例えば、アイソレーションアンプ１に入力される入力電圧が５０ｍＶ程度で、モータ２に流れる電流が少ないアイドリング状態、あるいは入力電圧が２００ｍＶ程度で、モータ２に流れる電流が十分に多い通常動作状態においても、それぞれの状態に応じて入力電圧のダイナミックレンジを変更することにより、いずれの状態においても入力電圧を精度よく検出することができる。
言い換えると、入力電圧はモータ２に流れる電流に応じて変化する電圧である。アイドリング状態あるいは通常動作状態の各々の状態に応じて、入力電圧のダイナミックレンジを変更することにより、入力電圧を精度よく検出できる。これにより、モータ２に流れる電流を高精度で検出することが可能である。
また、例えば、小中容量のモータに対応する入力電圧２００ｍＶ、あるいは大容量のモータに対応する入力電圧５０ｍＶのいずれの容量のモータに用いるかによって、入力電圧のダイナミックレンジを変更することにより、モータの容量が異なる場合でも入力電圧を精度よく検出することができる。
４．第４実施形態
以下に、第４実施形態のアイソレーションアンプを備える半導体装置について説明する。第４実施形態では、クロック信号ＭＣＬＫ１及びデータの伝送を、１つのアイソレーション部で時分割多重化信号によって行うことにより、入力電圧のダイナミックレンジを変更する。第４実施形態では、第１実施形態と異なる点について主に説明する。説明しないその他の構成、動作、及び効果等は第１実施形態と同様である。
４．１ 半導体記置の構成
図１０は、第４実施形態のアイソレーションアンプを備える半導体装置の構成を示すブロック図である。第４実施形態のアイソレーションアンプでは、データ送受信回路３４、３５、及び１つのアイソレーション部２１を備え、このアイソレーション部２１がクロック信号ＭＣＬＫ１及びデータの伝送を行う。
クロック送信回路１１の出力端子はデータ送受信回路３４の第１端子に接続され、データ送受信回路３４の第２端子はアイソレーション部２１の第１端子に接続される。アイソレーション部２１の第２端子はデータ送受信回路３５の第１端子に接続され、データ送受信回路３５の第２端子はクロック受信回路１３の入力端子に接続される。
エンコーダ１９の出力端子はデータ送受信回路３５の第３端子に接続され、データ送受信回路３５の第１端子は、アイソレーション部２１の第２端子に接続され、アイソレーション部２１の第１端子はデータ送受信回路３４の第２端子に接続される。データ送受信回路３４の第３端子はデコーダ２３の入力端子に接続される。
４．２ 半導体装置の動作
以下に、第４実施形態のアイソレーションアンプを備える半導体装置の動作について説明する。
クロック送信回路１１は、クロック信号ＭＣＬＫ１をデータ送受信回路３４に送信する。データ送受信回路３４は、クロック信号ＭＣＬＫ１を時分割多重化信号に変換して、アイソレーション部２１に送信する。アイソレーション部２１は、データ送受信回路３４から時分割多重化信号を受け取り、時分割多重化信号に応じた信号に変換し、データ送受信回路３５に出力する。データ送受信回路３５は、アイソレーション部２１から受け取った信号をクロック信号ＭＣＬＫ２に変換し、クロック受信回路１３に出力する。
クロック受信回路１３は、受け取ったクロック信号ＭＣＬＫ２をクロック状態検出回路１４及びクロック状態補正回路１５に出力する。その後の動作は、前述した第１実施形態と同様である。
また、エンコーダ１９は、ＡＤコンバータ１８から受け取ったデータＤ１を符号化し、符号化したデータＤ２をデータ送受信回路３５に出力する。データ送受信回路３５は、データＤ２を時分割多重化信号に変換して、アイソレーション部２１に送信する。アイソレーション部２１は、データ送受信回路３４から時分割多重化信号を受け取り、この時分割多重化信号に応じた信号に変換し、データ送受信回路３４に出力する。データ送受信回路３４は、アイソレーション部２１から受け取った信号をデータＤ３に変換し、デコーダ２３に出力する。
デコーダ２３は、データＤ３をデコードしてデータＭＤＡＴに変換し、データＭＤＡＴを出力バッファ２４に出力する。出力バッファ２４は、データＭＤＡＴをデータ出力端子ＴＤＡからＭＰＵ３に出力する。その後の動作は、前述した第１実施形態と同様である。
上述したように、第４実施形態では、ＭＰＵ３から受け取るクロック信号ＭＣＬＫ１のクロック状態に応じて増幅回路１７の増幅率を変更でき、これにより、アイソレーションアンプ１における入力電圧のダイナミックレンジを変更可能である。
なお、アイソレーション部２１は、例えば、磁気結合あるいは容量結合による伝送機能を有し、データ送受信回路３４とデータ送受信回路３５との間で双方向に信号の伝送が可能である。
４．３ 第４実施形態の効果
第４実施形態によれば、外部入力信号により入力電圧のダイナミックレンジを変更することができるアイソレーションアンプを提供することができる。
また、第４実施形態では、アイソレーション部を１つにできるため、アイソレーションアンプ１の構成を簡素化することができる。その他の効果は、前述した第１実施形態と同様である。
５．その他変形例等
前述した実施形態は、以下のような変形の構成を有していてもよい。
第１実施形態では、入力抵抗Ｒ１１、Ｒ１２を固定化し、クロック状態検出回路１４からの制御信号Ｓ１により帰還抵抗切替回路１７Ａ、１７Ｂの帰還抵抗の抵抗値を切り替えたが、逆に、帰還抵抗の抵抗値を固定化し、クロック状態検出回路１４からの制御信号Ｓ１により入力抵抗Ｒ１１、Ｒ１２の抵抗値を切り替える構成としてもよい。
また、第１実施形態では、クロック信号のデューティ比を２つの状態ＡまたはＢで検出し、各状態に応じて帰還抵抗の抵抗値を切り替えたが、３つ以上の状態を検出し、それぞれの状態に応じて帰還抵抗の抵抗値を切り替えてもよい。
また、第１－３実施形態では、増幅回路１７を含む１次側回路においてクロック信号のクロック状態を検出したが、出力バッファ２４を含む２次側回路においてクロック信号のクロック状態を検出して１次側回路に伝送するようにしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…アイソレーションアンプ、１１…クロック送信回路、１２…アイソレーション部、１３…クロック受信回路、１４…クロック状態検出回路、１５…クロック状態補正回路、１６…基準電圧生成回路、１７…増幅回路、１７Ａ…帰還抵抗切替回路、１７Ｂ…帰還抵抗切替回路、１７Ｃ…増幅部、１８…ＡＤコンバータ、１９…エンコーダ、２０…データ送信回路、２１…アイソレーション部、２２…データ受信回路、２３…デコーダ、２４…出力バッファ、３１…クロックデューティ検出回路、３２…クロックデューティ補正回路、３３…基準電圧生成回路、３４…データ送受信回路、３５…データ送受信回路、２１１…ドライバ、２１２…レシーバ、２１３…発光ダイオード、２１４…フォトダイオード、２１５…ドライバ、２１６…レシーバ、２１７…コイル、２１８…コイル、２１９…ドライバ、２２０…レシーバ、２２１…コンデンサ。

Claims (7)

  1. 第１クロック信号の状態を検出する検出回路と、
    前記検出回路により検出された前記第１クロック信号の状態に基づいて、増幅率を変更すると共に、第１電圧を前記増幅率で増幅し、増幅された第２電圧を出力する増幅回路と、
    前記第１クロック信号を補正し、補正された前記第１クロック信号を出力する補正回路と、
    前記補正された前記第１クロック信号を用いて、前記増幅回路から出力された前記第２電圧を第１データに変換する変換回路と、
    第１ドライバと、前記第１ドライバに対して電気的に絶縁された第１レシーバとを有し、前記第１ドライバは前記第１データに応じた信号を前記第１レシーバに伝送し、前記第１レシーバは前記第１ドライバから伝送された前記信号に応じた第２データを出力する第１アイソレーション回路と、
    前記第１アイソレーション回路から出力された前記第２データを出力する出力回路と、
    を具備する半導体装置。
  2. 第２ドライバと、前記第２ドライバに対して電気的に絶縁された第２レシーバとを有する第２アイソレーション回路をさらに具備し、
    前記第２ドライバは第２クロック信号に応じた信号を前記第２レシーバに伝送し、前記第２レシーバは前記第２ドライバから伝送された前記信号に応じた前記第１クロック信号を、前記検出回路に出力する請求項１に記載の半導体装置。
  3. 前記増幅回路は、増幅部と、前記増幅部の入力部と出力部間に接続された帰還抵抗とを有し、
    前記第１クロック信号の状態に基づいて前記帰還抵抗の抵抗値を変更することにより、前記増幅回路の前記増幅率が変更される請求項１に記載の半導体装置。
  4. 前記変換回路により出力された前記第１データを受け取り、前記第１データを符号化するエンコーダと、
    前記エンコーダにより符号化された前記第１データを前記第１アイソレーション回路に出力する送信回路と、
    前記第１アイソレーション回路から出力された前記第２データを受け取る受信回路と、
    前記受信回路から出力された前記第２データをデコードし、デコードされた前記第２データを前記出力回路に出力するデコーダと、
    をさらに具備する請求項１に記載の半導体装置。
  5. 前記第１クロック信号の状態は、前記第１クロック信号のデューティ比、電圧値、周波数のいずれか１つを含む請求項１に記載の半導体装置。
  6. 前記第１アイソレーション回路は、光結合、磁気結合、容量結合のいずれかを１つ用いて、前記第１ドライバから前記第１レシーバに前記信号を伝送する請求項１に記載の半導体装置。
  7. 前記第１アイソレーション回路は、発光ダイオード及びフォトダイオード、またはコイル、コンデンサの少なくともいずれか１つを含む請求項１に記載の半導体装置。
JP2020154727A 2020-09-15 2020-09-15 半導体装置 Active JP7341964B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020154727A JP7341964B2 (ja) 2020-09-15 2020-09-15 半導体装置
CN202110191105.XA CN114189220A (zh) 2020-09-15 2021-02-19 半导体装置
US17/194,985 US11581863B2 (en) 2020-09-15 2021-03-08 Semiconductor device
US18/155,267 US11901871B2 (en) 2020-09-15 2023-01-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020154727A JP7341964B2 (ja) 2020-09-15 2020-09-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2022048737A JP2022048737A (ja) 2022-03-28
JP7341964B2 true JP7341964B2 (ja) 2023-09-11

Family

ID=80600957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020154727A Active JP7341964B2 (ja) 2020-09-15 2020-09-15 半導体装置

Country Status (3)

Country Link
US (2) US11581863B2 (ja)
JP (1) JP7341964B2 (ja)
CN (1) CN114189220A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11519754B2 (en) * 2020-05-29 2022-12-06 Analog Devices International Unlimited Company Isolation amplifier with reference signal transfer
JP7341964B2 (ja) * 2020-09-15 2023-09-11 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002523952A (ja) 1998-08-20 2002-07-30 ビテッセ セミコンダクター コーポレイション 自動利得制御付きトランスインピーダンス増幅器
JP2003317205A (ja) 2002-04-23 2003-11-07 Hitachi Ltd 回転磁気ヘッド型装置
JP2010178204A (ja) 2009-01-30 2010-08-12 Fujitsu Semiconductor Ltd Ａ／ｄ変換器
JP2011160096A (ja) 2010-01-29 2011-08-18 Toshiba Corp 光送信回路、光受信回路及び光結合型絶縁回路
JP2013149021A (ja) 2012-01-18 2013-08-01 Yokogawa Electric Corp 計測用アナログフロントエンド回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988005214A1 (en) * 1987-01-02 1988-07-14 Motorola, Inc. Automatic antenna tuning system for portable communication devices
JP3155866B2 (ja) 1993-06-30 2001-04-16 株式会社東芝 アイソレ―ションアンプ
JPH10269768A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 半導体集積回路
JP3511999B2 (ja) 2000-10-30 2004-03-29 松下電器産業株式会社 モータ制御装置及びそれを有する機器
US6993291B2 (en) * 2001-10-11 2006-01-31 Nokia Corporation Method and apparatus for continuously controlling the dynamic range from an analog-to-digital converter
JP2017163342A (ja) 2016-03-09 2017-09-14 ヤマハ株式会社 アイソレーションアンプ
JP7341964B2 (ja) * 2020-09-15 2023-09-11 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002523952A (ja) 1998-08-20 2002-07-30 ビテッセ セミコンダクター コーポレイション 自動利得制御付きトランスインピーダンス増幅器
JP2003317205A (ja) 2002-04-23 2003-11-07 Hitachi Ltd 回転磁気ヘッド型装置
JP2010178204A (ja) 2009-01-30 2010-08-12 Fujitsu Semiconductor Ltd Ａ／ｄ変換器
JP2011160096A (ja) 2010-01-29 2011-08-18 Toshiba Corp 光送信回路、光受信回路及び光結合型絶縁回路
JP2013149021A (ja) 2012-01-18 2013-08-01 Yokogawa Electric Corp 計測用アナログフロントエンド回路

Also Published As

Publication number Publication date
US11581863B2 (en) 2023-02-14
US20220085782A1 (en) 2022-03-17
JP2022048737A (ja) 2022-03-28
US11901871B2 (en) 2024-02-13
US20230155561A1 (en) 2023-05-18
CN114189220A (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
US11901871B2 (en) Semiconductor device
JP5766299B2 (ja) 信号伝達回路
JP5582134B2 (ja) 受信回路及び信号受信方法
EP2346161A1 (en) Receiving circuit
US8476959B2 (en) Radio frequency switch circuit
US9628728B2 (en) Ramp signal generator and image sensor including the same
US10320441B2 (en) Systems and methods for a switchless radio front end
US8884208B2 (en) Light receiving circuit
US9634688B2 (en) Integrator, delta-sigma modulator, and communications device
JP5499716B2 (ja) 半導体装置
JP2009239471A (ja) Ｍｏｓ集積回路、及びそれを備えた電子機器
JP2004194066A (ja) 増幅回路、比較回路、及びａｄ変換回路
US20080074179A1 (en) Conversion circuit for converting differential signal into signal-phase signal
JP2012034492A (ja) 絶縁型電源装置および照明装置
US20100045350A1 (en) Semiconductor Device and Amplification Device Generating Triangular Wave Synchronized with Clock Signal
JP2004304234A (ja) Ｉ／ｖ変換回路およびｄａコンバータ
JP5694035B2 (ja) 電力増幅器および通信装置
US10749524B2 (en) Isolator circuit
US7321245B2 (en) Pipelined AD converter capable of switching current driving capabilities
US20210083467A1 (en) Semiconductor circuit and semiconductor system
TWI819256B (zh) 放大器裝置
CN111095884B (zh) 信号输出装置
US10797682B2 (en) Common signal attenuation circuit and ramp signal generator using the same
JP2004328061A (ja) 光増幅回路
JP2012156840A (ja) 発振回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220622

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7341964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150