JP2017163342A - アイソレーションアンプ - Google Patents
アイソレーションアンプ Download PDFInfo
- Publication number
- JP2017163342A JP2017163342A JP2016046099A JP2016046099A JP2017163342A JP 2017163342 A JP2017163342 A JP 2017163342A JP 2016046099 A JP2016046099 A JP 2016046099A JP 2016046099 A JP2016046099 A JP 2016046099A JP 2017163342 A JP2017163342 A JP 2017163342A
- Authority
- JP
- Japan
- Prior art keywords
- current
- photocoupler
- amplifier
- distortion
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】フォトカプラを用いたアイソレーションアンプにおいて生じる歪みを低減させる。また、ゲイン調整を簡便化する。【解決手段】第1、第2フォトカプラPC1、PC2の特性はほぼ同じであるため、抵抗R4,R5、第1増幅器U1及び第1発光ダイオードD1を含む電圧電流変換回路と、抵抗R13,R14、第3増幅器U3及び第2発光ダイオードD2を含む電圧電流変換回路とにおいては、ほぼ同じ歪みが発生する。第1、第2トランジスタt11,t12及び第2増幅器U2は差動増幅回路を構成しており、抵抗R4,R5、第1増幅器U1及び第1フォトカプラU1を含む電圧電流変換回路に生じた電流IF1における歪みを、抵抗R13,R14、第3増幅器U3及び第2フォトカプラU2を含む電圧電流変換回路に生じた電流IF2における歪みで打ち消して出力端子OUTに出力する。この結果、出力端子OUTに出力される出力信号の歪みは低減される。【選択図】図1
Description
本発明は、アイソレーションアンプに関する。
例えば電源の一次回路及び二次回路間のように絶縁された回路間において、音声信号のようなアナログ信号を伝達するための手段として、アイソレーションアンプが知られている(例えば特許文献1〜3参照)。
図14はフォトカプラを用いたアイソレーションアンプの電気的構成の一例を示す回路図である。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。
この種のドライブアンプの出力から抵抗を介してフォトカプラの発光ダイオードを駆動する回路では、発光ダイオードのVF−IF特性が非線形であったり、電流伝達特性のリニアリティの悪さのため出力信号に歪が生じるという問題がある。また、フォトカプラの変換効率は、電流伝達率CTR[%](フォトトランジスタに流れる電流IC/発光ダイオードに流れる電流IF)と呼ばれ、一般的なフォトカプラでは、そのCRTは数十[%]から数百[%]の範囲の値を取るのが普通であるため、製品出荷前の段階で選別によるランク分けが必要となるが、それでも同一ランクで2〜3倍程度のバラつきが生じるのはやむを得ない。さらに、環境温度や経年劣化によっても、フォトカプラの電流伝達率CTRは変動する。この電流伝達率CTRは伝達対象となるアナログ信号の値に影響を及ぼすので、出力信号において入力に対して所望の出力を得るためにはゲインの調整が必要になるが、フォトトランジスタの動作点にもずれがあるので、ダイナミックレンジが十分に確保できない恐れもあり、このため複数の調整が必要になることもある(図14では、R1でゲインの調整、R3またはR4で動作点の調整)。ただし、このような調整を経たとしても、環境温度や経年劣化などで電流伝達率CTRが変動することは避けられない。
そこで、本発明は、フォトカプラを用いたアイソレーションアンプにおいて生じる歪みを低減させることを一つの目的とする。また、ゲイン調整の簡便化を別の目的とする。
上記課題を解決するため、本発明は、ほぼ同一の特性を有する2つのフォトカプラと、それぞれの前記フォトカプラにおいて生じる歪みを打ち消しあって出力信号における歪みを低減させる歪み低減手段とを備えるアイソレーションアンプを提供する。これにより、フォトカプラを用いたアイソレーションアンプにおいて生じる歪みを低減させることができる。
また、本発明は、ほぼ同一の特性を有する2つのフォトカプラと、一方の前記フォトカプラにおいて生じた歪みを用いて、他方の前記フォトカプラにおける生じる歪みが低減するように他方の前記フォトカプラに流れる電流をフィードバック制御して、出力信号における歪みを低減させる歪み低減手段とを備えるアイソレーションアンプを提供する。フォトカプラを用いたアイソレーションアンプにおいて生じる歪みを低減させることができる。
2つの前記フォトカプラをそれぞれ流れる電流の値の比を調整する調整手段を備えるようにしてもよい。これにより、ゲイン調整の簡便化が可能となる。
さらにもう一つのフォトカプラを用いてアイソレーションをしつつ、出力から直流電位をフィードバックして、前記2つのフォトカプラに流れる電流の比を変化させることにより、ゲインと動作点の無調整化を行うようにしてもよい。これにより、ゲイン調整の簡便化が可能となる。
本発明によれば、フォトカプラを用いたアイソレーションアンプにおいて生じる歪みを低減させること、又は、ゲイン調整の簡便化が可能となる。
(1)第1実施形態
本発明の第1実施形態に係るアイソレーションアンプ10aは、図1に示すように、第1、第2フォトカプラPC1、PC2、第1〜第3増幅器U1〜U3、第1、第2トランジスタt11,t12、第1、第2コンデンサC1,C2及び抵抗R1〜R14を有している。第1、第2フォトカプラPC1、PC2の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。
本発明の第1実施形態に係るアイソレーションアンプ10aは、図1に示すように、第1、第2フォトカプラPC1、PC2、第1〜第3増幅器U1〜U3、第1、第2トランジスタt11,t12、第1、第2コンデンサC1,C2及び抵抗R1〜R14を有している。第1、第2フォトカプラPC1、PC2の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。
第1増幅器U1の正入力端子は、第1コンデンサC1を介して入力端子INに接続されるとともに、抵抗R2に接続されている。第1増幅器U1の負入力端子は、抵抗R4を介して接地されるとともに、第1フォトカプラPC1の第1発光ダイオードD1のカソードに接続されている。第1増幅器U1の出力端子は、第1フォトカプラPC1の第1発光ダイオードD1のアノードに接続されている。第1フォトカプラPC1の第1フォトトランジスタT1は、コレクタが電源Vcc2に接続され、エミッタが抵抗R6を介して接地されるとともに第1トランジスタt11のベースに接続されている。
第2増幅器U2の負入力端子は、第1トランジスタt11のコレクタに接続されるとともに、抵抗R7を介して電源Vcc2に接続されている。第2増幅器U2の正入力端子は、第2トランジスタt12のコレクタに接続されるとともに、抵抗R11を介して電源Vcc2に接続されている。第1トランジスタt11のエミッタは抵抗R8,R10を介して接地されており、第2トランジスタt12のエミッタは抵抗R9,R10を介して接地されている。
第3増幅器U3の正入力端子は、出力端子OUTに接続されるとともに、第2増幅器U2の出力端子に接続されている。第3増幅器U3の負入力端子は、抵抗R14を介して接地されるとともに、第2フォトカプラPC2の第2発光ダイオードD2のカソードに接続されている。第3増幅器U3の出力端子は第2フォトカプラPC2の第2発光ダイオードD2のアノードに接続されている。第2フォトカプラPC2の第2フォトトランジスタT2は、コレクタが電源Vcc2に接続され、エミッタが第2トランジスタt12のベースに接続される。このような構成の回路において、差動の左右で対称の位置にあたる抵抗は すべてそれぞれ同じ値になっている。
抵抗R4、第1増幅器U1及び第1フォトカプラPC1は、電圧電流変換回路を構成している。第1発光ダイオードD1に生じる電流IF1の電流値は、(入力信号の電位)/(抵抗R4の抵抗値)で表される。この電流IF1により第1発光ダイオードD1が発光し、第1発光ダイオードD1の発光を第1フォトトランジスタT1が受光することで、第1フォトトランジスタT1に電流IC1が生じる。第1フォトトランジスタT1に電流IC1が生じることにより、第2増幅器U2の負入力端子に所定の電位が印加される。
抵抗R14、第3増幅器U3及び第2フォトカプラPC2は、電圧電流変換回路を構成している。第2発光ダイオードD2に生じる電流IF2の電流値は、(入力信号の電位)/(抵抗R14の抵抗値)で表される。この電流IF2により第2発光ダイオードD2が発光し、第2発光ダイオードD2の発光を第2フォトトランジスタT2が受光することで、第2フォトトランジスタT2に電流IC2が生じる。
既述のとおり、フォトカプラの電流伝達特性のリニアリティの悪さのため出力信号に歪が生じるが、この第1実施形態においては、第1、第2フォトカプラPC1、PC2の特性はほぼ同じであるため、抵抗R4、第1増幅器U1及び第1発光ダイオードD1を含む電圧電流変換回路と、抵抗R14、第3増幅器U3及び第2発光ダイオードD2を含む電圧電流変換回路とにおいては、ほぼ同じ歪みが発生する。第1、第2トランジスタt11,t12及び第2増幅器U2は差動増幅回路(歪み低減手段)を構成しており、抵抗R4、第1増幅器U1及び第1フォトカプラPC11を含む電圧電流変換回路に生じた電流IF1における歪みを、抵抗R14、第3増幅器U3及び第2フォトカプラPC12を含む電圧電流変換回路に生じた電流IF2における歪みで打ち消して出力端子OUTに出力する。この結果、出力端子OUTに出力される出力信号の歪みは低減される。
このように、第1実施形態によれば、アイソレーションアンプにおいて2つのフォトカプラを用い、それぞれのフォトカプラで共通に生じる歪みを打ち消しあうことで、出力信号における歪みを低減させることが可能となる。
(2)第2実施形態
第2実施形態に係るアイソレーションアンプ10bは、図2に示すように、第1、第2フォトカプラPC11、PC12、第1〜第4増幅器U11〜U14、第1〜第5コンデンサC11〜C15及び抵抗R21〜R36を有している。抵抗R27と抵抗R28は同じ抵抗値であり、抵抗R33と抵抗R34は同じ抵抗値であり、抵抗R35と抵抗R36は同じ抵抗値である。第1、第2フォトカプラPC11、PC12の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。
第2実施形態に係るアイソレーションアンプ10bは、図2に示すように、第1、第2フォトカプラPC11、PC12、第1〜第4増幅器U11〜U14、第1〜第5コンデンサC11〜C15及び抵抗R21〜R36を有している。抵抗R27と抵抗R28は同じ抵抗値であり、抵抗R33と抵抗R34は同じ抵抗値であり、抵抗R35と抵抗R36は同じ抵抗値である。第1、第2フォトカプラPC11、PC12の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。
第1増幅器U11の正入力端子は、抵抗R24及びコンデンサC12を介して出力端子に接続されるともに、並列接続されたコンデンサC13および抵抗R26を介して接地されている。第1増幅器U11の負入力端子は、抵抗R21及びコンデンサC11を介して入力端子INに接続されるとともに、抵抗R22を介して出力端子OUTに接続されている。第1増幅器U11の出力端子は、コンデンサC12を介して第3増幅器U13の正入力端子に接続されている。
第2増幅器U12の負入力端子は、第1フォトカプラPC11の第2発光ダイオードD12のカソードに接続されるとともに、抵抗R27を介して接地されている。第2増幅器U12の正入力端子は、第1コンデンサC11を介して入力端子INに接続されている。
第3増幅器U13の正入力端子は、コンデンサC12を介して第2増幅器U12の出力端子に接続されている。第3増幅器U13の負入力端子は、抵抗R28を介して接地されるとともに、第2フォトカプラPC2の第2発光ダイオードD2のカソードに接続されている。第2増幅器U12の出力端子は、第2フォトカプラPC12の第2発光ダイオードD2のアノードに接続されている。
第1フォトカプラPC11の第1フォトトランジスタT11は、コレクタが電源Vcc2に接続され、エミッタが抵抗R33を介して接地されるとともに第4増幅器の正入力端子に接続されている。第2フォトカプラPC12の第2フォトトランジスタT12は、コレクタが電源Vcc2に接続され、エミッタが抵抗R34を介して接地されるとともに第4コンデンサC14を介して第4増幅器U14の負入力端子に接続されている。
第4増幅器U14の負入力端子は、コンデンサC14及び抵抗R34を介して接地されるとともに、抵抗R36を介して出力端子に接続されている。第4増幅器U14の正入力端子は、第1フォトカプラPC11の第1フォトトランジスタT11のエミッタに接続されるとともに、抵抗R33を介して接地されている。
抵抗R27、第2増幅器U12及び第1フォトカプラPC11は、電圧電流変換回路を構成しており、入力端子INから入力された入力信号に応じて第1発光ダイオードD11に生じる電流IF11により第1発光ダイオードD11が発光する。第1発光ダイオードD11の発光を第1フォトトランジスタT11が受光することで、第1フォトトランジスタT11に電流IC11が生じる。
入力端子INから入力された入力信号は、反転増幅器として機能する第1増幅器U11によって反転させられて第3増幅器U13の正入力端子に入力される。抵抗R28、第3増幅器U13及び第2フォトカプラPC12は、電圧電流変換回路を構成しており、第2発光ダイオードD12に生じる電流IF12により第2発光ダイオードD12が発光する。第2発光ダイオードD12の発光を第2フォトトランジスタT12が受光することで、第2フォトトランジスタT12に電流IC12が生じる。
ここで、第1、第2フォトカプラPC1、PC2の特性はほぼ同じである。このため、抵抗R4,R5、第1増幅器U1及び第1フォトカプラPC11を含む電圧電流変換回路と、抵抗R13,R14、第3増幅器U3及び第2フォトカプラPC12を含む電圧電流変換回路とにおいて、ほぼ同じ歪みが発生する。入力端子INから入力された入力信号に応じて第1フォトトランジスタT11に電流IC11が生じるが、この電流IC11は、図3上段に示すように、入力端子INから入力された入力信号に応じた入力信号A1と、模式的に示した歪みd1との合成波形になる。一方、入力端子INから入力された入力信号は、反転増幅器である第1増幅器U11によって位相が反転させられて第3増幅器U13に入力される(これを反転信号という)。このため、第2フォトトランジスタT12に流れる電流IC12は、図3下段に示すように、入力信号A1とは位相が反転した反転信号A2と、模式的に示した歪みd2との合成波形になる。第4増幅器U14は差動増幅回路を構成しており、第1フォトトランジスタT11に流れる電流IC11から、第2フォトトランジスタT12に流れる電流IC12を減算して出力する。このとき、偶数次歪みに関しては歪みd1と歪みd2の極性が同じであるため、上記の減算処理によりこの歪みは互いに打ち消され、図3右側の波形に示すように、入力信号から反転信号が減算された結果のみが出力される。これにより、出力端子OUTには、入力端子INからの入力信号に応じた出力信号ICが歪みの低減された状態で出力されることになる。実際のところ、歪みd1、d2に関しては、この偶数次ひずみが大半を占め、歪み低減として有効に働く。
このように、第2実施形態によれば、アイソレーションアンプにおいて2つのフォトカプラを用い、各フォトカプラに対して互いに反転させた入力信号を入力してからその出力信号を減算して共通に生じる歪みを打ち消しあうことで、出力信号における歪みを低減させることが可能となる。この第2実施形態において、反転増幅器に相当する第1増幅器U11及び差動増幅回路に相当する第4増幅器U14は歪み低減手段として機能する。
(3)第3実施形態
第3実施形態に係るアイソレーションアンプ10cは、図4に示すように、第1、第2フォトカプラPC21、PC22、増幅器U21、第1、第2コンデンサC21,C22及び抵抗R41〜R46を有している。抵抗R44と抵抗R46は同じ抵抗値である。第1、第2フォトカプラPC21、PC22の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。
第3実施形態に係るアイソレーションアンプ10cは、図4に示すように、第1、第2フォトカプラPC21、PC22、増幅器U21、第1、第2コンデンサC21,C22及び抵抗R41〜R46を有している。抵抗R44と抵抗R46は同じ抵抗値である。第1、第2フォトカプラPC21、PC22の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。
増幅器U21の正入力端子は、第1コンデンサC21を介して入力端子INに接続されるとともに、抵抗R41に接続されている。増幅器U21の負入力端子は、抵抗R44を介して接地されるとともに、第1フォトカプラPC21の第1フォトトランジスタT21のエミッタに接続されている。第1増幅器U21の出力端子は、第1フォトカプラPC21の第1発光ダイオードD21のアノードに接続されている。第1フォトカプラPC21の第1フォトトランジスタT21は、コレクタが電源Vcc1に接続され、エミッタが抵抗44を介して接地されるとともに増幅器U21の負入力端子に接続されている。第1フォトカプラPC21の第1発光ダイオードD21のカソードは、第2フォトカプラPC22の第1発光ダイオードD22のアノードに接続されている。第2フォトカプラPC22の第1発光ダイオードD22のカソードは、抵抗R45を介して接地されている。第2フォトカプラPC22の第2フォトトランジスタT22は、コレクタが電源Vcc2に接続され、エミッタが抵抗R46を介して接地されるとともに出力端子OUTに接続されている。
増幅器U21、第1フォトカプラP21及び第2フォトカプラP22は電圧電流変換回路に直列接続されている。この構成において、入力端子INから入力された入力信号に応じて第1発光ダイオードD21に生じる電流IF21により、第1発光ダイオードD21が発光する。第1発光ダイオードD21の発光を第1フォトトランジスタT21が受光することで、第1フォトトランジスタT21に電流IC21が生じる。同様に、入力端子INから入力された入力信号に応じて第2発光ダイオードD22に生じる電流IF21により、第2発光ダイオードD22が発光する。第2発光ダイオードD22の発光を第2フォトトランジスタT22が受光することで、第2フォトトランジスタT22に電流IC22が生じる。
ここで、増幅器U21及び第1フォトカプラPC21を含む電圧電流変換回路において、フォトカプラPC21の第1フォトトランジスタT21の電流IC21における歪みが低減されるように、電流IF21がフィードバック制御されるため、逆に電流IF21には歪みを打消す電流を含んだ信号電流が流れることになる。この電流IF21は、第1フォトカプラPC21とほぼ同じ特性の第2フォトカプラPC22の第2発光ダイオードD22のアノードに入力される。電流IF21は電流IC21における歪みが低減されるようにフィードバック制御されているから、電流IC22における歪みも低減される。これにより、出力端子OUTには、入力端子INからの入力信号に応じた出力信号ICが歪みの低減された状態で出力されることになる。
このように、第3実施形態によれば、アイソレーションアンプにおける2つのフォトカプラのうち、一方のフォトカプラにおいて生じた歪みを用いて、他方のフォトカプラにおける生じる歪みが低減するように、他方のフォトカプラに流れる電流をフィードバック制御することで、出力信号における歪みを低減させることが可能となる。
(4)第4実施形態
第4実施形態に係るアイソレーションアンプ10dは、図5に示すように、第1、第2フォトカプラPC31、PC32、増幅器U31、第1、第2コンデンサC31,C32、ツェナダイオードZD1及び抵抗R51〜R56を有している。抵抗R53と抵抗R54、抵抗R55と抵抗R56はそれぞれ同じ抵抗値である。第1、第2フォトカプラPC31、PC32の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。第3実施形態に係るアイソレーションアンプ10c(図4)において2つの電流電圧変換回路が直列接続されていたのに対し、第4実施形態に係るアイソレーションアンプ10dにおいては2つの電流電圧変換回路が並列接続されている点が主に異なる。
第4実施形態に係るアイソレーションアンプ10dは、図5に示すように、第1、第2フォトカプラPC31、PC32、増幅器U31、第1、第2コンデンサC31,C32、ツェナダイオードZD1及び抵抗R51〜R56を有している。抵抗R53と抵抗R54、抵抗R55と抵抗R56はそれぞれ同じ抵抗値である。第1、第2フォトカプラPC31、PC32の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。第3実施形態に係るアイソレーションアンプ10c(図4)において2つの電流電圧変換回路が直列接続されていたのに対し、第4実施形態に係るアイソレーションアンプ10dにおいては2つの電流電圧変換回路が並列接続されている点が主に異なる。
増幅器U31の正入力端子は、第1コンデンサC31を介して入力端子INに接続されるとともに、抵抗R51に接続されている。増幅器U31の負入力端子は、抵抗R53を介して接地されるとともに、第1フォトカプラPC31の第1フォトトランジスタT31のエミッタに接続されている。第1増幅器U31の出力端子は、第1フォトカプラPC31の第1発光ダイオードD31のアノードに接続されるとともに、第2フォトカプラPC32の第2発光ダイオードD32のアノードに接続されている。第1フォトカプラPC31の第1フォトトランジスタT31は、コレクタが電源Vcc1に接続され、エミッタが抵抗53を介して接地されるとともに増幅器U21の負入力端子に接続されている。第1フォトカプラPC31の第1発光ダイオードD31のカソードは、抵抗R54を介して接地されている。第2フォトカプラPC32の第2発光ダイオードD32のカソードは、抵抗R55を介して接地されている。第2フォトカプラPC32の第2フォトトランジスタT32は、コレクタが電源Vcc2に接続され、エミッタが抵抗R56を介して接地されるとともに出力端子OUTに接続されている。
増幅器U31及び第1フォトカプラP31が構成する電圧電流変換回路と、増幅器U31及び第2フォトカプラP32が構成する電圧電流変換回路は並列接続されている。この構成において、入力端子INから入力された入力信号に応じて第1発光ダイオードD31に生じる電流IF31により、第1発光ダイオードD31が発光する。第1発光ダイオードD31の発光を第1フォトトランジスタT31が受光することで、第1フォトトランジスタT31に電流IC31が生じる。同様に、入力端子INから入力された入力信号に応じて第2発光ダイオードD32に生じる電流IF32により、第2発光ダイオードD32が発光する。第2発光ダイオードD32の発光を第2フォトトランジスタT32が受光することで、第2フォトトランジスタT32に電流IC32が生じる。
ここで、増幅器U31及び第1フォトカプラPC31を含む電圧電流変換回路において、フォトカプラPC31の第1フォトトランジスタT31の電流IC31における歪みが低減されるように、電流IF21がフィードバック制御されるため、逆に電流IF31は歪みを打消す電流を含んだ信号電流となる。抵抗R54と抵抗R55が同じ抵抗値であり且つ第1発光ダイオードD31と第2発光ダイオードD32が同じ特性であることから、同じ増幅器U31で駆動されている第2発光ダイオードD32においても、電流IF31が、第1フォトカプラPC31とほぼ同じ特性の第2フォトカプラPC32の第2発光ダイオードD32のアノードに入力される。電流IF31は電流IC31における歪みが低減されるようにフィードバック制御されているから、電流IC32における歪みも低減される。これにより、出力端子OUTには、入力端子INからの入力信号に応じた出力信号ICが歪みの低減された状態で出力されることになる。
このように、第4実施形態によれば、アイソレーションアンプにおける2つのフォトカプラのうち、一方のフォトカプラにおいて生じた歪みを用いて、他方のフォトカプラにおける生じる歪みが低減するように、他方のフォトカプラに流れる電流をフィードバック制御することで、出力信号における歪みを低減させることが可能となる。
(5)第5実施形態
ここで、フォトカプラにおける電流伝達率のばらつきによる影響について考察する。製品出荷段階におけるフォトカプラ群において、例えば電流伝達率100%を中心値として70%〜140%というような2倍のばらつきがあると仮定する。例えば図1の構成において、図6に示すように第1フォトカプラPC1の電流伝達率が70%で、第2フォトカプラPC2の電流伝達率が140%と仮定した場合、図1のVo1における電流値は、電流伝達率が100%のフォトカプラを用いた場合の70%となり、同様に図1のVo2における電流値も70%となる。よって、入力端子INから出力端子OUTに至るまでの全体のゲインは(70/140)=50%となる。また例えば図1の構成において、第1フォトカプラPC1の電流伝達率が140%で、第2フォトカプラPC2の電流伝達率が70%と仮定した場合、図1のVo1における電流値は、電流伝達率が100%のフォトカプラを用いた場合の140%となり、同様に図1のVo2における電流値も140%となる。この場合、入力端子INから出力端子OUTに至るまでの全体のゲインは(140/70)=200%となる。つまり、図1の構成において、2つのフォトカプラの組み合わせによっては全体のゲインに最大4倍の開きが生じる。
ここで、フォトカプラにおける電流伝達率のばらつきによる影響について考察する。製品出荷段階におけるフォトカプラ群において、例えば電流伝達率100%を中心値として70%〜140%というような2倍のばらつきがあると仮定する。例えば図1の構成において、図6に示すように第1フォトカプラPC1の電流伝達率が70%で、第2フォトカプラPC2の電流伝達率が140%と仮定した場合、図1のVo1における電流値は、電流伝達率が100%のフォトカプラを用いた場合の70%となり、同様に図1のVo2における電流値も70%となる。よって、入力端子INから出力端子OUTに至るまでの全体のゲインは(70/140)=50%となる。また例えば図1の構成において、第1フォトカプラPC1の電流伝達率が140%で、第2フォトカプラPC2の電流伝達率が70%と仮定した場合、図1のVo1における電流値は、電流伝達率が100%のフォトカプラを用いた場合の140%となり、同様に図1のVo2における電流値も140%となる。この場合、入力端子INから出力端子OUTに至るまでの全体のゲインは(140/70)=200%となる。つまり、図1の構成において、2つのフォトカプラの組み合わせによっては全体のゲインに最大4倍の開きが生じる。
また、例えば図4の構成においては、第1フォトカプラPC21の電流伝達率が70%で、第2フォトカプラPC22の電流伝達率が140%と仮定した場合、電流IF21は、電流伝達率が100%のフォトカプラを用いた場合の(100/70)≒140%となる。よって、入力端子INから出力端子OUTに至るまでの全体のゲインは140×140)≒200%となる。また、例えば第1フォトカプラPC21の電流伝達率が140%で、第2フォトカプラPC22の電流伝達率が70%と仮定した場合、電流IF21は、電流伝達率が100%のフォトカプラを用いた場合の(100/140)≒70%となり、入力端子INから出力端子OUTに至るまでの全体のゲインは70×70)≒50%となる。つまり、図4の構成において、2つのフォトカプラの組み合わせによっては全体のゲインに最大4倍の開きが生じる。
以上を踏まえ、電流伝達率のばらつきによるアイソレーションアンプ全体のゲインのばらつきを低減する仕組みについて説明する。フォトカプラにおいては、トランジスタの直流電流増幅率hFE(=Ic/Ib)及び交流電流増幅率 hfe(=ΔIc/ΔIb)と同様の定数がそれぞれ存在する。フォトカプラにおける電流伝達率CTRは、トランジスタの直流電流増幅率hFEに相当し、トランジスタのベース電流Ibごとのコレクタ・エミッタ電圧Vce−コレクタ電流Icに類似する特性がある。図8は、フォトカプラにおける、フォトカプラの発光ダイオードに流れる電流IFごとのコレクタ・エミッタ電圧Vce−コレクタ電流Ic特性の一例を示す模式図である。図8の左側の図において、 コレクタ・エミッタ電圧Vce=5Vでコレクタ電流Ic=5mAにおいて、電流IFは5mAであるため、電流伝達率CTR(=IC/IF)は100%である。一方、例えば電流IF=4mAと6mAに注目すると、コレクタ電流ICの変化量は3mA程度のため、ΔIC/ΔIFは(3/2)≒150%である。
図8の右側の図は、電流伝達率が左側の約2倍程度のフォトカプラにおける、電流IFごとのコレクタ・エミッタ電圧Vce−コレクタ電流Ic特性の一例を示す模式図である。電流IF=2mAから3mAでは、コレクタ電流ICの変化量は約3mAであるから、ΔIC/ΔIFは(3/1)≒300%である。図8の左側の図と右側の図を重ねると図9のようになる。フォトカプラにおける直流的な電流伝達率(IC/IF)と、交流的な電流伝達率であるΔIc/ΔIFは おおよそ比例している。この比例関係を用いることで、以下のとおり、交流信号のゲインの調整とDC動作点の安定性(ダイナミックレンジの確保)を図ることが可能となる。
図10は、第5実施形態に係るアイソレーションアンプ10eの電気的構成を示す図である。アイソレーションアンプ10eは、図5に示したアイソレーションアンプ10dの一部の構成を変更したものであり、図10において図5と同じ構成には同一の符号を付している。アイソレーションアンプ10eは、第1、第2フォトカプラPC31、PC32、増幅器U31、第1、第2コンデンサC31,C32、第1、第2トランジスタt21,t22、抵抗R51〜R53,R56,R61,R62及び可変抵抗R63を有している。抵抗R53と抵抗R56は同じ抵抗値である。第1、第2フォトカプラPC31、PC32の、電流伝達率CTR以外の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。
第1、第2トランジスタt21,t22、抵抗R62及び可変抵抗R63は、カレントミラー回路(調整手段)を構成している。このカレントミラー回路において、可変抵抗R63の抵抗値を変更することによって、第1フォトカプラPC31の発光ダイオードD31を流れる電流IF41及び第2フォトカプラPC31の発光ダイオードD32を流れる電流IF42の比を調整することができる。入力信号Vinが入力端子INに入力されるとき、Vo1=Vinであり、電流IF41は、フォトカプラPC31の電流伝達率に応じた値となる。一方、電流IF42は、電流IF41の電流値×(抵抗R62の抵抗値/可変抵抗R63の抵抗値)となる。
ここで、出力端子OUTにおいて入力信号Vinと同じ交流信号の値となるように可変抵抗R62の抵抗値を調整する。前述したように、フォトカプラにおける直流的な電流伝達率(IC/IF)と、交流的な電流伝達率であるΔIc/ΔIFは おおよそ比例している。例えばフォトカプラPC32の直流的な電流伝達率がフォトカプラPC31の50%なら、可変抵抗R63の抵抗値を抵抗R62の抵抗値の約半分にして、2倍の電流IF42が発光ダイオードD32に流れるようにすれば、出力端子OUTにおいて入力信号Vinとほぼ同じ交流信号の値となる。フォトカプラにおける直流的な電流伝達率(IC/IF)と、交流的な電流伝達率であるΔIc/ΔIFは おおよそ比例しているから、出力端子OUTのDC電位(動作点)もVo1とほぼ等しくなり、所望のダイナミックレンジも得やすくなる。
このように、第5実施形態によれば、アイソレーションアンプにおける2つのフォトカプラのうち、一方のフォトカプラにおいて生じた歪みを用いて、他方のフォトカプラにおける生じる歪みが低減するように、他方のフォトカプラに流れる電流をフィードバック制御することで、出力信号における歪みを低減させることが可能となる。さらに、フォトカプラにおける直流的な電流伝達率(IC/IF)と、交流的な電流伝達率であるΔIc/ΔIFは おおよそ比例していることに基づき、カレントミラー回路の可変抵抗R63を変更して、2つのフォトカプラをそれぞれ流れる電流の値の比を調整することで(調整手段)、出力端子OUTにおいて入力信号Vinと同じ交流信号の値とする。これにより、フォトカプラの電流伝達率のばらつきがあっても一カ所の調整でアイソレーションアンプのゲインを合わせこむと同時に動作点も合わせこむことが可能となる。
(6)第6実施形態
図11は第6実施形態に係るアイソレーションアンプ10gの電気的構成を示す図である。前述の第5実施形態のアイソレーションアンプをベースにCdSを用いたフォトカプラ PC53を用いて、出力からのフィードバックを追加した回路である。
図11は第6実施形態に係るアイソレーションアンプ10gの電気的構成を示す図である。前述の第5実施形態のアイソレーションアンプをベースにCdSを用いたフォトカプラ PC53を用いて、出力からのフィードバックを追加した回路である。
アイソレーションアンプ10gは、第1、第2フォトカプラPC51、PC52、第1,第2増幅器U51,U52、第1〜第3コンデンサC51,C52,C53、第1、第2トランジスタT51,T52、抵抗R91〜102を有している。抵抗R94と抵抗R102は同じ抵抗値である。第1、第2フォトカプラPC51、PC52の電流伝達率CTR以外の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。また、出力端子OUTから抵抗 R101と第3コンデンサC53による積分器を通って、直流成分だけが第2増幅器U52による誤差増幅器に入って、基準電圧(入力側Iのバイアス電圧と同じ値)と比較され、第2フォトカプラPC52の発光ダイオードD52の電流にフィードバックされる。
前述の第5実施形態の回路において、可変抵抗R63を変化させてゲイン調整をすれば、動作点もほぼ調整できることを説明したが、この第6実施形態に係る回路においては、直流的な電流伝達率(IC/IF)と交流的な電流伝達率であるΔIc/ΔIFが おおよそ比例しているという原理に従えば、逆に 動作点を合わせれば、ゲインもほぼ合うことになる。
ここで取り扱う信号は交流であり 必要な周波数(音声信号なら例えば20Hz以上)の信号を通せばよい。このため出力端子OUTから抵抗 R101と第3コンデンサC53で、充分低いカットオフ周波数を選んだ積分器(HPF)をつくり、直流成分を取り出して第2増幅器U52による誤差増幅器に入力する。第2増幅器U52に対しては、比較の基準として抵抗R99で分圧された電圧が加わっている。このため、出力の直流電圧は この基準電圧と比較され、その出力が第2フォトカプラ P52のLEDを駆動して、抵抗R96(CdS)の抵抗値を変化させる。この抵抗値の変化は、第2フォトカプラPC52の発光ダイオードD52の電流の変化となって出力に伝わる。この一連のループは 出力の直流電圧に対する負帰還となって、出力の直流電圧を誤差増幅器の基準電圧に保つように働く。
ところで、誤差増幅器に入力した基準電圧は任意の電圧に設定できるので、この電圧を入力側Iの抵抗R91と抵抗R93で作られたバイアス電圧と同じになるように設定すれば、入力側Iの第1フォトカプラPC51のフォトトランジスタT51の動作点と出力側Oの第2フォトカプラPC52のフォトトランジスタT52の動作点を同じにすることができる。このことは、同時に前述のように ゲインもほぼ同じに合わせられていることを意味している。
このように、第6実施形態によれば、直流的な電流伝達率(IC/IF)と交流的な電流伝達率であるΔIc/ΔIFが おおよそ比例しているという原理に従い、動作点を合わせることでゲインも合わせられる。これにより、フォトカプラの電流伝達率のばらつきによるアイソレーションアンプ全体のゲインや動作点のばらつきを調整すること無く、ほぼ所望の値にすることができ、さらに負帰還の働きにより以降の環境変化や経年変化によるゲインの変動も抑えられる。
(7)第7実施形態
前出の実施形態では、CdSを用いたフォトカプラを使用していたが、CdSのフォトカプラは現在あまり無く、フォトトランジスタを用いたものが一般的である。第7実施形態に係るアイソレーションアンプ10eは、図12に示すように、フォトトランジスタを用いた第1〜第3フォトカプラPC41〜PC43、第1、第2増幅器U41,U42、第1〜トランジスタt31〜t33、第1、第2コンデンサC41,C42、第1、第2ツェナダイオードZD11,ZD12及び抵抗R71〜R86を有している。第1〜第3フォトカプラPC41〜PC43の電流伝達率CTR以外の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。抵抗R77と抵抗R86は同じ抵抗値である。
前出の実施形態では、CdSを用いたフォトカプラを使用していたが、CdSのフォトカプラは現在あまり無く、フォトトランジスタを用いたものが一般的である。第7実施形態に係るアイソレーションアンプ10eは、図12に示すように、フォトトランジスタを用いた第1〜第3フォトカプラPC41〜PC43、第1、第2増幅器U41,U42、第1〜トランジスタt31〜t33、第1、第2コンデンサC41,C42、第1、第2ツェナダイオードZD11,ZD12及び抵抗R71〜R86を有している。第1〜第3フォトカプラPC41〜PC43の電流伝達率CTR以外の特性はほぼ同じである。アナログ信号の入力側Iの電気回路と出力側Oの電気回路とは絶縁されており、入力側Iの入力端子INから入力される入力信号が出力側Oに伝達され、出力側Oの出力端子OUTから出力される。抵抗R77と抵抗R86は同じ抵抗値である。
第1増幅器U41の負入力端子は、第1コンデンサC41を介して入力端子INに接続されるとともに、抵抗R71及びツェナダイオードZD11を介して接地されている。第1増幅器U41の正入力端子は、抵抗R77を介して接地されるとともに、第1フォトカプラPC41の第1トランジスタt41のエミッタに接続されている。第1増幅器U41の出力端子は、抵抗R75を介して第3トランジスタt33のベースに接続されている。第1フォトカプラPC41の第1フォトトランジスタT41は、コレクタが電源Vcc1に接続されている。第3トランジスタt33のエミッタは、第1、第2トランジスタt31、t32のコレクタに接続されている。第1、第2トランジスタt31、t32のエミッタは、それぞれ、第1フォトカプラPC41の第1発光ダイオードD41のアノードと、第2フォトカプラPC42の第2発光ダイオードD42のアノードに接続されている。第1フォトカプラPC41の第1発光ダイオードD41のカソードと、第2フォトカプラPC42の第2発光ダイオードD42のカソードは、いずれも接地されている。第2フォトカプラPC42の第2フォトトランジスタT42のコレクタは電源Vcc2に接続されており、エミッタは出力端子OUTに接続されている。
第2増幅器U42の負入力端子は、抵抗R82を介して第2増幅器U42の出力端子に接続されるとともに、抵抗R84、R85を介して出力端子OUTに接続される。第2増幅器U2の正入力端子は、抵抗R83を介して電源Vcc2に接続されるとともに、ツェナダイオードZD12を介して接地されている。第3フォトカプラPC43の第2フォトトランジスタT43のコレクタは、抵抗R80を介して第2トランジスタt32のベースに接続されており、エミッタは接地されている。第3フォトカプラPC43の第2発光ダイオードD43のアノードは、抵抗R81を介して第2増幅器U42の出力端子に接続されており、カソードは接地されている。
第1ツェナダイオードZD11及び第2ツェナダイオードZD12は降伏電圧が等しく、このため入力側Iと出力側Oにおいてバイアス電位は等しくなっている。先の実施例では抵抗の分圧でここの電圧を決めていたが、電源電圧の変動の影響を受けないように、ツェナダイオードを用いることもできる。第1増幅器U41、第2トランジスタt32、第3トランジスタt33及び第1フォトカプラPC41からなる入力系において、第1増幅器U41の正入力端子は入力側Iのバイアス電位Vzd1と等しくなり、抵抗R77には、電流IE51=電位Vzd1/抵抗R77の抵抗値が流れる。第1フォトカプラPC41の電流伝達率が例えば 100%と仮定すると、第1発光ダイオードD41には電流IE51と同じ大きさの電流が流れることになる。
第3トランジスタt33から出力される電流は、第1トランジスタt31及び第2トランジスタt32のベース電位の比に応じて分流される。この分流比は、出力側OのDC電位がフィードバックされて決まるようになっている。つまり、第2トランジスタt32のベース電位を、第1トランジスタt31のベース電位に対して相対的に変化させることで決まる。出力側Oにおいては、入力側Iのバイアス電位と同じ基準電位になっており、この基準電位と出力側OのDC電位が第2増幅器U42に入力され、その出力信号が第3フォトカプラPC43の発光ダイオードD43に入力されて、さらに、第3フォトカプラPC43の出力で第2トランジスタt32のベース電位が決まる(自動調整手段)。これにより、出力端子OUTにおけるDC電位は電位Vzd2=Vzd1に維持される。抵抗R86には、電流IE52=電位Vzd2/抵抗R86の抵抗値が流れる。また、入力側Iと同様に、第2フォトカプラPC42の電流伝達率が例えば100%とすると、第2発光ダイオードD42には電流IE52と同じ大きさの電流が流れることになる。ここで 抵抗77と抵抗R86の抵抗値が同じであれば、電流IE51=電流ID52である。従って、第1フォトカプラPC42と第2フォトカプラPC42の電流伝達率の違いによらず、それぞれの第1、第2フォトトランジスタT41,T2を流れる電流が等しくなる。このように、フォトトランジスタにおいて電流が等しく流れるように、発光ダイオードにおける電流の大きさを調整すると、交流的なゲインとして、入力側Iのフォトカプラの出力に近い値が得られることになる。
図13は、以上の原理をまとめた模式図である。まず、一つのフォトカプラで、直流的な電流伝達率と交流的な電流伝達率はほぼ比例する(このときの比率を比率1とする)。次に、2つのフォトカプラにおいて、等しい負荷でコレクタ電流ICとコレクタ・エミッタ電圧Vceをほぼ同じ動作点で動作させる。これらが歪みに関してほぼ同じ特性のフォトカプラであれば、直流的な電流伝達率と交流的な電流伝達率の比率1と比率1’はほぼ同じである。よって、2つのフォトカプラの交流的な電流伝達率の比率2’は直流的な電流伝達率の比率2とほぼ同じである。この関係によって、2つのフォトカプラの直流的な動作点(コレクタ電流IC、コレクタ・エミッタ電圧Vce)を電流IFの分流によって合わせれば、交流的なゲインもほぼ近いところになる。
このように、第7実施形態によれば、アイソレーションアンプにおける2つのフォトカプラのうち、一方のフォトカプラにおいて生じた歪みを用いて、他方のフォトカプラにおける生じる歪みが低減するように、他方のフォトカプラに流れる電流をフィードバック制御することで、出力信号における歪みを低減させることが可能となる。さらに、出力信号の値が入力信号とほぼ同じ値となるように、2つのフォトカプラをそれぞれ流れる電流の比を自動調整することで(自動調整手段)、フォトカプラの電流伝達率のばらつきによるアイソレーションアンプ全体のゲインや動作点のばらつきを調整すること無く、ほぼ所望の値にすることができ、さらに負帰還の働きにより、以降の環境変化や経年変化によるゲインの変動も抑えられる。
U 増幅器、R 抵抗、PC フォトカプラ、T トランジスタ、D 発光ダイオード、T フォトトランジスタ、10 アイソレーションアンプ。
Claims (4)
- ほぼ同一の特性を有する2つのフォトカプラと、
それぞれの前記フォトカプラにおいて生じる歪みを打ち消しあって出力信号における歪みを低減させる歪み低減手段と
を備えるアイソレーションアンプ。 - ほぼ同一の特性を有する2つのフォトカプラと、
一方の前記フォトカプラにおいて生じた歪みを用いて、他方の前記フォトカプラにおける生じる歪みが低減するように他方の前記フォトカプラに流れる電流をフィードバック制御して、出力信号における歪みを低減させる歪み低減手段と
を備えるアイソレーションアンプ。 - 2つの前記フォトカプラをそれぞれ流れる電流の値の比を調整する調整手段を備える請求項2記載のアイソレーションアンプ。
- さらにもう一つのフォトカプラを用いてアイソレーションをしつつ、出力から直流電位をフィードバックして、前記2つのフォトカプラに流れる電流の比を変化させることにより、ゲインと動作点の無調整化を行う請求項2記載のアイソレーションアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046099A JP2017163342A (ja) | 2016-03-09 | 2016-03-09 | アイソレーションアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046099A JP2017163342A (ja) | 2016-03-09 | 2016-03-09 | アイソレーションアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017163342A true JP2017163342A (ja) | 2017-09-14 |
Family
ID=59853179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016046099A Pending JP2017163342A (ja) | 2016-03-09 | 2016-03-09 | アイソレーションアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017163342A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107656121A (zh) * | 2017-11-09 | 2018-02-02 | 珠海泰坦科技股份有限公司 | 一种低成本直流电压隔离采集电路 |
US11581863B2 (en) | 2020-09-15 | 2023-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2016
- 2016-03-09 JP JP2016046099A patent/JP2017163342A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107656121A (zh) * | 2017-11-09 | 2018-02-02 | 珠海泰坦科技股份有限公司 | 一种低成本直流电压隔离采集电路 |
US11581863B2 (en) | 2020-09-15 | 2023-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
US11901871B2 (en) | 2020-09-15 | 2024-02-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160366733A1 (en) | Driving circuit and driving method for a plurality of led strings | |
US7911815B2 (en) | Primary-side feedback control device and related method for a power converter | |
US20060202750A1 (en) | Operational amplifier and method for canceling offset voltage of operational amplifier | |
US20100289463A1 (en) | Primary-side feedback control device and related method for a power converter | |
JP2017163342A (ja) | アイソレーションアンプ | |
US7538605B2 (en) | Amplifier device capable of reducing offset voltage | |
US10211728B2 (en) | Current-sharing circuit for DC-DC converters | |
AU2005310334A1 (en) | A power multiplier apparatus and method | |
US9246439B2 (en) | Current regulated transimpedance amplifiers | |
US7545220B2 (en) | Method for shaping signal pulses | |
US10034085B2 (en) | Class-D amplifier, audio processing apparatus and method of driving class-D amplifier | |
GB2565293A (en) | An error amplifier | |
CN101140172A (zh) | 光学式编码器 | |
JP2008289047A (ja) | 増幅器 | |
US7504974B2 (en) | Selecting circuit | |
EP0921624B1 (en) | Device for driving self arc-extinguishing type power element | |
US20210384982A1 (en) | Laser emitting system | |
CN112351551A (zh) | 调光电路 | |
NL8403819A (nl) | Schakelinrichting voor het onderdrukken van een signaal. | |
US9860086B1 (en) | Equalizer circuit and optical module | |
US9900018B1 (en) | Methods and systems for reducing transient kickback from an analog-to-digital converter | |
AU2015294471A1 (en) | Field-effect transistor driver | |
US9991878B2 (en) | Cross-point shifting techniques | |
TWI635702B (zh) | 用於補償誤差放大器之輸入電壓偏移的補償電路 | |
US20030193977A1 (en) | Light-emitting device driving circuit |