JP7324781B2 - ダイ付着フィルムをダイシングする方法 - Google Patents

ダイ付着フィルムをダイシングする方法 Download PDF

Info

Publication number
JP7324781B2
JP7324781B2 JP2020567572A JP2020567572A JP7324781B2 JP 7324781 B2 JP7324781 B2 JP 7324781B2 JP 2020567572 A JP2020567572 A JP 2020567572A JP 2020567572 A JP2020567572 A JP 2020567572A JP 7324781 B2 JP7324781 B2 JP 7324781B2
Authority
JP
Japan
Prior art keywords
substrate
composite film
plasma
workpiece
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020567572A
Other languages
English (en)
Other versions
JP2021527318A (ja
Inventor
ウェスターマン、ラッセル
ノータリアンニ、マルコ
リー、レスリー、マイケル
Original Assignee
プラズマ - サーム、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プラズマ - サーム、エルエルシー filed Critical プラズマ - サーム、エルエルシー
Publication of JP2021527318A publication Critical patent/JP2021527318A/ja
Application granted granted Critical
Publication of JP7324781B2 publication Critical patent/JP7324781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体ウエハから個々のデバイス・チップを形成するための装置の使用及びダイ付着フィルムに関する。
半導体デバイスは、薄いウエハの形態である基板上に製作される。
シリコンは、基板材料として通常使用されるが、III-V族化合物(たとえばGaAs及びInP)など、他の材料も使用される。いくつかの実例では(たとえば、LEDの製造)、基板は、サファイア又は炭化ケイ素のウエハであることができ、その上に半導体の材料の薄層が堆積される。そのような基板の直径は、50.8mm(2インチ)未満から200mm、300mm及び450mmまでの範囲に及ぶことがあり、そのような基板サイズを記述するために、多くの規格が存在する(たとえば、SEMI)。
これらの基板を処理して半導体デバイスを生産することにおいて、プラズマ・エッチング設備が広範囲にわたって使用される。そのような設備は、通常、費用効率の高い製造に必要な高いエッチング速度を確保するために使用される誘導結合プラズマ(ICP:Inductively Coupled Plasma)など、高密度のプラズマ源が取り付けられた真空チャンバを含む。処理の間に発生された熱を除去するために、基板は、通常、温度が制御されるサポートにクランプされる。通常ヘリウムなどのガスである加圧流体が、基板とサポートの間に維持されて、熱伝達のための熱伝導経路になる。基板の上部側に下向きの力を加える機械的なクランプ機構は、クランプと基板の間の接触のために汚染を引き起こす恐れがあるけれども、使用することができる。また、機械的なクランプを使用したとき、加工物の反りが起きる恐れがある、というのは、加工物の縁部で通常接触し、加圧流体が加工物の背面に対して力を発揮するからである。さらにしばしば、静電チャック(ESC:electrostatic chuck)がクランプ力を与えるために使用される。
エッチングされる材料に適切な多数のガスの化学物質が、開発されている。これらは、ハロゲン(たとえば、フッ素、塩素、臭素、ヨウ素など)又はハロゲン含有ガスを、エッチングの品質(たとえば、エッチング異方性、マスク選択性及びエッチング均一性)を向上させるために追加して加えられるガスとともに、しばしば用いる。SF、F又はNFなど、フッ素含有ガスは、高速でシリコンをエッチングするために使用される。具体的には、高速シリコン・エッチング・ステップを不動態化ステップと交互に実施してエッチング側壁を制御するプロセス(ボッシュ又はTDM)が、シリコン中に深い形状をエッチングするために通常使用される。塩素及び臭素含有ガスは、通常III-V族材料をエッチングするために使用される。プラズマ・エッチングは、半導体の基板及びデバイスに限定されない。この技法は、基板をエッチングするのに適切なガスの化学物質が利用できる、いずれもの基板タイプに適用することができる。他の基板タイプは、炭素含有基板(ポリマー基板を含む)、セラミック基板(たとえば、AlTiC及びサファイア)、金属基板、及びガラス基板を含むことができる。酸素、窒素、ハロゲン(たとえば、フッ素、塩素など)、及び/又は、水素を含有する化学物質を使用して、高分子材料をエッチングすることができる。
一貫性のある結果、取扱い信頼性及び操作の容易さを確保するために、ロボットによるウエハの取扱いが、製造プロセスにおいて通常使用される。起こり得る汚染を最小にし、微粒子の発生を減少させるために、接触を最低限にしてウエハを支持するように、通常、ハンドラが設計される。縁部接触のみ、又は数か所だけのウエハ縁部に近い下面の接触(通常ウエハ縁部の3から6mm内)が、しばしば用いられる。ウエハ・カセット、ロボット・アーム及びウエハ・サポート及びESCを含む処理チャンバ内冶具を含む取扱いスキームが、前に注記したような標準のウエハ・サイズを取り扱うように設計される。
個々のデバイス(ダイ又はチップ)は、基板上に製作した後、パッケージングする、又は他の電子回路構成に用いられる前に、通常互いに分割される。長年の間、機械的手段が、互いにダイを分割するために使用されてきた。そのような機械的手段は、基板の結晶軸と位置合わせされたケガキ線に沿ってウエハを切るステップ、又は高速のダイヤモンドのこぎりを使用することによって、ダイの間の領域(ストリート)中の基板中を、又はそれを通ってのこぎりで切るステップを含んでいた。つい最近、レーザもまた、スクライビング及びダイシング・プロセスを容易にするために使用されてきた。
そのような機械的なウエハ・ダイシング技法は、このアプローチの費用対効果に影響する制約がある。ダイ縁部に沿った欠け及び破損は、良好なダイの生産数を減少させる恐れがあり、ウエハ厚さが減少するにつれて、プロセスはより問題になっている。のこぎり刃(切り口)によって使い果たされる領域は、100ミクロンより大きくなることがあり、そこは、貴重な領域であるがダイ生産に使用できない。小さいダイ(たとえば、個々の半導体デバイスのダイ・サイズが500ミクロン×500ミクロン)を含むウエハの場合、これは、ロスが20%より大きいことを示すことがある。さらに、多くの小さなダイ、それゆえ多数のストリートを有するウエハの場合、ダイシング時間が長くなり、生産性が低下する、というのは、各ストリートが通常、連続して切断されるからである。また、機械的手段は、直線に沿った分割及び正方形又は長方形の形状のチップの生産に限定される。これは、基本的なデバイスのトポロジ(たとえば、高出力ダイオードは円形であり得る)を表すことができない、したがって直線的なダイ・フォーマットは、使用できる基板領域をかなり失うことになる。また、レーザ・ダイシングは、ダイ表面上に残存材料を残す、又はストレスをダイ中に誘導することによる制約がある。
のこぎり切断及びレーザ・ダイシングの技法が、基本的に連続的な操作であることに留意することが重要である。その結果として、デバイス・サイズが減少するにつれて、ウエハをダイシングする時間が、ウエハ上のダイシングする総ストリート長さに比例して長くなる。
最近、ダイを分割し、これらの制約のいくつかを克服する手段として、プラズマ・エッチング技法が提案されている。基板は、デバイス製作後、適切なマスク材料によってマスクすることができ、それによってダイの間の領域を開けておく。次いで、マスクされた基板は、ダイの間の露出された基板材料をエッチングする反応性ガスのプラズマを使用して処理することができる。基板のプラズマ・エッチングは、基板の至るところで部分的に、又は完全に進行することができる。部分的なプラズマ・エッチングの場合、ダイは、その後の切断するステップによって分割することができ、個々のダイが分割されたままになる。この技法は、機械的ダイシングより多くの利点をもたらす、すなわち、
1)破損及び欠けが減少する
2)切り口寸法を20ミクロンより十分小さくなるまで減少させることができる
3)ダイの数が増加したとき、処理時間が著しくは長くならない
4)より薄いウエハには、処理時間が減少する
5)ダイ・トポロジが直線的なフォーマットに限定されない。
基板は、デバイス製作後、しかしダイ分割の前、数百ミクロンの厚さまで、又は百ミクロンよりまさに薄い厚さまで、機械的な研削又は同様なプロセスによって薄くすることができる。
基板は、通常、ダイシング・プロセスの前、ダイシング冶具上に取り付けられる。この冶具は、通常、接着サポート・フィルムを支持する剛体フレームから構成される。ダイシングされる基板は、サポート・フィルムに付着される。この冶具は、その後の下流の操作のために、分割されたダイを保持する。ウエハ・ダイシングのために使用されるほとんどのツール(のこぎり又はレーザ・ベースのツール)は、この構成で基板を取り扱うように設計され、多くの標準冶具が確立されている。しかし、そのような冶具は、支持する基板と極めて異なっている。そのような冶具が、現在のウエハ・ダイシング設備で使用するために最適化されるとはいえ、それら冶具は、標準基板を処理するように設計されている設備では扱うことができない。したがって、現在の自動化されたプラズマ・エッチング設備は、ダイシングのために固定された基板を処理するのに適していない、そしてプラズマ・エッチング技法がダイ分割について有すべき利点を実現することは、困難である。
いくつかのグループは、プラズマを使用して、ダイをウエハ基板から単体化することを考えてきた。米国特許第6,642,127号には、基板ウエハが、まず接着材料を介してキャリア・ウエハに取り付けられ、その後シリコン・ウエハを処理するように設計された設備でプラズマ処理されるプラズマ・ダイシング技法が記載されている。この技法は、ダイシングされる基板のフォーム・ファクタを標準のウエハ処理設備に対応するように適合させることを提案している。この技法は、標準のプラズマ設備の使用によってウエハをダイシングすることを可能にするが、提案された技法は、ダイシング操作の下流の標準設備に対応しない。下流の設備を適合させる、又は標準の下流設備のために基板のフォーム・ファクタを戻す、いずれかのために、追加のステップが必要になるはずである。
米国特許出願第2010/0048001号では、薄膜に付着されフレーム内に支持されたウエハの使用が考えられている。しかし、第2010/0048001号出願では、マスキング・プロセスは、プラズマ処理の前、マスク材料をウエハの背面に付着させ、レーザを使用してエッチング・ストリートを画定することによって達成される。基板を前面から単体化する標準のダイシング技法と対照的に、この技法は、追加の複雑で費用の掛かるステップを導入し、それによってプラズマ・ダイシングの利点のいくつかが無効になる恐れがある。また、この技法は、背面のマスクを前側のデバイス・パターンと位置合わせするという追加の要求が必要になる。
米国特許第6,642,127号明細書 米国特許出願第2010/0048001号明細書
したがって、必要なものは、半導体基板を個々のダイにダイシングするために使用することができ、サポート・フィルム上に取り付けられフレーム中に支持された基板を取り扱う確立されたウエハ・ダイシング技法に対応し、そして標準の前面マスキング技法にも対応するプラズマ・エッチング装置である。
先行技術のいずれも、本発明に伴う利点をもたらさない。
したがって、本発明の目的は、先行技術の装置の欠点を克服し、プラズマ・エッチング装置を使用する半導体基板のダイシングの進歩に大いに寄与する改良を行うことである。
本発明の別の目的は、複合フィルム上で基板をダイシングする方法であって、
サポート・フィルム、フレーム及び基板を有する加工物を提供するステップであって、基板は、上部表面及び底部表面を有し、基板の上部表面は、少なくとも1つのダイ領域及び少なくとも1つのストリート領域を有する、加工物を提供するステップと、
複合フィルムを基板及びサポート・フィルムに付着させるステップと、
複合フィルムの一部分を露出させるために少なくとも1つのストリート領域から基板材料を除去するステップと、
少なくとも1つのストリート領域から、露出されている複合フィルムを除去するステップと、
複合フィルムの露出されている部分の第1の成分をプラズマ・エッチングするステップと、
複合フィルムに力を加えることによって、複合フィルムの第2の成分を除去するステップとを含む、方法を提供することである。
本発明のまた別の目的は、複合フィルム上で基板をダイシングする方法であって、
サポート・フィルム、フレーム及び基板を有する加工物を提供するステップであって、基板は、上部表面及び底部表面を有し、基板の上部表面は、少なくとも1つのダイ領域及び少なくとも1つのストリート領域を有する、加工物を提供するステップと、
複合フィルムを基板及びサポート・フィルムに付着させるステップと、
複合フィルムの一部分を露出させるために少なくとも1つのストリート領域から基板材料を除去するステップと、
少なくとも1つのストリート領域から、露出されている複合フィルムを除去するステップと、
50トールよりも大きい圧力でプラズマを発生させるステップと、
発生したプラズマを使用して、複合フィルムの露出されている部分の第1の成分をプラズマ・エッチングするステップと、
複合フィルムに力を加えることによって、複合フィルムの第2の成分を除去するステップとを含む、方法を提供することである。
本発明のなおまた別の目的は、複合フィルム上で基板をダイシングする方法であって、
サポート・フィルム、フレーム及び基板を有する加工物を提供するステップであって、基板は、上部表面及び底部表面を有し、基板の上部表面は、少なくとも1つのダイ領域及び少なくとも1つのストリート領域を有する、加工物を提供するステップと、
複合フィルムを基板及びサポート・フィルムに付着させるステップと、
複合フィルムの一部分を露出させるために少なくとも1つのストリート領域から基板材料を除去するステップと、
少なくとも1つのストリート領域から、露出されている複合フィルムを除去するステップと、
50トールよりも大きい圧力でプラズマを発生させるステップと、
発生したプラズマを使用して、複合フィルムの露出されている部分の第1の成分をプラズマ・エッチングするステップと、
複合フィルムに流体ジェットを加えることによって、複合フィルムの第2の成分を除去するステップとを含む、方法を提供することである。
前述事項は、本発明の適切な目的のいくつかについて概要を述べている。これらの目的は、意図する発明のより優れた特徴及び用途のいくつかを単に例示するものとして解釈すべきである。多くの他の有利な成果は、開示する発明を異なる方法で適用する、又は本開示の範囲内で本発明を修正することによって獲得することができる。それゆえ、本発明の他の目的及びより十分な理解は、本発明の概要及び好ましい実例の詳細な記述を、請求項によって定義される本発明の範囲に加えて、添付図面と併せて参照することによって得ることができる。
本発明は、半導体基板のプラズマ・ダイシングを可能にするプラズマ処理装置を述べる。デバイス製作及びいずれものウエハ薄膜化の後、基板の前面(回路側)は、回路構成要素を保護しダイの間の保護されない領域をそのままにしておく従来のマスキング技法を使用してマスクすることができる。基板は、剛体フレーム内で支持される薄いサポート・フィルム上に取り付けられる。基板/サポート・フィルム/フレーム組立体が、真空処理チャンバ中に移送され、そして反応性ガスのプラズマに晒され、ダイの間の保護されない領域が、エッチング除去される。このプロセスの間、フレーム及びサポート・フィルムは、反応性ガスのプラズマによる損傷から保護される。この処理によって、ダイが完全に分割され、そのままにされ得る。エッチング後、基板/サポート・フィルム/フレーム組立体は、プラズマにさらに晒されることがあり、基板表面から損傷させる恐れがある残留物が除去される。処理チャンバから基板/サポート・フィルム/フレーム組立体を移送した後、ダイは、既知の技法を使用してサポート・フィルムから取り外され、次いで、必要ならさらに処理される(たとえば、パッケージングされる)。
本発明の別の特徴は、複合フィルム上で基板をダイシングする方法を提供することである。この方法は、サポート・フィルム、フレーム及び基板を有する加工物を提供するステップを含む。基板は、上部表面及び底部表面を有する。基板の上部表面は、少なくとも1つのダイ領域及び少なくとも1つのストリート領域を有する。複合フィルムが、基板及びサポート・フィルムに付着される。複合フィルムの一部分を露出させるために少なくとも1つのストリート領域から基板材料が除去される。複合フィルムの第1の成分がプラズマ・エッチングされる。複合フィルムに力を加えることによって、複合フィルムの露出されている部分の第2の成分が除去される。加えられる力は、流体ジェットをさらに含むことができる。50トールよりも大きい圧力でプラズマが発生され得る。基板材料の除去は、基板エッチング・プロセスをさらに含むことができる。複合フィルムは、マトリックス・ベースの材料を含むことができる。第1の成分は、マトリックス成分とすることができる。第1の成分は、ポリマーを含むことができる。第2の成分は、フィラー成分とすることができる。プラズマ・エッチング・プロセスは、少なくとも部分的に等方性とすることができる。プラズマ・エッチング・プロセスは等方性とすることができる。基板材料のエッチングは、真空チャンバ内で行うことができ、複合フィルムのエッチングは、真空チャンバ内で行うことができる。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどの層を有することができる。基板は、基板の回路側にパターン形成することができるフォトレジスト層などの保護層を有することができる。基板は、加工物サポート上の処理チャンバ内に配置することができる。プラズマ源が、処理チャンバと連通することができる。プラズマ源は、高密度プラズマ源とすることができる。静電チャックを、加工物サポート中に組み込むことができる。静電チャックは、加工物を加工物サポートにクランプすることができる。加工物サポートから加工物に、ヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートの間を熱的に連通させることができる。真空ポンプによって処理チャンバ内の圧力を低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。処理チャンバと連通する真空適合移送モジュールを提供することができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって、処理チャンバを、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持すことができる。
本発明のまた別の特徴は、複合フィルム上で基板をダイシングする方法を提供することである。この方法は、サポート・フィルム、フレーム及び基板を有する加工物を提供するステップを含む。基板は、上部表面及び底部表面を有する。基板の上部表面は、少なくとも1つのダイ領域及び少なくとも1つのストリート領域を有する。複合フィルムが、基板及びサポート・フィルムに付着される。複合フィルムの一部分を露出させるために少なくとも1つのストリート領域から基板材料が除去される。50トールよりも大きい圧力でプラズマが発生される。複合フィルムの第1の成分が、発生したプラズマを使用してプラズマ・エッチングされる。複合フィルムに力を加えることによって、複合フィルムの露出されている部分の第2の成分が除去される。加えられる力は、流体ジェットをさらに含むことができる。基板材料の除去は、基板エッチング・プロセスをさらに含むことができる。複合フィルムは、マトリックス・ベースの材料を含むことができる。第1の成分は、マトリックス成分とすることができる。第1の成分は、ポリマーを含むことができる。第2の成分は、フィラー成分とすることができる。プラズマ・エッチング・プロセスは、少なくとも部分的に等方性とすることができる。プラズマ・エッチング・プロセスは等方性とすることができる。基板材料のエッチングは、真空チャンバ内で行うことができ、複合フィルムのエッチングは、真空チャンバ内で行うことができる。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどの層を有することができる。基板は、基板の回路側にパターン形成することができるフォトレジスト層などの保護層を有することができる。基板は、加工物サポート上の処理チャンバ内に配置することができる。プラズマ源が、処理チャンバと連通することができる。プラズマ源は、高密度プラズマ源とすることができる。静電チャックを、加工物サポート中に組み込むことができる。静電チャックは、加工物を加工物サポートにクランプすることができる。加工物サポートから加工物に、ヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートとの間を熱的に連通させることができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。処理チャンバと連通する真空適合移送モジュールを提供することができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバを、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持することができる。
本発明のなおまた別の特徴は、複合フィルム上で基板をダイシングする方法を提供することである。この方法は、サポート・フィルム、フレーム及び基板を有する加工物を提供するステップを含む。基板は、上部表面及び底部表面を有する。基板の上部表面は、少なくとも1つのダイ領域及び少なくとも1つのストリート領域を有する。複合フィルムが、基板及びサポート・フィルムに付着される。複合フィルムの一部分を露出させるために少なくとも1つのストリート領域から基板材料が除去される。50トールよりも大きい圧力でプラズマが発生される。複合フィルムの第1の成分が、発生したプラズマを使用してプラズマ・エッチングされる。複合フィルムに流体ジェットを加えることによって、複合フィルムの露出されている部分の第2の成分が除去される。基板材料の除去は、基板エッチング・プロセスをさらに含むことができる。複合フィルムは、マトリックス・ベースの材料を含むことができる。第1の成分は、マトリックス成分とすることができる。第1の成分は、ポリマーを含むことができる。第2の成分は、フィラー成分とすることができる。プラズマ・エッチング・プロセスは、少なくとも部分的に等方性とすることができる。プラズマ・エッチング・プロセスは等方性とすることができる。基板材料のエッチングは、真空チャンバ内で行うことができ、複合フィルムのエッチングは、真空チャンバ内で行うことができる。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどの層を有することができる。基板は、基板の回路側にパターン形成することができるフォトレジスト層などの保護層を有することができる。基板は、加工物サポート上の処理チャンバ内に配置することができる。プラズマ源が、処理チャンバと連通することができる。プラズマ源は、高密度プラズマ源とすることができる。静電チャックを、加工物サポート中に組み込むことができる。静電チャックは、加工物を加工物サポートにクランプすることができる。加工物サポートから加工物に、ヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートとの間を熱的に連通させることができる。真空ポンプによって処理チャンバ内の圧力を低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。処理チャンバと連通する真空適合移送モジュールを提供することができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持することができる。
前述事項は、次に続く本発明の詳細な記述をさらに良く理解することができ、それによって本発明のこの分野に対する寄与をさらに十分に正しく評価してもらうことができるようにするために、本発明のより適切で重要な特徴の概要をむしろ幅広く述べてきた。本発明の請求項の主題を形成する、本発明の追加の特徴は、以下で述べることにする。当業者は、本発明と同じ目的を実施するために、修正する、又は他の構造を設計するための基盤として、開示する観念及び具体的な実施例を容易に利用することができることを十分に理解すべきである。また、当業者は、そのような同等の構築が、添付の請求項で述べるような本発明の趣旨及び範囲から逸脱しないことを認識すべきである。
ストリートによって分離された個々のデバイスを例示する、半導体基板の上から見下ろした図である。 ストリートによって分離された個々のデバイスを例示する、半導体基板の横断面図である。 サポート・フィルム及びフレームに取り付けられた半導体基板の横断面図である。 プロセスによってエッチングされている、サポート・フィルム及びフレームに取り付けられた半導体基板の横断面図である。 サポート・フィルム及びフレームに取り付けられた、分割された半導体デバイスの横断面図である。 真空処理チャンバの横断面図である。 プロセス位置でのウエハ/フレームの横断面図である。 サポート・フィルムに取り付けられた半導体基板、及び、移送アームによって支持されるフレームの横断面図である。 移送位置でのウエハ/フレームの横断面図である。 本発明の一実施例による加工物の概略図である。 ストリート領域において基板材料が除去されている加工物の概略図である。 ダイシング・プロセス・フローの、ストリート領域において複合フィルムが少なくとも部分的に除去されている時点の概略図である。 本発明の一実施例による改善された基板ダイシング・シーケンスの一部分のフロー・チャートである。 ストリート領域内の基板材料が除去された後の加工物の一部分の概略図である。 複合フィルムの第1の成分が部分的に除去された後の加工物の一部分の概略図である。 複合フィルムの第2の成分の除去を支援するために加工物の一部分に加えられている力の概略図である。 複合フィルムが除去されている加工物の一部分の概略図である。
同様の参照文字は、図面のいくつかの図の至るところで同様の要素をいう。
デバイス製作後の代表的な半導体基板を図1に例示する。基板(100)は、その表面上に、デバイス構造体(110)の個々のダイへの分割を可能にするストリート領域(120)によって分離されたデバイス構造体(110)を含む、多くの領域を有する。シリコンが基板材料として通常使用されるが、その特定の特性のために選択される他の材料が、しばしば用いられる。そのような基板材料は、ガリウムヒ素及び他のIII-V族材料、又は半導体の材料が堆積されている非半導体基板(たとえば、薄膜半導体デバイスがポリマー上に作製されている高分子基板)を含む。さらなる基板タイプも、キャリア上に取り付けられたシリコン・オン・インシュレータ(SOI:Silicon-On-Insulator)ウエハ及び半導体ウエハを含むことができる。上記の例がストリートによって分離されたダイを述べているが、本発明の態様は、基板上の他のパターン構成に都合よく適用することができる。
本発明では、図2の横断面図で示したように、デバイス構造体(110)は、そのとき保護材料(200)によって被覆されており、一方ストリート領域(120)は、保護されていないままである。この保護材料(200)は、フォトレジストとすることができ、既知の方法によって塗布しパターン形成することができる。いくつかのデバイスは、最終のプロセス・ステップとして、基板のすべてにわたって塗布することができる、二酸化ケイ素又はPSGなどの保護誘電性層によって被覆される。これは、この産業において既知のように、フォトレジストを用いてパターン形成し、誘電性材料をエッチングすることによって、ストリート領域(120)から選択的に除去することができる。これによって、誘電性材料によって保護されたデバイス構造体(110)及びストリート領域(120)中の実質的に保護されていない基板(100)が残される。なお、いくつかの場合、ウエハ品質をチェックするテスト形状をストリート領域(120)中に位置決めることができる。具体的なウエハ製作プロセスフローに応じて、これらのテスト形状は、ウエハ・ダイシング・プロセスの間、保護しても、しなくてもよい。例示したデバイス・パターンが長方形のダイを示しているが、これは必要でなく、個々のデバイス構造体(110)は、基板(100)を最適に利用するのに最善に合わせるように、6角形など、いずれかの他の形状とすることができる。前の実例が、保護フィルムとして誘電性材料を考えているが、本発明は、半導体及び伝導性の保護フィルムを含む、幅広い範囲の保護フィルムを用いて実施することができることに留意することが重要である。さらにまた、保護層は、複数の材料から構成することができる。また、保護フィルムのある部分が最終のデバイス構造体と一体部分であることができる(たとえば、不動態化誘電体、金属ボンディング・パッドなど)ことに留意することが重要である。さらにまた、本発明は、また、デバイス又はデバイス構造体を有する必要性がないウエハを用いて、有益に使用することができる。1つのそのような実例は、キャリア上に取り付けられた、又はそうしていない、エッチングされる構造体を画定するマスキング材料によって被覆された半導体基板(シリコン、III-V族化合物など)とすることができる。また、基板は、たとえば絶縁層など、材料の性質が異なる少なくとも1つの追加の層を含むことができる。
基板(100)は、通常研磨プロセスによって薄くすることができ、研磨プロセスは、基板厚さを数百ミクロン~約30ミクロン以下の範囲内の厚さまで減少させる。図3に示すように、基板(100)は、サポート・フィルム(300)に付着され、それは、次いで剛体フレーム(310)に取り付けられて、加工物(320)が形成される。フレームは、代表的に金属又はプラスチックであるが、しかし他のフレーム材料も可能である。サポート・フィルム(300)は、通常、炭素含有ポリマー材料から作製され、加えて、導電性であり得る(たとえば、薄い導電層がその表面に被着され得る)。サポート・フィルム(300)は、基板(100)のための支持するものになり、それは、そうしなければ、もろすぎて破損させずに取り扱うことができない恐れがある。パターン形成、薄膜化、次いで取り付けのシーケンスが重大ではなく、ステップは、特定のデバイス及び基板、及び使用される処理設備に最良に適合するように調節することができることに留意すべきである。前の実例が、基板(100)を接着サポート・フィルム(300)に取り付け、次いでそれをフレーム(310)に貼り付けるステップから構成される加工物(320)を考えているが、本発明は、ウエハ及びキャリアの構成によって限定されないことに留意することが重要である。ウエハ・キャリアは、様々な材料から構成することができる。キャリアは、プラズマ・ダイシング・プロセスの間、基板を支持する。さらにまた、ウエハは、接着剤を使用してキャリアに張り付ける必要はない、ウエハをキャリアに保持し、そして基板とカソードの間を熱的に連通させる手段を可能にするいずれかの方法が、十分である(たとえば、静電的にクランプされるキャリア、機械的なクランプ機構を備えるキャリアなど)。
加工物(320)は、基板(100)がサポート・フィルム(300)によってダイシング・フレーム(310)中に取り付けられた後、真空処理チャンバ中に移送することができる。移送モジュールは、また、真空下にあることができ、それは、処理チャンバが移送の間真空状態にとどまることを可能にし、処理時間を短縮し、そして処理チャンバを大気に晒して起こり得る汚染を防止する。図6に示すように、真空処理チャンバ(600)は、ガス注入口(610)、誘電結合プラズマ(ICP:Inductively Coupled Plasma)など、高密度プラズマを発生する高密度プラズマ源(620)、加工物(320)を支持する加工物サポート(630)、加工物サポート(630)を介してRFパワーを加工物(320)に結合するRFパワー源(640)、及び処理チャンバ(600)からガスをポンプで送るための真空ポンプ(650)を備える。処理の間、基板(100)の非保護領域(120)は、図4に示すように、反応性プラズマ・エッチング・プロセス(400)を使用してエッチング除去することができる。これによって、図5に示すように、デバイス(110)が個々のダイ(500)に分割されて残され得る。本発明の別の実施例では、基板(100)の非保護領域(120)は、反応性プラズマ・エッチング・プロセス(400)を使用して、部分的にエッチング除去される。この場合、機械的切断操作など、下流の操作を、ダイを完全に分割するために使用することができる。これらの下流の方法は、この分野では既知である。
前の実例は、真空チャンバを高密度プラズマ(たとえば、ECR、ICP、ヘリコン及び磁気的に強化されるプラズマ源)とともに使用する本発明を記述しているが、また、プロセス・スループットが経済的に実現可能であることを条件として、広い範囲のプラズマ・プロセスを使用して基板の非保護領域をエッチングすることが可能である。たとえば、当業者は、真空チャンバ中で低密度プラズマ源を使用する、或いはまさに大気圧で、又はほぼ大気圧でプラズマを使用する本発明の変形形態を想像することができる。
加工物(たとえば、基板/テープ/フレーム組立体)(320)が、プラズマ処理のための位置にあるとき、フレーム(310)は、プラズマ(400)への晒しから保護することができる。プラズマ(400)への晒しによって、フレーム(310)を加熱する可能性があり、次いでサポート・フィルム(300)を局所的に加熱する恐れがある。一般的に使用されるダイシング・テープについて、約100℃より高い(特殊なテープについては約200℃より高い)温度では、サポート・フィルム(300)の物理的な性質及びその接着性能は、劣化する恐れがあり、それは、もうフレーム(310)に付着しなくなる。さらに、フレーム(310)の反応性プラズマ・ガスへの晒しは、フレーム(310)を劣化させる恐れがある。フレーム(310)は、通常、ウエハ・ダイシングの後、再使用されるので、これは、フレーム(310)の有効寿命を限定する恐れがある。また、プラズマ(400)へのフレーム(310)の晒しは、エッチング・プロセスに悪影響を及ぼす恐れがある。たとえば、フレーム材料が、プロセス・ガスと反応することができ、事実上プラズマ中のその濃度を減少させ、それは、基板材料のエッチング速度を低下させる恐れがあり、それゆえプロセス時間が長くなる。フレーム(310)を保護するために、保護カバー・リング(660)が、図6及び7に示すように、フレーム(310)の上に位置付けられる。一実施例では、カバー・リング(660)は、フレーム(310)に接触しない、というのは、フレーム(310)との接触(これは、処理チャンバ(600)中への移送の間、起きることになるはずである)によって、不要な粒子が発生する恐れがあるからである。
加工物(たとえば、基板/テープ/フレーム組立体)(320)は、移送アーム(1100)によって、処理チャンバ(600)中に、及びそこから両方で移送され、移送アームは、フレーム(310)及び基板(100)を支持する(たとえば、図8参照)。移送アーム(1100)は、サポート・フィルム(300)及びフレーム(310)の両方、又はフレーム(310)のみを支持することができるが、しかし薄くされた基板(100)の性質がもろいため、組立体(320)が基板(100)の領域のみの下で支持されないということが重要である。移送アーム(1100)は、位置合わせ冶具(1110)がそれに取り付けられ、位置合わせ冶具は、繰り返し可能にフレーム(310)を所定の位置に位置合わせし、その後移送アームは、処理チャンバ(600)中に移送される。また、フレーム(310)は、半導体処理で既知の他の技法(たとえば、光学的位置合わせ)によって位置合わせすることができる。また、位置合わせは、そのような既知の技法によって基板(100)に対して実施することができる。加工物(たとえば、基板/テープ/フレーム組立体)(320)は、以下で説明するようなミス処理を避けるために、位置合わせされ、その後処理チャンバ(600)内に置かれることが重要である。
加工物(たとえば、基板/テープ/フレーム組立体)(320)が、処理チャンバ(600)中に移送されたとき、それは、リフティング機構(680)上に置かれて、移送アーム(1100)から取り外される。その逆のプロセスは、処理チャンバ(600)からの加工物(たとえば、基板/テープ/フレーム組立体)(320)の移送の間行われる。リフティング機構(680)は、フレーム(310)領域に接触することができ、基板(100)が重なる加工物の部分に点接触しない。基板(100)に重なる加工物への点接触は、特にダイ分割及び加工物(320)の荷下ろしの後、基板(100)を損傷させる恐れがある、というのはサポート・フィルム(300)の柔軟性のために、ダイが互いに接触して損傷する恐れがあるからである。図9は、底側からフレーム(310)を持ち上げるリフティング機構(680)を示す。しかし、フレーム(310)は、また、クランプ・デバイスを使用して、フレーム(310)の上部表面、底部表面、外径、又はこれらのいずれかの組合せとの接触によって、移送アーム(1100)から取り外すことができる。基板(100)を処理するために加工物サポート(630)上に加工物(320)を置くのに十分なクリアランスを設けるために、フレーム(310)、加工物サポート(630)及びカバー・リング(660)は、互いに対して相対的に移動することができる。これは、カバー・リング(660)、加工物サポート(630)又はリフティング機構(680)、又はこの3つのいずれかの組合せを移動させることによって、達成することができる。
プラズマ処理の間、プラズマが接触する、基板(100)、サポート・フィルム(300)及びフレーム(310)を含む表面のすべてに、熱が伝達される。カバー・リング(660)は、サポート・フィルム(300)及びフレーム(310)の領域への熱伝達を最小限にするが、しかし基板(100)は、処理のためにプラズマ(400)に晒されなければならない。
図6に示すように、穴の開いた機械的隔壁(690)を、プラズマ源(620)と加工物サポート(630)の間に置くことができる。機械的隔壁(690)は、電気的に伝導性とすることができる(たとえば、金属から作る、又は金属で被覆する)。機械的隔壁(690)は、アルミニウムから作ることができる。機械的隔壁(690)は、加工物に到達するイオン密度、さらにまたプラズマ発光強度を低下させる助けとなることができ、さらに高レベルの中性種が加工物に到達することを可能にする。本発明は、加工物に到達するイオン密度及びプラズマ発光強度に対する制御をもたらす。プラズマ源(620)から加工物に到達するイオン密度及びプラズマ発光強度が、機械的隔壁によって10%から99%よりも大きい範囲中で減衰されることは、本発明に関連する用途にとって好ましい。1つの好ましい実施例では、機械的隔壁による減衰を10%よりも大きくすることができる。1つの好ましい実施例では、機械的隔壁による減衰を30%よりも大きくすることができる。また別の好ましい実施例では、機械的隔壁による減衰を50%よりも大きくすることができる。また別の好ましい実施例では、機械的隔壁による減衰は90%よりも大きい。
図6の概略図が、1つの機械的隔壁(690)を備える処理チャンバ(600)を示しているが、2つ以上の機械的隔壁(690)をプラズマ源(620)と基板(100)の間に配置することは、有益になる可能性がある。機械的隔壁(690)は、同じサイズ及び形状とすることができる、又は互いに異なるサイズ及び形状とすることができる。複数の機械的隔壁(690)は、同じ平面上に、又は異なる平面上に構成することができる(たとえば、覆われた、又は積み重ねられた隔壁)。複数の機械的隔壁(690)は、互いに同一である、又は異なった貫通穴の形状、サイズ及びパターンを有することができる。少なくとも2つの隔壁は、互いに対して回転することができる。少なくとも2つの隔壁は、互いに電気的に接続することができる。少なくとも2つの隔壁は、互いから電気的に絶縁することができる。少なくとも2つの隔壁は、互いから熱的に絶縁することができる。少なくとも2つの隔壁は、互いに熱的に連通することができる。
基板は、半導体産業で既知の技法を使用して処理することができる。シリコン基板は、SFなど、フッ素ベースの化学物質を使用して一般に処理される。SF/Oの化学物質は、その高速及び異方性のプロフィールのため、シリコンをエッチングするために通常使用される。この化学物質の欠点は、マスキング材料に対するその比較的低い選択性である、たとえばフォトレジストに対して15~20:1である。或いは、堆積とエッチングを交互に繰り返す時分割多重(TDM)プロセスは、高異方性の深いプロフィールを生成するために使用することができる。たとえば、シリコンをエッチングする交互に繰り返すプロセスは、Cプロセス・ガス・ステップを使用して、シリコン基板の晒された表面すべて(すなわち、マスク表面、エッチング側壁及びエッチング床面)上にポリマーを堆積させ、そして次いで、SFプロセス・ガス・ステップが使用されて、エッチング床面から選択的にポリマーを除去し、次いで等方的にわずかな量のシリコンをエッチングする。ステップは、終了するまで複数回繰り返すことができる。そのようなTDMプロセスは、200:1より大きいマスキング層に対する選択性を用いて、異方性の形状をシリコン中に深く生成することができる。ひいては、これは、TDMプロセスのために、シリコンダイのプラズマ分割のための望ましいアプローチになる。本発明は、フッ素含有化学物質又は時分割多重(TDM)プロセスの使用に限定されないことに留意されたい。たとえば、シリコン基板は、この分野で知られているように、また、Cl、HBr又はI含有化学物質を用いてエッチングすることができる。
GaAsなど、III-V族基板には、塩素ベースの化学物質が、半導体産業で広範囲にわたって使用される。RF無線デバイスの製作では、薄膜化GaAs基板が、キャリア上にデバイス側を下にして取り付けられ、次いで、それらは、薄くされてフォトレジストによってパターン形成される。GaAsがエッチング除去されて、前面回路構成との電気的コンタクトが露出される。また、この既知のプロセスは、上記に言及した発明で述べた前面処理によってデバイスを分割するために使用することができる。また、他の半導体基板及び適切なプラズマ・プロセスを、上記に言及した発明におけるダイの分割のために使用することができる。
上記の実例が、ダイを分割(ダイシング)するためのプラズマの使用を議論しているが、本発明の態様は、プラズマ・エッチングによる基板の薄膜化など、関連する用途に役立つことができる。この用途では、基板(100)は、エッチングされる表面上にいくつかの形状を有することができる、或いは、エッチングされる表面は、特徴がなくてもよい(たとえば、バルク基板の薄膜化)。
プラズマ・ダイシングは、広い範囲のデバイスを効率的に単体化することができる。しかしながら、一部のダイ構造体は、デバイスに危害(たとえば、損傷)を加えずにプラズマ・エッチングすることが困難であり得る少なくとも1つの複合層を含む。そのような構造体の一例は、ダイ付着フィルム(DAF)を含む、単体化されるシリコン・デバイスである。ダイ付着フィルムは、チップを互いに接合するために使用することができる接着層である(たとえば、積み重ねられたダイ)。ダイは、接合操作の前に単体化することができる。集積回路デバイス製造中、DAFはマルチチップ積層パッケージを作製するために使用することができる。
必要な機械的及び電気的フィルム特性を得るために、ダイ付着フィルム(DAF)はしばしば、複合材料を使用して設計される。たとえば、ダイ付着フィルムは、フィラー材料(たとえば、SiO粒子など)を埋め込まれている高分子マトリックス(たとえば、エポキシ樹脂など)から構成することができる。この実例における両方の材料(エポキシ及びSiO)は、プラズマ・エッチングされることが可能である。たとえば、ポリマー・マトリックスは、酸素含有プラズマにおいてエッチングすることができる。二酸化ケイ素(SiO)成分もプラズマ・エッチングすることができるが、酸素結合に対するケイ素の強度に起因して、商業的に実現可能なSiOプラズマ・エッチ速度を得るために、相当のイオン・エネルギー又はより高いウエハ温度がしばしば必要とされる。これらのより高いイオン・エネルギー及び/又はより高い温度の条件は、DAFフィルム中のSiO成分をエッチングするが、これらの条件はまた、デバイス構造体の露出した材料もエッチングし、デバイスを損傷させる可能性があり得る(たとえば、デバイス性能及び/又は歩留まりの劣化)。したがって、単体化されているデバイスを大きく損傷することなく、ダイシング・プロセス・フロー中に複合材料を除去することが可能であることが必要とされている。
図10は、加工物(2800)の一例を示す。加工物(2800)は、加工物(320)と同様であるが、単体化される少なくとも1つの複合層(2810)が加わっている。加工物は、少なくとも1つのデバイス構造体(110)及び少なくとも1つのストリート領域(120)を含む基板(100)を含むことができる。デバイス構造体(110)は、保護フィルム(200)によって少なくとも部分的に被覆することができる。
すべての実施例において、複合層(2810)は、2つ以上の成分から構成され得る。複合フィルムの成分は、化学的特性(たとえば、組成)若しくは物理的特性(たとえば、材料相、材料構造など)又は両方が互いに異なり得る。複合層(2810)の厚さは、100ミクロン未満とすることができる。複合層(2810)の厚さは、50ミクロン未満とすることができる。複合層(2810)の厚さは、25ミクロン未満とすることができる。
すべての実施例において、複合材料は、炭素(たとえば、高分子材料、グラファイト、SiCなど)を含み得る。複合材料は、ケイ素(たとえば、Si、SiO、SiC、SiNなど)を含み得る。複合材料は、金属を含み得る。
すべての実施例において、複合層は基板(100)と接触することができる。複合層はサポート・フィルム(300)と接触することができる。複合材料は基板(100)とサポート・フィルム(300)の両方と接触することができる。複合フィルムは、基板(100)に接着することができる。複合層(2810)は、基板(100)とサポート・フィルム(300)の両方に接着することができる。複合層は、ダイ付着フィルム(DAF)とすることができる。複合フィルムは、フィラー材料を含むDAFとすることができる。DAFフィラー材料は、Siを含むことができる。DAFフィラー材料は、SiOとすることができる。
複合層は、プラズマ中でイオン・アシスト・プラズマ・エッチング・メカニズムを呈する材料を含み得る。
複合材料は、マトリックス成分を含み得る。マトリックス成分は、金属を含み得る。マトリックス成分は、炭素(たとえば、ポリマーなど)を含み得る。マトリックス成分は、高分子マトリックスとすることができる。ポリマー・マトリックスは、熱硬化性とすることができる。ポリマー・マトリックスは、熱可塑性とすることができる。高分子マトリックスは、以下の樹脂、すなわち、エポキシ、ポリイミド、ポリアミド、ポリエステルなどのうちのいずれかを含み得る。マトリックスは、2つ以上の成分(たとえば、樹脂、コポリマー、混合ポリマーなど)を含み得る。マトリックス成分は、炭素とすることができる。マトリックス成分は、フィラー成分を封入することができる。
複合材料は、複合補強材(たとえば、フィラーなど)を含み得る。補強材料は、5%を超える複合材料を含み得る。補強材料は、25%を超える複合材料を含み得る。補強材料は、50%を超える複合材料を含み得る。補強材料は、75%を超える複合材料を含み得る。補強材料は、90%を超える複合材料を含み得る。補強材料は、複合材料中の個別の領域内にあり得る(たとえば、フィラー粒子)。複合補強材は、炭素含有材料、ケイ素含有材料、金属含有材料、セラミックなどを含む、広い範囲の材料を含むことができる。複合補強材は、二酸化ケイ素(SiO)を含み得る。複合補強材は、等方性又は異方性の組成を有し得る。複合材料は、繊維補強複合材であり得る。繊維補強複合材は、長繊維、短繊維、又は両方の組合せを含んでもよい。複合材料は、フレーク補強複合材であり得る。複合材料は、粒子補強複合材であり得る。粒子補強複合材は、球形粒子を含み得る。粒子は、中実、中空、又は両方の組合せであってもよい。複合材料は、層状補強複合材であり得る。
図11A及び図11Bは、単体化プロセスの様々な段階における加工物(2800)を示す。
図11Aは、ストリート領域(120)において基板材料(100)が除去されている加工物(2800)を示す。基板エッチング・プロセスを使用して、少なくとも1つのストリート領域(120)から基板材料を除去することができる。基板除去プロセスは、実質的にすべてのストリート領域(120)から基板材料(100)を除去することができる。基板除去プロセスは、少なくとも1つのストリート領域からすべての基板材料を除去することができる。基板除去プロセスは、実質的にすべてのストリート領域から実質的にすべての基板材料を除去することができる。基板エッチング・プロセス中、加工物温度は通常、サポート・フィルム・テープ(300)を損傷する恐れがある最大値未満に保持される。多くのサポート・フィルム(たとえば、ダイシング・テープ)が、約100°Cまで適合性がある。一部の特殊なサポート・フィルムは、200°C以上まで適合性があり得る。
基板エッチング・プロセスは真空プロセスであり得る。基板エッチング・プロセスはプラズマ・エッチング・プロセスであり得る。プラズマ・エッチング・プロセスは、循環プロセスであり得る(たとえば、ボッシュ・プロセス、深掘り反応性イオン・エッチング(DRIE)プロセス、時分割多重(TDM)プロセスなど)。基板エッチング・プロセスは、少なくとも部分的に異方性とすることができる。基板エッチング・プロセスは完全に異方性とすることができる。
基板エッチング・プロセスは、ストリート領域(120)が重なる複合フィルム(120)の少なくとも一部分を露出させることができる。基板エッチング・プロセスは、ストリート領域(120)が重なる複合層のすべてを露出させることができる。
基板エッチング・プロセスは、保護材料(200)が重なる基板材料の一部分を除去するように設計することができる(たとえば、基板エッチング特徴プロファイルは、内側に窪んだものであり得る。言い換えれば、基板エッチングによって形成される基板エッチング特徴(たとえば、基板内のダイシング・ストリート)の幅は、基板の対向する面における特徴幅と比較して、デバイス(110)を含む基板表面においてより狭くなり得る)。基板エッチング特徴の幅(たとえば、ダイシング・ストリート幅)は、保護材料(200)のストリート寸法とは異なり得る。
基板エッチング・プロセスは、基板材料を、複合材料よりも速く除去し得る(たとえば、基板エッチング・プロセスは、1よりも大きい基板複合材エッチング選択性(基板除去の速度/複合フィルム除去の速度)を有し得る)。基板エッチング・プロセスは、10よりも大きい基板:複合材エッチング選択性を有し得る。基板エッチング・プロセスは、100よりも大きい基板:複合材エッチング選択性を有し得る。複合材料は、基板エッチング・プロセスのエッチング停止部として作用し得る。
基板エッチング・プロセスは複合材料をエッチングし得る。基板は、複合材料の一部分を除去し得る。基板除去プロセス自体は、複合フィルムがストリート領域と重なり合うストリート領域においてサポート・フィルムを露出させない。基板エッチング・プロセスは単独では複合フィルムを通じてエッチングしない。
図11Bは、ダイシング・プロセス・フローの、少なくとも1つのストリート領域(120)において複合フィルム(2810)が少なくとも部分的に除去されている時点を示す。複合フィルム(2810)は、少なくとも1つのストリート領域(120)において完全に除去され得る。複合層(2810)は、ダイを単体化するために損傷又は除去され得る。複合フィルムは、ストリート領域(120)において完全に除去され得る。
図12は、改善された基板ダイシング・シーケンスの一部分のフロー・チャートである。基板材料が少なくとも1つのストリート領域(120)において除去されると、複合フィルムは単体化プロセスを継続するために処理される必要がある。複合フィルム・プロセスはエッチング・プロセスであり得る。複合フィルム・プロセスはプラズマ・エッチング・プロセスであり得る。プラズマ・エッチング・プロセスは、複合フィルムの第1の成分を化学的にエッチングすることができる。第1の成分は、マトリックス成分とすることができる。プラズマ・エッチング・プロセスは、酸素を含むことができる(たとえば、O、CO、COなど)。プラズマ・エッチング・プロセスは、水素を含むことができる(たとえば、H、HS、HOなど)。プラズマ・エッチング・プロセスは、窒素を含むことができる(たとえば、N、NH、NOなど)。プロセス・ガスは、少なくとも1つの不活性ガス(たとえば、Ar、Heなど)を含むことができる。プロセス・ガス混合物は空気を含むことができる。プラズマ・エッチング・プロセスは、50トールより大きいプロセス圧力を有することができる。プラズマは、ほぼ大気圧で発生され得る。プラズマは、大気圧より大きい圧力で発生され得る。プラズマは、大気プラズマとすることができる。プラズマは、非平衡プラズマ(たとえば、低温プラズマ、局所熱平衡プラズマなど)とすることができる。プラズマは、大気プラズマ・ジェット源、コロナ放電源、誘電体バリア放電(DBD)源、マイクロ・ホロー・カソード放電源、又は当該技術分野において知られているような他のプラズマ源によって発生されてもよい。
複合フィルム・プロセスがプラズマを含む場合、サポート・フィルムの温度を、サポート・フィルム損傷閾値未満に維持するために、加工物を冷却する必要があり得る。加工物は、複合フィルム・エッチング・プロセス中に冷却されている加工物サポート(たとえば、熱伝導によって冷却されている)と接触して配置されることによって、冷却することができる。加工物は、加工物サポートにクランプする(たとえば、静電的クランプ、機械的クランプなど)ことができる。加工物は、対流(たとえば、自然対流、強制対流など)によって冷却することができる。
複合フィルム・プロセスは、複合フィルムに力を加えることができる。力は、複合フィルムの第2の成分を除去することを支援することができる。複合フィルムの第2の成分は、補強成分とすることができる。補強成分は、フィラーとすることができる。力は、流体力とすることができる。力は、空気力とすることができる。力は、流体ジェットによって複合フィルムに加えることができる。力は、2つ以上の流体ジェットによって複合フィルムに加えることができる。力は、垂直入射において複合フィルムに加えることができる。力は、垂直入射において複合フィルムに加えることができる。力は、一定範囲の入射角にわたって複合フィルムに加えることができる。流体は、1つ又は複数の流体から構成することができる。少なくとも1つの流体は、気体とすることができる。少なくとも1つの流体は、プラズマを含むことができる。流体は、固体を含むことができる。流体の何らかの部分は、プラズマ源を通過することができる。流体の何らかの部分は、プラズマ源をバイパスすることができる(たとえば、流体の一部分はプラズマ源を通過しない)。流体力は、サポート・フィルムからダイを押しのけない。流体力は、複合フィルムからダイを押しのけない。流体力は、デバイスを損傷しない。流体力がサポート・フィルムを損傷して、下流の処理と適合しなくなってしまうことがないようにすること(たとえば、複合材エッチング・プロセスが、サポート・フィルムを引き裂かず、ダイが互いに接触又は損傷することがないようにフィルムを伸張させない、など)が好ましい。
基板上の、流体が接触する面積は、基板の総面積よりも小さくすることができる。基板内のすべてのストリート領域において複合層を除去するために、流体ジェットを基板に対して動かす必要があり得る。加工物は、加工物に対して動かすことができる。加工物は、流体ジェットに対して動かすことができる。加工物と流体ジェットの両方を、互いに対して動かすことができる。
流体ジェットが複数ある場合、少なくとも2つの流体ジェットは、異なる流体組成を有することができる。流体ジェット組成物は、組成(たとえば、プロセス・ガス混合物など)が異なり得るか、又は、物理的性質(たとえば、温度、相など)が異なり得る。少なくとも2つの流体ジェットが、加工物に異なる力を加えることができる。少なくとも2つの流体ジェットは、加工物に対して異なる入射角を有することができる。少なくとも2つの流体ジェットは、複合フィルムの同じ領域に接触することができる(たとえば、流体ジェットの少なくとも一部分が、加工物上で重なり合う)。少なくとも2つの流体ジェットは、複合フィルムの異なる領域に接触することができる(たとえば、流体ジェットの少なくとも一部分が、加工物上で重なり合わない)。少なくとも2つの流体ジェットが、同時にフィルムに力を加えることができる(たとえば、少なくとも2つの流体ジェットが両方とも、同時に加工物に適用される)。少なくとも2つの流体ジェットが、異なる時点においてフィルムに力を加えることができる(たとえば、少なくとも2つの流体ジェットが、同時には加工物に適用されない)。一実施例において、少なくとも1つの流体ジェットはプラズマを含み、別の流体ジェットはプラズマを含まない。少なくとも1つの流体ジェットを使用して、基板温度を低下させることができる。
複合フィルム・プロセスは、複合フィルムの第1の成分を、複合フィルムの第2の成分よりも早くエッチングすることができる(たとえば、第1の成分:ダイ2の成分のエッチング選択性は1:1よりも大きい)。第1の成分:第2の成分のエッチング選択性は、10:1よりも大きくなり得る。第1の成分:第2の成分のエッチング選択性は、100:1よりも大きくなり得る。第1の成分:第2の成分のエッチング選択性は、1000:1よりも大きくなり得る。第1の成分は、マトリックス成分とすることができる。マトリックス成分は、ポリマー(たとえば、エポキシ、ポリイミドなど)とすることができる。第2の成分は、フィラー成分とすることができる。第2の成分は、ケイ素を含むことができる。第2の成分は、二酸化ケイ素を含むことができる。
複合フィルム・エッチング・プロセスは、少なくとも部分的に等方性とすることができる。プロセスは、等方性とすることができる。複合フィルム・エッチング・プロセスは異方性とすることができる。
複合フィルム・プロセスは基板材料に対して選択的とすることができる。複合フィルムの少なくとも1つの成分のエッチ速度は、基板材料のエッチ速度よりも大きくすることができる(たとえば、複合フィルム:基板のエッチング選択性は1:1よりも大きい)。複合フィルム:基板のエッチング選択性は、10:1よりも大きくなり得る。複合フィルム:基板のエッチング選択性は、100:1よりも大きくなり得る。複合フィルム:基板のエッチング選択性は、1000:1よりも大きくなり得る。一実施例において、複合フィルム・プロセスは基板をエッチングしない。
複合フィルム・プロセスは露出されているデバイス材料に対して選択的とすることができる。複合フィルムの少なくとも1つの成分のエッチ速度は、少なくとも1つの露出されているデバイス材料のエッチ速度よりも大きくすることができる(たとえば、複合フィルム:デバイスのエッチング選択性は1:1よりも大きい)。複合フィルム:デバイスのエッチング選択性は、10:1よりも大きくなり得る。複合フィルム:デバイスのエッチング選択性は、100:1よりも大きくなり得る。複合フィルム:デバイスのエッチング選択性は、1000:1よりも大きくなり得る。複合フィルムの少なくとも1つの成分のエッチ速度は、露出されているデバイス材料よりも大きくすることができる。一実施例において、複合フィルム・プロセスはデバイスをエッチングしない(たとえば、複合フィルム・プロセスは、露出されているデバイス材料のいずれもエッチングしない)。複合フィルム・プロセスがデバイスを損傷(たとえば、電気的損傷、構造的損傷など)しないことが好ましい。複合フィルム・プロセスがデバイスの歩留まりを低下させないことが好ましい。
複合フィルム・プロセスは、サポート・フィルムの露出されている領域をエッチングすることができる。複合フィルム・プロセスがサポート・フィルムを貫通してエッチングしないことが好ましい。複合フィルム・プロセスが、サポート・フィルムが下流のプロセスと適合することを可能にする(たとえば、サポート・フィルムに裂け目がない、サポート・フィルムが下流のダイ付着プロセスと適合する、サポート・フィルムがダイを損傷することなく、単体化されたダイを支持するのに適切な張力を維持する、サポート・フィルムが加工物フレームに付着したままになるなど)ことが好ましい。図13A~図13Dは、複合フィルム除去プロセスの概観を示す。図13Aは、基板除去プロセスが実施された後の加工物の一部分を示す。複合フィルム(3205)は、ストリート領域において露出され得る。複合フィルム(3205)は、マトリックス材料(3210)及び補強材料(3220)から構成される。図13Bは、加工片に適用され、複合フィルムのマトリックス成分の一部分を除去する複合フィルム・エッチング・プロセス(1300)を示す。図13Cは、複合フィルムの埋め込み補強成分(3220)を露出させることができる複合フィルム・エッチング・プロセスがマトリックス成分(3210)を除去し(たとえば、化学的にエッチングする、プラズマ・エッチングするなど)続けるときの、加工物の一部分を示す。補強成分(3221)は、複合フィルム除去プロセス(1300)によって(たとえば、流体力、空気力などによって)加えられる力によって複合フィルムから物理的に除去することができる。図13Dは、複合フィルムが除去された後の複合フィルム・プロセスを示す。図13Dは、複合フィルム・プロセスがサポート・フィルム(300)内へとエッチングし得ることを示している。複合フィルム・プロセスは、複合フィルムがストリート領域から完全になくなる前に停止することができる。この場合、残りの複合フィルムは、下流のプロセスにおいて分離することができる。
例として、本発明は、ダイ付着フィルム(DAF)を含む加工物に適用することができる。DAFフィルム(3205)は、エポキシ含有ポリマー・マトリックス(3210)中に約50%のSiOフィラー(3220)を含む。SiO粒子(3220)の直径は、約1ミクロンである。深掘り反応性イオン・エッチング(DRIE)エッチング・プロセスを使用したプラズマ・エッチング・プロセスを使用して、ストリート領域から基板材料(図示せず)を除去した。プラズマ・エッチング・プロセスは、Plasma-Therm, LLC製の市販のMDS-100プラズマ・エッチング・システム上で実施され、下記の表に示すように、ループあたり3つのステップを使用した。
基板エッチングの後、近大気エッチング・プロセスを加工物に適用した。
上記の例について、プラズマ・エッチングによってストリート領域内のシリコン基板材料が除去された後、ダイ付着フィルムに酸素大気プラズマを加えた。酸素プラズマは、SiO粒子を含むエポキシ・マトリックスを化学的に除去する。酸素プラズマは、SiO粒子をあまりエッチングしない。エポキシ・マトリックスがSiO粒子から除去されると、プラズマ/ガス流によって加えられる力がSiO粒子を物理的に押しのけ(除去し)、後にエッチングすることができる新たなエポキシ材料を露出させる。このように、大気圧近くの酸素プラズマは、エポキシ・マトリックス材料とSiOフィラー粒子の両方を除去することが可能である。酸素ベースの大気プラズマは、シリコン基板をエッチングしない。さらに、酸素ベースの大気プラズマは、露出されているデバイス表面をエッチングしない(たとえば、金属パッド、SiO及びSiNなどの無機不動態皮膜など)。
フッ素含有プロセス・ガス(たとえば、C、SF、NFなど)を、複合フィルム・エッチング・プロセスのガス混合物に加えることができる。フッ素化ガスは、50%未満の体積流量のガス混合物を含み得る。フッ素化ガスは、20%未満の体積流量のガス混合物を含み得る。フッ素化ガスは、10%未満の体積流量のガス混合物を含み得る。フッ素化ガスは、5%未満の体積流量のガス混合物を含み得る。プロセス・ガス混合物にフッ素を添加することによって、デバイス層(たとえば、SiO及びSiNパッシベーション層)に対する損傷の可能性が上昇し得る。露出されているデバイス層がエッチング損傷を受けやすいときは、フッ素濃度を低くすることが望ましい(たとえば、体積流量で10%未満のフッ素を含有するガス)。フッ素含有ガスを添加することによって、高分子材料の除去速度が増大し得る。フッ素含有ガスはまた、複合フィルムの他の成分に影響を及ぼすために使用することもできる。たとえば、エポキシ樹脂及びSiO粒子フィラーから構成されるダイ付着フィルムの場合、フッ素を添加することによって、エポキシ・エッチング速度が増大し、露出されているSiO粒子表面を低速にエッチングすることによってSiO粒子の凝集を防止することができる。フッ素が存在することによって、流体ジェット(たとえば、プラズマ・ジェット及び/又は二次流体ジェット)からの空気力がSiO粒子を物理的に除去する能力が改善する)。プロセス・ガス混合物にフッ素を添加するとき、露出されているデバイス材料が劣化する可能性があることを考慮に入れるべきである(たとえば、フッ素ベースのプラズマはまた、限定ではないが、SiO及びSiNを含む敏感なデバイス層もエッチング又は改変する可能性もある)。
本開示は、添付の請求項に含まれる開示、さらにまた前述の開示を含む。本発明をその好ましい形態である程度具体的に述べてきたが、好ましい形態の本開示は、単に例として行い、且つ本発明の趣旨及び範囲から逸脱せずに、要素の構築、組合せ及び配列の細部に対する多数の変更に訴えることができることを理解されたい。

Claims (5)

  1. 複合フィルム上で基板をダイシングする方法であって、
    サポート・フィルム、フレーム及び基板を有する加工物を提供するステップであって、前記基板は、上部表面及び底部表面を有し、前記基板の前記上部表面は、少なくとも1つのダイ領域及び少なくとも1つのストリート領域を有する、加工物を提供するステップと、
    前記複合フィルムを前記基板及び前記サポート・フィルムに付着させるステップであって、前記複合フィルムは、マトリックス・ベース成分とフィラー成分とを有する、前記付着させるステップと、
    前記複合フィルムの一部分を露出させるために前記少なくとも1つのストリート領域から基板材料を除去するステップと、
    前記少なくとも1つのストリート領域から、露出されている前記複合フィルムを除去するステップと、
    前記複合フィルムの露出されている部分の前記マトリックス・ベース成分をプラズマ・エッチングするステップと、
    前記複合フィルムに酸素を含有する大気プラズマを加えることによって、前記複合フィルムの露出されている部分の前記フィラー成分を物理的に除去するステップとを含む、方法。
  2. 50トールよりも大きい圧力で大気プラズマを発生させるステップをさらに含む、請求項1に記載の方法。
  3. 前記基板材料を除去するステップは、基板エッチング・プロセスをさらに含む、請求項1に記載の方法。
  4. 前記加工物を冷却するステップをさらに含む、請求項1に記載の方法。
  5. 前記プラズマ・エッチング・プロセスが、少なくとも部分的に等方性である、請求項1に記載の方法。
JP2020567572A 2018-06-04 2019-03-27 ダイ付着フィルムをダイシングする方法 Active JP7324781B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862680145P 2018-06-04 2018-06-04
US62/680,145 2018-06-04
US201862721380P 2018-08-22 2018-08-22
US62/721,380 2018-08-22
US16/358,163 US20190371667A1 (en) 2018-06-04 2019-03-19 Method for Dicing Die Attach Film
US16/358,163 2019-03-19
PCT/US2019/024380 WO2019236176A1 (en) 2018-06-04 2019-03-27 Method for dicing die attach film

Publications (2)

Publication Number Publication Date
JP2021527318A JP2021527318A (ja) 2021-10-11
JP7324781B2 true JP7324781B2 (ja) 2023-08-10

Family

ID=68695233

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020567572A Active JP7324781B2 (ja) 2018-06-04 2019-03-27 ダイ付着フィルムをダイシングする方法
JP2020567554A Active JP6931135B1 (ja) 2018-06-04 2019-03-27 ダイ付着フィルムをダイシングする方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020567554A Active JP6931135B1 (ja) 2018-06-04 2019-03-27 ダイ付着フィルムをダイシングする方法

Country Status (7)

Country Link
US (2) US20190371667A1 (ja)
EP (2) EP3803964B1 (ja)
JP (2) JP7324781B2 (ja)
KR (2) KR102632893B1 (ja)
CN (2) CN112534567B (ja)
TW (2) TWI741262B (ja)
WO (2) WO2019236176A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7493159B2 (ja) * 2020-03-10 2024-05-31 パナソニックIpマネジメント株式会社 エッチング方法および素子チップの製造方法
JP2022054537A (ja) 2020-09-28 2022-04-07 株式会社ディスコ ウエーハの加工方法
US11972980B2 (en) * 2020-11-25 2024-04-30 Semiconductor Components Industries, Llc Singulation systems and related methods
FR3122523B1 (fr) * 2021-04-30 2023-06-09 Commissariat Energie Atomique Procede de structuration de surface hybride par gravure plasma
TWI820938B (zh) * 2022-09-29 2023-11-01 強茂股份有限公司 晶粒吸取輔助裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037841A (ja) 2013-08-19 2015-02-26 東洋紡株式会社 積層体の製造方法及びそれを用いたデバイス構造体の製造方法
JP2015095515A (ja) 2013-11-11 2015-05-18 株式会社ディスコ 切削装置及び切削方法
JP2017500740A (ja) 2013-12-10 2017-01-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ウエハをダイシングする方法及びそのためのキャリア
JP2017518637A (ja) 2014-05-13 2017-07-06 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171240A (en) 1978-04-26 1979-10-16 Western Electric Company, Inc. Method of removing a cured epoxy from a metal surface
US5908510A (en) * 1996-10-16 1999-06-01 International Business Machines Corporation Residue removal by supercritical fluids
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP4025223B2 (ja) * 2003-03-17 2007-12-19 住友ベークライト株式会社 ダイボンディング用フィルム状接着剤並びにそれを用いた半導体装置の製造方法及び半導体装置
KR100593814B1 (ko) * 2005-12-06 2006-06-28 에이스 인더스트리 주식회사 반도체 다이본딩용 점착테이프
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
TW200816880A (en) * 2006-05-30 2008-04-01 Matsushita Electric Ind Co Ltd Atmospheric pressure plasma generating method, plasma processing method and component mounting method using same, and device using these methods
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
CN102007565A (zh) * 2009-03-17 2011-04-06 德国罗特·劳股份有限公司 基片处理系统和基片处理方法
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
JP5776397B2 (ja) * 2011-07-19 2015-09-09 東京エレクトロン株式会社 洗浄方法、処理装置及び記憶媒体
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9368404B2 (en) 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
JP2017515316A (ja) * 2014-03-07 2017-06-08 プラズマ − サーム、エルエルシー 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
JP6791086B2 (ja) * 2016-10-11 2020-11-25 信越化学工業株式会社 ウエハ積層体、その製造方法、及びウエハ積層用接着剤組成物
JP6883405B2 (ja) * 2016-11-01 2021-06-09 日東電工株式会社 ダイシングダイボンディングテープおよび半導体装置の製造方法
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法
JP6800129B2 (ja) * 2017-11-07 2020-12-16 古河電気工業株式会社 フィルム状接着剤、フィルム状接着剤を用いた半導体パッケージの製造方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックIpマネジメント株式会社 素子チップの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037841A (ja) 2013-08-19 2015-02-26 東洋紡株式会社 積層体の製造方法及びそれを用いたデバイス構造体の製造方法
JP2015095515A (ja) 2013-11-11 2015-05-18 株式会社ディスコ 切削装置及び切削方法
JP2017500740A (ja) 2013-12-10 2017-01-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ウエハをダイシングする方法及びそのためのキャリア
JP2017518637A (ja) 2014-05-13 2017-07-06 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理

Also Published As

Publication number Publication date
US20200083084A1 (en) 2020-03-12
WO2019236175A1 (en) 2019-12-12
TW202004883A (zh) 2020-01-16
EP3803963B1 (en) 2022-08-10
EP3803964A1 (en) 2021-04-14
JP2021527318A (ja) 2021-10-11
JP6931135B1 (ja) 2021-09-01
KR20210018329A (ko) 2021-02-17
TWI776026B (zh) 2022-09-01
EP3803964B1 (en) 2024-03-20
JP2021524675A (ja) 2021-09-13
EP3803963A1 (en) 2021-04-14
CN112424927A (zh) 2021-02-26
KR102632893B1 (ko) 2024-02-01
KR102299394B1 (ko) 2021-09-07
CN112534567B (zh) 2024-01-26
CN112534567A (zh) 2021-03-19
TW202006807A (zh) 2020-02-01
WO2019236176A1 (en) 2019-12-12
KR20210018849A (ko) 2021-02-18
US10943825B2 (en) 2021-03-09
CN112424927B (zh) 2022-03-18
US20190371667A1 (en) 2019-12-05
TWI741262B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
JP7324781B2 (ja) ダイ付着フィルムをダイシングする方法
US11651999B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US10707060B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20230253252A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
USRE46339E1 (en) Method and apparatus for plasma dicing a semi-conductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230731

R150 Certificate of patent or registration of utility model

Ref document number: 7324781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150