JP2017515316A - 半導体ウエハをプラズマ・ダイシングするための方法及び装置 - Google Patents

半導体ウエハをプラズマ・ダイシングするための方法及び装置 Download PDF

Info

Publication number
JP2017515316A
JP2017515316A JP2016573642A JP2016573642A JP2017515316A JP 2017515316 A JP2017515316 A JP 2017515316A JP 2016573642 A JP2016573642 A JP 2016573642A JP 2016573642 A JP2016573642 A JP 2016573642A JP 2017515316 A JP2017515316 A JP 2017515316A
Authority
JP
Japan
Prior art keywords
substrate
workpiece
plasma
intermediate ring
cover ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016573642A
Other languages
English (en)
Inventor
ゴールディン、リッチ
ギールプラム、ドワラカナス
マッケンジー、ケン
レイズランド、ティエリー
− ヴォラード、デイビッド ペイズ
− ヴォラード、デイビッド ペイズ
マルティネス、リンネル
ウェスターマン、ラッセル
グリブナ、ゴードン、エム.
ダブ、ジェイソン
Original Assignee
プラズマ − サーム、エルエルシー
プラズマ − サーム、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/201,409 external-priority patent/US9082839B2/en
Application filed by プラズマ − サーム、エルエルシー, プラズマ − サーム、エルエルシー filed Critical プラズマ − サーム、エルエルシー
Publication of JP2017515316A publication Critical patent/JP2017515316A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明は、基板をプラズマ・ダイシングするための方法を提供する。この方法は、壁を有する処理チャンバを設けるステップと、処理チャンバの壁に隣接してプラズマ源を設けるステップと、処理チャンバ内に加工物サポートを設けるステップと、キャリア・サポート上に基板を置いて加工物を形成するステップと、基板とフレームとの間に置かれる中間リングを設けるステップと、加工物サポート上に加工物を載せるステップと、プラズマ源によりプラズマを発生するステップと、発生されたプラズマにより加工物をエッチングするステップとを含む。

Description

本願は、2011年3月14日出願の「半導体ウエハをプラズマ・ダイシングするための装置(Apparatus for Plasma Dicing a Semi-conductor Wafer)」と題する、本願の権利者が所有する米国仮特許出願第61/452,450号に基づき優先権を主張し、そしてそれに関連しており、この仮特許出願は、参照によって本明細書に援用される。本願は、2012年3月5日出願の「半導体ウエハをプラズマ・ダイシングするための方法及び装置(Method and Apparatus for Plasma Dicing a Semi-conductor Wafer)」と題する同時係属中の特許出願第13/412,119号の一部継続出願であり、その内容は、本明細書に援用される。
本発明は、半導体ウエハから個々のデバイス・チップを形成するための装置の使用に関し、具体的には、プラズマ・エッチングを使用してウエハを個々のダイに分割する装置に関する。
半導体デバイスは、薄いウエハの形態である基板上に製作される。シリコンは、基板材料として通常使用されるが、III−V族化合物(たとえばGaAs及びInP)など、他の材料も使用される。いくつかの実例では(たとえば、LEDの製造)、基板は、サファイア又は炭化ケイ素のウエハであり、その上に半導体の材料の薄層が堆積される。そのような基板の直径は、5.08mm(2インチ)及び7.62mm(3インチ)から200mm、300mm及び450mmまでの範囲に及び、そのような基板サイズを記述するために、多くの規格が存在する(たとえば、SEMI)。
これらの基板を処理して半導体デバイスを生産することにおいて、プラズマ・エッチング設備が広範囲にわたって使用される。そのような設備は、通常、費用効率の高い製造に必要な高いエッチング速度を確保するために使用される誘導結合プラズマ(ICP:Inductively Coupled Plasma)など、高密度のプラズマ源が取り付けられた真空チャンバを含む。処理の間に発生された熱を除去するために、基板は、通常、温度が制御されるサポートにクランプされる。通常ヘリウムなどのガスである加圧流体が、基板とサポートの間に維持されて、熱伝達のための熱伝導経路になる。基板の上部側に下向きの力を加える機械的なクランプ機構は、クランプと基板の間の接触のために汚染を引き起こす恐れがあるけれども、使用することができる。また、機械的なクランプを使用したとき、加工物の反りが起きる恐れがある、というのは、加工物の縁部で通常接触し、加圧流体が加工物の背面に対して力を発揮するからである。さらにしばしば、静電チャック(ESC:electrostatic chuck)がクランプ力を与えるために使用される。
エッチングされる材料に適切な多数のガスの化学物質が、開発されている。これらは、ハロゲン(フッ素、塩素、臭素又はヨウ素)又はハロゲン含有ガスを、エッチングの品質(たとえば、エッチング異方性、マスク選択性及びエッチング均一性)を向上させるために追加して加えられるガスとともに、しばしば用いる。SF、F又はNFなど、フッ素含有ガスは、高速でシリコンをエッチングするために使用される。具体的には、高速シリコン・エッチング・ステップを不動態化ステップと交互に実施してエッチング側壁を制御するプロセス(ボッシュ又はTDM)が、シリコン中に深い形状をエッチングするために通常使用される。塩素及び臭素含有ガスは、通常III−V族材料をエッチングするために使用される。
プラズマ・エッチングは、半導体の基板及びデバイスに限定されない。この技法は、基板をエッチングするのに適切なガスの化学物質が利用できる、いずれもの基板タイプに適用することができる。他の基板タイプは、炭素含有基板(ポリマ基板を含む)、セラミック基板(たとえば、AlTiC及びサファイア)、金属基板、ガラス基板及びダイ付着フィルムを含むことができる。
一貫性のある結果、低破損及び操作の容易さを確保するために、ロボットによるウエハの取扱いが、製造プロセスにおいて通常使用される。起こり得る汚染を最小にし、微粒子の発生を減少させるために、接触を最低限にしてウエハを支持するように、ハンドラが設計される。縁部接触のみ、又は数か所だけのウエハ縁部に近い下面の接触(通常ウエハ縁部の3から6mm内)が、一般に用いられる。ウエハ・カセット、ロボット・アーム及びウエハ・サポート及びESCを含む処理チャンバ内冶具を含む取扱いスキームが、前に注記したような標準のウエハ・サイズを取り扱うように設計される。
個々のデバイス(ダイ又はチップ)は、基板上に製作した後、パッケージングする、又は他の電子回路構成に用いられる前に、互いに分割される。長年の間、機械的手段が、互いにダイを分割するために使用されてきた。そのような機械的手段は、基板の結晶軸と位置合わせされたケガキ線に沿ってウエハを切るステップ、又は高速のダイヤモンドのこぎりを使用することによって、ダイの間の領域(ストリート)中の基板中を、又はそれを通ってのこぎりで切るステップを含んでいた。つい最近、レーザが、スクライビング・プロセスを容易にするために使用されてきた。
そのような機械的なウエハ・ダイシング技法は、このアプローチの費用対効果に影響する制約がある。ダイ縁部に沿った欠け及び破損は、良好なダイの生産数を減少させる恐れがあり、ウエハ厚さが減少するにつれて、より問題になっている。のこぎり刃(切り口)によって使い果たされる領域は、100ミクロンより大きくなることがあり、そこは、貴重な領域であるがダイ生産に使用できない。小さいダイ(たとえば、個々の半導体デバイスのダイ・サイズが500ミクロン×500ミクロン)を含むウエハの場合、これは、ロスが20%より大きいことを示すことがある。さらに、多くの小さなダイ、それゆえ多数のストリートを有するウエハの場合、ダイシング時間が長くなり、生産性が低下する、というのは、各ストリートが個々に切断されるからである。また、機械的手段は、直線に沿った分割及び正方形又は長方形の形状のチップの生産に限定される。これは、基本的なデバイスのトポロジ(たとえば、高出力ダイオードは円形である)を表すことができない、したがって直線的なダイ・フォーマットは、使用できる基板領域をかなり失うことになる。また、レーザ・ダイシングは、ダイ表面上に残存材料を残す、又はストレスをダイ中に誘導することによる制約がある。
のこぎり切断及びレーザ・ダイシングの技法が、基本的に連続的な操作であることに留意することが重要である。その結果として、デバイス・サイズが減少するにつれて、ウエハをダイシングする時間が、ウエハ上のダイシングする総ストリート長さに比例して長くなる。
最近、ダイを分割し、これらの制約のいくつかを克服する手段として、プラズマ・エッチング技法が提案されている。基板は、デバイス製作後、適切なマスク材料によってマスクされ、それによってダイの間の領域を開けておく。次いで、マスクされた基板は、ダイの間の露出された基板材料をエッチングする反応性ガスのプラズマを使用して処理される。基板のプラズマ・エッチングは、基板の至るところで部分的に、又は完全に進行することができる。部分的なプラズマ・エッチングの場合、ダイは、その後の切断するステップによって分割されて、個々のダイが分割されたままになる。この技法は、機械的ダイシングより多くの利点をもたらす、すなわち、
1)破損及び欠けが減少する
2)切り口寸法を20ミクロンより十分小さくなるまで減少させることができる
3)ダイの数が増加したとき、処理時間が著しくは長くならない
4)より薄いウエハには、処理時間が減少する
5)ダイ・トポロジが直線的なフォーマットに限定されない。
基板は、デバイス製作後、しかしダイ分割の前、数百ミクロンの厚さまで、又は百ミクロンよりまさに薄い厚さまで、機械的な研削又は同様なプロセスによって薄くすることができる。
基板は、通常、ダイシング・プロセスの前、ダイシング冶具上に取り付けられる。この冶具は、通常、接着膜を支持する剛体フレームから構成される。ダイシングされる基板は、膜に付着される。この冶具は、その後の下流の操作のために、分割されたダイを保持する。ウエハ・ダイシングのために使用されるほとんどのツール(のこぎり又はレーザ・ベースのツール)は、この構成で基板を取り扱うように設計され、多くの標準冶具が確立されている。しかし、そのような冶具は、支持する基板と極めて異なっている。そのような冶具が、現在のウエハ・ダイシング設備で使用するために最適化されるとはいえ、それら冶具は、標準基板を処理するように設計されている設備では扱うことができない。したがって、現在の自動化されたプラズマ・エッチング設備は、ダイシングのために固定された基板を処理するのに適していない、そしてプラズマ・エッチング技法がダイ分割について有すべき利点を実現することは、困難である。
いくつかのグループは、プラズマを使用して、ダイをウエハ基板から単体化することを考えてきた。米国特許第6,642,127号には、基板ウエハが、まず接着材料を介してキャリア・ウエハに取り付けられ、その後シリコン・ウエハを処理するように設計された設備でプラズマ処理されるプラズマ・ダイシング技法が記載されている。この技法は、ダイシングされる基板のフォーム・ファクタを標準のウエハ処理設備に対応するように適合させることを提案している。この技法は、標準のプラズマ設備によってウエハをダイシングすることを可能にするが、提案された技法は、ダイシング操作の下流の標準設備に対応しない。下流の設備を適合させる、又は標準の下流設備のために基板のフォーム・ファクタを戻す、いずれかのために、追加のステップが必要になるはずである。
米国特許出願第2010/0048001号では、薄膜に付着されフレーム内に支持されたウエハの使用が考えられている。しかし、第2010/0048001号出願では、マスキング・プロセスは、プラズマ処理の前、マスク材料をウエハの背面に付着させ、レーザを使用してエッチング・ストリートを画定することによって達成される。基板を前面から単体化する標準のダイシング技法と対照的に、この技法は、追加の複雑で費用の掛かるステップを導入し、それによってプラズマ・ダイシングの利点のいくつかが無効になる恐れがある。また、この技法は、背面のマスクを前側のデバイス・パターンと位置合わせするという追加の要求が必要になる。
したがって、必要なものは、半導体基板を個々のダイにダイシングするために使用することができ、テープ上に取り付けられフレーム中に支持された基板を取り扱う確立されたウエハ・ダイシング技法に対応し、そして標準の前面マスキング技法にも対応するプラズマ・エッチング装置である。
先行技術のいずれも、本発明に伴う利点をもたらさない。
米国特許第6,642,127号 米国特許出願第2010/0048001号 米国特許第6,187,685号 米国特許第6,982,175号 米国特許第7,101,805号 米国特許第7,150,796号
したがって、本発明の目的は、先行技術の装置の欠点を克服し、プラズマ・エッチング装置を使用する半導体基板のダイシングの進歩に大いに寄与する改良を行うことである。
本発明の別の目的は、基板をプラズマ・ダイシングするための方法を提供することであって、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
キャリア・サポート上に基板を置いて加工物を形成するステップと、
基板とフレームとの間に置かれる中間リングを設けるステップと、
加工物サポート上に加工物を載せるステップと、
プラズマ源によりプラズマを発生するステップと、
発生されたプラズマにより加工物をエッチングするステップと、を含む。
本発明のまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであって、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップと、
キャリア・サポート上に基板を置いて加工物を形成するステップと、
基板とフレームとの間に置かれる中間リングを設けるステップと、
プラズマ源と加工物との間にカバー・リングを設けるステップと、
加工物サポート上に加工物を載せるステップと、
プラズマ源によりプラズマを発生するステップと、
発生されたプラズマにより加工物をエッチングするステップと、を含む。
本発明のなおまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであって、この方法は、
壁を有する処理チャンバを設けるステップと、
処理チャンバの壁に隣接してプラズマ源を設けるステップと、
処理チャンバ内に加工物サポートを設けるステップであって、その加工物サポートは、静電チャックを有する、ステップと、
キャリア・サポート上に基板を置いて加工物を形成するステップと、
基板とフレームとの間に置かれる中間リングを設けるステップと、
加工物サポート上に加工物を載せるステップと、
プラズマ源によりプラズマを発生するステップと、
発生されたプラズマにより加工物をエッチングするステップと、を含む。
本発明の別の目的は、基板をプラズマ・ダイシングするための方法を提供することであって、この方法は、
剛体フレーム、中間リング、柔軟な膜及び少なくとも1つの基板を有する加工物を組み立てるステップと、
前記加工物を処理チャンバ中に移送するステップと、
前記加工物の基板をプラズマに晒すステップと、
剛体フレームを除去することによって前記加工物を修正するステップと、
前記修正加工物を処理するステップと、を含む。
前述事項は、本発明の適切な目的のいくつかについて概要を述べている。これらの目的は、意図する発明のより優れた特徴及び用途のいくつかを単に例示するものとして解釈すべきである。多くの他の有利な成果は、開示する発明を異なる方法で適用する、又は本開示の範囲内で本発明を修正することによって獲得することができる。それゆえ、本発明の他の目的及びより十分な理解は、本発明の概要及び好ましい実例の詳細な記述を、請求項によって定義される本発明の範囲に加えて、添付図面と併せて参照することによって得ることができる。
本発明は、半導体基板のプラズマ・ダイシングを可能にするプラズマ処理装置を述べる。デバイス製作及びウエハ薄膜化の後、基板の前面(回路側)が、回路構成要素を保護しダイの間の保護されない領域をそのままにしておく従来のマスキング技法を使用してマスクされる。基板は、剛体フレーム内で支持される薄いテープ上に取り付けられる。基板/テープ/フレーム組立体が、真空処理チャンバ中に移送され、そして反応性ガスのプラズマに晒され、ダイの間の保護されない領域が、エッチング除去される。このプロセスの間、フレーム及びテープは、反応性ガスのプラズマによる損傷から保護される。この処理によって、ダイが完全に分割され、そのままにしておかれる。エッチング後、基板/テープ/フレーム組立体は、プラズマにさらに晒されて、基板表面から損傷させる恐れがある残留物が除去される。処理チャンバから基板/テープ/フレーム組立体を移送した後、ダイは、既知の技法を使用してテープから取り外され、次いで、必要ならさらに処理される(たとえば、パッケージングされる)。
本発明の別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されたフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度のプラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。加工物が、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、上側表面及び下側表面を有することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。次いで、加工物は、プラズマ処理のために加工物サポート上に載せられる。加工物のまわりでプラズマを生成するために、RFパワー源を加工物サポートに結合することができる。加工物サポートから加工物に、ヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートの間を熱的に連通させることができる。静電チャックを加工物サポート中に組み込むことができ、それによって静電チャックは、サポート・フィルムを静電チャックに対してクランプすることができる。中間リングが基板とフレームとの間に置かれる。中間リングは、サポート・フィルムと接触することができる。中間リングは、内径をさらに含むことができ、基板は、外径をさらに含むことができ、中間リングの内径は、基板の外径よりサイズが大きい。中間リングは、基板と同一平面上に位置付けることができる。中間リングは、1つ又は複数の部品を含むことができる。中間リングは、サポート・フィルムの上側表面上に位置付けることができ、基板は、サポート・フィルムの上側表面上に位置付けることができる。真空ポンプによって処理チャンバ内の圧力を低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマがプラズマ源によって発生され、発生されたプラズマによって、加工物が処理される。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって、処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明のまた別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度プラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。加工物は、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、上側表面及び下側表面を有することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。次いで、加工物は、プラズマ処理のために加工物サポート上に載せられる。加工物のまわりでプラズマを生成するために、RFパワー源を加工物サポートに結合することができる。加工物サポートから加工物にヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートの間を熱的に連通させることができる。静電チャックを加工物サポート中に組み込むことができ、それによって静電チャックは、サポート・フィルムを静電チャックに対してクランプすることができる。カバー・リングは、プラズマ源と加工物との間に置くことができる。中間リングは、基板とフレームとの間に置かれる。中間リングは、カバー・リングに重なることができない。中間リングは、内径をさらに含むことができ、基板は、外径をさらに含むことができ、中間リングの内径は、基板の外径よりサイズが大きい。中間リングは、基板と同一平面上に位置付けることができる。中間リングは、1つ又は複数の部品を含むことができる。中間リングは、サポート・フィルムの上側表面上に位置付けることができ、基板は、サポート・フィルムの上側表面上に位置付けることができる。処理チャンバ内の圧力は、真空ポンプを通じて低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマは、プラズマ源によって発生され、加工物は、発生されたプラズマによって処理される。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明のなおまた別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。壁を有する処理チャンバが、処理チャンバの壁に隣接するプラズマ源を備えて設けられる。プラズマ源は、高密度のプラズマ源とすることができる。流体が処理チャンバと連通している真空ポンプ及び流体が処理チャンバと連通しているガス注入口を設けることができる。加工物サポートが、処理チャンバ内に設けられる。加工物が、キャリア・サポート上に基板を置くことによって形成される。加工物は、基板をサポート・フィルムに付着させ、次いでサポート・フィルムを用いて基板をフレームに取り付けることによって形成することができる。サポート・フィルムは、上側表面及び下側表面を有することができる。サポート・フィルムは、ポリマ層及び/又は伝導層を有することができる。サポート・フィルムは、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。次いで、加工物は、プラズマ処理のために加工物サポート上に載せられる。加工物のまわりでプラズマを生成するために、RFパワー源を加工物サポートに結合することができる。加工物サポートから加工物にヘリウムなどの加圧ガスを供給することによって、加工物と加工物サポートとの間を熱的に連通させることができる。静電チャックを加工物サポート中に組み込み、それによって静電チャックは、サポート・フィルムを静電チャックに対してクランプすることができる。静電チャックは、少なくとも1つのクランプ電極を有することができる。中間リングが、基板とフレームとの間に置かれる。中間リングは、静電チャックのクランプ電極に重なることができる。中間リングは、静電チャックのクランプ電極に全面的に重なることができる。中間リングは、内径をさらに含むことができ、基板は、外径をさらに含むことができ、中間リングの内径は、基板の外径よりサイズが大きい。中間リングは、基板と同一平面上に位置付けることができる。中間リングは、1つ又は複数の部品を含むことができる。中間リングは、サポート・フィルムの上側表面上に位置付けることができ、基板は、サポート・フィルムの上側表面上に位置付けることができる。真空ポンプを通じて処理チャンバ内の圧力を低下させることができ、ガス注入口を通じてプロセス・ガスを処理チャンバ中に導入することができる。プラズマがプラズマ源により発生され、それによって加工物が、発生されたプラズマによって処理される。処理チャンバと連通する真空適合移送モジュールを設けることができる。加工物は、真空適合移送モジュール中の移送アーム上に載せることができ、それによって、処理チャンバは、真空適合移送モジュールから処理チャンバへの加工物の移送の間、真空下に維持される。
本発明の別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。加工物が、剛体フレーム、中間リング、柔軟な膜及び少なくとも1つの基板を使用して組み立てられる。基板は、シリコンなどの半導体の層を有することができる、及び/又は基板は、GaAsなどのIII−V族の層を有することができる。基板は、基板の回路側にパターン形成されるフォトレジスト層などの保護層を有することができる。柔軟な膜は、ポリマ層及び/又は伝導層を有することができる。柔軟な膜は、標準のダイシング・テープとすることができる。フレームは、伝導層及び/又は金属層を有することができる。中間リングは、基板と同一平面上に位置付けることができる。中間リングは、1つ又は複数の部品を含むことができる。中間リングは、サポート・フィルムの上側表面上に位置付けることができ、基板は、サポート・フィルムの上側表面上に位置付けることができる。次いで、加工物は、処理チャンバ中に移送される。加工物の基板は、プラズマに晒される。加工物は、プラズマ処理の後、剛体フレームを除去することによって修正される。次いで、修正加工物は、下流での処理のために送られる。
前述事項は、次に続く本発明の詳細な記述をさらに良く理解することができ、それによって本発明のこの分野に対する寄与をさらに十分に正しく評価してもらうことができるようにするために、本発明のより適切で重要な特徴の概要をむしろ幅広く述べてきた。本発明の請求項の主題を形成する、本発明の追加の特徴は、以下で述べることにする。当業者は、本発明と同じ目的を実施するために、修正する、又は他の構造を設計するための基盤として、開示する観念及び具体的な実施例を容易に利用することができることを十分に理解すべきである。また、当業者は、そのような同等の構築が、添付の請求項で述べるような本発明の趣旨及び範囲から逸脱しないことを認識すべきである。
ストリートによって分離された個々のデバイスを例示する、半導体基板の上から見下ろした図である。 ストリートによって分離された個々のデバイスを例示する、半導体基板の横断面図である。 テープ及びフレームに取り付けられた半導体基板の横断面図である。 プラズマ・プロセスによってエッチングされている、テープ及びフレームに取り付けられた半導体基板の横断面図である。 テープ及びフレームに取り付けられた、分割された半導体デバイスの横断面図である。 真空処理チャンバの横断面図である。 プロセス位置でのウエハ/フレームの横断面図である。 真空処理チャンバ中のフレーム及びカバー・リングの拡大横断面図である。 カバー・リングがチャンバ壁に取り付けられたチャンバ内部のセクションの横断面図である。 カバー・リングが内部ヒート・シンクに取り付けられたチャンバ内部のセクションの横断面図である。 移送アームによって支持されたテープ及びフレームに取り付けられた半導体基板の上から見下ろした図である。 移送アームによって支持されたテープ及びフレームに取り付けられた半導体基板の横断面図である。 移送位置でのウエハ/フレームの横断面図である。 スクリーンの平面図である。 先行技術による静電チャックの平面図である。 先行技術による複数ゾーンの静電チャックの平面図である。 本発明の一実施例による静電チャックの平面図である。 先行技術による静電チャック上の基板の横断面図である。 本発明の一実施例による静電チャック上の加工物の横断面図である。 本発明の一実施例による静電チャックの横断面図である。 本発明の一実施例による静電チャックの横断面図である。 本発明の一実施例による複数の基板を備える加工物の平面図である。 本発明による機械的隔壁の変形形態の横断面図である。 本発明による機械的隔壁の変形形態の横断面図である。 本発明による機械的隔壁の変形形態の横断面図である。 本発明の一実施例によるエッチングされた形状の横断面図である。 本発明による機械的隔壁を調節する方法のフロー・チャートである。 本発明の一実施例による静電チャックの横断面図である。 本発明の一実施例による静電チャックの横断面図である。 本発明によるカバー・リングの上から見下ろした図である。 本発明によるカバー・リング及びESCの横断面図である。 本発明によるカバー・リング及びESCの横断面図である。 先行技術による個別のデバイスの群の平面図である。 先行技術による個別のデバイスの群及びプロセス制御モニタの平面図である。 本発明による個別のデバイスの群の平面図である。 本発明による個別のデバイスの群及びプロセス制御モニタの平面図である。 本発明による個別のデバイスの群及びプロセス制御モニタの平面図である。 本発明による個別のデバイスの群及びプロセス制御モニタの平面図である。 先行技術によるストリートによって分離された個別のデバイスを例示する、半導体基板の上から見下ろした図である。 本発明によるストリートによって分離された個別のデバイスを例示する、半導体基板の上から見下ろした図である。 本発明によるカバー・リングの上から見下ろした図である。 本発明によるカバー・リングの上から見下ろした図である。 本発明によるカバー・リングの上から見下ろした図である。 本発明によるカバー・リングの上から見下ろした図である。 本発明の一実施例によるテープ及び中間リングを含むフレームに取り付けられた半導体基板の横断面図である。 本発明の一実施例によるカバー・リング及び中間リングを含む加工物を備えるチャンバの内部の区画の横断面図である。 本発明の一実施例による静電チャック上に中間リングを含む加工物の横断面図である。 本発明の一実施例による中間リングを含む加工物を処理する方法のフロー・チャートである。
同様の参照文字は、図面のいくつかの図の至るところで同様の要素をいう。
デバイス製作後の代表的な半導体基板を図1に例示する。基板(100)は、その表面上に、デバイス構造体(110)の個々のダイへの分割を可能にするストリート領域(120)によって分離されたデバイス構造体(110)を含む、多くの領域を有する。シリコンが基板材料として通常使用されるが、その特定の特性のために選択される他の材料が、しばしば用いられる。そのような基板材料は、ガリウムヒ素及び他のIII−V族材料、又は半導体の層がその上に堆積されている非半導体基板を含む。さらなる基板タイプも、キャリア上に取り付けられたシリコン・オン・インシュレータ(SOI:Silicon-On-Insulator)ウエハ及び半導体ウエハを含むことができる。上記の例がストリートによって分離されたダイを述べているが、本発明の態様は、基板上の他のパターン構成に都合良く適用することができる。
本発明では、図2の横断面図で示したように、デバイス構造体(110)は、そのとき保護材料(200)によって被覆されており、一方ストリート領域(120)は、保護されていないままである。この保護材料(200)は、フォトレジストとすることができ、既知の方法によって塗布しパターン形成することができる。いくつかのデバイスは、最終のプロセス・ステップとして、基板のすべてにわたって塗布される、二酸化ケイ素又はPSGなどの保護誘電性層によって被覆される。これは、この産業において既知のように、フォトレジストを用いてパターン形成し、誘電性材料をエッチングすることによって、ストリート領域(120)から選択的に除去することができる。これによって、誘電性材料によって保護されたデバイス構造体(110)及びストリート領域(120)中の実質的に保護されていない基板(100)が残される。なお、いくつかの場合、ウエハ品質をチェックするテスト形状をストリート領域(120)中に位置決めることができる。具体的なウエハ製作プロセスフローに応じて、これらのテスト形状は、ウエハ・ダイシング・プロセスの間、保護しても、しなくてもよい。例示したデバイス・パターンが長方形のダイを示しているが、これは必要でなく、個々のデバイス構造体(110)は、基板(100)を最適に利用するのに最善に合わせるように、6角形など、いずれかの他の形状とすることができる。前の実例が、保護フィルムとして誘電性材料を考えているが、本発明は、半導体及び伝導性の保護フィルムを含む、幅広い範囲の保護フィルムを用いて実施することができることに留意することが重要である。さらにまた、保護層は、複数の材料から構成することができる。また、保護フィルムのある部分が最終のデバイス構造体と一体部分であることができる(たとえば、不動態化誘電体、金属ボンディング・パッドなど)ことに留意することが重要である。さらにまた、本発明は、また、デバイス又はデバイス構造体を有する必要性がない大量のウエハを用いて、有益に使用することができる。1つのそのような実例は、キャリア上に取り付けられた、又はそうしていない、エッチングされる構造体を画定するマスキング材料によって被覆された半導体基板(シリコン、III−V族化合物など)とすることができる。また、基板は、たとえば絶縁層など、材料の性質が異なる少なくとも1つの追加の層を含むことができる。
基板(100)は、通常研磨プロセスによって薄くすることができ、研磨プロセスは、基板厚さを数百ミクロンまで、約30ミクロンぐらい薄く、又はそれより薄く減少させる。図3に示すように、次いで、薄くされた基板(100)は、テープ(300)に付着され、それは、次いで剛体フレーム(310)に取り付けられて、加工物(320)が形成される。テープ(300)は、この分野で知られているUVリリース・テープ(たとえばUVリリース・ダイシング・テープ)とすることができる。フレームは、代表的に金属又はプラスチックであるが、しかし他のフレーム材料も可能である。フレーム(310)は、非対称形状を含む、いずれかの形状とすることができる。テープ(300)は、通常炭素含有のポリマ材料から作られ、そしてさらに、その表面に薄い伝導層を貼り付けることができる。テープ(300)は、薄くされた基板(100)のための支持するものになり、それは、そうしなければ、もろすぎて破損させずに取り扱うことができない。パターン形成、薄膜化、次いで取り付けのシーケンスが重大ではなく、ステップは、特定のデバイス及び基板、及び使用される処理設備に最良に適合するように調節することができることに留意すべきである。前の実例が、基板(100)を接着テープ(300)に取り付け、次いでそれをフレーム(310)に貼り付けるステップから構成される加工物(320)を考えているが、本発明は、ウエハ及びキャリアの構成によって限定されないことに留意することが重要である。ウエハ・キャリアは、様々な材料から構成することができる。キャリアは、プラズマ・ダイシング・プロセスの間、基板を支持する。さらにまた、ウエハは、接着剤を使用してキャリアに貼り付ける必要はない、ウエハをキャリアに保持し、そして基板とカソードの間を熱的に連通させる手段を可能にするいずれかの方法が、十分である(たとえば、静電的にクランプされるキャリア、機械的なクランプ機構を備えるキャリアなど)。
加工物(320)は、基板(100)がテープ(300)によってダイシング・フレーム(310)中に取り付けられた後、真空処理チャンバ中に移送される。理想的には、移送モジュールは、また、真空下にあり、それは、処理チャンバが移送の間真空状態にとどまることを可能にし、処理時間を短縮し、そして処理チャンバを大気に晒して起こり得る汚染を防止する。図6に示すように、真空処理チャンバ(600)は、ガス注入口(610)、誘電結合プラズマ(ICP:Inductively Coupled Plasma)など、高密度プラズマを発生する高密度プラズマ源(620)を備える。ICP源は、通常、誘電性壁(622)に近接するアンテナ(624)からなる。RFエネルギーは、アンテナ(624)から誘電性壁(622)を介して真空処理チャンバ中に結合されて、プラズマ(697)を形成する。高密度プラズマ源(620)は、通常、インピーダンス整合回路網(642)を通じてRFパワー源(637)によって電圧が印加される。高密度プラズマ源は、通常、約100Wと数十kWまでの間のRFパワーで動作する。RFパワー源(637)は、通常、1kHzと200MHzとの間の周波数で動作する。ICPプラズマ源は、この分野で知られているように2つ以上のアンテナを含むことができる。また、真空処理チャンバ(600)は、加工物(320)を支持する加工物サポート(630)と、加工物サポート(630)を介してRFパワーを加工物(320)に結合するRFバイアス・パワー源(640)と、処理チャンバ(600)からガスをポンプで送るための真空ポンプ(650)とを含む。RFバイアス・パワー源(640)は、RFエネルギーを加工物サポート(630)により効率良く結合するために、インピーダンス整合回路網(641)を通じて結合することができる。処理の間、基板(100)の非保護領域(120)は、図4に示すように、反応性プラズマ・エッチング・プロセス(400)を使用してエッチング除去される。これによって、図5に示すように、デバイス(110)が個々のダイ(500)に分割されて残される。本発明の別の実施例では、基板(100)の非保護領域(120)は、反応性プラズマ・エッチング・プロセス(400)を使用して、部分的にエッチング除去される。この場合、機械的切断操作など、下流の操作を、ダイを完全に分割するために使用することができる。これらの下流の方法は、この分野では既知である。
前の実例が、真空チャンバを高密度プラズマ(たとえば、ECR、ICP、ヘリコン及び磁気的に強化されるプラズマ源)とともに使用する本発明を記述しているが、また、広い範囲のプラズマ・プロセスを使用して基板の非保護領域をエッチングすることが可能である。たとえば、当業者は、真空チャンバ中で低密度プラズマ源を使用する、或いはまさに大気圧で、又はほぼ大気圧でプラズマを使用する本発明の変形形態を想像することができる。
加工物(基板/テープ/フレーム組立体)(320)が、プラズマ処理のための位置にあるとき、フレーム(310)は、プラズマ(400)への晒しから保護することができる。プラズマ(400)への晒しによって、フレーム(310)を加熱する可能性があり、次いで取り付けテープ(300)を局所的に加熱する恐れがある。約100℃より高い温度では、テープ(300)及びその接着性能の物理的な性質は、劣化する恐れがあり、それは、もうフレーム(310)に付着しなくなる。さらに、フレーム(310)の反応性プラズマ・ガスへの晒しは、フレーム(310)を劣化させる恐れがある。フレーム(310)は、通常、ウエハ・ダイシングの後、再使用されるので、これは、フレーム(310)の有効寿命を限定する恐れがある。また、プラズマ(400)へのフレーム(310)の晒しは、エッチング・プロセスに悪影響を及ぼす恐れがある。たとえば、フレーム材料が、プロセス・ガスと反応することができ、事実上プラズマ中のその濃度を減少させ、それは、基板材料のエッチング速度を低下させる恐れがあり、それゆえプロセス時間が長くなる。フレーム(310)を保護するために、保護カバー・リング(660)が、図6、7及び8に示すように、フレーム(310)の上に位置付けられる。一実施例では、カバー・リング(660)は、フレーム(310)に接触しない、というのは、フレーム(310)との接触(これは、処理チャンバ(600)中への移送の間、起きることになるはずである)によって、不要な粒子が発生する恐れがあるからである。
図8では、寸法(800)が、カバー・リング(660)とフレーム(310)の間の距離を表す。この寸法は、約0.1mmより大きい寸法から約20mmより小さい寸法の範囲に及び、最適値が4mmである。距離(800)が長すぎると、プラズマは、フレーム(310)と接触することになり、カバー・リング(660)の効果が失われることになる。
一実施例では、カバー・リング(660)は、温度が制御される。冷却されないと、カバー・リング(660)の温度は、プラズマへの晒しのために上昇する可能性があり、次いで熱輻射によってテープ(300)及びフレーム(310)が加熱されて、上記に注記したような劣化が引き起こされる。カバー・リング(660)が冷却される場合、カバー・リング(660)の冷却は、図9に示す処理チャンバ(600)の壁又は図10に示すプロセス・チャンバ(600)内に位置決めされたヒート・シンク(1000)など、冷却体にそれを直接接触させることによって達成される。確実に熱をカバー・リング(660)からヒート・シンク(1000)に適切に除去するために、カバー・リング(660)は、熱伝導性が良好である材料から作るべきである。そのような材料は、多くの金属、たとえばアルミニウムを含むが、しかし窒化アルミニウム及び他のセラミックスなど、他の熱伝導性材料を使用することができる。カバー・リング材料は、使用されるプラズマ・プロセス・ガスに適合するように選択される。アルミニウムがフッ素ベースのプロセスに申し分ないが、塩素ベースのプロセスが使用されるとき、窒化アルミニウムなどの代替材料、又は酸化アルミニウムなどの保護コーティングの追加が必要になることがある。プラズマ処理の間のカバー・リング(660)の動作温度は、約25℃から約350℃の範囲である。好ましくは、カバー・リング(660)の温度は、50℃から90℃の範囲中に保持され、それによってテープ(300)及びフレーム(310)への熱輻射が最小にされ、そして確実にテープ(300)がその機械的完全性を保つ。或いは、カバー・リング(660)は、カバー・リング(660)を温度制御流体と接触状態にすることによって、温度を制御することができる。この流体は、液体又はガスとすることができる。カバー・リング(660)の温度が流体によって制御される場合、カバー・リング(660)は、熱伝達を容易にするために、多くの流体チャネルを含むことができる。これらの流体チャネルは、カバー・リング(660)の内部にする、外部に取り付ける、又はその2つのある組合せとすることができる。
一実施例では、カバー・リング(660)は、連続的に基板直径から内側チャンバ直径まで伸びることができる。処理チャンバ(600)内の圧力制御に悪影響を及ぼすことができる、ポンプ導通率の損失を避けるために、複数のポンプ穴(1010)は、カバー・リング(660)に加えることができ、それによってプロセス・ガスの十分な導通率がもたらされ、さらにカバー・リング(660)から熱を除去するための経路になる。図9及び10では、具体的な形状で配列された複数の穴(1010)が示されているが、しかし穴(1010)の形状、密度、サイズ、パターン及び対称性は、処理チャンバ(600)の寸法及び求められるポンプ導通率に応じて変わることができる。穴(1010)がテープ(300)に重ならないことが好ましい。別の実施例では、穴(1010)は、加工物(320)に重ならない。
加工物(基板/テープ/フレーム組立体)(320)は、移送アーム(1100)によって、処理チャンバ(600)中に、及びそこから両方で移送され、移送アームは、フレーム(310)及び基板(100)が、図11及び12に示すように、ほぼ同一平面に維持されるように、それらを支持する。移送アーム(1100)は、テープ(300)及びフレーム(310)の両方、又はフレーム(310)のみを支持することができるが、しかし薄くされた基板(100)の性質がもろいため、組立体(320)が基板(100)の領域のみの下で支持されないということが重要である。移送アーム(1100)は、位置合わせ冶具(1110)がそれに取り付けられ、位置合わせ冶具は、繰り返し可能にフレーム(310)を所定の位置に位置合わせし、その後移送アームは、処理チャンバ(600)中に移送される。また、フレーム(310)は、半導体処理で既知の他の技法(たとえば、光学的位置合わせ)によって位置合わせすることができる。また、位置合わせは、そのような既知の技法によって基板(100)に対して実施することができる。加工物(基板/テープ/フレーム組立体)(320)は、以下で説明するようなミス処理を避けるために、位置合わせされ、その後処理チャンバ(600)内に置かれることが重要である。
図8では、基板対フレーム寸法(810)が、基板(100)の外径とフレーム(310)の内径の間の距離を表す。これは、20mmから30mmとすることができる(たとえば、株式会社ディスコ(Disco Corporation)のダイシング・フレームは、200mmの基板の場合、内径が約250mmであり、したがって基板対フレーム寸法(810)は、公称上25mmである)。フレーム(310)内でテープ(300)上にウエハ(100)を取り付ける間、ウエハ(100)配置のズレは、基板(100)外径とカバー・リング(660)の内径の間の距離である、基板に対するカバー・リングの距離(820)が、2mmまでだけ、組立体毎に変わることができるように、また2mmぐらいであることができる。ある点で、基板に対するカバー・リングの距離(820)がゼロより小さくなる場合、カバー・リング(660)は、基板(100)の縁部に重なることになる。基板のこの領域は、エッチングから遮断されて保護され、それによってダイ分割を阻むことがあり、その後に続く処理ステップに問題を引き起こす。カバー・リング(660)が基板(100)に重ならないことが好ましい。移送の前の基板/テープ/フレーム組立体(320)の位置合わせは、そのような問題を防止するために必要である。さらに、基板に対するカバー・リングの距離(820)が、ゼロより小さくならないことをさらに保証するために、カバー・リング内径は、基板(100)の直径より大きくすべきである。カバー・リング内径が、基板直径より5mm大きいことが好ましい(たとえば、200mmの基板に対してカバー・リング内径が205mm)。図8のカバー・リング突き出し寸法(830)が、カバー・リング(660)の内径からフレーム(310)の内径までの距離を表す。処理チャンバ(600)中への移送の前のフレーム(310)の位置合わせによって、カバー・リング突き出し寸法(830)が、基板(100)のまわりの外周全体について基本的に一定のままであること、且つ静電チャック(ESC)(670)に接触していないテープ(300)のいずれもの部分がプラズマから実質的に遮断されることが保証される。好ましい実施例では、ESC(670)と熱的に接触していない、いずれものテープ(300)は、カバー・リング(660)によって覆われる。一実施例では、カバー・リング(660)及び基板(100)は、異なる平面上に位置決められる。したがって、カバー・リング(661)の内周面は、基板の外周面(101)に隣接していない。
加工物(たとえば、基板/テープ/フレーム組立体)(320)が、処理チャンバ(600)中に移送されたとき、それは、リフティング機構(680)上に置かれて、移送アーム(1100)から取り外される。その逆のプロセスは、処理チャンバ(600)からの加工物(たとえば、基板/テープ/フレーム組立体)(320)の移送の間行われる。リフティング機構(680)は、フレーム(310)領域に接触して、基板(100)に点接触しない。基板(100)への点接触は、特にダイ分割及び加工物(320)の荷下ろしの後、基板(100)を損傷させる恐れがある、というのはテープ(300)の柔軟性のために、ダイが互いに接触して損傷する恐れがあるからである。図13は、底側からフレーム(310)を持ち上げるリフティング機構(680)を示す。しかし、フレーム(310)は、また、クランプ・デバイスを使用して、フレーム(310)の上部表面、底部表面、外径、又はこれらのいずれかの組合せとの接触によって、移送アーム(1100)から取り外すことができる。基板(100)を処理するために加工物サポート(630)上に加工物(320)を置くのに十分なクリアランスを設けるために、フレーム(310)、加工物サポート(630)及びカバー・リング(660)は、互いに対して相対的に移動することができる。これは、カバー・リング(660)、加工物サポート(630)又はリフティング機構(680)、又はこの3つのいずれかの組合せを移動させることによって、達成することができる。
プラズマ処理の間、プラズマが触れる、基板(100)、テープ(300)及びフレーム(310)を含む表面のすべてに、熱が伝達される。カバー・リング(660)は、テープ(300)及びフレーム(310)の領域への熱伝達を最小限にするが、しかし基板(100)は、処理のためにプラズマ(400)に晒されなければならない。
図6に示すように、穴の開いた機械的隔壁(690)を、プラズマ源(620)と加工物サポート(630)の間に置くことができる。機械的隔壁(690)は、電気的に伝導性とすることができる(たとえば、金属から作る、又は金属で被覆する)。機械的隔壁(690)は、好ましくは、アルミニウムから作る。機械的隔壁(690)は、加工物に到達するイオン密度、さらにまたプラズマ発光強度を低下させる助けとなることができ、さらに高レベルの中性種が加工物に到達することを可能にする。本発明は、加工物に到達するイオン密度及びプラズマ発光強度に対する制御をもたらす。プラズマ源(620)から加工物に到達するイオン密度及びプラズマ発光強度が、機械的隔壁によって10%から50%の範囲中で減衰されることは、本発明に関連する用途にとって好ましい。1つの好ましい実施例では、機械的隔壁による減衰を10%より大きくすることができる。1つの好ましい実施例では、機械的隔壁による減衰を30%より大きくすることができる。また別の好ましい実施例では、機械的隔壁による減衰を50%より大きくすることができる。
一実施例では、機械的隔壁(690)の下のプラズマは、加工物サポート(630)及び/又はESC(670)を介する、RFパワー・サプライ(640)によるRFバイアス・パワーの印加によって持続される。この場合、基板(100)に対して作用するプラズマは、加工物サポート(630)及び/又はESC(670)を介するRFバイアス・パワーによって持続される。
本発明では、機械的隔壁(690)の温度は、0℃と350度の間の範囲とすることができる。機械的隔壁(690)を60℃より高い温度に保つことが好ましい。機械的隔壁は、加工物をプラズマ源から完全に、又は部分的に隔離することができる。隔壁が、エッチングされる基板に重なることが好ましい。好ましい実施例では、基板(100)は、機械的隔壁(690)によって完全に覆われる。また別の実施例では、機械的隔壁(690)の直径は、基板(100)の直径より少なくとも10%大きい。
機械的隔壁(690)は、基板(100)とプラズマ源(620)の間に位置付けるべきである。機械的隔壁(690)は、プラズマ源(620)中の領域をチャンバ(600)の残りの部分から完全に隔離すべきである。機械的隔壁(690)中の貫通穴のパターンが基板(100)上にプリントされるのを防止するために、基板の上部から、重なる機械的隔壁(690)の底部表面までの距離が、基板(100)の上部表面におけるプラズマ・シースと少なくとも同じぐらいの大きさであることが好ましい。プラズマ・シースの厚さは、他のパラメータの中で特に、圧力、ガス組成及びプラズマ密度の関数である。通常、プラズマ・シース厚さは、約100ミクロンから約2cmの範囲である。一実施例では、機械的隔壁(690)は、基板(100)の上部表面から少なくとも0.1mmである。好ましくは、機械的隔壁(690)は、基板(100)の上部表面から少なくとも1cmである。
機械的隔壁(690)中の貫通穴(695)は、プラズマが基板にわたって拡散して、それに対して作用することを可能にする。貫通穴(695)は、いずれかの形状及び寸法(たとえば、円形、6角形、長円形、いずれかの多角形の形状など)のものとすることができる。機械的隔壁の厚さ(2620)は、基板の表面に対して作用するプラズマ種の組成に影響を及ぼすように設計することができる。図23cに示すように、機械的隔壁(690)の厚さ(2620)は、隔壁を横切るにつれて変えることができる。厚さ変化は、連続的、離散的又は両方の組合せとすることができる。好ましくは、機械的隔壁の厚さ(2620)は、約2.5cmより小さい。貫通穴の直径(2600)は、約0.1mmから約1cmまでの範囲とすることができる。貫通穴(695)の通常のアスペクト比は、0.5:1から100:1の間とすることができるが、しかし好ましくは0.5:1から10:1の間である。一実施例では、機械的隔壁(690)は、プラズマのイオン密度を、プラズマ源内における約1011cm−3より高い密度から基板表面近くでの1010cm−3より低い密度まで低下させる。
機械的隔壁(690)中の貫通穴(695)は、多くの方法で配列することができる。図14は、直線的なパターンで均一に分布させた貫通穴(695)のパターンを有する機械的隔壁(690)の平面図を示す。図14が貫通穴(695)の直線的なパターンを示しているが、6角形、ハチの巣状又は円形の貫通穴のパターンを含む代替の構成を使用することができる。貫通穴の寸法(2600)は、機械的隔壁(690)を横切るにつれて変えることができる(たとえば、図23b及び23c参照)。
代替実施例では、機械的隔壁(690)中の貫通穴のパターンは、貫通穴(2610)の間の間隔が可変であるように設計することができる(たとえば、図23b及び23c)。また別の実施例では、貫通穴のサイズ及び/又は形状は、機械的隔壁(690)を横切るにつれて変えることができる。機械的隔壁(690)は、貫通穴のサイズ(2600)と間隔(2610)の両方が隔壁を横切るにつれて変わるような貫通穴のパターンを有することができる。
図6の概略図が、1つの機械的隔壁(690)を備える処理チャンバ(600)を示しているが、2つ以上の機械的隔壁(690)をプラズマ源(620)と基板(100)の間に配置することは、有益になる可能性がある。機械的隔壁(690)は、同じサイズ及び形状とすることができる、又は互いに異なるサイズ及び形状とすることができる。複数の機械的隔壁(690)は、同じ平面上に、又は異なる平面上に構成することができる(たとえば、覆われた、又は積み重ねられた隔壁)。複数の機械的隔壁(690)は、互いに同一である、又は異なった貫通穴の形状、サイズ及びパターンを有することができる。
高密度プラズマ源(620)は、高レベルのUV放射を発生する可能性がある。このUV放射は、不要な副反応を引き起こす、又は基板(100)を損傷させる恐れがある。いくつかの用途では、プラズマ源(620)からのUV発光から基板を遮蔽することが望ましい。この発光を減少させる1つの方法は、プラズマ源から基板へのUV発光の直接経路を限定することである(たとえば、プラズマ源から基板への「見通し線」を限定する)。異なる平面上にあって覆われている隔壁の場合、隔壁の覆われた領域中の貫通穴(695)が一致しないことを保証することが、有益になることができる(たとえば、隔壁は、重なるある領域を有し、そこでは隔壁の貫通穴が互いに重ならない)。覆われた隔壁(695)の一実施例では、隔壁の覆われた領域中の少なくとも1つの貫通穴(695)が、別の隔壁中の貫通穴に重ならない。覆われた隔壁のまた別の実施例では、隔壁中の貫通穴(695)は、互いに全く重ならない。この構成では、プラズマ源から発光された光が、隔壁の覆われた領域を貫通して基板に到達するような直接の経路が全く存在しない。
機械的隔壁(690)中の貫通穴(695)のパターンは、基板(100)上のエッチング均一性を調節するために使用することができる。この調節は、隔壁(2620)の厚さ、貫通穴サイズ(2600)、貫通穴形状、貫通穴間隔(2610)又はこれらのファクタのいずれかの組合せを変えることによって達成することができる。
機械的隔壁(690)に関して正しい貫通穴(695)の構成を決定するために、次のステップが、所与の隔壁構成(図25参照)のために従うことができる、すなわち
基板を処理するステップと、
少なくとも1つのウエハの性質(たとえば、材料のエッチング速度、選択性比率、特徴プロフィールなど)を測定するステップと、
少なくとも1つの測定された性質に基づき、機械的隔壁(690)(たとえば、隔壁間隔、隔壁から基板までの距離、隔壁厚さ及び/又は貫通穴サイズ、間隔、形状、及び/又はアスペクト比など)を調節するステップとである。別のウエハが処理され、そして必要な場合、機械的隔壁(690)が、所望のウエハ性質(1つ又は複数)を獲得するために、繰り返される。
通常、化学的に駆動されるプラズマ・エッチング・プロセスでは、所望の特徴プロフィールを維持しながら、マスキング材料のエッチング速度に対する基板のエッチング速度の比(エッチング選択性)を最大にすることが望ましい。時分割多重プロセスを使用するシリコン・エッチングの場合(たとえば、ボッシュ・プロセス又はDRIE)、これは、所望の特徴プロフィールを維持するために、基板サポートを通じてある最小限のRFバイアス・パワーを基板に加えることによって達成される。通常、このRFバイアス・パワーは、約50Wより小さい。より高いRFバイアス・パワーでは、エッチング選択性(材料のエッチング速度/マスクのエッチング速度)は、不必要に減少する可能性がある。機械的隔壁が高密度プラズマ源と基板の間に置かれたとき、基板をエッチングするために利用できるイオン密度は、著しく減少する。これは、先行技術と比較して、より高いRFバイアス・パワーを都合良く基板に加えることを可能にする。プラズマ源と基板の間に機械的隔壁を置くと、有益な時分割多重(たとえば、ボッシュ、DRIE)プロセスの結果は、50Wから150Wの範囲中で基板に加えられるRFバイアス・パワーで得ることができる。好ましい実施例では、基板に加えられるRFバイアス・パワーは、約50Wより大きい。別の好ましい実施例では、基板に加えられるRFバイアス・パワーは、約100Wより大きい。別の好ましい実施例では、基板に加えられるRFバイアス・パワーは、約150Wより大きい。
プラズマ処理の間、基板(100)の追加の冷却が、静電チャック(ESC)(670)の使用によってしばしば施される。図15から17は、半導体処理において、通常ヘリウムなどのガスである加圧流体が基板(100)とESCの間のギャップ(2000)中で維持されている間、基板(100)に引力を加えるために通常使用されるESC(670)の実例を示す。これによって、基板(100)と加工物サポート(630)の間で熱伝達を十分に行うことができることが保証され、それによって温度を制御することができる。なお、図15及び16では、例示する目的で、点線は、ウエハ(100)が重なるESCの領域を表す。処理の間、ウエハ(100)は、ESC(670)の上部表面上に位置する。
図15は、この分野で知られている静電チャックの平面図を示す。ESC(670)は、通常、ESCとクランプされる基板(100)の間に加圧流体を閉じ込める密閉領域(1つ又は複数)(1700)を有することになる。密閉領域(1700)は、通常、そうでなければ加圧流体を漏出させ熱伝達を低下させることになるはずであるESCの周囲の近くにおいて、いずれかの特徴のまわりで用いられる。いくつかのESCは、図16に示すような複数の同心円の密閉バンド(1700)を活用して、別個の体積又はゾーン(1800、1810)を生成し、それによって個々のゾーン内で流体圧力を独立して制御することが可能になる。これらのESCは、通常、マルチ圧力ゾーンESCとして記述される。また、圧力ゾーン(1800、1810)が別個ではなくて、加圧流体のいくらかがゾーンの間で漏れ出すことが可能である。広い密閉領域(1700)は、通常は好まれない。通常、前記広い密閉領域に重なる加工物領域を横切る温度勾配は、エッチングのある特性にマイナスの影響を与える恐れがある。それどころか、密閉領域が十分に広くなければ、加圧流体は、漏れる恐れがあり、熱伝達は悪化する恐れがある。図15に示すように、先行技術では、上記に述べた密閉領域又はバンド(1700)は、基板(100)を通り過ぎて伸びない、というのは、そうすると、密閉バンド(1700)の密閉表面を、ESCの寿命を短くする恐れがある潜在的に腐食性のプラズマ・ガスに晒すことになるはずであるからである。図18は、この分野で知られている静電チャック上の剛体基板(100)の横断面図を示す。なお、密閉バンド(1700)は、基板(100)によって覆われる。さらにまた、ウエハがESC(670)上に置かれる間のいずれかの配置エラーに適応するために、基板(100)を密閉表面(1700)の縁部の向こうに伸ばすことは、この分野では通常である。また、リフト・ピン穴(1720)及びリフト・ピン(2025)が基板を持ち上げるために使用される先行技術では、ESCは、また、基板(100)の下に、すなわち最外部の密閉バンド(1700)の内部又はその内に位置決めされることに留意することが重要である。最後に、この分野で知られているESCは、クランプ電極(複数可)(2010)が基板(100)の下の領域に限定される。したがって、クランプ電極(2010)は、外側密閉バンド(1700)によって画定される領域の内部にある、すなわちその両方は、ウエハ周囲の内部にある。
図19は、本発明の一実施例のための横断面図を示す。柔軟な加工物(たとえば、テープ(300)を含む加工物(320)など)をクランプするとき、図19に描くように、少なくとも1つのクランプ電極(2010)が密閉領域(1700)に重なることが好ましい。これは、加工物の柔軟な領域が、密閉領域(1700)に重なるとき、特に重要である。クランプ電極(2010)の柔軟な加工物(300)との重なりは、ヘリウム・ガスの漏れを最小限にする助けとなる。好ましくは、この重なり(2200)は、幅が1mmより広い。重なり(2200)は、密閉バンド境界の内側縁部、密閉バンド境界の外側縁部、密閉バンド内の領域、又はその3つのある組合せを含むことができる。
本発明の一実施例では、クランプ電極(2010)と密閉バンド(1700)の重なりによって画定される領域は、基板(100)を囲む連続的な境界を形成する。本発明の別の実施例では、密閉バンド(1700)は、クランプ電極(2010)によって完全に覆われることができる。
本発明のまた別の実施例では、クランプ電極(2010)は、カバー・リング(660)に重なることができる。重なり(2240)は、通常、約1mmから約10mmより小さい範囲である。1つの好ましい実施例では、重なり(2240)は、約1mmより小さい。別の好ましい実施例では、重なり(2240)は、約10mmより小さい。重なり(2240)は、ゼロであってもよい。
別の実施例では、密閉バンド(1700)のある部分は、カバー・リング(660)によって覆われない、この遮蔽されない密閉バンド領域(2250)は、図19に示す。この構成では、クランプ電極(2010)が、遮蔽されない密閉バンド領域(2250)(たとえば、カバー・リング(660)に重ならない密閉バンド(1700))のある部分に重なることが好ましい。クランプ電極(2010)と遮蔽されない密閉バンド領域(2250)の重なりは、幅が約1mmより大きいことが好ましい。また、クランプ電極(2010)と遮蔽されない密閉バンド領域(2250)の重なりが、基板(100)を囲むことが好ましい。一実施例では、クランプ電極(2010)は、カバー・リング(660)によって覆われない密閉バンド(1700)の遮蔽されない密閉バンド領域(2250)全体に重なる。
前記密閉領域(複数可)(1700)は、幅が、通常1mmと15mmの間であるが、しかし好ましくは10mmより狭い。加工物(基板/テープ/フレーム組立体)(320)を備える、基板(100)の直径の外側でフレーム(310)の内径の内部の領域は、テープ(300)である。
先の実例は、1つの密閉バンドを有する単一のゾーンのESCを有するESCに関して述べているが、これらの実施例は、また、複数の圧力ゾーン(及び複数の密閉バンド)を有する静電チャックに好都合に適用することができる。
通常のESCを使用すると、カバー・リング(660)が基板(100)の直径より大きいので、ESC(670)によってクランプされず且つ温度が制御されていない、又はカバー・リング(660)によってプラズマ(400)から遮蔽されている、プラズマ・プロセスに晒されるテープ(300)の領域が存在することになるはずである。そのようなテープ(300)の領域は、高温になり恐らく故障することになるはずである。それゆえ、図8は、領域(たとえば、基板の距離(820)までカバー・リングによって画定される領域)中でプラズマに晒されるいずれかのテープ(300)も、クランプされ、温度が制御されるように、基板の直径より意図的に大きくされたESC(670)の使用を示す。ESCの直径は、フレーム(310)の外側周囲まで外側に伸ばすことができるが、ESCの直径は、フレーム(310)の内径より少なくとも0.2mm小さいことが好ましい。他のフレームのフォーム・ファクタに関し、ESCの直径は、好ましくはフレーム中の最大の開口より小さい。
図15に示すように、この分野で知られ半導体処理で使用される代表的なESCは、その表面上にパターン(1730)を有する。パターン形成された表面(1730)は、基板(100)に完全に覆われ、密閉バンド(1700)の内部にある。ヘリウムの注入口穴(1710)が、パターン形成された領域(1730)中にある。パターンは、通常、ただしこれらに限定されないが、熱伝達、温度均一性、ヘリウム・ガス拡散及びクランプ力など、いくつかのESC特性を制御するように適合させる。また、パターンは、粒子発生を最小限にするように適合させることができる。図18に示すように、パターン形成によって、ESCの基板接触表面(2030)の下にある、少なくとも1つのほとんど平面的な表面(2020)が生成され、それゆえ基板がクランプされたとき、少なくとも1つのギャップ(2000)が形成される。このギャップ(2000)は、通常、熱伝達を容易にするために、ヘリウムなどの加圧流体が充填される。
図19は、本発明の別の実施例を示す。加工物が柔軟な膜(300)を含むプラズマ・ダイシングのような用途には、膜(300)の変形を最小限にするように、パターン間隔(2210)が選択されることが好ましい。プラズマ・ダイシングの場合、これは、ダイ(110)が分割されて(単体化されて)、柔軟なテープ(300)によってだけで実質的に支持された後、特に重要である。パターン間隔(2210)が個々のダイの少なくとも1つの寸法(長さ及び/又は幅、しかし厚さでない)より大きいとき、ダイが分割された後、傾き、互いに接触することになるはずであり、恐らくダイが損傷されることが考えられる。一実施例では、ESC表面上のパターンは、パターン間隔(2210)が最小のダイ寸法(長さ及び/又は幅)より小さい。パターン深さは、好ましい範囲が、約50μmより小さいところから約100μmより小さいところまでである。好ましい実施例では、パターン深さ(2230)は、100μmより小さいことが好ましい。別の好ましい実施例では、パターン深さ(2230)は、50μmより小さいことが好ましい。パターン深さ(2230)は、15μmより小さくてもよい。ダイ・サイズは、約数十ミクロンから数センチメートルまでの範囲に及ぶことができる。
別の実施例では、密閉表面に対して平行な平面中のパターン特徴サイズ(2220)は、0.1mmと30mmの間とすることができるが、しかし好ましくはパターン特徴サイズ(2220)が、0.5mmと10mmの間である。パターン間隔(2210)は、通常、密閉表面に対して平行な平面中の少なくともパターン特徴サイズ(2220)であるが、しかし好ましくは前記パターン特徴サイズ(2220)の少なくとも1.5倍である。サイズがパターン特徴の寸法を記述するために使用されるが、同様の寸法の異なる形状を使用することができる。パターン特徴(2220)は、サイズ及び形状が変わることができる。同様に、パターン特徴(2220)の間のパターン間隔(2210)は、また、サイズ、形状及び深さが変わることができる。
別の実施例では、一度ダイが分割されると、ダイが互いに接触するのを防止するために、基板に重なるESC領域は、パターン特徴サイズ(2220)及びパターン特徴間隔(2210)の両方が単体化されるダイより小さくなるように、パターン特徴サイズ(2220)及びパターン特徴間隔(2210)を有するように設計することができる。基板(100)は、ESCのパターン形成された領域によって完全に覆われることができる。ダイ・サイズは、約数十ミクロンから数センチメートルの範囲に及ぶことができる。一実施例では、基板(100)によって覆われたESC(670)の表面が、粗面化される。粗面化は、物理的な(たとえば、ビード・ブラスティング、サンド・ブラスティングなど)又は化学的な手段、又は両方の組合せによって達成することができる。粗面化された表面は、背面冷却ガス(たとえば、ヘリウム)が、ESC(670)と加工物(320)の間の空所を満たすことを可能にする。加工物(320)の下部のESC表面の粗さは、シール・リング(1700)の粗さより大きいことが好ましい。シール・リング領域は、通常、表面粗さが、約25.4×10−6cm(約10マイクロインチ(R))より小さい。基板によって覆われたESC(670)表面の粗さは、約30.48×10−6cm(約12マイクロインチ(R))より大きいことがさらに好ましい。基板によって覆われたESC(670)表面の粗さは、約76.2×10−6cm(約30マイクロインチ(R))より大きくすることができる。また、粗面化されたESC表面が、約1mmから約10mmの範囲中で基板(100)の周囲を越えて伸びることが好ましい。粗面化された表面が、基板(100)の周囲を少なくとも約1mm越えて伸びることがさらに好ましい。別の好ましい実施例では、ESCの粗面化された表面が、基板の周囲から約10mmより大きく伸びることができる。
加工物(320)が、図22に示すように、2つ以上の基板(100)を含む場合、ESC(670)が少なくとも1つの基板(100)の縁部を越えて伸びることが好ましい、好ましくは基板(100)すべての縁部を越えて伸びる。冷却ガス(通常ヘリウム)を基板の背後に閉じ込めるために、テープ(300)は、静電チャック(670)とテープ(300)の間に密閉表面を形成しなければならない。この密閉表面は、しばしば密閉バンド(1700)と呼ばれる。一実施例では、密閉表面(1700)は、連続的であり、基板(100)すべてを囲む領域を形成する。別の実施例では、密閉バンド(1700)は、不連続で、少なくとも1つの基板を囲んでもよい。また別の実施例では、各基板(100)は、個々の密閉バンド(1700)によって囲まれる。さらなる実施例では、基板(100)は、密閉バンド(複数可)に重なることができる、又は代替として、密閉バンド(複数可)は、基板(複数可)(100)の外側に位置することができる。
加工物(320)が複数の基板を含む場合、ESC(670)は、単一のクランプ電極(2010)(たとえば、単極)又は複数のクランプ電極(2010)(たとえば、多極)を含むことができる。複数の基板(100)が加工物(320)上に存在するとき、クランプ電極(2010)が、加工物(320)上の少なくとも1つの基板(100)の周囲を越えて伸びることが好ましい。好ましくは、クランプ電極が、加工物(320)上の基板(100)すべての周囲を、約1mmから約10mmの好ましい範囲中で越えて伸びる。クランプ電極が、各基板(100)の周囲を少なくとも1mm超えて伸びることが好ましい。別の実施例では、クランプ電極(2010)が、加工物(320)上の各基板(100)の周囲を少なくとも10mm超えて伸びることができる。別の実施例では、クランプ電極(2010)は、基板(100)のすべてに重なる。別の実施例では、各基板(100)は、クランプ電極(2010)によって完全に覆われる。クランプ電極(2010)が基板(100)に重なる場合、それは連続的である(たとえば、切り欠き部がない)ことが好ましい。また、ヘリウム注入口穴(1710)が、いずれもの基板(100)によって覆われないことが好ましい。ヘリウム注入口穴は、いずれもの基板の周囲から少なくとも1mmのところにすることができる。
図15及び17に示す先行技術では、ウエハ(100)が被覆していないESC(670)の領域は、フィラー・リング(700)によって被覆されてプラズマから保護される。これは、ESC(670)の上部表面がテープ(300)によってプラズマ晒しから保護される本発明と大違いである。フィラー・リング(700)は、フィラー・リング(700)がプラズマに晒されないように構成することができる。加工物(320)上に複数の基板(100)がある場合、上部表面は、加工物(320)中の柔軟なテープ(300)の存在によって保護される。これは、ESCの上に保護カバーを設けて、プラズマ晒しから基板の間のESCの表面を保護する先行技術の構成と大違いである。
ESC(670)が2つ以上のクランプ電極を含むすべての場合(加工物(320)上に単一基板又は複数の基板)、クランプ電極のいずれもの縁部が基板(100)を横切らないことが好ましい。クランプ電極の縁部が基板(100)の周囲から少なくとも1mm離れていることがさらに好ましい。
ESCと接触している表面が、電気的絶縁体であるところで加工物をクランプするとき、電気的絶縁体の相対的な静電誘電率(通常その相対的誘電率として知られている)が2より大きいことが好ましい。また、ESCのクランプ電極を被覆する電気的絶縁層が、6より大きい相対的誘電率を有するが、しかし通常2より大きくなることができることが好ましい。ギャップ(2000)を満たす加圧流体の相対的誘電率は、好ましくは、いずれもの境界となる電気的絶縁体の最低の相対的誘電率より小さい。加圧流体の相対的誘電率は、理想的に、2より小さい。ギャップ内の強い電場は、強いクランプ力が加工物の底部表面に対して発揮されることに繋がる。ギャップ(2000)中の流体の圧力は、通常、133.322Paと13332.2Pa(1トールと100トール)の間であるが、しかし好ましくは133.322Paと5332.88Pa(1トールと40トール)の間である。
図18に示すように、加圧流体は、穴(1710)又はESCを貫く形状から加工物とESCの間のギャップ中に導入することができることが、この分野で知られている。この穴又は前記電極を貫くいずれかの他の形状の近傍のクランプ電極(2010)のいずれかの部分が切り欠かれることが、この分野で知られている。通常、これらの穴(1710)又は貫く形状は、事実上丸い、したがって電極内の切り欠きは、通常同様の形状のものである。穴(1710)又は貫く形状とクランプ電極(2010)の切り欠きの間のクリアランス(2015)は、通常、動作の間、加圧流体のアーク放電又は電離を防止するために用いられる。図15は、この分野で知られているESCの場合、ガス導入穴(1710)は、通常、基板(100)によって覆われていることをさらに示す。さらにまた、図18に示すように、先行技術のESCでは、クランプ電極(2010)は、穴(1710)又は貫く形状のまわりからいくらかの距離(2015)に切り欠きを有する。穴(1710)又は貫く形状が基板によって覆われるので、クランプ電極中の切り欠きは、また、基板によって覆われる。
イオン駆動のエッチング・プロセスの場合(たとえば、RFパワーが加工物サポート及び/又はESCクランプ電極に加えられる)、クランプ電極及び/又は加工物サポート中の不連続性から生じる電場中の局在化された歪みによって、プラズマ・シースの不均一性が生じる恐れがある。プラズマ・シース中の不均一性によって、イオンを様々な角度からウエハ上に衝突させることがある。衝突するイオンは、いくつかのパラメータ(たとえば、加工物サポートRF周波数)によって影響される角度分布を有することになり、それは、以下で議論する。上記で議論した不連続性からのシース歪みは、角度分布を非対称にする、狭める、又は広げる可能性がある。形状をエッチングするとき、これらの作用は、傾けられる、非対称にされる、たわめられる、又は側壁劣化を被る恐れがあるプロフィールに変換する恐れがある。
図17は、本発明の別の実施例を示す。図3に描く加工物などの加工物、又は基板(100)を通り過ぎて伸びるESC(670)とともに、特大のキャリアに取り付けられた基板を使用するとき、穴(たとえば、ヘリウム・ガス注入口ポート)(1710)を基板(100)周囲の外側に配置することが好ましい。同様に、リフト・ピン穴(1720)を、ウエハ(100)周囲の外側に位置決めすることが好ましい。一実施例では(図9に示すように)、ESCは、リフト機構(680)のための貫通部を全く含まない。リフト機構(680)は、加工物サポート(630)の外側にすることができる。なお、図17では、例示する目的で、点線が、ウエハ(100)が重なるESCの領域を表す。処理する間、加工物(320)(及びその結果として基板(100))は、ESC(670)の上部表面上に位置する。
図19に示すように、ウエハ周囲の外部への穴(たとえば、Heガス注入口ポート)(1710)及びリフト・ピン穴(1720)の配置によって、基板(100)によって覆われるクランプ電極(2010)を切り欠きなしに連続的にすることが可能になる(図18に示す先行技術と対照的に)。好ましい実施例では、クランプ電極(2010)は、基板に完全に重なる。また別の実施例では、クランプ電極(2010)は、基板に完全に重なり、そして基板(100)の直径の1.02倍以上の領域に重なる。また別の実施例では、クランプ電極(2010)は、基板(100)全体に重なり、そして基板(100)の縁部を越えて少なくとも2mm伸びる。好ましくは、クランプ電極(2010)は、基板(100)の直径より少なくとも約40%大きい。
代表的なESCでは、穴(1710)及びリフト・ピン穴(1720)を基板の下に設けることは通常であるが(図15及び16の先行技術参照)、少なくとも1つのクランプ電極(2010)及び/又は加工物サポート(630)がRFで給電されるとき、それらをウエハの下に設けないことが好ましい。加工物(320)及び図19に描くESCなどのESCを使用するとき、RFで給電される領域(たとえば、加工物サポート(630)又はクランプ電極(2010))の直径は、エッチングされる基板(100)より大きいことが好ましい。RFで給電される領域の縁部から生じるシース不均一性は、上記に述べたようなエッチングするプロフィールに対して有害な作用を有する恐れがあり、それゆえ、前記RFで給電される領域(1つ又は複数)は、基板(100)の直径より少なくとも5%大きいことが好ましい。理想的に、厚さ及び相対的誘電率が、RFで給電される領域(1つ又は複数)の上でほとんど変化しないように保たれている場合、前記RFで給電される領域の直径は、基板(100)より約40%大きくすべきである。RFで給電される領域は、基板(100)の周囲を越えて10mmより大きくすることができる。
図26は、本発明の別の実施例を示す。この実施例では、ESC(670)は、フレーム(310)に重なる。この構成では、密閉バンド(1700)とフレーム(310)の間で重なる領域が存在する。フレーム(310)は、密閉バンド(1700)に完全に重なる。図26は、フレーム(310)の内径が、最外部の密閉バンド(1700)の内径より小さい場合を例示し、最外部の密閉バンド(1700)の内径が、フレーム(310)の内径以下にすることができることに留意することが重要である。さらにまた、図26は、単一のヘリウム背面冷却ゾーンのために単一の密閉バンド(1700)を備えて構成されたESCを示し、また、本発明は、複数のヘリウム冷却ゾーン及び/又は密閉バンドを備えるESCに都合良く適用することができる。
また、図26は、柔軟なテープ(300)(たとえば、ダイシング・テープ)がフレーム(310)に完全には重ならない加工物の構成を示す。密閉バンド表面を反応物質又は副産物からの劣化から保護するために、密閉バンド(1700)は、柔軟なテープ(300)の周囲を通り過ぎて伸びないことが好ましい。クランプ力をフレーム(310)に加えるために、また、クランプ電極(2010)のある部分がフレーム(310)の一部に重なることが好ましい。この構成では、フレーム(310)は、温度が制御される加工物サポート(630)と熱的に連通し、その結果フレーム(310)は、プラズマに晒すことができる。
また、図26に示す実施例は、カバー・リング(660)を除き、前の実施例に述べた特徴から恩恵を受けることができる。図26によって例示し述べた実施例は、カバー・リングを使用せずに都合良く適用することができる。
RFバイアス電圧が必要なプロセスの場合、エッチング不均一性に繋がる恐れがある、基板(100)表面でのプラズマ・シースの擾乱を最小限にするため、基板(100)によって覆われるESC(670)の領域は、ESC(670)を貫通する貫通部(たとえば、ヘリウム・ガス注入口穴(1710)又はリフト・ピン穴(1720))が全くなくて均一であることが好ましい。ヘリウム・ガス注入口(1710)が基板(たとえば、基板(100)の周囲の外側に位置決めされたヘリウム・ガス注入口(1701))によって覆われないことが好ましい。ヘリウム・ガス注入口(1710)は、最外部の密閉バンド(1700)の内部に位置決めしなければならない。いずれもの密閉バンド(1700)は、基板(100)によって覆われないことが好ましい。また、クランプ電極(2010)は、クランプ電極が基板(100)によって覆われる領域中で連続的であることが好ましい。クランプ電極(2010)が基板(100)に完全に重なることが好ましい。クランプ電極(2010)は、基板(100)の周囲を越えて伸びることができる。リフト・ピン(2025)及びリフト・ピン穴(1720)が、基板(100)の周囲の外側に位置決められることがさらに好ましい。リフト・ピンは、テープ(300)がフレーム(310)に重なる場合、フレーム(310)及び/又はテープ(300)に接触することができる。代替実施例では、リフト機構は、加工物サポート(630)の外側に位置決めすることができる。リフト機構は、フレーム(310)の底部、上部又は側部から、又はその3つのある組合せからフレーム(310)に接触することができる。
図27は、本発明のまた別の実施例を示す。この実施例は、カバー・リング(660)を追加して図26で述べた特徴を含むことができる。この構成では、カバー・リングは、プラズマから加工物(320)のクランプされていない部分に重なって、それを保護することができる。カバー・リング(660)は、プラズマ源(620)と加工物(320)の間に位置決めされる。カバー・リング(660)の内径は、フレーム(310)の内径より大きくすることができる。カバー・リング(660)は、ポンプ効率の向上を可能にするために、ポート(1010)を有することができる。ポート(1010)は、加工物サポート(630)の周囲の外側に位置決めることが好ましい。
また、図26及び27は、単一基板(100)を含む加工物(320)に関する本発明の態様を例示することに留意することが重要である。また、本発明は、複数の基板(たとえば、図22に示す加工物)を含む加工物(320)に都合良く適用することができる。
図38に示す本発明の別の実施例では、カバー・リング(660)は、2つ以上の基板(100)を含む加工物(320)のために構成される。基板(100)は、サイズ及び/又は形状が互いに異なることができる。基板(100)は、より大きい基板(100)の一部とすることができる。基板(100)は、異なる材料を含むことができる。基板は、類似化学物質(たとえば、シリコン及びゲルマニウムで、両方はフッ素含有化学物質中でエッチングする)を用いて処理されることが好ましい。カバー・リング(660)は、2つ以上の基板(100)をプラズマに晒す、少なくとも1つの開口部(662)を含む。カバー・リング(660)は、基板(100)に重ならないことが好ましい。好ましい実施例では、カバー・リングの開口部(662)から基板(100)の周囲までの距離(3800)が、少なくとも0.1mmである。カバー・リングの開口部(662)からいずれもの基板(100)の周囲までの距離(3800)は、少なくとも0.1mmであることがさらに好ましい。カバー・リング開口部(662)と基板(100)の周囲の間の距離(3800)は、1mmより長くすることができる。カバー・リング(660)は、少なくとも1つの基板(100)と異なる平面上に存在することができる。カバー・リング(660)は、すべての基板(100)と異なる平面上に存在することができる。カバー・リング(660)は、加工物(320)に接触していないことが好ましい。この実施例で述べるカバー・リング(660)が複数の基板のために構成されるが、それは、カバー・リング(660)の前の実施例で述べる特徴を含むことができる。
図39に示す本発明のまた別の実施例では、カバー・リング(660)は、2つ以上の基板(100)を含む加工物(320)のために構成される。基板(100)は、サイズ及び/又は形状が互いに異なることができる。基板(100)は、より大きい基板(100)の一部とすることができる。基板(100)は、異なる材料を含むことができる。基板は、類似化学物質(たとえば、シリコン及びゲルマニウムで、両方はフッ素含有化学物質中でエッチングする)を用いて処理されることが好ましい。カバー・リングは、プラズマが少なくとも1つの基板(100)に接触することを可能にする、少なくとも2つの開口部(663)を含む。好ましい実施例では、各開口部(663)によって1つの基板(100)がプラズマに晒される。開口部(663)は、サイズ及び/又は形状が互いに異なることができる。カバー・リング(660)は、基板(100)に重ならないことが好ましい。好ましい実施例では、カバー・リングの開口部(663)から、開口部内に含まれる基板(100)の周囲までの距離(3900)は、少なくとも0.1mmである。カバー・リングの開口部(663)から、カバー・リングの開口部内に含まれるいずれもの基板(100)の周囲までの距離(3900)は、少なくとも0.1mmであることがさらに好ましい。カバー・リング開口部(663)と基板(100)の周囲の間の距離(3900)は、1mmより長くすることができる。カバー・リング(660)は、少なくとも1つの基板(100)と異なる平面上に存在することができる。カバー・リング(660)は、すべての基板(100)と異なる平面上に存在することができる。カバー・リング(660)は、加工物(320)に接触していないことが好ましい。この実施例で述べるカバー・リング(660)が複数の基板のために構成されるが、それは、本明細書に述べるカバー・リングの他の実施例で述べる特徴を含むことができる。
図26及び27は、同じ平面上に(たとえば、柔軟な膜(300)の同じ側に)位置決めされたフレーム(310)及び基板(100)を備える加工物を示すが、加工物(320)は、基板(100)及びフレーム(310)が膜(300)の反対側に位置決めされるように(たとえば、基板の底部がテープの上部表面に付着され、一方フレームの上部表面がテープの底部表面に付着されるように)構成することができる。述べる発明の概念は、この加工物の構成に都合良く適用することができる。
図20に示すように、ESC(2330)は、1つ又は複数の電極(2340)から構成され、それに対して、高電圧が加えられる。少なくとも1つのクランプ電極(2340)と、プラズマに接触している電気的伝導性表面(たとえば、チャンバ壁(600))の間に、又は単に2つ以上のクランプ電極の間に電位差を加えることができる。代表的な加えられるクランプ電位は、1Vと10kVの間の範囲であるが、しかし加えられるクランプ電位は、好ましくは1kVと5kVの間である。2kVより低いプラズマ誘起自己バイアス電圧に晒される、クランプされる材料(2320)には、加えられるクランプ電位差は、クランプされる材料(2320)に対するプラズマ誘起自己バイアスより高いことが好ましい。
上記に述べた本発明の実施例のすべてには、基板(100)の背面(たとえば、デバイス(110)を含む表面と反対側の基板の表面)が、柔軟な膜(300)に面することが好ましい(基板(100)の背面が、柔軟な膜(300)と接触していることができる)。本発明の代替実施例では、基板(100)は、デバイス(110)を含む基板(100)の表面が柔軟な膜(300)に面しているように(たとえば、基板(100)のデバイス側が柔軟な膜(300)に接触していることができる)、柔軟な膜(300)上に取り付けることができる。
図20に示すように、クランプ電極(2340)は、電気的絶縁層(2300)によって加工物サポート(630)から隔てられ、上側電気的絶縁層(2310)によってクランプされる材料(2320)から隔てられる。ESCのクランプ電極の上の上側電気的絶縁層(2310)の厚さ及び相対的誘電率は、好ましくは、クランプ性能(たとえば、クランプ力)に対して及ぼすことになる、クランプされる絶縁材料(2320)に対する影響を最低限にするように選択される。本発明では、誘電体(2310)の厚さ及び前記層(2310)の誘電率は、両方ともクランプされる材料(2320)のそれらより高いように選択される。たとえば、ESCの上側誘電体(2310)の厚さ及び上側誘電体(2310)の相対的誘電率は、両方ともクランプされる材料(2320)のそれらより高いことが必要ではなく、どちらかのパラメータは、ESCの上側誘電性層(2310)の相対的誘電率及び厚さの積が、クランプされる材料(2320)の厚さ及び誘電率の積より大きくなるように、操作することができる。上側誘電性絶縁体(2310)の相対的誘電率と上側誘電性絶縁体(2310)の厚さの積の、クランプされる材料(2320)に関するそれと同じ積に対する比が、好ましくは、1:1より大きい、しかし理想的には5:1より大きい。
図21は、クランプ電極(2340)が、クランプ電極(2340)とクランプされる材料(2320)の間に置かれる電気的絶縁体を全く有さない、別の実施例を示す。ESCのクランプ電極(2340)が晒され(電気的絶縁体によって被覆されない)、そしてクランプ電極(2340)が、クランプされる材料(2320)と少なくとも部分的に接触している場合、ESC電極(2340)と接触している、クランプされる材料(2320)の底部表面は、電気的絶縁しなければならない。
この分野で知られている通常のESCは、主に双極又は単極の電極構成から構成されるが、しかし他のマルチ極構成が可能である。電極構成は、用途に応じて選択することができる。クランプ絶縁体の場合、マルチ極のクランプ電極構成は通常であるが、しかし双極又はマルチ極の電極構成は、加工物の底部表面上の電荷分離に繋がる可能性がある。表面上のこの電荷分離は、強い残留力に繋がる恐れがあり、それによってクランプ解除の決まった操作が、より長く、より複雑になる恐れがある。
本発明では、ESCは、電気的絶縁材料のクランプ及びクランプ解除のために最適化され、ESCの上部表面に接触している加工物の表面は、電気的絶縁体から構成される。単極タイプのESCが、クランプ解除の決まった操作を容易にするために使用される。単極ESCの場合、横方向の電荷分離が底部表面上で起きない、その代り底部表面は、ほとんど均一に帯電される。加工物の底部表面が、ほとんど均一な帯電分布を有するので、残留力は、また、ほとんど均一になる。このほとんど均一な残留クランプ力は、容易に取り消すことができる。通常、決まった操作は、残留クランプ力を取り消し、加工物のクランプを解除するために用いられる。1つの決まった操作では、加えられるクランプ電圧は、前記電圧をプラズマ誘起自己バイアスに設定することによって操作することができる。いくつかの場合、クランプ電圧は、0Vに、又は加工物をクランプするために使用されたクランプ電圧の極性と反対の極性の最適化された設定ポイントに設定することができる。クランプ解除の決まった操作は、通常、加工物が処理された後、実施される。
図8は、ESC(670)の外径からリフティング機構(680)に伸びるフィラー・リング(700)を示す。このフィラー・リング(700)は、いずれもの晒されたテープ(300)の背面がプラズマに接触するのを防止するために使用される。別個のフィラー・リング(700)が示されているが、ESC(670)の拡張部が、また、テープ(300)の背面へのプラズマ晒しを防止することになるはずである。フィラー・リング(700)は、セラミック(たとえば、酸化アルミニウム)又はプラスチック材料(たとえば、ポリテトラフルオロエチレン(PTFE、Teflon))など、その低い熱伝導率及びその低い電気的伝導性の両方のために選択される誘電性材料から作ることができる。クランプされていないテープを直接プラズマに晒さないことが好ましいが、多少の間接的な晒しは、許容することができる。
通常、プラズマ処理の間、イオン・エネルギーとイオン・フラックスを切り離して、ある一定のエッチング特性を達成することが望ましい。給電される加工物サポート及びICPなどの高密度源を用いることによって、ほとんど独立にイオンのエネルギー及びフラックスを制御することができる。加工物サポートは、DC又はAC電源によって給電する(たとえば、バイアスする)ことができる。ACバイアス周波数は、数kHzから数百MHzの範囲に及ぶことができる。低周波数は、通常、イオン・プラズマ周波数における、又はそれより低い、そのようなバイアス周波数をいい、高バイアス周波数は、イオン・プラズマ周波数より高い周波数をいう。イオン・プラズマ周波数は、イオンの原子番号に依存すると理解され、それゆえイオン・プラズマ周波数は、プラズマの化学物質によって影響されることになる。そのような化学物質は、Cl、HBr、I又はF含有のものとすることができる。SF含有プラズマの場合、イオン・プラズマ周波数は、約4MHzである。図24に示すように、相対的誘電率が異なる2つの材料(たとえば、図24の2720及び2730)の接触によって画定される界面まで基板をエッチングするとき(たとえば、シリコン・オン・インシュレータ、SOI構造体)、界面での帯電と関連するエッチングに関する問題が既知である。そのような問題は、電気的又は物理的なものであり得て、通常ノッチング(たとえば、図23の2700参照)、トレンチング、特徴プロフィール劣化として知られている。これらの問題が通常起きる界面の例は、シリコン・オン・インシュレータ(SOI)、絶縁キャリア上に取り付けられた半導体基板、テープ上に取り付けられた半導体ウエハ(たとえば、GaAs、Si)、及び少なくとも1つの電気的絶縁層を含む基板である。これらの問題は、デバイスの収量及び性能にとって望ましくない。たとえば、絶縁体(たとえば、SiO)上で停止する、時分割多重(たとえば、TDM、DRIE又はボッシュ)プロセスを使用してシリコンをエッチングするとき、切り下げ(又はノッチング)がシリコン/絶縁体界面で起きることになることが、この分野で知られている。この分野で十分知られているように、そのような帯電問題は、米国特許第6,187,685号に説明されているように、低RFバイアス周波数(イオン・プラズマ周波数より低い)で操作し、そしてさらにRFバイアス・パワーをパルス化する、又は変調することによって緩和することができる。なお、特許第6,187,685号は、絶縁エッチング停止を用いてシリコンをエッチングするために、イオン・プラズマ周波数(約4MHz)より高いRFバイアス周波数を使用するということを阻害する教示をしている。
本発明は、高周波数RFバイアスが、高密度プラズマ源(620)と基板(100)の間の機械的隔壁(690)とともに使用されるとき、イオン・プラズマ周波数(たとえば、約4MHzより高い)より高いRFバイアス周波数を使用して、これらの構造体(たとえば、SOI)のエッチングを可能にする。この構成は、基板(100)の処理(たとえば、エッチング)を進行させ、さらに界面に起きる損傷をなくす、又は低減する(たとえば、シリコン/晒される絶縁体界面でのノッチング(2700)を最低限にする)ことを可能にする。好ましくは、RFバイアス周波数が、13.56MHz(ISMバンド)である。
本発明の一実施例では、機械的隔壁(690)が、プロセスの間、あるポイントでパルス化される高周波数RFバイアスとともに使用される。RFバイアスは、全プロセスの間、パルス化することができる。パルス化されたRFバイアスは、パルス列中に少なくとも2つのパワー・レベル、すなわち高い値及び低い値を有することができる。パルス化されたRFバイアスは、3つ以上のRFバイアス・パワー・レベルを有することができる。低い値は、ゼロとすることができる(RFバイアス・パワーがない)。パルス化されたRFバイアス・レベルは、連続的に、離散的に又はその両方で変えることができる。また、RFバイアス周波数は、約6MHzより高く、約160MHzにまでできる。
設備製造業者は、ただしこれらに限定されないが、低損傷プラズマ・エッチング及びSOIの用途などの用途をサポートするために、それらのエッチング・システムの特有の構成を創り出す必要があったが、それらは、複数の電源及び/又はマッチング回路、そしてときには静電チャックの追加の出費をかけなければ、他のプロセスのために通常は使用することができない。周波数が13.56MHzの電源は、その入手性及び低コストのため、この産業では通常である。本発明は、上記に挙げた用途のために使用される、そのような電源の使用を可能にして、ハードウェアの追加及び/又は入り組んだハードウェア構成に対する必要性をなくす。
そのような低周波数でのRF結合が、厚い誘電性材料を貫通するには十分でないので、基板(100)とのRF結合は、1つ又は複数のESCクランプ電極(2010)を介して行う、たとえばRF給電される加工物サポート(630)を介してよりむしろ結合コンデンサを介して行うことができる。基板(100)との均一なRF結合を維持するために、ESC電極(1つ又は複数)は、また、基板(100)の背後で均一に配置すべきである。これは、複数の電極が使用される場合、達成するのが困難である、というのは、電極の間に必要なギャップが、RF結合の局所的な変動をもたらし、それは、エッチングの品質に悪影響を与える、具体的には基板/テープ界面における切り下げが生じることになるからである。したがって、ESC設計の好ましい実施例は、いわゆる単極設計を組み込み、単一電極がクランプ力を形成するために使用される。
基板は、半導体産業で既知の技法を使用して処理することができる。シリコン基板は、SFなど、フッ素ベースの化学物質を使用して一般に処理される。SF/Oの化学物質は、その高速及び異方性のプロフィールのため、シリコンをエッチングするために通常使用される。この化学物質の欠点は、マスキング材料に対するその比較的低い選択性である、たとえばフォトレジストに対して15〜20:1である。或いは、堆積とエッチングを交互に繰り返す時分割多重(TDM)プロセスは、高異方性の深いプロフィールを生成するために使用することができる。たとえば、シリコンをエッチングする交互に繰り返すプロセスは、Cステップを使用して、シリコン基板の晒された表面すべて(すなわち、マスク表面、エッチング側壁及びエッチング床面)上にポリマを堆積させ、そして次いで、SFステップが使用されて、エッチング床面から選択的にポリマを除去し、次いで等方的にわずかな量のシリコンをエッチングする。ステップは、終了するまで繰り返される。そのようなTDMプロセスは、200:1より大きいマスキング層に対する選択性を用いて、異方性の形状をシリコン中に深く生成することができる。ひいては、これは、TDMプロセスのために、シリコン基板のプラズマ分割のための望ましいアプローチになる。本発明は、フッ素含有化学物質又は時分割多重(TDM)プロセスの使用に限定されないことに留意されたい。たとえば、シリコン基板は、この分野で知られているように、また、Cl、HBr又はI含有化学物質を用いてエッチングすることができる。
GaAsなど、III−V族基板には、塩素ベースの化学物質が、半導体産業で広範囲にわたって使用される。RF無線デバイスの製作では、薄膜化GaAs基板が、キャリア上にデバイス側を下にして取り付けられ、次いで、それらは、薄くされてフォトレジストによってパターン形成される。GaAsがエッチング除去されて、前面回路構成との電気的コンタクトが露出される。また、この既知のプロセスは、上記に言及した発明で述べた前面処理によってデバイスを分割するために使用することができる。また、他の半導体基板及び適切なプラズマ・プロセスを、上記に言及した発明におけるダイの分割のために使用することができる。
多くのプロセスでは、所望の処理成果(たとえば、GaAsエッチング、GaNエッチング、SiOエッチング、SiCエッチング、石英エッチングなど)を達成するために、基板(100)の表面でイオン・フラックスが必要である。基板(100)が加工物(320)の一部である場合、基板(100)を処理するために必要なイオン・フラックス及び/又はイオン・エネルギーは、加工物の部分(たとえば、柔軟な膜(300))を損傷させる、又は望まない副反応を起こすことができるのに、しばしば十分高くなることがあり得て、加工物の部分をプラズマから保護することを重要なものにしている。対照的に、処理結果(たとえば、均一性、静電クランプ性能など)を向上させるために、基板の周囲の外側に位置する加工物のある部分をプラズマに、ただし基板(100)が被るより低いイオン・フラックス及び/又はイオン・エネルギーで、接触させることが望ましくなり得る。必要なものは、加工物(320)の異なる部分を異なるプラズマのイオン・フラックス及び/又はイオン・エネルギーに晒すことを調節する手段である。
図28に示すように、本発明の別の実施例は、少なくとも1つの穴の開いた領域(2800)を含む、修正カバー・リング(2830)であり、その穴の開いた領域(2800)によって、プラズマから、加工物が穴の開いた領域(2800)によって覆われた加工物までの経路が可能になる。穴の開いた領域(2800)は、柔軟な膜(300)に重なることができる。穴の開いた領域(2800)は、フレーム(310)に重なることができる。穴の開いた領域(2800)は、加工物(320)を越えて伸びることができる。穴の開いた領域(2800)は、プラズマから加工物の覆われたエリア(たとえば、穴の開いた領域(2800)によって覆われた、基板の周囲の外側にある加工物のエリア)の一部へのイオン・フラックスを少なくとも10%だけ減衰させることができる。好ましい実施例では、穴の開いた領域(2800)は、プラズマから穴の開いた領域(2800)によって覆われた加工物の一部へのイオン・フラックスを少なくとも30%だけ減衰させることができる。穴の開いた領域(2800)は、基板(100)に重ならないことが好ましい。一実施例では、図29に示すように、修正カバー・リング(2830)及び基板(100)が、異なる平面上に(たとえば、同一平面上にない)位置決めされる。したがって、カバー・リング(2831)の内周面は、基板の外周面(101)に隣接していない。
修正カバー・リング(2830)は、通常、基板(100)が修正カバー・リング(2830)によって覆われないところにカバー・リング開口部(2820)を含む。カバー・リング開口部(2820)の大きさは、基板の直径より約0.1mmより大きい値から約20mmより小さい値までの範囲に及ぶことができ、好ましい値は、1mmと4mmの間である。好ましくは、カバー・リング開口部(2820)が基板(100)の直径より2mm大きい。基板(100)の表面におけるプラズマ・イオン密度は、加工物(320)が修正カバー・リング(2830)によって覆われたところで加工物(320)の表面におけるプラズマ・イオン密度より高いことが好ましい。
いくつかの場合、修正カバー・リング(2830)の穴の開いた領域(2800)のある部分と修正カバー・リング(2830)の穴の開いた領域(2800)によって覆われた加工物の間の領域中にプラズマを存在させることは、望ましいことになり得る。(たとえば、単極のESCを使用して、修正カバー・リング(2830)によって覆われたエリアのある部分中に加工物をクランプしたとき、修正カバー・リング(2830)の下にプラズマの存在を可能にすることは、望ましいことになり得る)。一実施例では、プラズマが、修正カバー・リング(2830)と加工物(320)の間のボリュームを貫通することを可能にするために、カバー・リングの穴の開いた領域の底部表面と加工物(320)の上部表面の間の距離は、1mmと5cmの間とすることができる。
修正カバー・リング(2830)は、穴の開けられていない、少なくとも1つの領域(2810)を含むことができる。修正カバー・リング(2830)の穴の開けられていない領域(2810)は、穴の開けられていない領域(2810)が加工物(320)に重なるところではプラズマが加工物に接触するのを防止することができる。加工物(320)の表面が穴の開いた領域(2800)によって覆われたところでの加工物(320)の表面におけるプラズマ・イオン密度は、加工物(320)の表面が、穴の開けられていない領域(2810)によって覆われたところでの加工物(320)の表面におけるプラズマ・イオン密度より高いことが好ましい。また、基板(100)での加工物(320)の表面におけるプラズマ密度は、修正カバー・リング(2830)の穴の開いた領域(複数可)(2800)によって覆われた加工物表面におけるプラズマ密度より高く、それは、次いで、修正カバー・リング(2830)の穴の開けられていない領域(複数可)(2810)によって覆われた加工物(320)の表面におけるプラズマ密度より高いことが好ましい。修正カバー・リング(2830)の穴の開けられていない領域の下でのプラズマ密度は、ゼロとすることができる。
図29は、穴の開いた領域(2800)を有する修正カバー・リング(2830)の横断面図を示す。修正カバー・リング(2830)は、システム伝導性を向上させるポンプ送りポート(1010)を含むことができる。ポンプ送りポート(1010)は、加工物(320)の周囲の外側に位置決めることが好ましい。ポンプ送りポートは、修正カバー・リング(2830)の穴の開いた領域(2800)、穴の開けられていない領域(2810)又はその両方中に位置決めることができる。ポンプ送りポート(1010)は、加工物(320)に重ならないことが好ましい。
好ましい実施例では、修正カバー・リング(2830)の穴の開いた領域(2800)は、ESCクランプ電極(2010)によって覆われた加工物(320)の一部に重なる。修正カバー・リング(2830)の穴の開いた領域(2800)は、基板によって覆われていないが、しかしESCクランプ電極(2010)によって覆われている加工物(320)のすべてのエリアに重なることができる。穴の開いた領域(2800)のすべては、ESCクランプ電極(2010)によって覆うことができる。また、修正カバー・リング(2830)の穴の開いた領域(2800)は、加工物サポート(630)に熱的に接触していない加工物(320)の部分に重ならないことが好ましい(たとえば、修正カバー・リング(2830)の穴の開いた領域(2800)は、静電チャック(670)によってクランプされていない加工物(320)の部分に重ならない、修正カバー・リング(2830)の穴の開いた領域(2800)は、最外部のESC密閉バンド(1700)の外側で加工物(320)の部分に重ならない)。
穴の開いた領域(2800)中の貫通穴は、いずれものサイズ及び形状とすることができる。貫通穴のサイズ及び形状は、穴の開いた領域(複数可)(2800)内で、又はその間で可変又は均一とすることができる。貫通穴の間隔は、穴の開いた領域(複数可)(2800)内で、又はその間で均一に、又は可変に分布させることができる。
図29に示す修正カバー・リング(2830)は、厚さが一定として例示しているが、カバー・リング厚さは、リング内で変わることができる(たとえば、リングを横切るにつれて半径又は厚さの変動の関数としての厚さ変動)。穴の開いた領域(2800)の厚さは、穴の開けられていない領域(2810)の厚さと異なってもよい。穴の開いた領域(2800)の厚さは、穴の開けられていない領域(2810)の厚さより薄くすることができる。
図30は、本発明の別の実施例を示す。この実施例は、図29で述べ例示した要素を含む。さらに、この実施例では、修正カバー・リング(2830)の穴の開いた領域(2800)は、修正カバー・リング(2830)の穴の開けられていない領域(2810)と同一平面上にない。好ましい実施例では、穴の開いた領域(2800)と加工物(320)の間の距離は、穴の開けられていない領域(2810)と加工物(320)の間の距離より長い。カバー・リング(2830)は、2つ以上の部分から構成することができる。
図40に示す本発明の別の実施例では、修正カバー・リング(2830)は、2つ以上の基板(100)を含む加工物(320)のために構成される。修正カバー・リング(2830)は、少なくとも1つの穴の開いた領域(2800)を含む。修正カバー・リング(2830)は、穴の開けられていない領域(2810)を含むことができる。基板(100)は、サイズ及び/又は形状が互いに異なることができる。基板(100)は、より大きい基板(100)の一部とすることができる。基板(100)は、異なる材料を含むことができる。基板は、類似化学物質(たとえば、シリコン及びゲルマニウムで、両方はフッ素含有化学物質中でエッチングする)を用いて処理されることが好ましい。修正カバー・リング(2830)は、2つ以上の基板(100)をプラズマに晒す、少なくとも1つの開口部(2820)を含む。修正カバー・リング(2830)は、基板(100)に重ならないことが好ましい。好ましい実施例では、修正カバー・リングの開口部(2820)から基板(100)の周囲までの距離(3800)は、少なくとも0.1mmである。修正カバー・リングの開口部(2820)からいずれもの基板(100)の周囲までの距離(3800)は、少なくとも0.1mmであることがさらに好ましい。修正カバー・リングの開口部(2820)と基板(100)の周囲の間の距離(3800)は、1mmより長くすることができる。修正カバー・リング(2830)は、少なくとも1つの基板(100)と異なる平面上に存在することができる。修正カバー・リング(2830)は、すべての基板(100)と異なる平面上に存在することができる。修正カバー・リング(2830)は、加工物(320)に接触していないことが好ましい。この実施例で述べる修正カバー・リング(2830)が複数の基板のために構成されるが、それは、本明細書に述べるカバー・リングの他の実施例で述べる特徴を含むことができる。
図41に示す本発明のまた別の実施例では、修正カバー・リング(2830)は、2つ以上の基板(100)を含む加工物(320)のために構成される。修正カバー・リングは、少なくとも1つの穴の開いた領域(2800)を含む。修正カバー・リング(2830)は、穴の開けられていない領域(2810)を含むことができる。基板(100)は、サイズ及び/又は形状が互いに異なることができる。基板(100)は、より大きい基板の一部とすることができる。基板(100)は、異なる材料を含むことができる。基板は、類似化学物質(たとえば、シリコン及びゲルマニウムで、両方はフッ素含有化学物質中でエッチングする)を用いて処理されることが好ましい。修正カバー・リング(2830)は、プラズマが少なくとも1つの基板(100)に接触することを可能にする、少なくとも2つの開口部(2820)を含む。好ましい実施例では、各修正カバー・リングの開口部(2820)は、1つの基板(100)をプラズマに晒す。修正カバー・リングの開口部(2820)は、サイズ及び形状が互いに異なることができる。修正カバー・リング(2830)は、基板(100)に重ならないことが好ましい。好ましい実施例では、修正カバー・リングの開口部(2820)からその開口部内に含まれる基板(100)の周囲までの距離(3900)は、少なくとも0.1mmである。カバー・リングの開口部(2820)からその開口部内に含まれるいずれもの基板(100)の周囲までの距離(3900)は、少なくとも0.1mmであることがさらに好ましい。修正カバー・リングの開口部(2820)と基板(100)の周囲の間の距離(3900)は、1mmより長くすることができる。修正カバー・リング(2830)は、少なくとも1つの基板(100)と異なる平面上に存在することができる。修正カバー・リング(2830)は、すべての基板(100)と異なる平面上に存在することができる。修正カバー・リング(2830)は、加工物(320)に接触していないことが好ましい。この実施例で述べる修正カバー・リング(2830)が複数の基板のために構成されるが、それは、本明細書でカバー・リングの他の実施例で述べる特徴を含むことができる。
いくつかの場合、図42に示すように中間リング(4200)を加工物(4210)に付け加えることは、有益になり得る。中間リングは、少なくとも1つの開口部を有することができる。中間リングの開口部は、基板(100)より大きくすることができる。中間リング(4210)は、非対称的に形作ることができる。中間リング(4200)は、テープ(300)と接触状態にすることができる。テープ(300)は、この分野で知られているようなUVリリース・テープとすることができる。中間リング(4200)は、剛体とすることができる。中間リング(4200)は、基板(100)の外周面と剛体フレーム(310)の内側縁部との間の領域中に置くことができる。中間リング(4200)の内径は、基板(100)の直径より大きくすることができる。好ましい実施例では、中間リング(4200)は、基板(100)に重ならない。中間リングの外径は、剛体フレーム(310)の内径より小さくすることができる。中間リング(4200)の1つの表面及び基板(100)の1つの表面は、同一平面状にあることができる。中間リング(4200)は、1つ又は複数の部品からなることができる。中間リング(4200)が2つ以上の部品からなるとき、中間リング組立体は、連続的であることができる、又は2つ以上の個別の区画を含むことができる。
別の実施例では、中間リング(4200)の少なくともある部分は、基板(100)の少なくともある部分に重なる。この実施例では、中間リングの内径は、基板(100)の直径より小さくすることができる。中間リングは、基板(100)と接触することができる。
代替の実施例では、中間リング(4200)は、基板(100)のある部分に重なり、中間リング(4200)は、中間リング/基板の覆われた領域の少なくともある部分において、基板(100)と接触しない。中間リングの内径は、基板(100)の直径より小さくすることができる。
また別の実施例では、中間リングの少なくともある部分は、基板のある部分に重なり、中間リング(4200)と基板(100)との間で接触はない。中間リングは、基板に接触することができる。中間リング(4200)が基板に重なる実施例では、中間リング(4200)は、基板の覆われた部分のプラズマに対する晒しを減少させるために使用することができる。中間リングは、基板の一部分がプラズマに晒されないように防止するために使用することができる。
別の実施例では、中間リング(4200)は、剛体フレーム(310)の少なくともある部分に重なる。また別の実施例では、中間リング(4200)は、剛体フレーム(310)に取り付けることができる。剛体フレーム(310)と中間リング(4200)との間の取り付けは、元に戻すことができる(たとえば、中間リング(4200)は、プラズマ処理の前に剛体フレーム(310)に取り付けられ、次いで、プラズマ処理が完了した後、剛体フレーム(310)から取り外される)。
中間リング(4200)は、剛体フレーム(310)と同じテープ(300)側に位置決めることができる。中間リング(4200)は、基板(100)と同じテープ(300)側に位置決めることができる。一実施例では、中間リング(4200)は、プラズマに晒されるテープ(300)の領域を減少させるために使用される。
中間リング(4200)は、剛体フレーム(310)又は基板(100)と厚さを同じとすることができる。中間リング(4200)は、金属、半導体、及びセラミック及びプラスチックを含む誘電材料を含む、いくつかの材料から製作することができる。中間リング(4200)は、2つ以上の材料(たとえば金属層の上にセラミック層)からなることができる。中間リング(4200)は、剛体フレーム(310)と同じ材料から構築することができる。
図43は、加工物サポート(630)上に中間リング(4200)を含む加工物を示す。図43の中間リング(4200)は、カバー・リング(660)に重ならない、そして基板(100)のプラズマ処理の間、プラズマに晒されることになる。中間リング(4200)がプラズマに晒される場合、リング(4200)がプラズマ抵抗材料(たとえば酸化アルミニウム、窒化アルミニウム、イットリウム含有材料、炭化ケイ素などを含むセラミック)から作られることが好ましい。
別の実施例では、中間リング(4200)の一部分は、カバー・リング(660)に重なることができる。また別の実施例では、中間リング(4200)は、カバー・リング(660)によって全面的に覆われる。
中間リング(4200)のある部分は、静電チャック・クランプ電極(2010)のある部分に重なることができる。静電クランプ電極(2010)は、中間リング(4200)に全面的に重なることができる。中間リング(4200)は、静電チャック密閉領域(1700)の少なくとも一部分に重なることができる。
中間リング(4200)は、プラズマ処理の前に加工物に貼り付けることができる。中間リングは、処理チャンバ(600)内で加工物(4210)に付け加えることができる。
図44は、加工物(4210)の一部として中間リング(4200)を用いる本発明のまた別の実施例を示す。この実施例は、図42及び43に関して中間リング(4200)について列挙された特徴を含む、ただしこの実施例では、プラズマと加工物(4210)との間にカバー・リング(660)が存在しないことを除く。この実施例では、中間リング(4200)が、加工物サポート(630)と熱的に連通していることが、たとえば、中間リング(4200)によって覆われたテープ(300)の少なくともある部分が、静電チャック・クランプ電極(複数可)(2010)によってクランプされることが好ましい。
図45は、本発明のさらなる実施例を示す。この実施例では、剛体フレーム(310)、中間リング(4200)、柔軟な膜(300)(たとえばテープ)及び少なくとも1つの基板(100)を含む加工物(4210)が組み立てられる。加工物(4210)は、処理チャンバ(600)中に投入される。基板(100)は、プラズマに晒される。一度基板(100)が少なくとも部分的に処理されると、加工物(4210)は、剛体フレーム(310)を除去することによって修正される。次いで、修正加工物(剛体フレーム(310)がない)は、さらなる処理のために下流に送られる。この実施例の一実例は、200mmのウエハのためのダイシング・フレーム(剛体フレーム)、150mmのウエハのためのダイシング・フレーム(中間リング)、ダイシング・テープ(柔軟な膜)及び150mmのウエハ(基板)からなる加工物を組み立てることになるはずである。この実例では、加工物は、200mmに適合するダイシング・フレームのために構成されるプラズマ・チャンバ中で処理することができる。200mmのフレームは、プラズマ・プロセスの後、除去することができて(修正加工物を形成する)、150mmのダイシング・フレームにテープで貼られた150mmのウエハが残される。次いで、150mmのウエハ及びフレーム(修正加工物)は、下流において150mmに適合する処理設備でさらに処理することができる。
さらに、図42、43及び44に示す中間リング(4200)は、単独の基板用に構成される。また、これらの図に示す実施例は、2つ以上の基板(100)を含む加工物(4210)に有益に適用することができる。中間リング(4200)が多重の基板(100)とともに使用される実施例では、加工物(4210)は、1つ又は複数の中間リング(4200)を含むことができる。中間リング(4200)は、同じサイズ及び形状とすることができる、又は異なるサイズ及び形状とすることができる。
また、図45に述べる本発明は、2つ以上の基板(100)を含む加工物(4210)に有益に適用することができる。
基板/テープ界面での帯電に関連する問題をさらに緩和するために、プロセスは、界面が晒されるポイントで、切り下げの傾向がより少なく、通常、より低いエッチング速度のプロセスである第2のプロセスに変更することができる。変更が行われる、ちょうどよいときのポイントは、基板厚さによって決まり、それは、変わる可能性がある。この変動性を補償するために、基板/テープ界面に到達した時間がエンドポイント技法を使用して検出される。プラズマ発光をモニタする光学的技法が、通常、エンドポイントを検出するために使用され、米国特許第6,982,175号及び米国特許第7,101,805号は、TDMプロセスに適切な、そのようなエンドポイント技法を記載している。
図31は、プラズマ処理を使用してダイ単体化プロセスの間に生じ得る問題を例示する。図31aは、ストリート領域(120)によって分離されたウエハ(図示せず)上のダイ(110)の代表的なパターンを示す。プラズマ・ダイシング・プロセスは、通常、化学的に促進されるエッチング・メカニズムに従い、露出された材料のエッチング速度は、利用できる反応物質の濃度の部分的に関数である。フッ素含有プラズマ(たとえば、SFプラズマ)中のシリコンの場合、エッチング速度は、通常、遊離フッ素(たとえば、SF分圧、SF質量流量など)の関数である。化学的に促進されるエッチング・メカニズムに従うプロセスでは、同一面積の2つの領域(3120、3130)は、それらの局所的な環境(たとえば、アスペクト比)によって異なる速度でエッチングされることになり得る。アスペクト比は、形状の深さをその最小の横寸法(長さ又は幅)で割ったものとして定義することができる。より高いアスペクト比の形状は、通常、エッチングがより遅い、特に化学的に駆動されるプロセスには、そうである。たとえば、エッチングする領域3120及び領域3130が同じ面積であるとはいえ、ストリート交差領域(3120)は、有効アスペクト比がより低くなり、通常、ストリート領域(3130)より迅速にエッチングされることになる。このより迅速なエッチング速度によって、望ましくない特徴プロフィールが生じ得る、及び/又は下のテープを損傷させる(たとえば、テープの伸縮性が損なわれる)恐れがある。
図32は、本発明のまた別の実施例を示す。ストリート交差領域(3120)の部分をエッチングから保護する、マスクされたエッチング支援形状(3200)を追加することによって、ストリート交差領域(3120)の有効アスペクト比は、増加させることができ、ストリート交差領域(3210)中の局所エッチング速度を、ストリートを囲繞する領域(3130)と同様の値まで低下させる。エッチング支援形状(3200)は、この分野で知られる方法を使用し、エッチング耐性が適切である、いずれかのマスク材料(たとえば、ポリイミド及びフォトレジストを含むポリマ、SiO、SiN、Al、AlNを含む誘電体、炭素及びダイヤモンド状炭素(DLC:diamond like carbon)を含む炭素含有材料、及びAl、Cr、Niなどを含む金属)を使用して、パターン形成することができる。エッチング支援形状(3200)のマスク材料は、プラズマ・ダイシング・プロセスの間、ダイ(110)をマスクするために使用されるものと同じ材料とすることができる。2つ以上のエッチング支援形状(3200)が存在するとき、エッチング支援形状(3200)は、2つ以上のマスク用材料を使用してパターン形成することができる。単一のエッチング支援形状(3200)は、エッチング支援形状(3200)内で2つ以上のマスク材料を使用してパターン形成することができる。エッチング支援形状(3200)のマスク材料の除去されるストリート材料に対するエッチング選択性が、少なくとも10:1であることが好ましい。マスク材料のエッチング耐性は、50:1より大きいことがさらに好ましい。エッチング支援形状(3200)が、プラズマ・ダイシング・プロセスの後、ダイ(110)から分離されることが好ましい。エッチング支援形状(3200)が、プラズマ・ダイシング及び/又は下流の操作の間、そのままの状態であることが望ましい(たとえば、エッチング支援形状は、壊れない、又はダイ(110)に接触しない)。エッチング支援形状(3200)は、プラズマ・ダイシング・プロセスの間、テープ(300)に付着したままであることが好ましい。単体化されたエッチング支援形状(3200)がダイ(110)に接触しないことが好ましい。
エッチング支援形状(3200)は、多角形、正方形、長方形及び/又は四辺形を含む、多様な形状にパターン形成することができる。エッチング支援形状(3200)は、湾曲部又は丸められた形状を含むことができる。エッチング支援形状(3200)は、円形又は長円形とすることができる。エッチング支援形状(3200)は、2つ以上のより小さい形状から構成することができる(たとえばエッチング支援形状の群(3201)参照)。
単体化プロセスの間、ダイ(110)をきれいに分離するために、エッチング支援形状(3200)がダイ(110)に接続されないことが好ましい。好ましい実施例では、エッチング支援形状(3200)の何もダイ(110)に接続されない。
エッチング支援形状(3200)は、互いに接続することができる。エッチング支援形状(3200)は、ウエハを横切ってサイズ及び形状を均一にする、又は可変にすることができる。ダイ(110)又はストリート(120)がウエハを横切って変化する場合、エッチング支援形状(3200)のサイズ及び/又は形状は、また、ウエハを横切って変化することが好ましい。図32が、使用の際長方形のダイ(110)を用いる本発明を例示しているが、本発明は、隅部が丸められたダイを含む、異なる形状のダイに都合良く適用することができる。
図31bは、プロセス制御モニタ(PCM:process control monitor)構造(3100)を含むダイ(110)の先行技術のパターンを示す。PCM構造(3100)は、デバイス製作プロセスの間、デバイスの品質をチェックするために使用することができる。PCM構造(3100)は、通常、収量が得られるダイではなく、そうでなければ有用なダイのために使用できるはずである基板領域という資産を消費する。PCM構造(3100)は、通常、最終的な製品のダイに組み込まれないので、PCM構造(3100)は、通常、ウエハのダイシング・ストリート領域(120)中に位置決めされる。PCM構造(3100)の数及びサイズは、通常、チップ設計と製作プロセスによる。先行技術では、PCM構造(3100)を有用なダイ(110)から分離した状態にしておくために、PCM構造(3100)のまわりでPCMストリート(3110)の幅を広げることが、しばしば必要である。これらのより広いPCMストリート領域(3110)は、2つの理由のため望ましくないことになり得る、すなわち、まず、幅が異なるストリート領域は、エッチングが異なる速度で行われる可能性があり(たとえば、幅がより広いストリートは、エッチングがより迅速である)、ダイ側壁に不要な変動性を引き起こす恐れがある、及び次に、幅がより広いストリート領域(110)は、追加のデバイス(110)を製作するために潜在的に使用することができる基板のエリアが無駄になることを示すからである。
図33は、より均一なパターン負荷をプラズマに与える本発明のまた別の実施例を示す。この実施例では、PCM支援形状(3300)は、PCMストリート領域(3110)中で露出される基板の面積を減少させるために、PCMストリート領域(3110)に加えられる。露出される基板面積を減少させることによって、PCM支援形状(3300)は、PCM支援形状(3300)に近い露出される基板のエッチング速度を局所的に2つのダイ(110)の間のストリート(120)中のエッチング速度と同様の速度まで低下させることができる。好ましい実施例では、ダイ(110)とPCM支援形状(3300)の間で露出される(たとえば、マスクされない)材料の幅(3330)が、ストリート領域(120)の幅と同様である。PCM支援形状(3300)は、PCM構造(3100)に接続する、又はそれに接触することができる。PCM支援形状(3300)は、PCM構造(3100)からギャップ(3310)だけ分離することができる。PCM支援形状(3300)とPCM構造(3100)の間のギャップ(3310)は、ストリート(120)の幅以下とすることができる。
PCM支援形状(3300)が、基板を横切って実質的に連続になるようにパターン形成された場合、連続的なPCM支援形状は、プラズマ・ダイシングの後テープ(300)の均一な伸びを潜在的に抑制する恐れがあるはずであり、下流の操作に悪影響を及ぼす。一実施例では、エッチングから保護すべきPCMストリート(3110)のエリアが、2つ以上のPCM支援形状(3300)によって保護される。PCM支援形状(3300)は、プラズマ・ダイシングの後、隣接するダイ(110)から分離されることが好ましい。PCM支援形状(3300)は、プラズマ・ダイシング・プロセスの後、互いに分離することができる。PCM支援形状(3300)は、テープ伸びのギャップ(3320)だけ別のPCM支援形状(3300)から分離することができる。少なくとも1つのPCM支援形状(3300)は、プラズマ・ダイシング・プロセスの間、テープ伸びのギャップ(3320)で分離されることが好ましい(たとえば、少なくとも1つのペアの隣接するPCM支援形状(3300)の間の基板材料が、下層を露出させるために除去される。この下層は、加工物テープ(300)、又は基板の背面上の薄いフィルム又はフィルム・スタックとすることができる、すなわち薄いフィルムは、この技術で知られているようなウエハ背面の金属層とすることができる)。このテープ伸びのギャップによって、下流の取り上げ及び配置の操作の間、ダイシング・テープ(300)のより均一な伸びが可能になる。テープ伸びのギャップ(3320)の幅は、ストリート(120)の幅と同様であることが好ましい(たとえば、テープ伸びのギャップは、幅が約5から30ミクロンの範囲中にある)。PCM支援形状(3300)は、ダイ(110)寸法とほぼ同じ1つの横方向寸法を有することができる(たとえば、ダイの長さ又は幅)。
PCM支援形状(3300)は、この技術で知られる方法を使用して、エッチング耐性が適切であるいずれかのマスク材料(たとえば、ポリイミド及びフォトレジストを含むポリマ、SiO、SiN、Al、AlNを含む誘電体、炭素及びダイヤモンド状炭素(DLC)を含む炭素含有材料、及びAl、Cr、Niなどを含む金属)を使用して、パターン形成することができる。PCM支援形状(複数可)(3300)のマスク材料は、プラズマ・エッチング・プロセスの間、ダイ(110)をマスクするために使用される材料と同じ材料とすることができる。PCM支援形状(3300)のマスク材料の除去されるストリート材料に対するエッチング選択性は、少なくとも10:1であることが好ましい。マスク材料のストリート材料に対するエッチング耐性(たとえば、エッチング選択性)は、50:1より大きいことがさらに好ましい。超過してPCM支援形状(3300)が存在したとき、PCM支援形状(3300)は、異なる1つのマスク用材料を使用してパターン形成することができる。単一のPCM支援形状(3300)は、PCM支援形状(3300)内で2つ以上のマスク材料を使用してパターン形成することができる。
図34は、本発明の別の実施例を示す。従来のダイシング用のこぎりの場合と異なり、プラズマ・ダイシングでは、基板全体を横切ってダイ(110)の間に直線状のストリート領域(120)が必要でない。より均一なエッチング負荷をプラズマに与えるために、PCM構造(3100)に近いダイシング・ストリート(3410)の幅が、標準のダイシング・ストリート(120)の領域の幅と同様であるように、PCM構造(3100)の近くのダイ(3400)の群を移すことが好ましい(たとえば、PCMストリートの幅(3410)が約5から30ミクロン)。
図35は、本発明のまた別の実施例を示す。図35は、隅部が丸められたダイ(110)を示す。これらの丸められた隅部によって、この技術で知られる長方形のダイと比較して、ダイシング・ストリート(120)の交差点でより広いエリアが生成される。ダイ(110)の間のこの余分に露出されるエリアを活用するために、修正PCM構造(3500)は、ダイシング・ストリート(120)の交差点内に配置することができる。修正PCM構造(3500)は、この技術で知られるPCM構造(3100)と同じ機能性を有することができる。これらの修正PCM構造(3500)は、様々なサイズ及び形状(たとえば、直線状、丸められた、又は他の形状)とすることができる。修正PCM構造(3500)は、プラズマ・ダイシングの後、テスト機能性を持ち続けることができる。修正PCM構造(3500)は、プラズマ・ダイシング・プロセスの間、ダイから単体化されることが好ましい(たとえば、少なくとも1つのダイと修正PCM構造(3500)の間の基板材料が、下層を露出させるために、除去される。この下層は、加工物テープ(300)、又は基板の背面上の薄いフィルム又はフィルム・スタックとすることができる、すなわち薄いフィルムは、この技術で知られるようなウエハ背面の金属層とすることができる)。修正PCM構造(3500)は、ダイ(110)のいずれにも接触しないことが好ましい。図35が隅部の丸められたダイを例示しているが、本発明は、いずれもの形状の周囲を有するダイに都合良く適用することができる(たとえば、長方形、又は正方形のダイ)。
図36は、プラズマ処理を使用するダイ単体化プロセスの間、生じ得る別の問題を例示する。図36は、ストリート領域(120)によって分離されたウエハ(100)上のダイ(110)の代表的なパターンを示す。プラズマ・ダイシング・プロセスは、通常、化学的に促進されるエッチング・メカニズムに従い、露出される材料の局所的なエッチング速度は、近隣の露出される材料の量の部分的に関数とすることができる(たとえば、エッチング・ローディング効果)。基板(100)の広い露出されるエリア近くの形状は、通常、エッチング速度がより低い。いくつかのダイ・パターンのレイアウトでは、最外部のダイ(3600)の縁部と基板(100)の周囲の間に露出されるウエハの縁部領域(3620)が存在し得る(たとえば、点線3625と基板(100)の周囲の間の基板エリア)。プラズマ・ダイシング・プロセスの間、縁部領域は、ストリート領域(120)と著しく異なる速度でエッチングすることができる。縁部領域(3620)とストリート領域(120)の間のエッチング速度のこの差は、望ましくない特徴プロフィールを生じて、下のテープを損傷させる、又はプラズマ・ダイシング・プロセス時間をより長くする恐れがある。
図37は、本発明のまた別の実施例を示す。基板(100)の縁部領域(3620)の部分をエッチングから保護するマスクされた負荷支援形状(3700)を追加することによって、有効負荷(たとえば、露出される基板エリア)を減少させることができる、すなわち縁部領域(3620)の露出されるエリア(3730)での局所的なエッチング速度が、隣接するストリート領域(120)でのエッチング速度と同様の値に達することが可能になる。負荷支援形状(3700)は、この技術で知られる方法を使用して、エッチング耐性が適切であるいずれかのマスク材料(たとえば、ポリイミド及びフォトレジストを含むポリマ、SiO、SiN、Al、AlNを含む誘電体、炭素及びダイヤモンド状炭素(DLC)を含む炭素含有材料、及びAl、Cr、Niなどを含む金属)を使用して、パターン形成することができる。負荷支援形状(3700)のマスク材料は、プラズマ・ダイシング・プロセスの間、ダイ(110)をマスクするために使用される材料と同じ材料とすることができる。2つ以上の負荷支援形状(3700)が存在するとき、負荷支援形状(3700)は、2つ以上のマスク用材料を使用してパターン形成することができる。単一の負荷支援形状(3700)は、負荷支援形状(3700)内で2つ以上のマスク材料を使用してパターン形成することができる。負荷支援形状(3700)のマスク材料の除去される露出される材料(たとえば、基板)に対するエッチング選択性は、少なくとも10:1であることが好ましい。露出される材料の負荷支援形状のマスク材料に対するエッチング選択性は、50:1より大きいことがさらに好ましい。
ダイと隣接する負荷支援形状の間にパターン・ギャップ(3710)を設けることが望ましい。パターン・ギャップ(3710)は、ストリート(120)と同じ幅とすることができる。パターン・ギャップ(3710)中の1つの材料が、プラズマ・ダイシングの間に除去されており、負荷支援形状(3700)は、隣接するダイ(110)から分離されることが好ましい(たとえば、少なくとも1つのダイと負荷支援形状(3700)の間の基板材料が除去されて、下層が露出される。この下層は、加工物テープ(300)、又は基板の背面上の薄いフィルム又はフィルム・スタックとすることができる、すなわち薄いフィルムは、この技術で知られるようなウエハ背面の金属層とすることができる)。負荷支援形状(3700)は、プラズマ・ダイシング・プロセスの後、隣接する負荷支援形状(3700)から分離することができる。隣接する負荷形状は、負荷支援形状のギャップ(3720)によって互いに分離することができる。この負荷支援形状のギャップ(3720)によって、下流の取り上げ及び配置の操作の間、ダイシング・テープ(300)のより均一な伸びが可能になる。負荷支援形状のギャップ(3720)の幅は、ストリート(120)の幅と同様であることが好ましい(たとえば、テープ伸びのギャップは、幅が約5から30ミクロンの範囲中にある)。負荷支援形状のギャップ(3720)の幅は、パターン・ギャップ(3710)と同様とすることができる。負荷支援形状(3700)は、ダイ(110)の寸法とほぼ同じ、1つの横方向の寸法を有することができる(たとえば、ダイの長さ又は幅)。いずれかの下流のテープ伸び操作を用いて支援するために、少なくとも1つのギャップ(たとえば、負荷支援形状のギャップ(3720)、パターン・ギャップ(3710)など)又はウエハの周囲とのストリート(120)の交差を設けることが望ましい。
いくつかのウエハは、この技術で知られるように、ウエハの周囲近くの基板の上部表面が露出される基板材料になるように、ウエハの周囲で縁部ビードが除去される領域を有する。別の実施例では、縁部ビードが除去されたウエハには、少なくとも1つのギャップ(たとえば、負荷支援形状ギャップ(3720)、パターン・ギャップ(3710)など)又は縁部ビードの除去される領域に接続されるストリート(120)を設けることが望ましい(たとえば、ウエハの周囲から少なくとも1つのギャップまで連続的な露出される基板の少なくとも1つのエリアが存在するように)。
負荷支援形状(3700)が、プラズマ・ダイシング及び/又は下流の操作の間、元の状態のままであることが望ましい(たとえば、負荷支援形状が壊れない、又はダイ(110)に接触しない)。負荷支援形状(3700)は、プラズマ・ダイシング・プロセスの間、テープ(300)に付着した状態のままであることが好ましい。単体化された負荷支援形状(3700)がダイ(110)に接触しないことが好ましい。
負荷支援形状(3700)は、多角形、正方形、長方形及び/又は四辺形を含む、多様な形状にパターン形成することができる。負荷支援形状(3700)は、湾曲部又は丸められた形状を含むことができる。負荷支援形状(3700)は、円形又は長円形とすることができる。負荷支援形状(3700)は、2つ以上のより小さい形状から構成することができる。
単体化プロセスの間、ダイ(110)をきれいに分離するために、負荷支援形状(3700)は、ダイ(110)に接続されないことが好ましい。好ましい実施例では、負荷支援形状(3700)の何もダイ(110)に接続されない。
負荷支援形状(3700)は、別の負荷支援形状(3700)に接続することができる。負荷支援形状(3700)は、ウエハを横切ってサイズ及び形状を均一に、又は可変とすることができる。ダイ(110)又はストリート(120)がウエハを横切って変化する場合、負荷支援形状(3700)のサイズ及び/又は形状は、また、ウエハを横切って変化することが好ましい。図37が、使用の際、長方形のダイ(110)を用いる本発明を例示するが、本発明は、隅部が丸められたダイ(110)を含む、異なる形状のダイに都合良く適用することができる。
先の実例が、エッチング支援形状(3200)、PCM支援形状(3300)、修正PCM構造(3500)及び負荷支援形状(3700)を個別に述べているが、これら要素のいずれかの組合せは、都合良く適用することができることに留意されたい。
半導体基板の単体化の後、不要な残留物がデバイス上に存在する恐れがある。アルミニウムは、通常、半導体デバイスのための電気的コンタクトとして使用され、フッ素ベースのプラズマに晒されたとき、AlFの層がその表面上に形成される。AlFは、通常のプラズマ処理条件下では不揮発性であり、基板から、及びシステムから送り出されなくて、処理後に表面上に残る。アルミニウム上のAlFは、デバイス故障の通常の原因である、というのは電気的コンタクトに対するワイヤのボンディング強度が大幅に低下するからである。それゆえ、プラズマ処理後、電気的コンタクトの表面からAlFを除去することが重要である。湿式方法を使用することができるが、しかしこれは困難になる、というのは、分割されたダイの性質がもろくて、テープへの起こり得る損傷によって、ダイが切り離されるからである。したがって、プロセスは、基板がなお真空チャンバ内にある間、形成されたいずれものAlFを除去するように設計されたプロセス、つまり第3のプロセスに変更することができる。米国特許第7,150,796号は、水素ベースのプラズマを使用する、現場でのAlFの除去のための方法を記載している。同様に、現場での処置は、他のハロゲン含有ガスが基板をエッチングするために使用されるとき、他のハロゲン含有残留物を除去するために使用することができる。
上記の実例が、ダイを分割(ダイシング)するためのプラズマの使用を議論しているが、本発明の態様は、プラズマ・エッチングによる基板の薄膜化など、関連する用途に役立つことができる。この用途では、基板(100)は、エッチングされる表面上にいくつかの形状を有することができる、或いは、エッチングされる表面は、特徴がなくてもよい(たとえば、バルク基板の薄膜化)。
本開示は、添付の請求項に含まれる開示、さらにまた前述の開示を含む。本発明をその好ましい形態である程度具体的に述べてきたが、好ましい形態の本開示は、単に例として行い、且つ本発明の趣旨及び範囲から逸脱せずに、要素の構築、組合せ及び配列の細部に対する多数の変更に訴えることができることを理解されたい。
以上が本発明に関する説明である。

Claims (21)

  1. 基板をプラズマ・ダイシングするための方法であって、
    壁を有する処理チャンバを設けるステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を設けるステップと、
    前記処理チャンバ内に加工物サポートを設けるステップと、
    キャリア・サポート上に前記基板を置いて加工物を形成するステップと、
    前記基板とフレームとの間に置かれる中間リングを設けるステップと、
    前記加工物サポート上に前記加工物を載せるステップと、
    前記プラズマ源によりプラズマを発生するステップと、
    前記発生されたプラズマにより前記加工物をエッチングするステップと、を含む、方法。
  2. 前記中間リングは、サポート・フィルムと接触する、請求項1に記載の方法。
  3. 前記中間リングが所定の内径を有し、
    前記基板が外径を有することをさらに含み、
    前記中間リングの前記内径が、前記基板の前記外径よりサイズが大きい、請求項1に記載の方法。
  4. 前記中間リングは、前記基板と同一平面上に位置付けられる、請求項1に記載の方法。
  5. 前記中間リングは、1つ又は複数の部品をさらに含む、請求項1に記載の方法。
  6. 上側表面及び下側表面を有するサポート・フィルムをさらに含み、
    前記中間リングが、前記サポート・フィルムの前記上側表面上に位置付けられ、
    前記基板が、前記サポート・フィルムの前記上側表面上に位置付けられる、請求項1に記載の方法。
  7. 基板をプラズマ・ダイシングするための方法であって、
    壁を有する処理チャンバを設けるステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を設けるステップと、
    前記処理チャンバ内に加工物サポートを設けるステップと、
    加工物を形成するためにキャリア・サポート上に前記基板を置くステップと、
    前記基板とフレームとの間に置かれる中間リングを設けるステップと、
    前記プラズマ源と前記加工物との間にカバー・リングを設けるステップと、
    前記加工物サポート上に前記加工物を載せるステップと、
    前記プラズマ源によりプラズマを発生するステップと、
    前記発生されたプラズマにより前記加工物をエッチングするステップと、を含む、方法。
  8. 前記中間リングは、前記カバー・リングに重ならない、請求項7に記載の方法。
  9. 前記中間リングは、前記カバー・リングに重なる、請求項7に記載の方法。
  10. 前記中間リングが所定の内径を有し、
    前記基板が外径を有し、
    前記中間リングの前記内径が、前記基板の前記外径よりサイズが大きい、請求項7に記載の方法。
  11. 前記中間リングは、前記基板と同一平面上に位置付けられる、請求項7に記載の方法。
  12. 前記中間リングはさらに、1つ又は複数の部品からなる、請求項7に記載の方法。
  13. サポート・フィルムが上側表面及び下側表面を有し、
    前記中間リングが、前記サポート・フィルムの前記上側表面上に位置付けられ、前記基板が、前記サポート・フィルムの前記上側表面上に位置付けられる、請求項7に記載の方法。
  14. 基板をプラズマ・ダイシングするための方法であって、
    壁を有する処理チャンバを設けるステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を設けるステップと、
    前記処理チャンバ内に加工物サポートを設けるステップであって、前記加工物サポートは、静電チャックを有する、ステップと、
    加工物を形成するためにキャリア・サポート上に前記基板を置くステップと、
    前記基板とフレームとの間に置かれる中間リングを設けるステップと、
    前記加工物サポート上に前記加工物を載せるステップと、
    前記プラズマ源によりプラズマを発生するステップと、
    前記発生されたプラズマにより前記加工物をエッチングするステップと、を含む、方法。
  15. 前記静電チャックが少なくとも1つのクランプ電極を有し、
    前記中間リングが、前記静電チャックの前記クランプ電極に重なる、請求項14に記載の方法。
  16. 前記静電チャックが少なくとも1つのクランプ電極を有し、
    前記中間リングが、前記静電チャックの前記クランプ電極に全面的に重なる、請求項14に記載の方法。
  17. 前記中間リングが所定の内径を有し、
    前記基板が外径を有し、
    前記中間リングの前記内径が、前記基板の前記外径よりサイズが大きい、請求項14に記載の方法。
  18. 前記中間リングは、前記基板と同一平面上に位置付けられる、請求項14に記載の方法。
  19. 前記中間リングはさらに、1つ又は複数の部品からなる、請求項14に記載の方法。
  20. サポート・フィルムが上側表面及び下側表面を有し、
    前記中間リングが、前記サポート・フィルムの前記上側表面上に位置付けられ、
    前記基板が、前記サポート・フィルムの前記上側表面上に位置付けられる、請求項14に記載の方法。
  21. 基板をプラズマ・ダイシングするための方法であって、
    剛体フレーム、中間リング、柔軟な膜及び少なくとも1つの基板を有する加工物を組み立てるステップと、
    前記加工物を処理チャンバ中に移送するステップと、
    前記加工物の前記基板をプラズマに晒すステップと、
    前記剛体フレームを除去することによって前記加工物を修正するステップと、
    前記修正加工物を処理するステップと、を含む、方法。
JP2016573642A 2014-03-07 2015-01-02 半導体ウエハをプラズマ・ダイシングするための方法及び装置 Pending JP2017515316A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/201,409 US9082839B2 (en) 2011-03-14 2014-03-07 Method and apparatus for plasma dicing a semi-conductor wafer
US14/201,409 2014-03-07
PCT/US2015/010043 WO2015134111A1 (en) 2014-03-07 2015-01-02 Method and apparatus for plasma dicing a semi-conductor wafer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019114870A Division JP2019197899A (ja) 2014-03-07 2019-06-20 半導体ウエハをプラズマ・ダイシングするための方法及び装置

Publications (1)

Publication Number Publication Date
JP2017515316A true JP2017515316A (ja) 2017-06-08

Family

ID=52392242

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016573642A Pending JP2017515316A (ja) 2014-03-07 2015-01-02 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP2019114870A Pending JP2019197899A (ja) 2014-03-07 2019-06-20 半導体ウエハをプラズマ・ダイシングするための方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019114870A Pending JP2019197899A (ja) 2014-03-07 2019-06-20 半導体ウエハをプラズマ・ダイシングするための方法及び装置

Country Status (6)

Country Link
EP (1) EP3114703B1 (ja)
JP (2) JP2017515316A (ja)
KR (1) KR101906695B1 (ja)
CN (1) CN106068548B (ja)
TW (1) TWI629718B (ja)
WO (1) WO2015134111A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006758A (ja) * 2016-07-04 2018-01-11 エスピーティーエス テクノロジーズ リミティド 状態検出方法
US10818553B2 (en) 2018-03-26 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Method for cutting element chip by laser scribing

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
CN106920779B (zh) * 2017-03-09 2019-09-06 三星半导体(中国)研究开发有限公司 柔性半导体封装件的组合结构及其运输方法
KR102007709B1 (ko) * 2017-07-31 2019-08-06 (주)엔지온 반도체칩의 제조방법
CN107946251B (zh) * 2017-12-28 2024-02-02 江阴长电先进封装有限公司 一种半导体产品的封装方法
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US11515128B2 (en) * 2018-08-28 2022-11-29 Lam Research Corporation Confinement ring with extended life
KR20200038345A (ko) * 2018-10-02 2020-04-13 삼성디스플레이 주식회사 증착 장치
KR102073077B1 (ko) * 2019-10-22 2020-02-04 이명석 그라핀 수소 저장 용기의 제작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
JP2010177566A (ja) * 2009-01-30 2010-08-12 Disco Abrasive Syst Ltd ワーク支持用環状フレームおよびワーク移載方法
WO2012125560A2 (en) * 2011-03-14 2012-09-20 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5528394B2 (ja) 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
JP2010177566A (ja) * 2009-01-30 2010-08-12 Disco Abrasive Syst Ltd ワーク支持用環状フレームおよびワーク移載方法
WO2012125560A2 (en) * 2011-03-14 2012-09-20 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006758A (ja) * 2016-07-04 2018-01-11 エスピーティーエス テクノロジーズ リミティド 状態検出方法
US10818553B2 (en) 2018-03-26 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Method for cutting element chip by laser scribing

Also Published As

Publication number Publication date
CN106068548B (zh) 2020-02-28
KR101906695B1 (ko) 2018-10-10
TWI629718B (zh) 2018-07-11
CN106068548A (zh) 2016-11-02
KR20160137991A (ko) 2016-12-02
JP2019197899A (ja) 2019-11-14
WO2015134111A1 (en) 2015-09-11
EP3114703B1 (en) 2021-04-28
EP3114703A1 (en) 2017-01-11
TW201535494A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP6320505B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US9711406B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9202721B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9202737B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP2019197899A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP6388886B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法
US20230343647A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20230020438A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190620

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20190702

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190820

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190821

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190906

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20190910

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200312

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200331

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200414

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200624

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20200728

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20200728