CN106068548A - 用于对半导体晶圆进行等离子体切片的方法和设备 - Google Patents

用于对半导体晶圆进行等离子体切片的方法和设备 Download PDF

Info

Publication number
CN106068548A
CN106068548A CN201580012477.4A CN201580012477A CN106068548A CN 106068548 A CN106068548 A CN 106068548A CN 201580012477 A CN201580012477 A CN 201580012477A CN 106068548 A CN106068548 A CN 106068548A
Authority
CN
China
Prior art keywords
substrate
workpiece
plasma
adapter ring
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580012477.4A
Other languages
English (en)
Other versions
CN106068548B (zh
Inventor
里什·高尔丁
德瓦拉卡纳特·吉尔普拉姆
肯·麦肯齐
蒂埃里·拉泽兰德
大卫·佩斯-沃拉德
林内尔·马丁内斯
鲁塞尔·韦斯特曼
戈登·M·格里夫纳
杰森·道布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plasma Therm LLC
Original Assignee
Plasma Therm LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/201,409 external-priority patent/US9082839B2/en
Application filed by Plasma Therm LLC filed Critical Plasma Therm LLC
Publication of CN106068548A publication Critical patent/CN106068548A/zh
Application granted granted Critical
Publication of CN106068548B publication Critical patent/CN106068548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种用于对衬底进行等离子体切片的方法。所述方法包括：提供具有壁的处理室；邻近于处理室的壁提供等离子体源；在处理室内提供工件支撑件；将衬底放置在载体支撑件上以形成工件；提供置于衬底与框架之间的中间环；将工件装载到工件支撑件上；通过等离子体源来产生等离子体；以及通过所产生的等离子体来蚀刻工件。

Description

用于对半导体晶圆进行等离子体切片的方法和设备
相关申请的交叉引用
本申请主张2011年3月14日提交的名为“用于对半导体晶圆进行等离子体切片的设备(Apparatus for Plasma Dicing a Semi-conductor Wafer)”的共同拥有的第61/452,450号美国临时专利申请的优先权且与其相关，该临时专利申请以引用方式并入本文。本申请是2012年3月5日提交的名为“用于对半导体晶圆进行等离子体切片的方法和设备(Method and Apparatus for Plasma Dicing a Semi-conductor Wafer)”的共同未决的第13/412,119号专利申请的部分接续申请，该专利申请的内容被并入本文。
技术领域
本发明涉及用于从半导体晶圆形成单独的器件芯片的设备的用途，且具体而言，涉及使用等离子体蚀刻将晶圆分离为单独的管芯的设备。
背景技术
半导体器件在呈薄晶圆的形式的衬底上被制造。通常将硅用作衬底材料，但也使用其它材料，例如，III-V族元素化合物(例如，GaAs和InP)。在一些情形(例如，LED的制造)下，衬底是蓝宝石或碳化硅晶圆，半导材料的薄层被沉积在该蓝宝石或碳化硅晶圆上。这些衬底的直径的范围是从2英寸和3英寸到200mm、300mm和450mm，且存在许多标准(例如，SEMI)来描述这些衬底大小。
等离子体蚀刻设备被广泛用于处理这些衬底以生产半导体器件。此设备通常包含真空室，该真空室配备有用于确保成本有效制造所需的高蚀刻速率的高密度等离子体源，例如，感应耦合等离子体(ICP)。为了移除在处理期间产生的热，衬底通常被夹持到温度控制式支撑件。加压流体，通常为例如氦气等气体被维持在衬底与支撑件之间以提供用于热传递的热传导路径。可使用将向下的力施加到衬底的顶面的机械夹持机构，但这可由于夹钳与衬底之间的接触而导致污染。当使用机械夹钳时，还可能发生工件弯曲，这是因为通常在工件的边缘处进行接触，且加压流体将力施加在工件的背部上。静电夹盘(ESC)较频繁地用于提供夹持力。
已开发适用于待蚀刻的材料的许多气体化学制剂。这些气体化学制剂通常采用卤素(氟、氯、溴或碘)或含有卤素的气体以及额外气体，其中额外气体被添加以提高蚀刻的质量(例如，蚀刻各向异性、掩模选择性和蚀刻均匀性)。含有氟的气体(例如，SF6、F2或NF3)用于以高速率蚀刻硅。具体而言，交替进行高速率硅蚀刻步骤和钝化步骤以控制蚀刻侧壁的处理(Bosch或TDM)通常用于将深特征蚀刻到硅中。含有氯和溴的气体通常用于蚀刻III-V族元素材料。
等离子体蚀刻不限于半导衬底和器件。该技术可应用到适用于蚀刻衬底的气体化学制剂适用的任何衬底类型。其它衬底类型可包含含有碳的衬底(包含聚合衬底)、陶瓷衬底(例如，AlTiC和蓝宝石)、金属衬底、玻璃衬底和管芯附接膜。
为了确保结果一致、破损率低且便于操作，机器人晶圆处置通常用于制造过程中。处置机被设计成以最小的接触支撑晶圆，以使可能的污染最小化，且减少微粒的产生。通常单独采用边缘接触，或采用仅在几个位置处接近晶圆边缘(通常在晶圆边缘的3mm到6mm内)的下侧接触。包含晶圆盒、机器人臂和处于处理室内的夹具(包含晶圆支撑件和ESC)的处置方案被设计成处置如上所述的标准晶圆大小。
在衬底上制造后，单独的器件(管芯或芯片)在封装或用于其它电子电路中之前被彼此分离。许多年来，机械手段已用于将管芯彼此分离。这些机械手段已包含沿着与衬底晶轴对准的划分线来切断晶圆，或使用高速金刚石锯在管芯之间的区(格线)中锯到衬底中或锯穿衬底。最近，激光已用于促进划线过程。
这些机械晶圆切片技术具有影响此做法的成本效益的限制。沿着管芯边缘的碎屑和裂纹可能减少所生产的良好管芯的数量，且随着晶圆厚度减小而变得更加有问题。由锯带(切缝)消耗的区域可大于100微米，而这是不可用于管芯生产的有价值的区域。对于含有小管芯(例如，具有500微米×500微米的管芯大小的单独的半导体器件)的晶圆来说，这可表示大于20％的损耗。此外，对于具有许多小管芯且因此具有许多格线的晶圆来说，切片时间增加，且生产率降低，这是因为每一格线被单独地切割。机械手段也限于沿着直线的分离和正方形或长方形的芯片的生产。这可能并不表示基础器件拓扑(例如，高功率二极管是圆形的)，且因此直线管芯格式导致可用的衬底区域的显著损耗。激光切片还因为在管芯表面上留下残余材料或将应力引入到管芯中而具有限制。
重要的是注意到，锯切技术与激光切片技术两者是本质上连续的操作。因此，随着器件大小减小，对晶圆进行切片的时间与晶圆上的总切片格线长度成比例地增加。
最近，已提出等离子体蚀刻技术作为分离管芯且克服这些限制中的一些的手段。在器件制造后，以适当掩模材料掩蔽衬底，从而在管芯之间留下开放区域。接着使用反应性气体等离子体来处理所掩蔽的衬底，其中反应性气体等离子体蚀刻在管芯之间暴露的衬底材料。衬底的等离子体蚀刻可部分或完全穿过衬底而进行。在部分等离子体蚀刻的状况下，通过后续割开步骤来分离管芯，从而使单独的管芯分离。该技术相比机械切片提供数个益处：
裂纹和碎屑减少；
切缝尺寸可减小到大大小于20微米；
处理时间不随着管芯的数目增加而显著增加；
处理时间对于较薄晶圆来说减少；并且
管芯拓扑不限于直线格式。
在器件制造后，但在管芯分离之前，可通过机械研磨或类似处理而使衬底减薄到几百微米乃至小于一百微米的厚度。
在切片过程之前，衬底通常被安装在切片夹具上。此夹具通常包括支撑粘合隔膜的刚性框架。待切片的衬底被粘合到隔膜上。此夹具固持所分离的管芯以进行后续下游操作。用于晶圆切片的大多数工具(锯或基于激光的工具)被设计成以此构造处置衬底，且数个标准夹具已被设立；然而，这些夹具与其支撑的衬底极其不同。虽然这些夹具被优化以用于当前晶圆切片设备中，但这些夹具无法在已被设计成处理标准衬底的设备中处理。因此，当前自动化等离子体蚀刻设备不适用于处理被夹住以进行切片的衬底，且难以实现等离子体蚀刻技术对于管芯分离应具有的益处。
一些团体已预期使用等离子体来从晶圆衬底对管芯进行单体化。第6,642,127号美国专利描述一种等离子体切片技术，其中在被设计成处理硅晶圆的设备中进行等离子体处理之前，衬底晶圆首先经由粘合材料而附接到载体晶圆。此技术提出调适待切片的衬底的形状因素以与标准晶圆处理设备兼容。虽然此技术允许标准等离子体设备对晶圆进行切片，但所提出的技术将不与切片操作的下游的标准设备兼容。将需要额外步骤以调适下游设备或针对标准下游设备而恢复衬底形状因素。
第2010/0048001号美国专利申请预期使用粘合到薄隔膜且支撑在框架内的晶圆。然而，在第2010/0048001号申请中，通过将掩模材料粘合到晶圆的背面且在等离子体处理之前使用激光来界定蚀刻格线而实现掩蔽处理。与从前侧对衬底进行单体化的标准切片技术相比，此技术引入额外复杂且昂贵的步骤，而这些步骤可抵消等离子体切片的一些优点。还要求另外需要将背面掩模与前侧器件图案对准。
因此，需要一种等离子体蚀刻设备，该等离子体蚀刻设备可用于将半导体衬底切片为单独的管芯，且与处置安装在胶带上且支撑在框架中的衬底的已设立晶圆切片技术兼容，且还与标准前侧掩蔽技术兼容。
现有技术不能提供本发明的益处。
因此，本发明的目标是提供一种改进，该改进克服现有技术器件的不足，且显著促进使用等离子体蚀刻设备的半导体衬底的切片的进步。
本发明的另一目标是提供一种用于对衬底进行等离子体切片的方法，该方法包括：提供具有壁的处理室；邻近于处理室的壁提供等离子体源；在处理室内提供工件支撑件；将衬底放置在载体支撑件上以形成工件；提供置于衬底与框架之间的中间环；将工件装载到工件支撑件上；通过等离子体源产生等离子体；以及通过所产生的等离子体来蚀刻工件。
本发明的又一目标是提供一种用于对衬底进行等离子体切片的方法，该方法包括：提供具有壁的处理室；邻近于处理室的壁提供等离子体源；在处理室内提供工件支撑件；将衬底放置在载体支撑件上以形成工件；提供置于衬底与框架之间的中间环；在等离子体源与工件之间提供盖环；将工件装载到工件支撑件上；通过等离子体源产生等离子体；以及通过所产生的等离子体来蚀刻工件。
本发明的再一目标是提供一种用于对衬底进行等离子体切片的方法，该方法包括：提供具有壁的处理室；邻近于处理室的壁提供等离子体源；在处理室内提供工件支撑件，工件支撑件具有静电夹盘；将衬底放置在载体支撑件上以形成工件；提供置于衬底与框架之间的中间环；将工件装载到工件支撑件上；通过等离子体源产生等离子体；以及通过所产生的等离子体来蚀刻工件。
本发明的另一目标是提供一种用于对衬底进行等离子体切片的方法，该方法包括：组装具有刚性框架、中间环、柔性隔膜和至少一个衬底的工件；将该工件转移到处理室中；使该工件的衬底暴露于等离子体；通过移除刚性框架来修改该工件；以及处理修改后的工件。
前文已概述本发明的一些相关目标。这些目标应被解释为仅说明本发明的一些较显著的特征和应用。可通过以不同方式应用所公开的发明或在本公开的范围内修改本发明来获得许多其它有益结果。因此，除权利要求结合附图所界定的本发明的范围外，还通过参考发明内容和具体实施方式来获得本发明的其它目标和更全面的理解。
发明内容
本发明描述一种实现半导体衬底的等离子体切片的等离子体处理设备。在器件制造和晶圆减薄后，使用常规掩蔽技术来掩蔽衬底的前侧(电路侧)，这会保护电路部件且在管芯之间留下不受保护的区域。衬底被安装在薄胶带上，其中薄胶带被支撑在刚性框架内。衬底/胶带/框架组件被转移到真空处理室中，且暴露于反应性气体等离子体，其中管芯之间的不受保护的区域被蚀刻掉。在此过程期间，框架和胶带受到保护而未被反应性气体等离子体损坏。该处理使管芯完全分离。在蚀刻后，衬底/胶带/框架组件另外暴露于等离子体，该等离子体从衬底表面移除潜在损坏性的残留物。在从处理室转移出衬底/胶带/框架组件后，管芯使用熟知的技术而从胶带移除，且接着视需要进行进一步处理(例如，封装)。
本发明的另一特征是提供一种用于对衬底进行等离子体切片的方法。衬底可具有半导层，例如，硅，且/或衬底可具有III-V族元素层，例如，GaAs。衬底可具有图案化在衬底的电路侧上的保护层，例如，光致抗蚀剂层。提供具有壁的处理室以及邻近于处理室的壁的等离子体源。等离子体源可以是高密度等离子体源。可提供与处理室流体连通的真空泵以及与处理室流体连通的气体入口。在处理室内提供工件支撑件。通过将衬底放置在载体支撑件上来形成工件。可通过将衬底粘合到支撑膜且接着将具有支撑膜的衬底安装到框架来形成工件。支撑膜可具有上表面和下表面。支撑膜可具有聚合物层和/或导电层。支撑膜可以是标准切片胶带。框架可具有导电层和/或金属层。接着将工件装载到工件支撑件上以进行等离子体处理。可将RF电源耦合到工件支撑件以在工件周围产生等离子体。可通过将例如氦气等加压气体从工件支撑件供应到工件而提供工件与工件支撑件之间的热连通。可将静电夹盘并入到工件支撑件中，进而静电夹盘可将支撑膜夹持到静电夹盘。在衬底与框架之间置入中间环。中间环可接触支撑膜。中间环可还包括内径，并且衬底可还包括外径，其中中间环的内径的大小大于衬底的外径。中间环可被定位成与衬底共面。中间环可包括一个或更多个构件。中间环可被定位在支撑膜的上表面上，并且衬底可被定位在支撑膜的上表面上。可通过真空泵降低处理室内的压力，且可通过气体入口将处理气体引入到处理室中。通过等离子体源产生等离子体，进而通过所产生的等离子体来处理工件。可提供与处理室连通的真空兼容转移模块。可将工件装载到真空兼容转移模块中的转移臂上，进而在将工件从真空兼容转移模块转移到处理室期间，将处理室维持在真空下。
本发明的又一特征是提供一种用于对衬底进行等离子体切片的方法。衬底可具有半导层，例如，硅，且/或衬底可具有III-V族元素层，例如，GaAs。衬底可具有图案化在衬底的电路侧上的保护层，例如，光致抗蚀剂层。提供具有壁的处理室以及邻近于处理室的壁的等离子体源。等离子体源可以是高密度等离子体源。可提供与处理室流体连通的真空泵以及与处理室流体连通的气体入口。在处理室内提供工件支撑件。通过将衬底放置在载体支撑件上来形成工件。可通过将衬底粘合到支撑膜且接着将具有支撑膜的衬底安装到框架来形成工件。支撑膜可具有上表面和下表面。支撑膜可具有聚合物层和/或导电层。支撑膜可以是标准切片胶带。框架可具有导电层和/或金属层。接着将工件装载到工件支撑件上以进行等离子体处理。可将RF电源耦合到工件支撑件以在工件周围产生等离子体。可通过将例如氦气等加压气体从工件支撑件供应到工件而提供工件与工件支撑件之间的热连通。可将静电夹盘并入到工件支撑件中，进而静电夹盘可将支撑膜夹持到静电夹盘。可在等离子体源与工件之间置入盖环。在衬底与框架之间置入中间环。中间环可不重叠盖环。中间环可还包括内径，并且衬底可还包括外径，其中中间环的内径的大小大于衬底的外径。中间环可被定位成与衬底共面。中间环可包括一个或更多个构件。中间环可被定位在支撑膜的上表面上，并且衬底可被定位在支撑膜的上表面上。可通过真空泵降低处理室内的压力，且可通过气体入口将处理气体引入到处理室中。通过等离子体源产生等离子体，进而通过所产生的等离子体来处理工件。可提供与处理室连通的真空兼容转移模块。可将工件装载到真空兼容转移模块中的转移臂上，进而在将工件从真空兼容转移模块转移到处理室期间，将处理室维持在真空下。
本发明的再一特征是提供一种用于对衬底进行等离子体切片的方法。衬底可具有半导层，例如，硅，且/或衬底可具有III-V族元素层，例如，GaAs。衬底可具有图案化在衬底的电路侧上的保护层，例如，光致抗蚀剂层。提供具有壁的处理室以及邻近于处理室的壁的等离子体源。等离子体源可以是高密度等离子体源。可提供与处理室流体连通的真空泵以及与处理室流体连通的气体入口。在处理室内提供工件支撑件。通过将衬底放置在载体支撑件上来形成工件。可通过将衬底粘合到支撑膜且接着将具有支撑膜的衬底安装到框架来形成工件。支撑膜可具有上表面和下表面。支撑膜可具有聚合物层和/或导电层。支撑膜可以是标准切片胶带。框架可具有导电层和/或金属层。接着将工件装载到工件支撑件上以进行等离子体处理。可将RF电源耦合到工件支撑件以在工件周围产生等离子体。可通过将例如氦气等加压气体从工件支撑件供应到工件而提供工件与工件支撑件之间的热连通。将静电夹盘并入到工件支撑件中，进而静电夹盘可将支撑膜夹持到静电夹盘。静电夹盘可具有至少一个夹持电极。在衬底与框架之间置入中间环。中间环可重叠静电夹盘的夹持电极。中间环可完全重叠静电夹盘的夹持电极。中间环可还包括内径，并且衬底可还包括外径，其中中间环的内径的大小大于衬底的外径。中间环可被定位成与衬底共面。中间环可包括一个或更多个构件。中间环可被定位在支撑膜的上表面上，并且衬底可被定位在支撑膜的上表面上。可通过真空泵降低处理室内的压力，且可通过气体入口将处理气体引入到处理室中。通过等离子体源产生等离子体，进而通过所产生的等离子体来处理工件。可提供与处理室连通的真空兼容转移模块。可将工件装载到真空兼容转移模块中的转移臂上，进而在将工件从真空兼容转移模块转移到处理室期间，将处理室维持在真空下。
本发明的另一特征是提供一种用于对衬底进行等离子体切片的方法。使用刚性框架、中间环、柔性隔膜和至少一个衬底来组装工件。衬底可具有半导层，例如，硅，且/或衬底可具有III-V族元素层，例如，GaAs。衬底可具有图案化在衬底的电路侧上的保护层，例如，光致抗蚀剂层。柔性隔膜可具有聚合物层和/或导电层。柔性隔膜可以是标准切片胶带。框架可具有导电层和/或金属层。中间环可被定位成与衬底共面。中间环可包括一个或更多个构件。中间环可被定位在支撑膜的上表面上，并且衬底可被定位在支撑膜的上表面上。接着将工件转移到处理室中。使工件的衬底暴露于等离子体。在等离子体处理之后，通过移除刚性框架来修改工件。接着，发送修改后的工件以进行下游处理。
前文已相当宽泛地概述本发明的较相关和重要的特征，以便可较好地理解下文的具体实施方式，以可更全面地理解对本领域的当前贡献。将在下文描述本发明的额外特征，其中所述特征形成本发明的权利要求的主题。本领域的技术人员应了解，所公开的概念和具体实施例可容易用作用于修改或设计执行本发明的相同目的的其它结构的基础。本领域的技术人员还应理解，这些等同构造不偏离所附权利要求所阐述的本发明的精神和范围。
附图说明
图1是图示由格线分离的单独的器件的半导体衬底的俯视图；
图2是图示由格线分离的单独的器件的半导体衬底的横截面图；
图3是图示安装到胶带和框架的半导体衬底的横截面图；
图4是图示正通过等离子体处理蚀刻的安装到胶带和框架的半导体衬底的横截面图；
图5是安装到胶带和框架的被分离的半导体器件的横截面图；
图6是真空处理室的横截面图；
图7是处于处理位置中的晶圆/框架的横截面图；
图8是处于真空处理室中的框架和盖环的放大的横截面图；
图9是具有安装到室壁的盖环的室内的部分的横截面图；
图10是具有安装到内部散热片的盖环的室内的部分的横截面图；
图11是由转移臂支撑的安装到胶带和框架的半导体衬底的俯视图；
图12是由转移臂支撑的安装到胶带和框架的半导体衬底的横截面图；
图13是处于转移位置中的晶圆/框架的横截面图；
图14是筛网的顶视图；
图15是根据现有技术的静电夹盘的顶视图；
图16是根据现有技术的多区静电夹盘的顶视图；
图17是根据本发明的一个实施例的静电夹盘的顶视图；
图18是根据现有技术的静电夹盘上的衬底的横截面图；
图19是根据本发明的一个实施例的静电夹盘上的工件的横截面图；
图20是根据本发明的一个实施例的静电夹盘的横截面图；
图21是根据本发明的一个实施例的静电夹盘的横截面图；
图22是根据本发明的一个实施例的具有多个衬底的工件的俯视图；
图23a到图23c是根据本发明的机械隔板的变化的横截面图；
图24是根据本发明的一个实施例的所蚀刻的特征的横截面图；
图25是根据本发明的用于调整机械隔板的方法的流程图；
图26是根据本发明的一个实施例的静电夹盘的横截面；
图27是根据本发明的一个实施例的静电夹盘的横截面；
图28是根据本发明的盖环的俯视图；
图29是根据本发明的盖环和ESC的横截面；
图30是根据本发明的盖环和ESC的横截面；
图31a是根据现有技术的一组单独的器件的顶视图；
图31b是根据现有技术的一组单独的器件和一个过程控制监控器的顶视图；
图32是根据本发明的一组单独的器件的顶视图；
图33是根据本发明的一组单独的器件和一个过程控制监控器的俯视图；
图34是根据本发明的一组单独的器件和一个过程控制监控器的俯视图；
图35是根据本发明的一组单独的器件和多个过程控制监控器的俯视图；
图36是图示根据现有技术的由格线分离的单独的器件的半导体衬底的俯视图；
图37是图示根据本发明的由格线分离的单独的器件的半导体衬底的俯视图；
图38是根据本发明的盖环的俯视图；
图39是根据本发明的盖环的俯视图；
图40是根据本发明的盖环的俯视图；
图41是根据本发明的盖环的俯视图；
图42是根据本发明的一个实施例的安装到胶带和含有中间环的框架的半导体衬底的横截面图；
图43是根据本发明的一个实施例的具有盖环以及含有中间环的工件的室内的部分的横截面图；
图44是根据本发明的一个实施例的静电夹盘上的含有中间环的工件的横截面图；以及
图45是根据本发明的一个实施例的处理含有中间环的工件的方法的流程图。
类似的附图标记遍及附图的若干视图表示类似的部分。
具体实施方式
器件制造后的典型半导体衬底被图示在图1中。衬底(100)在其表面上具有含有由格线区域(120)分离的器件结构(110)的数个区域，其中，格线区域(120)允许将器件结构分离为单独的管芯。虽然硅通常用作衬底材料，但因特定特性而被选择的其它材料被频繁采用。这些衬底材料包含砷化镓和其它III-V族元素材料或已被沉积半导层的非半导体衬底。其它衬底类型还可包含绝缘体上硅(SOI)晶圆和安装在载体上的半导体晶圆。虽然以上实例描述由格线分离的管芯，但本发明的方面可有益地应用到衬底上的其它图案构造。
在本发明中，如图2的横截面图所示，器件结构(110)接着被覆盖保护材料(200)，同时格线区域(120)保持不受保护。此保护材料(200)可以是通过熟知技术涂覆和图案化的光致抗蚀剂。作为最终处理步骤，一些器件被涂布横跨整个衬底涂覆的保护介电层，例如，二氧化硅或PSG。如工业中所熟知的，可通过以光致抗蚀剂进行图案化且蚀刻介电材料而从格线区域(120)选择性移除保护介电层。这使器件结构(110)由介电材料保护，且衬底(100)在格线区域(120)中实质上不受保护。应注意，在一些状况下，用于检查晶圆质量的测试特征可位于格线区域(120)中。取决于具体晶圆制造过程流程，这些测试特征在晶圆切片过程期间可受到保护或可不受到保护。虽然所图示的器件图案示出长方形管芯，但这不是必要的，且单独的器件结构(110)可以是最佳地适用于衬底(100)的最优利用的任何其它形状，例如，六边形。重要的是注意到，虽然先前实例考虑将介电材料用作保护膜，但本发明可通过广泛范围的保护膜来实践，该保护膜包含半导电保护膜和导电保护膜。此外，保护层可由多种材料组成。还重要的是注意到，保护膜的某一部分可以是最终器件结构的整体部分(例如，钝化介电质、金属焊盘等)。此外，本发明还可有益地用于块体晶圆，而不必具有器件或器件结构。一个这种实例可以是由界定待蚀刻的结构的掩蔽材料覆盖的半导体衬底(硅、III-V族元素化合物)，该半导体衬底被安装在载体上或不被安装。衬底还可含有具有不同材料性质的至少一个额外层，例如，绝缘层。
衬底(100)可通常通过研磨过程来减薄，这会将衬底厚度减小到几百微米到薄达约30微米或更小。如图3所示，减薄的衬底(100)接着粘合到胶带(300)，而胶带(300)转而安装在刚性框架(310)中以形成工件(320)。胶带(300)可以是如本领域中所知的UV释放胶带(例如，UV释放切片胶带)。框架通常为金属或塑料，但其它框架材料也是可行的。框架(310)可以是任何形状，包含不对称形状。胶带(300)通常由含有碳的聚合物材料制成，且可另外具有涂覆到其表面的薄导电层。胶带(300)提供对减薄的衬底(100)的支撑，否则减薄的衬底(100)过于易碎而不能在不出现裂纹的情况下处置。应注意，图案化、减薄且接着安装的顺序并不是关键的，且步骤可被调整以最佳地适配特定器件和衬底以及所使用的处理设备。重要的是注意到，虽然先前实例考虑由如下过程组成的工件(320)，即将衬底(100)安装在粘合胶带(300)上，粘合胶带(300)转而被附接到框架(310)，但本发明不受晶圆和载体的构造的限制。晶圆载体可包括各种材料。在等离子体切片过程期间，载体支撑衬底。此外，晶圆不需要使用粘合剂附接到载体，将晶圆固持到载体且允许衬底到阴极的装置热连通的任何方法是足够的(例如，静电夹持的载体、具有机械夹持机构的载体等)。
在将具有胶带(300)的衬底(100)安装在切片框架(310)中后，工件(320)被转移到真空处理室中。理想地，转移模块也处于真空下，这使处理室在转移期间保持在真空下，从而减少处理时间，且防止处理室暴露于大气和可能的污染。如图6所示，真空处理室(600)配备有：气体入口(610)；高密度等离子体源(620)，用于产生高密度等离子体，例如，感应耦合等离子体(ICP)。ICP源通常由接近介电壁(622)的天线(624)组成。RF能量从天线(624)通过介电壁(622)而耦合到真空处理室中以形成等离子体(697)。高密度等离子体源(620)通常由RF电源(637)通过阻抗匹配网络(642)供能。高密度等离子体源通常以约100W到数十kW的RF电力操作。RF电源(637)通常以1kHz到200MHz的频率操作。ICP等离子体源可含有一个以上天线，如本领域中所知。真空处理室(600)还含有：工件支撑件(630)，工件支撑件(630)用于支撑工件(320)；RF偏压电源(640)，RF偏压电源(640)通过工件支撑件(630)将RF电力耦合到工件(320)；以及真空泵(650)，真空泵(650)用于从处理室(600)泵吸气体。RF偏压电源(640)可通过阻抗匹配网络(641)耦合以将RF能量更有效地耦合到工件支撑件(630)。在处理期间，衬底(100)的不受保护的区域(120)使用如图4所示的反应性等离子体蚀刻过程(400)而被蚀刻掉。这使器件(110)分离为单独的管芯(500)，如图5所示。在本发明的另一实施例中，衬底(100)的不受保护的区域(120)使用反应性等离子体蚀刻过程(400)而被部分蚀刻掉。在这状况下，下游操作例如机械断裂操作可用于完成管芯分离。这些下游方法在本领域中是熟知的。
虽然先前实例描述了本发明结合高密度等离子体(例如，ECR、ICP、螺旋波和磁增强等离子体源)使用真空室，但还能够使用广泛范围的等离子体处理来蚀刻衬底的不受保护的区域。例如，本领域的技术人员可想象到本发明的变化，即在真空室中使用低密度等离子体源或者甚至在大气压下或接近大气压使用等离子体。
当工件(衬底/胶带/框架组件)(320)处于用于等离子体处理的位置中时，框架(310)可受到保护而不暴露于等离子体(400)。暴露于等离子体(400)可导致框架(310)的加热，而框架(310)的加热转而可导致安装胶带(300)的局部加热。在高于约100℃的温度下，胶带(300)的物理性质及其粘合能力可能恶化，且将不再粘合到框架(310)。此外，将框架(310)暴露于反应性等离子体气体可导致框架(310)的劣化。因为框架(310)通常在晶圆切片后被重新使用，所以这可限制框架(310)的使用寿命。将框架(310)暴露于等离子体(400)还可负面影响蚀刻过程：例如，框架材料可与处理气体反应，从而实际上降低处理气体在等离子体中的浓度，同时这可降低衬底材料的蚀刻速率，因此增加处理时间。为了保护框架(310)，如图6、图7和图8所示的保护盖环(660)被定位在框架(310)上方。在一个实施例中，盖环(660)不触碰框架(310)，这是因为与框架(310)的接触(这会在转移到处理室(600)中期间发生)可产生不良的颗粒。
在图8中，尺寸(800)表示盖环(660)与框架(310)之间的距离。此尺寸的范围可以是从大于约0.1mm到小于约20mm，其中最优值为4mm。如果距离(800)过大，那么等离子体将接触框架(310)，且盖环(660)的益处可能丧失。
在一个实施例中，盖环(660)是温度控制式的。在没有冷却的情况下，盖环(660)的温度可由于暴露于等离子体而升高，且转而经由热辐射而加热胶带(300)和框架(310)，因而导致如上所述的劣化。对于盖环(660)被冷却的状况来说，盖环(660)的冷却通过使其与冷却本体，例如，图9所示的处理室(600)的壁或图10所示的位于处理室(600)内的散热片(1000)直接接触来实现。为了确保热从盖环(660)充分移除到散热片(1000)，盖环(660)应由具有良好热导率的材料制成。这些材料包含许多金属例如铝，但其它导热材料例如氮化铝和其它陶瓷可被使用。盖环材料的选择被选择为与所使用的等离子体处理气体兼容。虽然铝对于基于氟的处理来说是令人满意的，但当使用基于氯的处理时，替代材料例如氮化铝或保护涂层例如氧化铝的添加可以是必要的。在等离子体处理期间的盖环(660)的操作温度的范围为从约25℃到约350℃。优选地，盖环(660)的温度被保持在50℃到90℃的范围中，这使到胶带(300)和框架(310)的热辐射最小化，且确保胶带(300)维持其机械完整性。或者，盖环(660)可通过使盖环(660)与温度控制式流体接触而为温度控制式的。此流体可以是液体或气体。在盖环(660)温度由流体控制的状况下，盖环(660)可含有数个流体通道以促进热传递。这些流体通道可处于盖环(660)内部，是外部附接的，或两种情况的某一组合。
在一个实施例中，盖环(660)可从衬底直径连续延伸到室内直径。为了避免泵吸传导的损失(这可负面影响处理室(600)内的压力控制)，多个泵吸孔(1010)可被添加到盖环(660)，这在仍提供从盖环(660)进行热移除的路径的同时允许处理气体的充分传导。在图9和图10中，示出了以具体几何结构布置的多个孔(1010)，但孔(1010)的形状、密度、大小、图案和对称性可取决于所需的处理室(600)尺寸和泵吸传导而变化。优选的是，孔(1010)不重叠胶带(300)。在另一实施例中，孔(1010)不重叠工件(320)。
工件(衬底/胶带/框架组件)(320)由转移臂(1100)转移进出处理室(600)，其中转移臂(1100)支撑框架(310)和衬底(100)，以使得框架(310)和衬底(100)被维持近乎共面，如图11和图12所示。转移臂(1100)可支撑胶带(300)与框架(310)两者，或单独支撑框架(310)，但重要的是，组件(320)由于减薄的衬底(100)的易碎性质而不能单独在衬底(100)区域之下支撑。转移臂(1100)具有附接到转移臂(1100)的对准夹具(1110)，其中对准夹具(1110)在框架(310)被转移到处理室(600)之前在可重复的位置中对准框架(310)。框架(310)还可通过半导体处理中熟知的其它技术(例如，光学对准)来对准。还可通过这些熟知技术来对衬底(100)执行对准。重要的是，工件(衬底/胶带/框架组件)(320)在放置在处理室(600)内之前被对准，以避免如下文解释的错误处理。
在图8中，衬底到框架的尺寸(810)表示衬底(100)的外径与框架(310)的内径之间的距离。该尺寸可以是20mm到30mm(例如，对于200mm的衬底来说，Disco公司的切片框架具有约250mm的内径，以使得衬底到框架的尺寸(810)为标称25mm)。在将晶圆(100)在框架(310)内安装在胶带(300)上期间，晶圆(100)放置的偏差可多达2mm，以使得作为衬底(100)外径与盖环(660)的内径之间的距离的盖环到衬底的距离(820)也可在组件间变化多达2mm。如果某时盖环到衬底的距离(820)小于零，那么盖环(660)将覆盖衬底(100)的边缘。衬底的此区域将被遮挡且被阻止蚀刻，这可阻止管芯分离且在后续处理步骤中导致问题。优选的是，盖环(660)不重叠衬底(100)。在转移之前需要衬底/胶带/框架组件(320)的对准以防止这些问题。此外，为了另外确保盖环到衬底的距离(820)不小于零，盖环内径应大于衬底(100)的直径。优选的是，盖环内径比衬底直径大5mm(例如，针对200mm的衬底，盖环内径为205mm)。图8中的盖环悬凸尺寸(830)表示从盖环(660)的内径到框架(310)的内径的距离。在转移到处理室(600)之前的框架(310)的对准确保盖环悬凸尺寸(830)对围绕衬底(100)的整个周界保持基本上恒定，且胶带(300)的不被静电夹盘(ESC)(670)接触的任何部分从等离子体实质上被遮挡。在优选实施例中，不与ESC(670)热接触的任何胶带(300)被盖环(660)重叠。在一个实施例中，盖环(660)和衬底(100)位于不同平面中。因此，盖环的内周(661)不邻近于衬底的外周(101)。
当工件(例如，衬底/胶带/框架组件)(320)被转移到处理室(600)中时，工件(例如，衬底/胶带/框架组件)(320)被放置到提升机构(680)上且从转移臂(1100)移除。在将工件(例如，衬底/胶带/框架组件)(320)转移出处理室(600)期间，发生反向过程。提升机构(680)触碰框架(310)区域，且不对衬底(100)提供点接触。对衬底(100)进行点接触可尤其在管芯分离和工件(320)的卸载后对衬底(100)造成损坏，这是因为胶带(300)的柔性可导致管芯彼此接触且发生损坏。图13示出提升机构(680)从底侧提升框架(310)；然而还可通过使用夹持装置与框架(310)的顶表面、底表面、外径或这些的组合接触而从转移臂(1100)移除框架(310)。为了具有足够间距以将工件(320)放置在工件支撑件(630)上来处理衬底(100)，框架(310)、工件支撑件(630)和盖环(660)可相对于彼此移动。这可通过移动盖环(660)、工件支撑件(630)或提升机构(680)或三者的任何组合来实现。
在等离子体处理期间，热被传递到等离子体触碰的所有表面，包含衬底(100)、胶带(300)和框架(310)。盖环(660)将使到胶带(300)和框架(310)的区域的热传递最小化，但衬底(100)必须暴露于等离子体(400)以供处理。
如图6所示，穿孔机械隔板(690)可被置于等离子体源(620)与工件支撑件(630)之间。机械隔板(690)可以是导电的(例如，由金属制成或涂有金属)。金属隔板(690)优选由铝制成。金属隔板(690)可在允许高含量的中性物质抵达工件的同时，帮助减小抵达工件的离子密度和等离子体发射强度。本发明提供对抵达工件的离子密度和等离子体发射强度的控制。对于与本发明相关的应用来说，优选的是，抵达工件的来自等离子体源(620)的离子密度和等离子体发射强度通过机械隔板以10％到50％的范围衰减。在一个优选实施例中，通过机械隔板进行的衰减可大于10％。在一个优选实施例中，通过机械隔板进行的衰减可大于30％。在又一优选实施例中，通过机械隔板进行的衰减可大于50％。
在一个实施例中，机械隔板(690)下方的等离子体通过由RF电力供应器(640)经由工件支撑件(630)和/或ESC(670)施加RF偏压电力而持续。在这状况下，作用在衬底(100)上的等离子体通过经由工件支撑件(630)和/或ESC(670)施加RF偏压电力而持续。
在本发明中，机械隔板(690)的温度的范围可介于0℃与350℃之间。优选将机械隔板(690)维持在大于60℃的温度。机械隔板可完全或部分地将工件与等离子体源分离。优选的是，隔板重叠待蚀刻的衬底。在优选实施例中，衬底(100)完全重叠机械隔板(690)。在又一实施例中，机械隔板(690)的直径比衬底(100)的直径大至少10％。
机械隔板(690)应被定位在衬底(100)与等离子体源(620)之间。机械隔板(690)可完全将等离子体源(620)中的区域与室(600)的剩余部分隔离。为了防止机械隔板(690)中的穿孔的图案印刷在衬底(100)上，优选的是，从衬底的顶部到重叠的机械隔板(690)的底表面的距离至少与衬底(100)的顶表面处的等离子体鞘一样大。等离子体鞘的厚度是压力、气体组成和等离子体密度以及其它参数的函数。通常，等离子体鞘厚度的范围是从约100微米到约2厘米。在一个实施例中，机械隔板(690)与衬底(100)的顶表面相距至少0.1mm。机械隔板(690)优选与衬底(100)的顶表面相距至少1cm。
机械隔板(690)中的穿孔(695)允许等离子体扩散穿过且作用在衬底上。穿孔(695)可以是任何形状和尺寸(例如，圆形、六边形、椭圆形、任何多边形等)。机械隔板厚度(2620)可被设计成影响作用在衬底的表面上的等离子体物质组成。如图23c所示，机械隔板(690)的厚度(2620)可横跨隔板变化。厚度变化可以是连续的、离散的或两者的组合。优选地，机械隔板厚度(2620)小于约2.5cm。穿孔孔径(2600)的范围可以是从约0.1mm到约1cm。穿孔(695)的典型纵横比可以是0.5:1到100:1之间，但优选为0.5:1到10:1之间。在一个实施例中，机械隔板(690)将等离子体离子密度从等离子体源内大于约1011cm-3减小到接近衬底表面小于约1010cm-3。
机械隔板(690)中的穿孔(695)可按许多方式来布置。图14示出机械隔板(690)的顶视图，其中机械隔板(690)具有以直线图案均匀地分布的穿孔(695)的图案。虽然图14示出穿孔(695)的直线图案，但可使用包含六边形、蜂窝形或圆形穿孔图案的替代构造。穿孔(2600)的尺寸可横跨机械隔板(690)而变化(例如，图23b和图23c)。
在替代实施例中，机械隔板(690)中的穿孔图案可被设计成使得穿孔(2610)之间的间隔是可变的(例如，图23b和图23c)。在又一实施例中，穿孔的大小和/或形状可横跨机械隔板(690)而变化。机械隔板(690)可具有如下穿孔图案，使得穿孔大小(2600)与间隔(2610)两者横跨隔板而变化。
虽然图6中的示意图示出具有一个机械隔板(690)的处理室(600)，但具有设置在等离子体源(620)与衬底(100)之间的不止一个的机械隔板(690)可以是有益的。机械隔板(690)可以是相同大小和形状，或可以是不同大小和/或形状。多个机械隔板(690)可被构造在同一平面中或不同平面中(例如，重叠或堆叠的隔板)。多个机械隔板(690)可具有彼此相同或不同的穿孔形状、大小和图案。
高密度等离子体源(620)可产生高水平的UV辐射。此UV辐射可导致不良的副反应或损坏衬底(100)。在一些应用中，希望将衬底从来自等离子体源(620)的UV发射屏蔽。减少此发射的一种方式是限制从等离子体源到衬底的UV发射的直接路径(例如，限制从等离子体源到衬底的“视线”)。在处于不同平面且重叠的隔板的状况下，确保隔板的重叠区中的穿孔(695)不重合(例如，隔板具有某一重叠区，其中隔板的穿孔不彼此重叠)可以是有益的。在重叠的隔板(695)的一个实施例中，隔板的重叠区中的至少一个穿孔(695)不与另一隔板中的穿孔重叠。在重叠的隔板的又一实施例中，隔板(695)中的穿孔都不彼此重叠。在此构造中，不存在从等离子体源发射的光穿过隔板的重叠区而抵达衬底的直接路径。
机械隔板(690)中的穿孔(695)的图案可用于调整衬底(100)上的蚀刻均匀度。此调整可通过使隔板(2620)的厚度、穿孔大小(2600)、穿孔形状、穿孔间隔(2610)或这些因素的任何组合变化来实现。
为了确定机械隔板(690)的正确穿孔(695)构造，可针对给定的隔板构造进行以下步骤(参见图25)：处理衬底、测量至少一个晶圆性质(例如，材料蚀刻速率、选择性比、特征轮廓等)、基于至少一个所测量的性质来调整机械隔板(690)(例如，隔板间隔、从隔板到衬底的距离、隔板厚度和/或穿孔大小、间隔、形状和/或纵横比等)。处理另一晶圆，且若必要，重复机械隔板(690)以实现期望的一个或更多个晶圆性质。
通常，在化学驱动式等离子体蚀刻过程中，希望在维持期望特征轮廓的同时，将衬底蚀刻速率与掩蔽材料蚀刻速率的比(蚀刻选择性)最大化。在使用时分多路复用处理(例如，Bosch处理或DRIE)的硅蚀刻的状况下，这通过经由衬底支撑件将某一最小RF偏压电力施加到衬底来实现，以便维持期望特征轮廓。通常，此RF偏压电力小于约50W。在较高RF偏压电力下，蚀刻选择性(材料蚀刻速率/掩模蚀刻速率)可不良地减小。当机械隔板被放置在高密度等离子体源与衬底之间时，可用于蚀刻衬底的离子的密度显著减小。与现有技术相比，这允许较高的RF偏压电力有益地施加到衬底。在机械隔板处于等离子体源与衬底之间的情况下，有益的时分多路复用(例如，Bosch或DRIE)处理结果可在50W到150W的范围中的施加到衬底的RF偏压电力下实现。在优选实施例中，施加到衬底的RF偏压电力大于约50W。在另一优选实施例中，施加到衬底的RF偏压电力大于约100W。在另一优选实施例中，施加到衬底的RF偏压电力大于约150W。
在等离子体处理期间，衬底(100)的额外冷却通常是通过使用静电夹盘(ESC)(670)来提供的。图15到图17示出ESC(670)的实例，其中ESC(670)通常用于半导体处理中，以在加压流体(通常为气体，例如，氦气)被维持在衬底(100)与ESC之间的间隙(2000)中时，将吸引力施加到衬底(100)。这确保可在衬底(100)与可为温度控制式的工件支撑件(630)之间发生有效的热传递。注意，在图15和图16中，出于说明的目的，虚线表示ESC的与晶圆(100)重叠的区域。在处理期间，晶圆(100)位于ESC(670)的顶表面上。
图15示出如本领域中所知的静电夹盘的顶视图。ESC(670)通常将具有一个或更多个密封区(1700)以将加压流体限定在ESC与正被夹持的衬底(100)之间。密封区(1700)通常被采用在ESC的周缘附近以及否则会导致加压流体泄漏且使热传递劣化的任何特征周围。一些ESC利用如图16所示的多个同心密封带(1700)，以产生离散容积或区(1800、1810)，其中离散容积或区(1800、1810)允许独立地控制相应区内的流体压力。这些ESC通常被描述为多压力区ESC。还可能的是，压力区(1800、1810)不是离散的，且一些加压流体在区之间泄漏。宽密封区(1700)通常不是优选的。通常，横跨重叠所述宽密封区的工件区域的热梯度可负面地影响蚀刻的一些特性。相反，如果密封区不是足够宽，那么加压流体可能泄漏，且热传递可能劣化。如图15所示，在现有技术中，如上所述的密封区或密封带(1700)不延伸超出衬底(100)，这是因为如果密封区或密封带(1700)延伸超出衬底(100)，将会使密封带(1700)的密封表面暴露于潜在腐蚀性的等离子体气体，这可缩短ESC的使用寿命。图18示出如本领域中所知的静电夹盘上的刚性衬底(100)的横截面图。注意，密封带(1700)被衬底(100)重叠。此外，本领域中通常使衬底(100)延伸超过密封表面(1700)的边缘，以便在将晶圆放置在ESC(670)上期间适应任何放置误差。还重要的是，注意到，在现有技术中，用于将衬底提离ESC的提升销孔(1720)和提升销(2025)也位于衬底(100)下，处于最外部密封带(1700)内。最终，本领域中已知的ESC具有被限定到衬底(100)下方的区域的夹持电极(2010)。因此，夹持电极(2010)处于由外密封带(1700)界定的区域内，夹持电极(2010)与外密封带(1700)两者都处于晶圆周缘内。
图19示出本发明的一个实施例的横截面图。当夹持柔性工件(例如，含有胶带(300)的工件(320)等)时，优选使至少一个夹持电极(2010)重叠密封区(1700)，如图19所描绘。这在工件的柔性区重叠密封区(1700)时是特别重要的。夹持电极(2010)与柔性工件(300)的重叠帮助将氦气泄漏最小化。优选地，此重叠(2200)大于1mm宽。重叠(2200)可包含密封带周界的内侧边缘、密封带周缘的外边缘、密封带内的区或这三种情况的某一组合。
在本发明的一个实施例中，由夹持电极(2010)和密封带(1700)的重叠界定的区形成限定衬底(100)的连续边界。在本发明的另一实施例中，密封带(1700)可被夹持电极(2010)完全重叠。
在本发明的又一实施例中，夹持电极(2010)可重叠盖环(660)。重叠(2240)通常处于约1mm到小于约10mm的范围中。在一个优选实施例中，重叠(2240)小于约1mm。在另一优选实施例中，重叠(2240)小于约10mm。重叠(2240)可以是零。
在另一实施例中，密封带(1700)的某一部分不被盖环(660)重叠，该未屏蔽密封带区(2250)示出在图19中。在此构造中，优选的是，夹持电极(2010)重叠未屏蔽密封带区(2250)的某一部分(例如，未被盖环(660)覆盖的密封带(1700))。优选的是，夹持电极(2010)与未屏蔽密封带区(2250)的重叠大于约1mm宽。也优选的是，夹持电极(2010)与未屏蔽密封带区(2250)的重叠限定衬底(100)。在一个实施例中，夹持电极(2010)重叠未被盖环(660)重叠的密封带(1700)的整个未屏蔽密封带区(2250)。
所述密封区(1700)通常为1mm到15mm宽，但优选小于10mm。对于工件(衬底/胶带/框架组件)(320)来说，衬底(100)的直径外且框架(310)的内径内的区域是胶带(300)。
虽然前述实例是以具有一个密封带的单区ESC而对ESC描述的，但这些实施例还可有益地应用到具有多个压力区(和多个密封带)的静电夹盘。
使用典型的ESC，因为盖环(660)大于衬底(100)的直径，所以将存在胶带(300)的暴露于等离子体处理的区域，该区域未被ESC(670)夹持且进行温度控制或由盖环(660)从等离子体(400)屏蔽。胶带(300)的此区域将达到高温且可能出现故障。因此，图8示出ESC(670)的使用，该ESC(670)被故意制造得大于衬底直径，以使得在区(例如，由盖环到衬底的距离(820)界定的区域)中暴露于等离子体的任何胶带(300)也被夹持且进行温度控制。ESC直径可向外延伸到框架(310)的外周，但ESC直径优选比框架(310)的内径小至少0.2mm。对于其它框架形状因素来说，ESC直径优选小于框架中的最大开口。
如图15所示，如本领域中所知的且用于半导体处理的典型的ESC在其表面上具有图案(1730)。图案化表面(1730)被衬底(100)完全重叠，且处于密封带(1700)内。氦气进入孔(1710)处于图案化区域(1730)中。图案通常被修整成控制某些ESC特性，例如(但不限于)热传递、温度均匀性、氦气扩散和夹持力。图案还可被修整成使颗粒产生最小化。如图18所示，图案化产生至少一个几乎平面的表面(2020)，其中几乎平面的表面(2020)处于ESC的衬底接触表面(2030)下方，因此在衬底被夹持时形成至少一个间隙(2000)。此间隙(2000)通常被填充有加压流体(例如，氦气)以促进热传递。
图19示出本发明的另一实施例。对于工件含有柔性隔膜(300)的应用如等离子体切片来说，优选的是，图案间隔(2210)被选择成使隔膜(300)的变形最小化。对于等离子体切片来说，这在管芯(110)已分离(单体化)且仅实质上由柔性胶带(300)支撑之后是特别重要的。当图案间隔(2210)大于单独的管芯的至少一个尺寸(长度和/或宽度，但不是厚度)时，有可能的是，管芯可能在分离之后倾斜且彼此接触，而潜在地导致对管芯的损坏。在一个实施例中，ESC表面上的图案具有小于最小管芯尺寸(长度和/或宽度)的图案间隔(2210)。图案深度具有小于约50μm到小于约100μm的优选范围。在优选实施例中，优选的是，图案深度(2230)小于100μm。在另一优选实施例中，优选的是，图案深度(2230)小于50μm。图案深度(2230)可小于15μm。管芯大小的范围可以是从约数十微米到数厘米。
在另一实施例中，在平行于密封表面的平面中的图案特征大小(2220)可介于0.1mm与30mm之间，但图案特征大小(2220)优选介于0.5mm与10mm之间。图案间隔(2210)通常至少为平行于密封表面的平面中的图案特征大小(2220)，但优选至少1.5倍于该图案特征大小(2220)。虽然大小用于描述图案特征的尺寸，但可以使用类似尺寸的不同形状。图案特征(2220)的大小和形状可变化。类似地，图案特征(2220)之间的图案间隔(2210)的大小、形状和深度也可变化。
在另一实施例中，一旦管芯分离，为了防止管芯彼此接触，与衬底重叠的ESC区可被设计成具有图案特征大小(2220)和图案特征间隔(2210)，以使得图案特征大小(2220)与图案特征间隔(2210)两者小于待单体化的管芯。衬底(100)可被ESC的图案化区域完全重叠。管芯大小的范围可以是约数十微米到若干厘米。在一个实施例中，ESC(670)的被衬底(100)重叠的表面被粗糙化。粗糙化可经由物理方式(例如，喷珠、喷砂等)、化学方式或两者的组合来实现。粗糙化的表面允许背侧冷却气体(例如，氦气)填充ESC(670)与工件(320)之间的空隙。优选的是，工件(320)之下的ESC表面的粗糙度大于密封环(1700)的粗糙度。密封环区域通常具有小于约10微米-英寸(Ra)的表面粗糙度。还优选的是，被衬底重叠的ESC(670)表面的粗糙度大于约12微米-英寸(Ra)。被衬底重叠的ESC(670)表面的粗糙度可大于约30微米-英寸(Ra)。也优选的是，粗糙化的ESC表面在约1mm到约10mm的范围中延伸超出衬底(100)的周缘。还优选的是，粗糙化的表面延伸超出衬底(100)的周缘至少约1mm。在另一优选实施例中，ESC的粗糙化的表面可从衬底的周缘延伸大于约10mm。
在工件(320)如图22所示含有不止一个衬底(100)的状况下，优选的是，ESC(670)延伸超出至少一个衬底(100)的边缘，优选延伸超出所有衬底(100)的边缘。为了将冷却气体(通常为氦气)限定在衬底之后，胶带(300)必须在静电夹盘(670)与胶带(300)之间形成密封表面。此密封表面通常被称为密封带(1700)。在一个实施例中，密封表面(1700)是连续的，且形成限定所有衬底(100)的区。在另一实施例中，密封带(1700)可以是不连续的，且限定至少一个衬底。在又一实施例中，每一衬底(100)由单独的密封带(1700)限定。在另一实施例中，衬底(100)可覆盖密封带，或者替代地，密封带可位于衬底(100)外。
在工件(320)含有多个衬底的状况下，ESC(670)可含有单个夹持电极(2010)(例如，单极)或多个夹持电极(2010)(例如，多极)。当多个衬底(100)存在于工件(320)上时，优选的是，夹持电极(2010)延伸超出工件(320)上的至少一个衬底(100)的周缘。优选地，夹持电极在约1mm到约10mm的优选范围中延伸超出工件(320)上的所有衬底(100)的周缘。优选的是，夹持电极延伸超出每一衬底(100)周缘至少1mm。在另一实施例中，夹持电极(2010)可延伸超出工件(320)上的每一衬底(100)周缘至少10mm。在另一实施例中，夹持电极(2010)重叠所有衬底(100)。在另一实施例中，每一衬底(100)被夹持电极(2010)完全重叠。优选的是，夹持电极(2010)在重叠衬底(100)处是连续的(例如，无切口)。也优选的是，氦气进入孔(1710)不被任何衬底(100)。氦气进入孔可与任何衬底周缘相距至少1mm。
在如图15和图17所示的现有技术中，未被晶圆(100)覆盖的ESC(670)的区域被填充环(700)覆盖且保护免受等离子体。这与本发明形成对比，在本发明中，ESC(670)的顶表面被胶带(300)保护免受等离子体暴露。填充环(700)可被构造成使得填充环(700)不暴露于等离子体。在工件(320)上的多个衬底(100)的状况下，通过在工件(320)中存在柔性胶带(300)来保护顶表面。这与现有技术构造形成对比，其中现有技术构造在ESC上方设置保护盖，以保护衬底之间的ESC的表面免受等离子体暴露。
对于ESC(670)含有不止一个夹持电极的所有状况(工件(320)上的单个电极或多个电极)来说，优选的是，任何夹持电极的边缘不与衬底(100)交叉。还优选的是，夹持电极的边缘与衬底(100)的周缘相距至少1mm。
当夹持与ESC接触的表面是电绝缘体的工件时，优选的是，电绝缘体的相对静电容率(通常被称为其相对介电常数)大于2。还优选的是，覆盖ESC的夹持电极的电绝缘层具有大于6的相对介电常数，但可通常大于2。填充间隙(2000)的加压流体的相对介电常数优选小于任何边界电绝缘体的最低相对介电常数。加压流体的相对介电常数理想上小于2。间隙内的强电场导致施加到工件的底表面上的强夹持力。间隙(2000)中的流体的压力通常介于1托与100托之间，但优选介于1托与40托之间。
如图18所示，本领域中已知，加压流体可通过穿透ESC的孔(1710)或特征被引入到工件与ESC之间的间隙中。本领域中已知，夹持电极(2010)在穿透所述电极的这些孔或任何其它特征附近的任何部分被切除。通常，这些孔(1710)或穿透特征本质上是圆形的；因此，电极内的切口通常是类似形状。孔(1710)或穿透特征与夹持电极(2010)切口之间的间距(2015)通常用于防止操作期间的加压流体的起弧或离子化。图15还示出针对本领域中已知的ESC，气体引入孔(1710)通常被衬底(100)重叠。此外，如图18所示，在现有技术ESC中，夹持电极(2010)在孔(1710)或穿透特征周围某距离(2015)处具有切口。因为孔(1710)或穿透特征被衬底重叠，所以夹持电极中的切口也被衬底重叠。
对于离子驱动的蚀刻过程(例如，RF电力被施加到工件支撑件和/或ESC夹持电极)来说，由夹持电极和/或工件支撑件的不连续性引起的电场的局部化畸变可导致等离子体鞘不均匀性。等离子体鞘的不均匀性可导致离子以各种角度撞击在晶圆上。撞击的离子将具有受下文将论述的若干参数(例如，工件支撑件RF频率)影响的角分布。上文所论述的因不连续性所致的鞘畸变可使角分布偏斜、缩窄或加宽。当蚀刻特征时，这些影响可转化为可能被倾斜、偏斜、弯曲或具有侧壁劣化的轮廓。
图17示出本发明的另一实施例。当使用例如图3所描绘的工件等工件或衬底结合延伸超出衬底(100)的ESC(670)安装到过大的载体时，优选将孔(例如，氦气进入口)(1710)放置在衬底(100)周缘外。类似地，优选的是，提升销孔(1720)位于晶圆(100)周缘外。在一个实施例(如图9所示)中，ESC不含有用于提升机构(680)的穿孔。提升机构(680)可处于工件支撑件(630)外部。注意，在图17中，出于说明的目的，虚线表示ESC的晶圆(100)重叠的区域。在处理期间，工件(320)(且因此，衬底(100))位于ESC(670)的顶表面上。
如图19所示，孔(例如，氦气进入口)(1710)和提升销孔(1720)在晶圆周缘外的放置允许被衬底(100)重叠的夹持电极(2010)是连续的，而无切口(与图18所示的现有技术相反)。在优选实施例中，夹持电极(2010)完全重叠衬底。在又一实施例中，夹持电极(2010)完全重叠衬底，且重叠大于或等于1.02倍于衬底(100)直径的区。在又一实施例中，夹持电极(2010)与整个衬底(100)重叠，且延伸超出衬底(100)的边缘至少2mm。优选地，夹持电极(2010)比衬底(100)直径大至少约40％。
虽然对于ESC通常使孔(1710)和提升销孔(1720)处于衬底下(参见现有技术的图15和图16)，但当至少一个夹持电极(2010)和/或工件支撑件(630)被施加RF电力时，优选不使孔(1710)和提升销孔(1720)处于晶圆下。当使用工件(320)和例如图19所描绘的ESC的ESC时，优选的是，被施加RF电力的区(例如，工件支撑件(630)或夹持电极(2010))的直径大于正被蚀刻的衬底(100)。如上所述，由被施加RF电力的区的边缘引起的鞘不均匀性可对蚀刻轮廓具有有害影响，且因此，优选的是，该被施加RF电力的一个或更多个区比衬底(100)的直径大至少5％。理想地，如果厚度和相对介电常数在该被施加RF电力的一个或更多个区上方保持几乎不变，那么所述被施加RF电力的区的直径应比衬底(100)大了约40％。被施加RF电力的区可超出衬底(100)的周缘大于10mm。
图26示出本发明的另一实施例。在此实施例中，ESC(670)重叠框架(310)。在此构造中，在密封带(1700)与框架(310)之间存在重叠区。框架(310)可完全重叠密封带(1700)。图26图示框架(310)的内径小于最外部密封带(1700)的内径的状况，但重要的是注意到，最外部密封带(1700)的内径可小于或等于框架(310)的内径。此外，图26示出针对具有单个密封带(1700)的单个氦气背侧冷却区构造的ESC，但本发明也可有益地应用到具有多个氦气冷却区和/或密封带的ESC。
图26还示出柔性胶带(300)(例如，切片胶带)不完全重叠框架(310)的工件构造。为了保护密封带表面免受因反应物或副产物所致的劣化，优选的是，密封带(1700)不延伸超出柔性胶带(300)的周缘。为了将夹持力提供到框架(310)，也优选的是，夹持电极(2010)的某一部分重叠框架(310)的一部分。在此构造中，框架(310)与温度控制式工件支撑件(630)热连通，因此，框架(310)可暴露于等离子体。
图26所示的实施例也可受益于先前实施例所述的特征(除盖环(660)之外)。可在不使用盖环的情况下有益地应用图26所图示且描述的实施例。
对于需要RF偏压电压的过程来说，为了使衬底(100)表面处的等离子体鞘的扰动最小化，所述扰动可导致蚀刻非均匀性，优选的是，ESC(670)的被衬底(100)重叠的区是均匀的，而没有穿过ESC(670)的穿孔(例如，氦气进入孔(1710)或提升销孔(1720))。优选的是，氦气入口(1710)不被衬底重叠(例如，氦气入口(1701)位于衬底(100)的周缘外)。氦气入口(1710)必须位于最外部密封带(1700)内部。优选地，任何密封带(1700)不被衬底(100)重叠。也优选的是，夹持电极(2010)在夹持电极被衬底(100)重叠的区中是连续的。优选的是，夹持电极(2010)完全重叠衬底(100)。夹持电极(2010)可延伸超出衬底(100)的周缘。还优选的是，提升销(2025)和提升销孔(1720)位于衬底(100)周缘外。提升销可在胶带(300)重叠框架(310)处触碰框架(310)和/或胶带(300)。在替代实施例中，提升机构可位于工件支撑件(630)外。提升机构可从框架(310)的底部、顶部或侧面或三者的某一组合接触框架(310)。
图27示出本发明的又一实施例。此实施例可含有图26所述的特征以及盖环(660)。在此构造中，盖环可重叠工件(320)的未夹持部分且保护这些部分免受等离子体。盖环(660)位于等离子体源(620)与工件(320)之间。盖环(660)的内径可大于框架(310)的内径。盖环(660)可具有端口(1010)以允许提高的泵吸效率。优选的是，端口(1010)位于工件支撑件(630)的周缘外。
还重要的是注意到，图26和图27针对含有单个衬底(100)的工件(320)而图示本发明的方面。本发明还可有益地应用到含有多个衬底的工件(320)(例如，图22所示的工件)。
在图38所示的本发明的另一实施例中，盖环(660)被构造用于含有两个或更多个衬底(100)的工件(320)。衬底(100)可以是不同大小和/或形状。衬底(100)可以是一片较大衬底(100)。衬底(100)可含有不同材料。优选的是，衬底以类似化学制剂处理(例如，硅与锗两者在含氟化学制剂中被蚀刻)。盖环(660)含有至少一个开口(662)，该至少一个开口(662)将不止一个衬底(100)暴露于等离子体。优选的是，盖环(660)不重叠衬底(100)。在优选实施例中，从盖环开口(662)到衬底(100)周缘的距离(3800)为至少0.1mm。还优选的是，从盖环开口(662)到任何衬底(100)周缘的距离(3800)为至少0.1mm。盖环开口(662)与衬底(100)周缘之间的距离(3800)可大于1mm。盖环(660)可处于不同于至少一个衬底(100)的平面中。盖环(660)可处于不同于所有衬底(100)的平面中。优选的是，盖环(660)不与工件(320)接触。虽然此实施例所述的盖环(660)被构造用于多个衬底，但盖环(660)可含有盖环(660)的前述实施例所述的特征。
在图39所示的本发明的又一实施例中，盖环(660)被构造用于含有两个或更多个衬底(100)的工件(320)。衬底(100)可以是不同大小和/或形状。衬底(100)可以是一片较大衬底(100)。衬底(100)可含有不同材料。优选的是，衬底以类似化学制剂处理(例如，硅与锗两者在含氟化学制剂中被蚀刻)。盖环含有至少两个开口(663)，该至少两个开口(663)允许等离子体接触至少一个衬底(100)。在优选实施例中，每一开口(663)将一个衬底(100)暴露于等离子体。开口(663)可以是不同大小和形状。优选的是，盖环(660)不重叠衬底(100)。在优选实施例中，从盖环开口(663)到盖环开口内所含有的衬底(100)周缘的距离(3900)为至少0.1mm。还优选的是，从盖环开口(663)到盖环开口内所含有的任何衬底(100)周缘的距离(3900)为至少0.1mm。盖环开口(663)与衬底(100)周缘之间的距离(3900)可大于1mm。盖环(660)可处于不同于至少一个衬底(100)的平面中。盖环(660)可处于不同于所有衬底(100)的平面中。优选的是，盖环(660)不与工件(320)接触。虽然此实施例所述的盖环(660)被构造用于多个衬底，但盖环(660)可含有本文所述的盖环的其它实施例所述的特征。
虽然图26和图27示出具有位于同一平面(例如，柔性隔膜(300)的同一侧)中的框架(310)和衬底(100)的工件，但工件(320)可被构造成使得衬底(100)和框架(310)位于隔膜(300)的相反侧上(例如，衬底的底部被粘合到胶带的顶表面，而框架的顶表面被粘合到胶带的底表面)。所描述的发明的概念可有益地应用到此工件构造。
如图20所示，ESC(2330)由被施加高电压的一个或更多个电极(2340)组成。电位差可被施加在至少一个夹持电极(2340)与接触等离子体的导电表面(例如，室壁(600))之间，或简单地施加在两个或更多个夹持电极之间。典型的所施加的夹持电位的范围介于1V与10kV之间，但所施加的夹持电位优选介于1kV与5kV之间。对于暴露于2kV以下的等离子体诱发式自偏压电压的所夹持的材料(2320)来说，优选的是，所施加的夹持电位差大于所夹持的材料(2320)上的等离子体诱发式自偏压电压。
对于上文所述的本发明的所有实施例来说，优选的是，衬底(100)的背侧(例如，衬底的与含有器件(110)的表面相反的表面)面对柔性隔膜(300)(例如，衬底(100)的背部可与柔性隔膜(300)接触)。在本发明的替代实施例中，衬底(100)可被安装在柔性隔膜(300)上以使得衬底(100)的含有器件(110)的表面面对柔性隔膜(300)(例如，衬底(100)的器件侧可与柔性隔膜(300)接触)。
如图20所示，夹持电极(2340)通过电绝缘层(2300)而与工件支撑件(630)分离，且通过上电绝缘层(2310)而与待夹持的材料(2320)分离。ESC的夹持电极上方的上电绝缘层(2310)的厚度和相对介电常数优选被选择成使待夹持的绝缘材料(2320)对夹持性能(例如，夹持力)的影响最小化。在本发明中，所述层(2310)的介电质(2310)的厚度和介电常数被选择成两者均比正被夹持的材料(2320)高。例如，不需要ESC上介电质(2310)厚度和上介电质(2310)相对介电常数两者均比待夹持的材料(2320)高，任一参数可被操纵成使得ESC的上介电质层(2310)的相对介电常数与厚度的乘积大于待夹持的材料(2320)的厚度与介电常数的乘积。上介电质绝缘体(2310)的相对介电常数与上介电质绝缘体(2310)的厚度的乘积和待夹持的材料(2320)的相对介电常数与的厚度的乘积的比优选大于1:1，但理想上大于5:1。
图21示出夹持电极(2340)不具有置于夹持电极(2340)与将夹持的材料(2320)之间的电绝缘体的另一实施例。在ESC的夹持电极(2340)暴露(未被电绝缘体覆盖)且夹持电极(2340)至少与待夹持的材料(2320)部分接触的状况下，待夹持的材料(2320)的与ESC电极(2340)接触的底表面必须电绝缘。
本领域中已知的典型ESC主要由双极或单极电极构造组成，但其它多极构造是可能的。电极构造可根据应用来选择。在夹持绝缘体的状况下，多极夹持电极构造是典型的；然而，双极或多极电极构造可在工件的底表面上导致电荷分离。该表面上的此电荷分离可导致强残余力，所述残余力可使解除夹持例程较长且较复杂。
在本发明中，针对电绝缘材料的夹持和解除夹持而对ESC进行优化，其中与ESC的顶表面接触的工件表面由电绝缘体组成。单极型ESC被使用以便促进解除夹持例程。在单极ESC的状况下，在底表面上不发生横向电荷分离；实际上，底表面几乎均匀地带电。因为工件的底表面具有几乎均匀的电荷分布，所以残余力将也是几乎均匀的。此几乎均匀的残余夹持力可容易消除。通常，例程用于消除残余夹持力且解除夹持工件。在一个例程中，所施加的夹持电压可通过将该电压设定为等离子体诱发式自偏压来操纵。在一些状况下，夹持电压可被设定为0V或与用于夹持工件的夹持电压极性相反的极性的优化设定点。解除夹持例程通常是在工件已被处理之后执行。
图8示出填充环(700)，其中填充环(700)从ESC(670)的外径延伸到提升机构(680)。此填充环(700)用于防止任何暴露的胶带(300)的背表面被等离子体接触。虽然示出了独立的填充环(700)，但ESC(670)的延伸部也将防止向胶带(300)的背侧的等离子体暴露。填充环(700)可由因低热导率与低电导率两者而被选择的介电材料制成，例如，陶瓷(例如，氧化铝)或塑料材料(例如，聚四氟乙烯(PTFE，铁氟龙))。虽然优选不直接将未夹持胶带暴露于等离子体，但一些间接暴露可被容忍。
通常，在等离子体处理期间，希望将离子能量和离子通量去耦以实现某些蚀刻特性。通过采用被施加电力的工件支撑件和高密度源(例如，ICP)，可实现离子能量和通量的几乎独立的控制。工件支撑件可由DC或AC电源施加电力(例如，偏压)。AC偏压频率的范围可以是几kHz到数百MHz。低频率通常指处于或低于离子等离子体频率的那些偏压频率，且高偏压频率指高于离子等离子体频率的频率。离子等离子体频率被理解为取决于离子的原子序数，且因此离子等离子体频率将受蚀刻化学制剂影响。这些化学制剂可含有Cl、HBr、I或F。在含有SF6的等离子体的状况下，离子等离子体频率为约4MHz。如图24所示，当向下蚀刻衬底直到由不同的相对介电常数的两种材料(例如，在图24中，2720和2730)(例如，绝缘体上硅、SOI结构)的接触界定的界面时，与界面处的带电相关联的蚀刻问题是熟知的。这些问题可以是电气问题或物理问题，且通常被称为开槽(例如，参见图23中的2700)、开沟、特征轮廓劣化。通常发生这些问题的界面实例是绝缘体上硅(SOI)、安装在绝缘载体上的半导体衬底、安装在胶带上的半导体晶圆(例如，GaAs、Si)以及含有至少一个电绝缘层的衬底。这些问题对于器件成品率和性能来说是不良的。例如，当使用终止在绝缘体(例如，SiO2)上的时分多路复用(例如，TDM、DRIE或Bosch)处理来蚀刻硅时，本领域中已知在硅/绝缘体界面处发生底切(或开槽)。如本领域中熟知的，这些带电问题可通过以低RF偏压频率(低于离子等离子体频率)操作且另外对RF偏压电力脉冲化或调制来减少，如第6,187,685号美国专利所解释。应注意，'685专利教示不使用大于离子等离子体频率(约4MHz)的RF偏压频率来在具有绝缘蚀刻终止层的情况下蚀刻硅。
本发明允许在结合高密度等离子体源(620)与衬底(100)之间的机械隔板(690)使用高频率RF偏压时，使用大于离子等离子体频率(例如，大于约4MHz)的RF偏压频率来蚀刻这些结构(例如，SOI)。此构造允许在还消除或减少在界面处发生的损坏(例如，硅/暴露绝缘体界面处的最小化的开槽(2700))的同时继续进行衬底(100)的处理(例如，蚀刻)。RF偏压频率优选是13.56MHz(ISM频带)。
在本发明的一个实施例中，结合在处理期间在某一点脉冲化的高频率RF偏压来使用机械隔板(690)。RF偏压可在整个处理期间脉冲化。脉冲化的RF偏压可在脉冲串中具有至少两个电力电平，即，高值和低值。脉冲化的RF偏压可具有不止两个RF偏压电力电平。低值可以是零(无RF偏压电力)。脉冲化的RF偏压电平可连续地、离散地或连续且离散地改变。RF偏压频率还可大于约6MHz到约160MHz。
设备制造商必须创造它们的蚀刻系统的独特构造，以支持在不添加多个电源和/或匹配网络以及有时静电夹盘的费用的情况下通常无法用于其它过程的应用，例如(但不限于)低损坏等离子体蚀刻和SOI应用。13.56MHz的频率的电源由于其可用性和低成本在工业中是常见的。本发明使得将这些电力供应器用于上文所述的应用而消除对所添加的硬件和/或精细硬件构造的需要成为可能。
因为此低频率下的RF耦合遍及厚介电材料不是有效的，所以到衬底(100)的RF耦合可经由一个或更多个ESC夹持电极(2010)来进行，例如，经由耦合电容器而不是经由被施加RF电力的工件支撑件(630)来进行。为了维持均匀的到衬底(100)的RF耦合，一个或更多个ESC电极还应均匀地设置在衬底(100)之后。如果使用多个电极，这会难以实现，因为电极之间的必要间隙导致RF耦合的局部变化，该RF耦合的局部变化会负面影响蚀刻的质量，尤其是衬底/胶带界面处的底切。因此，ESC设计的优选实施例并入所谓的单极设计，其中单个电极用于提供夹持力。
衬底可使用半导体工业中熟知的技术来处理。硅衬底通常使用基于氟的化学制剂(例如，SF6)来处理。SF6/O2化学制剂通常由于其高速率和各向异性轮廓而用于蚀刻硅。此化学制剂的缺点是其对掩蔽材料(例如对光致抗蚀剂)相对低的选择性，该选择性为15-20:1。或者，可使用时分多路复用(TDM)处理，时分多路复用(TDM)处理在沉积与蚀刻之间交替以产生高各向异性的深轮廓。例如，蚀刻硅的替代过程使用C4F8步骤以在硅衬底的所有暴露表面(即，掩模表面、蚀刻侧壁和蚀刻底面)上沉积聚合物，且接着SF6步骤用于从蚀刻底面移除聚合物，且接着各向同性地蚀刻少量硅。所述步骤重复直到终止为止。此TDM处理可以对掩蔽层的大于200:1的选择性产生深深进入到硅中的各向异性特征。这因而使TDM处理成为用于硅衬底的等离子体分离的期望做法。应注意，本发明不限于含有氟的化学制剂或时分多路复用(TDM)处理的使用。例如，硅衬底还可用如本领域中所知的含有Cl、HBr或I的化学制剂来蚀刻。
对于III-V族元素衬底(GaAs)来说，基于氯的化学制剂广泛用于半导体工业中。在RF无线器件的制造中，减薄的GaAs衬底以器件侧向下安装到载体上，其中减薄的GaAs衬底被减薄且以光致抗蚀剂来图案化。GaAs被蚀刻掉以使电触点暴露于前侧电路。此熟知过程还可用于通过上述发明所述的前侧处理来分离器件。其它半导体衬底和适当等离子体处理也可用于在上述发明中分离管芯。
许多过程在衬底(100)表面处需要离子通量，以便实现期望处理结果(例如，GaAs蚀刻、GaN蚀刻、SiO2蚀刻、SiC蚀刻、石英蚀刻等)。对于衬底(100)是工件(320)的一部分的状况来说，对于处理衬底(100)来说需要的离子通量和/或离子能量可通常足够高而损坏工件的部分(例如，柔性隔膜(300))或实现不良的副反应，从而使得保护工件的部分免受等离子体是重要的。相比之下，为了改进处理结果(例如，均匀性、静电夹持性能等)，可希望使工件的位于衬底的周缘外的某一部分与等离子体接触，但这是以比衬底(100)所经历的离子通量和/或离子能量低的离子通量和/或离子能量进行的。所需要的是调整工件(320)的不同部分暴露于不同等离子体离子通量和/或离子能量的手段。
如图28所示，本发明的另一实施例是修改后的盖环(2830)，该修改后的盖环(2830)含有至少一个穿孔区(2800)，至少一个穿孔区(2800)实现从等离子体到工件的路径，其中工件被穿孔区(2800)重叠。穿孔区(2800)可重叠柔性隔膜(300)。穿孔区(2800)可重叠框架(310)。穿孔区(2800)可延伸超出工件(320)。穿孔区(2800)可将从等离子体到工件的重叠区域的一部分(例如，被穿孔区(2800)重叠且处于衬底的周缘外的工件的区域)的离子通量衰减至少10％。在优选实施例中，穿孔区(2800)可将从等离子体到被穿孔区(2800)重叠的工件的一部分的离子通量衰减至少30％。优选的是，穿孔区(2800)不重叠衬底(100)。在一个实施例中，如图29所示，修改后的盖环(2830)和衬底(100)位于不同平面中(例如，不共面)。因此，盖环的内周(2831)不邻近于衬底的外周(101)。
修改后的盖环(2830)通常含有盖环开口(2820)，其中衬底(100)不被修改后的盖环(2830)重叠。盖环开口(2820)的范围可以是比衬底直径大超过约0.1mm到不足约20mm，其中优选值介于1mm与4mm之间。优选地，盖环开口(2820)比衬底(100)直径大2mm。优选的是，衬底(100)表面处的等离子体离子密度大于工件(320)被修改后的盖环(2830)重叠的工件(320)表面处的等离子体离子密度。
在一些状况下，可希望使等离子体存在于修改后的盖环(2830)的穿孔区(2800)的某一部分和被修改后的盖环(2830)的穿孔区(2800)重叠的工件之间的区中。(例如，可希望允许在使用单极ESC在被修改后的盖环(2830)重叠的区域的某一部分中夹持工件时，等离子体处于修改后的盖环(2830)下方。在一个实施例中，为了允许等离子体穿透修改后的盖环(2830)与工件(320)之间的容积，盖环的穿孔区的底表面与工件(320)的顶表面之间的距离可介于1mm与5cm之间。
修改后的盖环(2830)可含有未穿孔的至少一个区(2810)。修改后的盖环(2830)的未穿孔区(2810)可防止在未穿孔区(2810)重叠工件(320)处等离子体接触工件。优选的是，工件(320)被穿孔区(2800)重叠的工件(320)表面处的等离子体离子密度大于工件(320)被未穿孔区(2810)重叠的工件(320)表面处的等离子体离子密度。也优选的是，衬底(100)处的工件(320)表面处的等离子体密度大于被修改后的盖环(2830)的穿孔区(2800)重叠的工件表面处的等离子体强度，被修改后的盖环(2830)的穿孔区(2800)重叠的工件表面处的等离子体强度转而大于被修改后的盖环(2830)的未穿孔区(2800)重叠的工件(320)表面处的等离子体强度。修改后的盖环(2830)的未穿孔区下的等离子体密度可以是零。
图29示出具有穿孔区(2800)的修改后的盖环(2830)的横截面图。修改后的盖环(2830)可含有泵吸口(1010)以提高系统传导性。优选的是，泵吸口(1010)位于工件(320)的周缘外。泵吸口可位于修改后的盖环(2830)的穿孔区(2800)、未穿孔区(2810)或两者中。优选的是，泵吸口(1010)不重叠工件(320)。
在优选实施例中，修改后的盖环(2830)的穿孔区(2800)重叠工件(320)的被ESC夹持电极(2010)重叠的部分。修改后的盖环(2830)的穿孔区(2800)可重叠工件(320)的不被衬底重叠而是被ESC夹持电极(2010)重叠的所有区域。穿孔区(2800)全部可被ESC夹持电极(2010)重叠。也优选的是，修改后的盖环(2830)的穿孔区(2800)不重叠工件(320)的不与工件支撑件(630)热接触的部分(例如，修改后的盖环(2830)的穿孔区(2800)不重叠工件(320)的未被静电夹盘(670)夹持的部分，修改后的盖环(2830)的穿孔区(2800)不重叠工件(320)的处于最外部ESC密封带(1700)外的部分)。
穿孔区(2800)中的穿孔可以是任何大小和形状。穿孔大小和形状可在穿孔区(2800)内或在穿孔区(2800)之间是可变或均匀的。穿孔的间隔可在穿孔区(2800)内或在穿孔区(2800)之间均匀或可变地分布。
虽然图29所示的修改后的盖环(2830)被图示为具有恒定厚度，但盖环厚度可在环内变化(例如，随半径而发生的厚度变化，或横跨环而发生的厚度变化)。穿孔区(2800)的厚度可不同于未穿孔区(2810)的厚度。穿孔区(2800)的厚度可比未穿孔区(2810)的厚度薄。
图30示出本发明的另一实施例。此实施例包含图29所描述和图示的元件。此外，在此实施例中，修改后的盖环(2830)的穿孔区(2800)不与修改后的盖环(2830)的未穿孔区(2810)共面。在优选实施例中，穿孔区(2800)与工件(320)之间的距离大于未穿孔区(2810)与工件(320)之间的距离。盖环(2830)可包括两个或更多个构件。
在图40所示的本发明的另一实施例中，修改后的盖环(2830)被构造用于含有两个或更多个衬底(100)的工件(320)。修改后的盖环(2830)含有至少一个穿孔区(2800)。修改后的盖环(2830)可含有未穿孔区(2810)。衬底(100)可以是不同大小和/或形状。衬底(100)可以是一片较大衬底(100)。衬底(100)可含有不同材料。优选的是，衬底是以类似化学制剂处理(例如，硅与锗两者在含氟化学制剂中被蚀刻)。修改后的盖环(2830)含有至少一个开口(2820)，该至少一个开口(2820)将不止一个衬底(100)暴露于等离子体。优选的是，修改后的盖环(2830)不重叠衬底(100)。在优选实施例中，从修改后的盖环开口(2820)到衬底(100)周缘的距离(3800)为至少0.1mm。还优选的是，从修改后的盖环开口(2820)到任何衬底(100)周缘的距离(3800)为至少0.1mm。修改后的盖环开口(2820)与衬底(100)周缘之间的距离(3800)可大于1mm。修改后的盖环(2830)可处于不同于至少一个衬底(100)的平面中。修改后的盖环(2830)可处于不同于所有衬底(100)的平面中。优选的是，修改后的盖环(2830)不与工件(320)接触。虽然此实施例所述的修改后的盖环(2830)被构造用于多个衬底，但盖环(2830)可含有本文所述的盖环的其它实施例所述的特征。
在图41所示的本发明的又一实施例中，修改后的盖环(2830)被构造用于含有两个或更多个衬底(100)的工件(320)。修改后的盖环(2830)含有至少一个穿孔区(2800)。修改后的盖环可含有未穿孔区(2810)。衬底(100)可以是不同大小和/或形状。衬底(100)可以是一片较大衬底。衬底(100)可含有不同材料。优选的是，衬底是以类似化学制剂处理(例如，硅与锗两者在含氟化学制剂中被蚀刻)。修改后的盖环(2830)含有至少两个开口(2820)，该至少两个开口(2820)允许等离子体接触至少一个衬底(100)。在优选实施例中，每一个修改后的盖环开口(2820)将一个衬底(100)暴露于等离子体。修改后的盖环开口(2820)可以是不同大小和形状。优选的是，修改后的盖环(2830)不重叠衬底(100)。在优选实施例中，从修改后的盖环开口(2820)到该开口内所含有的衬底(100)周缘的距离(3900)为至少0.1mm。还优选的是，从盖环开口(2820)到该开口内所含有的任何衬底(100)周缘的距离(3900)为至少0.1mm。修改后的盖环开口(2820)与衬底(100)周缘之间的距离(3900)可大于1mm。修改后的盖环(2830)可处于不同于至少一个衬底(100)的平面中。修改后的盖环(2830)可处于不同于所有衬底(100)的平面中。优选的是，修改后的盖环(2830)不与工件(320)接触。虽然此实施例所述的修改后的盖环(2830)被构造用于多个衬底，但盖环(2830)可含有本文中的盖环的其它实施例所述的特征。
在一些状况下，可有益的是，将中间环(4200)添加到工件(4210)，如图42所示。中间环可具有至少一个开口。中间环开口可大于衬底(100)。中间环(4210)可以不对称地成形。中间环(4200)可与胶带(300)接触。胶带(300)可以是如本领域中所知的UV释放胶带。中间环(4200)可以是刚性的。中间环(4200)可置于衬底(100)的外周与刚性框架(310)的内边缘之间的区中。中间环(4200)的内径可大于衬底(100)直径。在优选实施例中，中间环(4200)不重叠衬底(100)。中间环的外径可小于刚性框架(310)的内径。中间环(4200)的一个表面和衬底(100)的一个表面可以是共面的。中间环(4200)可包括一个或更多个构件。当中间环(4200)包括两个或更多个构件时，中间环组件可以是连续的，或含有两个或更多个离散部分。
在另一实施例中，中间环(4200)的至少某一部分重叠衬底(100)的至少某一部分。在此实施例中，中间环的内径可小于衬底(100)的直径。中间环可接触衬底(100)。
在替代实施例中，中间环(4200)重叠衬底(100)的某一部分，其中中间环(4200)在中间环/衬底重叠区的至少某一部分中不接触衬底(100)。中间环的内径可小于衬底(100)的直径。
在又一实施例中，中间环的至少某一部分与衬底的某一部分重叠，并且在中间环(4200)与衬底(100)之间不存在接触。中间环可接触衬底(100)。在中间环(4200)重叠衬底的实施例中，中间环(4200)可用于减少衬底的重叠区对等离子体的暴露。中间环可用于防止衬底的一部分暴露于等离子体。
在另一实施例中，中间环(4200)重叠刚性框架(310)的至少某一部分。在又一实施例中，中间环(4200)可被附接到刚性框架(310)。刚性框架(310)与中间环(4200)之间的附接可以是可逆的(例如，中间环(4200)在等离子体处理之前被附接到刚性框架(310)，且接着在已完成等离子体处理之后从刚性框架(310)拆卸)。
中间环(4200)可与刚性框架(310)位于胶带(300)的同一侧上。中间环(4200)可与衬底(100)位于胶带(300)的同一侧上。在一个实施例中，中间环(4200)用于减少胶带(300)的暴露于等离子体的区域。
中间环(4200)可以是与刚性框架(310)或衬底(100)相同的厚度。中间环(4200)可由数种材料制造，这些材料包含金属、半导体和介电材料(包含陶瓷和塑料)。中间环(4200)可包括不止一种材料(例如，金属层上方的陶瓷层)。中间环(4200)可由与刚性框架(310)相同的材料构造而成。
图43示出工件支撑件(630)上的含有中间环(4200)的工件。图43中的中间环(4200)不与盖环(660)重叠，并且将在衬底(100)的等离子体处理期间暴露于等离子体。在中间环(4200)暴露于等离子体的状况下，优选的是，环(4200)由抗等离子体的材料(例如，陶瓷，包含氧化铝、氮化铝、含钇材料、碳化硅等)制成。
在另一实施例中，中间环(4200)的一部分可重叠盖环(660)。在又一实施例中，中间环(4200)被盖环(660)完全重叠。
中间环(4200)的某一部分可重叠静电夹盘夹持电极(2010)的某一部分。静电夹持电极(2010)可与中间环(4200)完全重叠。中间环(4200)可与静电夹盘密封区(1700)的至少一部分重叠。
中间环(4200)可在等离子体处理之前应用到工件。中间环可在处理室(600)内添加到工件(4210)。
图44示出中间环(4200)作为工件(4210)的一部分的本发明的又一实施例。此实施例含有针对图42和图43的中间环(4200)而列出的特征，不同在于，在此实施例中，在等离子体与工件(4210)之间不存在盖环(660)。在此实施例中，优选的是，中间环(4200)与工件支撑件(630)热连通，例如，胶带(300)的被中间环(4200)重叠的至少某一部分被静电夹盘夹持电极(2010)夹持。
图45示出本发明的另一实施例。在此实施例中，组装工件(4210)，使得工件(4210)含有刚性框架(310)、中间环(4200)、柔性隔膜(300)(例如，胶带)和至少一个衬底(100)。将工件(4210)装载到处理室(600)中。使衬底(100)暴露于等离子体。一旦已至少部分处理衬底(100)，便通过移除刚性框架(310)来修改工件(4210)。接着将修改后的工件(不具有刚性框架(310)发送到下游以进行进一步处理。此实施例的一个实例将是组装由以下各项组成的工件：用于200mm晶圆的切片框架(刚性框架)、用于150mm晶圆的切片框架(中间环)、切片胶带(柔性隔膜)和150mm晶圆(衬底)。在此实例中，在构造用于200mm兼容切片框架的等离子体室中处理工件。在等离子体处理之后，可移除200mm框架(以形成修改后的工件)，从而留下粘到150mm切片框架的150mm晶圆。接着可在下游在150mm兼容处理设备上进一步处理150mm晶圆和框架(修改后的工件)。
虽然图42、图43和图44所示的中间环(4200)被构造用于单个衬底，但这些图中所示的实施例还可有益地应用到含有两个或更多个衬底(100)的工件(4210)。在结合多个衬底(100)使用中间环(4200)的实施例中，工件(4210)可含有一个或更多个中间环(4200)。中间环(4200)可以是相同大小和形状，或不同大小和形状。
图45所述的本发明还可有益地应用到含有两个或更多个衬底(100)的工件(4210)。
为了进一步减少与衬底/胶带界面处的带电相关联的问题，该过程可在界面暴露于较不倾向于底切且通常为较低蚀刻速率的过程的第二过程的点改变。发生改变的时间点取决于衬底厚度，衬底厚度可能变化。为了补偿这种可变性，使用端点技术来检测到达衬底/胶带界面的时间。监控等离子体发射的光学技术通常用于检测端点，且第6,982,175号和第7,101,805号美国专利描述适用于TDM处理的这种端点技术。
图31图示可在使用等离子体处理的管芯单体化过程期间发生的问题。图31a示出由格线区(120)分离的晶圆(未示出)上的管芯(110)的典型图案。等离子体切片过程通常遵循化学辅助蚀刻机制，其中暴露的材料的蚀刻速率部分随着可用反应物的浓度而变。对于含氟等离子体(例如，SF6等离子体)中的硅的状况来说，蚀刻速率通常随着游离氟(例如，SF6分压、SF6质量流率等)而变。在遵循化学辅助蚀刻机制的过程中，相同区域(3120、3130)的两个区可由于其局部环境(例如，纵横比)而以不同速率蚀刻。纵横比可被定义为特征的深度除以其最小横向尺寸(长度或宽度)。尤其对于化学驱动式处理来说，较高纵横比特征通常较慢地蚀刻。例如，虽然蚀刻区3120和区3130是相同区域，但格线交叉区(3120)将具有较小的有效纵横比，且通常蚀刻得比格线区域(3130)快。此较快的蚀刻速率可导致不良的特征轮廓，和/或可损坏下面的胶带(例如，损坏胶带的可拉伸性)。
图32示出本发明的又一实施例。通过添加保护格线交叉区(3120)的部分免受蚀刻的被掩蔽的蚀刻辅助特征(3200)，格线交叉区(3120)的有效纵横比可增大，从而将格线交叉区(3210)中的局部蚀刻速率减小到类似于周围格线区(3130)的值。蚀刻辅助特征(3200)可使用具有适当抗蚀刻性的任何掩模材料(例如，聚合物，聚合物包含聚酰亚胺和光致抗蚀剂；介电质，介电质包含SiO2、SiN、Al2O3、AlN；含碳材料，含碳材料包含碳和类金刚石碳(DLC)；以及金属，包含Al、Cr、Ni等)，使用本领域中已知的方法来图案化。蚀刻辅助特征(3200)的掩模材料可以是用于在等离子体切片过程期间掩蔽管芯(110)的相同材料。当存在不止一个蚀刻辅助特征(3200)时，可使用不止一种掩蔽材料来对蚀刻辅助特征(3200)进行图案化。可在蚀刻辅助特征(3200)内使用不止一种掩模材料来对单个蚀刻辅助特征(3200)进行图案化。优选的是，蚀刻辅助特征(3200)掩模材料对待移除的格线材料的蚀刻选择性为至少10:1。还优选的是，掩模材料的抗蚀刻性大于50:1。优选的是，蚀刻辅助特征(3200)在等离子体切片过程之后与管芯(110)分离。对于蚀刻辅助特征(3200)来说，希望在等离子体切片和/或下游操作期间保持完整(例如，蚀刻辅助特征不破坏或接触管芯(110))。优选的是，蚀刻辅助特征(3200)在等离子体切片过程期间保持粘合到胶带(300)。优选的是，单体化的蚀刻辅助特征(3200)不接触管芯(110)。
蚀刻辅助特征(3200)可被图案化成包含多边形、正方形、长方形和/或四边形的一系列广泛的形状。蚀刻辅助特征(3200)可含有曲线或圆形特征。蚀刻辅助特征(3200)可以是圆形或椭圆形的。蚀刻辅助特征(3200)可由不止一个较小特征构成(例如，参见蚀刻辅助特征群组(3201))。
为了在单体化过程期间干净地分离管芯(110)，优选的是，蚀刻辅助特征(3200)不连接到管芯(110)。在优选实施例中，蚀刻辅助特征(3200)都不连接到管芯(110)。
蚀刻辅助特征(3200)可彼此连接。蚀刻辅助特征(3200)可以是横跨晶圆的均匀或可变的大小和形状。对于管芯(110)或格线(120)横跨晶圆而变化的状况来说，优选的是，蚀刻辅助特征(3200)大小和/或形状也横跨晶圆而变化。虽然图32图示本发明结合长方形管芯(110)来使用，但本发明可有益地应用到不同形状的管芯(包含具有圆形拐角的管芯)。
图31b示出含有过程控制监控器(PCM)结构(3100)的管芯(110)的现有技术图案。PCM结构(3100)可用于在器件制造过程期间检查器件的质量。PCM结构(3100)通常不是可产出的管芯，且消耗原本可用于有用的管芯的衬底占据面积。因为PCM结构(3100)通常不并入到最终产品管芯中，所以PCM结构(3100)通常位于晶圆的切片格线区(120)中。PCM结构(3100)的数量和大小通常随芯片设计和制造过程而变。在现有技术中，为了保持PCM结构(3100)与有用的管芯(110)分离，通常需要增大围绕PCM结构(3100)的PCM格线(3110)的宽度。这些较宽PCM格线区(3110)可因为两个原因而是不良的：首先，不同宽度的格线区可能在不同速率下蚀刻(例如，较宽的格线蚀刻较快)，从而潜在地导致管芯侧壁的不良的可变性；以及第二，较宽格线区(110)代表衬底的浪费的区域，而该区域潜在地可用于制造额外器件(110)。
图33示出用于将更均匀的图案化负荷呈现给等离子体的本发明的又一实施例。在此实施例中，PCM辅助特征(3300)被添加到PCM格线区(3110)以减小PCM格线区(3110)中的暴露的衬底的区域。通过减小暴露的衬底区域，PCM辅助特征(3300)可将PCM辅助特征(3300)局部附近的暴露的衬底的蚀刻速率减小到与两个管芯(110)之间的格线(120)中的蚀刻速率类似的蚀刻速率。在优选实施例中，管芯(110)与PCM辅助特征(3300)之间的暴露(例如，未掩蔽)的材料的宽度(3330)类似于格线区域(120)的宽度。PCM辅助特征(3300)可连接到PCM结构(3100)/或触碰PCM结构(3100)。PCM辅助特征(3300)可通过间隙(3310)与PCM结构(3100)分离。PCM辅助特征(3300)与PCM结构(3100)之间的间隙(3310)可小于或等于格线(120)宽度。
如果PCM辅助特征(3300)被图案化成横跨衬底是实质上连续的，那么连续的PCM辅助特征可潜在地抑制等离子体切片之后的胶带(300)的均匀拉伸，从而负面地影响下游操作。在一个实施例中，将受到保护而免受蚀刻的PCM格线(3310)的区域由不止一个PCM辅助特征(3300)保护。优选的是，PCM辅助特征(3300)在等离子体切片之后与邻近管芯(110)分离。PCM辅助特征(3300)可在等离子体切片过程之后彼此分离。PCM辅助特征(3300)可通过胶带拉伸间隙(3320)与另一PCM辅助特征(3300)分离。优选的是，至少一个PCM辅助特征(3300)在等离子体切片过程期间以胶带拉伸间隙(3320)分离(例如，至少一对邻近PCM辅助特征(3300)之间的衬底材料被移除以暴露下面的层。此下面的层可以是衬底的背部上的工件胶带(300)或薄膜或膜堆叠，其中该薄膜可以是如本领域中所知的晶圆背部金属层。此胶带拉伸间隙在下游拾取和放置操作期间实现切片胶带(300)的更均匀的拉伸。优选的是，胶带拉伸间隙(3320)的宽度类似于格线(120)宽度(例如，胶带拉伸间隙的宽度处于约5到30微米的范围中)。PCM辅助特征(3300)可具有与管芯(110)尺寸(例如，管芯长度或宽度)大致上相同的一个横向尺寸。
PCM辅助特征(3300)可使用具有适当抗蚀刻性的任何掩模材料(例如，聚合物，聚合物包含聚酰亚胺和光致抗蚀剂；介电质，介电质包含SiO2、SiN、Al2O3、AlN；含碳材料，含碳材料包含碳和类金刚石碳(DLC)；以及金属，金属包含Al、Cr、Ni等)使用本领域中已知的方法来图案化。PCM辅助特征(3300)的掩模材料可以是用于在等离子体蚀刻过程期间掩蔽管芯(110)的相同材料。优选的是，PCM辅助特征(3300)掩模材料对待移除的格线材料的蚀刻选择性为至少10:1。还优选的是，掩模材料对格线材料的抗蚀刻性(例如，蚀刻选择性)大于50:1。当存在不止一个PCM辅助特征(3300)时，可使用不同的掩蔽材料来对PCM辅助特征(3300)进行图案化。可在PCM辅助特征(3300)内使用不止一种掩模材料来对单个PCM辅助特征(3300)进行图案化。
图34示出本发明的另一实施例。不同于常规切片锯，等离子体切片不需要横跨整个衬底处于管芯(110)之间的线性格线区(120)。为了将更均匀的蚀刻负荷呈现给等离子体，优选将管芯的群组(3400)移位接近PCM结构(3100)，以使得接近PCM结构(3100)的切片格线的宽度(3410)类似于标准切片格线(120)区的宽度(例如，PCM格线宽度(3410)的宽度为约5到30微米)。
图35示出本发明的又一实施例。图35示出具有圆形拐角的管芯(110)。与本领域中已知的长方形管芯相比，这些圆形拐角在切片格线(120)的交叉处产生更大区域。为了利用管芯(110)之间的这种额外的暴露的区域，修改后的PCM结构(3500)可被放置在切片格线(120)的交叉处内。修改后的PCM结构(3500)可具有与本领域中已知的PCM结构(3100)相同的功能性。这些修改后的PCM结构(3500)可以是各种大小和形状(例如，直线形状、圆形形状或其它形状)。修改后的PCM结构(3500)可在等离子体切片之后保留测试功能性。优选的是，修改后的PCM结构(3500)在等离子体切片过程期间从管芯单体化(例如，至少一个管芯与修改后的PCM结构(3500)之间的衬底材料被移除以暴露下面的层。此下面的层可以是衬底的背部上的工件胶带(300)或薄膜或膜堆叠，其中该薄膜可以是如本领域中所知的晶圆背部金属层)。优选的是，修改后的PCM结构(3500)不触碰管芯(110)中的任一管芯。虽然图35图示具有圆形拐角的管芯，但本发明可有益地应用到具有任何形状周缘的管芯(例如，长方形或正方形管芯)。
图36图示可在使用等离子体处理的管芯单体化过程期间发生的另一问题。图36示出由格线区(120)分离的晶圆(100)上的管芯(110)的典型图案。等离子体切片过程通常遵循化学辅助蚀刻机制，其中暴露的材料的局部蚀刻速率可部分随着附近暴露的材料的量(例如，蚀刻负荷影响)而变。接近衬底(100)的大的暴露的区域的特征通常具有较低蚀刻速率。在一些管芯图案布局中，可在最外部管芯(3600)的边缘与衬底(100)的周缘之间存在暴露的晶圆的边缘区(3620)(例如，处于虚线3625与衬底(100)的周缘之间的衬底区域)。在等离子体切片过程期间，边缘区可以与格线区(120)显著不同的速率蚀刻。边缘区(3620)与格线区(120)之间的此蚀刻速率差异可导致不良的特征轮廓、损坏下面的胶带或延长等离子体切片过程时间。
图37示出本发明的又一实施例。通过添加保护衬底(100)的边缘区(3620)的部分免受蚀刻的被掩蔽的负荷辅助特征(3700)，有效负荷(例如，暴露的衬底面积)可减小，从而允许边缘区(3620)的暴露的区域(3730)中的局部蚀刻速率达到类似于邻近格线区(120)中的蚀刻速率的值。负荷辅助特征(3700)可使用具有适当抗蚀刻性的任何掩模材料(例如，聚合物，聚合物包含聚酰亚胺和光致抗蚀剂；介电质，介电质包含SiO2、SiN、Al2O3、AlN；含碳材料，含碳材料包含碳和类金刚石碳(DLC)；以及金属，金属包含Al、Cr、Ni等)使用本领域中已知的方法来图案化。负荷辅助特征(3700)的掩模材料可以是用于在等离子体切片过程期间掩蔽管芯(110)的相同材料。当存在不止一个负荷辅助特征(3700)时，可使用不止一种掩蔽材料来对负荷辅助特征(3700)进行图案化。可在负荷辅助特征(3700)内使用不止一种掩模材料来对单个负荷辅助特征(3700)进行图案化。优选的是，负荷辅助特征(3700)掩模材料对待移除的暴露的材料(例如，衬底)的蚀刻选择性为至少10:1。还优选的是，暴露的材料对负荷辅助特征掩模材料的蚀刻选择性大于50:1。
希望在管芯与邻近负荷辅助特征之间具有图案间隙(3710)。图案间隙(3710)可以是与格线(120)相同的宽度。图案间隙(3710)中的一种材料已在等离子体切片期间被移除，优选的是，负荷辅助特征(3700)与邻近管芯(110)分离(例如，至少一个管芯与负荷辅助特征(3700)之间的衬底材料被移除以暴露下面的层。此下面的层可以是衬底的背部上的工件胶带(300)或薄膜或膜堆叠，其中该薄膜可以是如本领域中所知的晶圆背部金属层)。负荷辅助特征(3700)可在等离子体切片过程之后与邻近负荷辅助特征(3700)分离。邻近负荷特征可通过负荷辅助特征间隙(3720)来彼此分离。此负荷辅助特征间隙(3720)在下游拾取和放置操作期间实现切片胶带(300)的更均匀的拉伸。优选的是，负荷辅助特征间隙(3720)的宽度类似于格线(120)宽度(例如，胶带拉伸间隙的宽度处于约5到30微米的范围中)。负荷辅助特征间隙(3720)的宽度可类似于图案间隙(3710)。负荷辅助特征(3700)可具有与管芯(110)尺寸(例如，管芯长度或宽度)大致上相同的一个横向尺寸。为了有助于任何下游胶带拉伸操作，希望使至少一个间隙(例如，负荷辅助特征间隙(3720)、图案间隙(3710)等)或格线(120)与晶圆的周缘交叉。
如本领域中所知的，一些晶圆在晶圆的周缘处具有边缘凸棱移除区，以使得接近周缘的衬底的顶表面是暴露的衬底材料。在另一实施例中，对于已进行边缘凸棱移除的晶圆来说，希望使至少一个间隙(例如，负荷辅助特征间隙(3720)、图案间隙(3710)等)或格线(120)连接到边缘凸棱移除区(例如，以使得从晶圆的周缘到至少一个间隙，存在连续的暴露的衬底的至少一个区域)。
对于负荷辅助特征(3700)来说，希望在等离子体切片和/或下游操作期间保持完整(例如，负荷辅助特征不破坏或接触管芯(110))。优选的是，负荷辅助特征(3700)在等离子体切片过程期间保持粘合到胶带(300)。优选的是，单体化的负荷辅助特征(3700)不接触管芯(110)。
负荷辅助特征(3700)可被图案化成包含多边形、正方形、长方形和/或四边形的一系列广泛的形状。负荷辅助特征(3700)可含有曲线或圆形特征。负荷辅助特征(3700)可以是圆形或椭圆形的。负荷辅助特征(3700)可由不止一个较小特征构成。
为了在单体化过程期间干净地分离管芯(110)，优选的是，负荷辅助特征(3700)不连接到管芯(110)。在优选实施例中，负荷辅助特征(3700)都不连接到管芯(110)。
负荷辅助特征(3700)可连接到另一负荷辅助特征(3700)。负荷辅助特征(3700)可以是横跨晶圆的均匀或可变的大小和形状。对于管芯(110)或格线(120)横跨晶圆而变化的状况来说，优选的是，负荷辅助特征(3700)大小和/或形状也横跨晶圆而变化。虽然图37图示本发明与长方形管芯(110)一起使用，但本发明可有益地应用到不同形状的管芯(包含具有圆形拐角的管芯(110))。
应注意，虽然前述实例单独地描述蚀刻辅助特征(3200)、PCM辅助特征(3300)、修改后的PCM结构(3500)以及负荷辅助特征(3700)，但可有益地应用这些元件的任何组合。
在半导体衬底的单体化后，可能在器件上存在不良的残留物。铝通常用作半导体器件的电触点，且当暴露于基于氟的等离子体时，一层AlF3被形成在其表面上。AlF3在正常等离子体处理条件下是非挥发性的，且不能从衬底泵吸掉和泵吸出系统，且在处理后保留在表面上。铝上的AlF3是器件的故障的常见原因，这是因为导线与电触点的结合强度大大降低。因此，在等离子体处理后从电触点的表面移除AlF3是重要的。可使用湿式方法；然而，该方法由于分离的管芯的易碎本质和导致管芯剥离的对胶带的可能损坏而变得困难。因此，该过程可在衬底仍处于真空室内时改变为第三过程，改变为被设计成移除所形成的任何AlF3的过程。第7,150,796号美国专利描述使用基于氢的等离子体来原位移除AlF3的方法。同样地，当其它含有卤素的气体用于蚀刻衬底时，原位处理可用于移除其它含有卤素的残留物。
虽然上述实例论述将等离子体用于分离管芯(切片)，但本发明的方面可用于相关应用，例如，通过等离子体蚀刻而进行的衬底减薄。在本申请中，衬底(100)可在待蚀刻的表面上具有一些特征，或者替代地，待蚀刻的表面可无特征(例如，对块体衬底进行减薄)。
本公开包含所附权利要求中所含有的内容以及前文描述的内容。虽然已以某程度的特殊性以本发明的优选形式描述了本发明，但应理解，已仅以举例方式来进行优选形式的公开，且在不偏离本发明的精神和范围的情况下，可采取构造的细节的许多改变以及多个部分的组合和布置。
现在已经描述了本发明。

Claims (21)

1.一种用于对衬底进行等离子体切片的方法，所述方法包括：
提供具有壁的处理室；
邻近于所述处理室的所述壁提供等离子体源；
在所述处理室内提供工件支撑件；
将所述衬底放置在载体支撑件上以形成工件；
提供置于所述衬底与框架之间的中间环；
将所述工件装载到所述工件支撑件上；
通过所述等离子体源产生等离子体；以及
通过所产生的等离子体来蚀刻所述工件。
2.根据权利要求1所述的方法，其中所述中间环接触支撑膜。
3.根据权利要求1所述的方法，还包括：
所述中间环具有内径；以及
所述衬底具有外径；
其中所述中间环的所述内径的大小大于所述衬底的所述外径。
4.根据权利要求1所述的方法，其中所述中间环被定位成与所述衬底共面。
5.根据权利要求1所述的方法，其中所述中间环还包括一个或更多个构件。
6.根据权利要求1所述的方法，还包括：
支撑膜具有上表面和下表面；以及
所述中间环被定位在所述支撑膜的所述上表面上，并且所述衬底被定位在所述支撑膜的所述上表面上。
7.一种用于对衬底进行等离子体切片的方法，所述方法包括：
提供具有壁的处理室；
邻近于所述处理室的所述壁提供等离子体源；
在所述处理室内提供工件支撑件；
将所述衬底放置在载体支撑件上以形成工件；
提供置于所述衬底与框架之间的中间环；
在所述等离子体源与所述工件之间提供盖环；
将所述工件装载到所述工件支撑件上；
通过所述等离子体源产生等离子体；以及
通过所产生的等离子体来蚀刻所述工件。
8.根据权利要求7所述的方法，其中所述中间环不重叠所述盖环。
9.根据权利要求7所述的方法，其中所述中间环重叠所述盖环。
10.根据权利要求7所述的方法，还包括：
所述中间环具有内径；以及
所述衬底具有外径；
其中所述中间环的所述内径的大小大于所述衬底的所述外径。
11.根据权利要求7所述的方法，其中所述中间环被定位成与所述衬底共面。
12.根据权利要求7所述的方法，其中所述中间环还包括一个或更多个构件。
13.根据权利要求7所述的方法，还包括：
支撑膜具有上表面和下表面；以及
所述中间环被定位在所述支撑膜的所述上表面上，并且所述衬底被定位在所述支撑膜的所述上表面上。
14.一种用于对衬底进行等离子体切片的方法，所述方法包括：
提供具有壁的处理室；
邻近于所述处理室的所述壁提供等离子体源；
在所述处理室内提供工件支撑件，所述工件支撑件具有静电夹盘；
将所述衬底放置在载体支撑件上以形成工件；
提供置于所述衬底与框架之间的中间环；
将所述工件装载到所述工件支撑件上；
通过所述等离子体源产生等离子体；以及
通过所产生的等离子体来蚀刻所述工件。
15.根据权利要求14所述的方法，还包括：
所述静电夹盘具有至少一个夹持电极；以及
所述中间环重叠所述静电夹盘的所述夹持电极。
16.根据权利要求14所述的方法，还包括：
所述静电夹盘具有至少一个夹持电极；以及
所述中间环完全重叠所述静电夹盘的所述夹持电极。
17.根据权利要求14所述的方法，还包括：
所述中间环具有内径；以及
所述衬底具有外径；
其中所述中间环的所述内径的大小大于所述衬底的所述外径。
18.根据权利要求14所述的方法，其中所述中间环被定位成与所述衬底共面。
19.根据权利要求14所述的方法，其中所述中间环还包括一个或更多个构件。
20.根据权利要求14所述的方法，还包括：
支撑膜具有上表面和下表面；以及
所述中间环被定位在所述支撑膜的所述上表面上，并且所述衬底被定位在所述支撑膜的所述上表面上。
21.一种用于对衬底进行等离子体切片的方法，所述方法包括：
组装具有刚性框架、中间环、柔性隔膜和至少一个衬底的工件；
将所述工件转移到处理室中；
使所述工件的所述衬底暴露于等离子体；
通过移除所述刚性框架来修改所述工件；以及
处理所述修改后的工件。
CN201580012477.4A 2014-03-07 2015-01-02 用于对半导体晶圆进行等离子体切片的方法和设备 Active CN106068548B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/201,409 US9082839B2 (en) 2011-03-14 2014-03-07 Method and apparatus for plasma dicing a semi-conductor wafer
US14/201,409 2014-03-07
PCT/US2015/010043 WO2015134111A1 (en) 2014-03-07 2015-01-02 Method and apparatus for plasma dicing a semi-conductor wafer

Publications (2)

Publication Number Publication Date
CN106068548A true CN106068548A (zh) 2016-11-02
CN106068548B CN106068548B (zh) 2020-02-28

Family

ID=52392242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580012477.4A Active CN106068548B (zh) 2014-03-07 2015-01-02 用于对半导体晶圆进行等离子体切片的方法和设备

Country Status (6)

Country Link
EP (1) EP3114703B1 (zh)
JP (2) JP2017515316A (zh)
KR (1) KR101906695B1 (zh)
CN (1) CN106068548B (zh)
TW (1) TWI629718B (zh)
WO (1) WO2015134111A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920779A (zh) * 2017-03-09 2017-07-04 三星半导体(中国)研究开发有限公司 柔性半导体封装件的组合结构及其运输方法
TWI827654B (zh) * 2018-08-28 2024-01-01 美商蘭姆研究公司 用於基板處理系統之侷限環與在基板處理系統中使用侷限環的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
GB201611652D0 (en) * 2016-07-04 2016-08-17 Spts Technologies Ltd Method of detecting a condition
KR102007709B1 (ko) * 2017-07-31 2019-08-06 (주)엔지온 반도체칩의 제조방법
CN107946251B (zh) * 2017-12-28 2024-02-02 江阴长电先进封装有限公司 一种半导体产品的封装方法
US10818553B2 (en) 2018-03-26 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Method for cutting element chip by laser scribing
TWI776026B (zh) * 2018-06-04 2022-09-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
KR20200038345A (ko) * 2018-10-02 2020-04-13 삼성디스플레이 주식회사 증착 장치
KR102073077B1 (ko) * 2019-10-22 2020-02-04 이명석 그라핀 수소 저장 용기의 제작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1120733A (zh) * 1993-08-02 1996-04-17 德克萨斯仪器股份有限公司 对配有切割带作为衬底载体的锯切架的使用
US20100216313A1 (en) * 2007-10-12 2010-08-26 Panasonic Corproation Plasma processing apparatus
US20120238073A1 (en) * 2011-03-14 2012-09-20 Chris Johnson Method and Apparatus for Plasma Dicing a Semi-conductor Wafer
US20130344683A1 (en) * 2011-03-14 2013-12-26 Plasma-Therm Llc Method and Apparatus for Plasma Dicing a Semi-conductor Wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177566A (ja) * 2009-01-30 2010-08-12 Disco Abrasive Syst Ltd ワーク支持用環状フレームおよびワーク移載方法
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5528394B2 (ja) 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1120733A (zh) * 1993-08-02 1996-04-17 德克萨斯仪器股份有限公司 对配有切割带作为衬底载体的锯切架的使用
US20100216313A1 (en) * 2007-10-12 2010-08-26 Panasonic Corproation Plasma processing apparatus
US20120238073A1 (en) * 2011-03-14 2012-09-20 Chris Johnson Method and Apparatus for Plasma Dicing a Semi-conductor Wafer
US20130344683A1 (en) * 2011-03-14 2013-12-26 Plasma-Therm Llc Method and Apparatus for Plasma Dicing a Semi-conductor Wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920779A (zh) * 2017-03-09 2017-07-04 三星半导体(中国)研究开发有限公司 柔性半导体封装件的组合结构及其运输方法
US10453671B2 (en) 2017-03-09 2019-10-22 Samsung Electronics Co., Ltd. Combined structure of flexible semiconductor device package and method of transporting the flexible semiconductor device
TWI827654B (zh) * 2018-08-28 2024-01-01 美商蘭姆研究公司 用於基板處理系統之侷限環與在基板處理系統中使用侷限環的方法

Also Published As

Publication number Publication date
TWI629718B (zh) 2018-07-11
KR20160137991A (ko) 2016-12-02
EP3114703B1 (en) 2021-04-28
EP3114703A1 (en) 2017-01-11
TW201535494A (zh) 2015-09-16
WO2015134111A1 (en) 2015-09-11
KR101906695B1 (ko) 2018-10-10
CN106068548B (zh) 2020-02-28
JP2017515316A (ja) 2017-06-08
JP2019197899A (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
CN105144352B (zh) 用于对半导体晶圆进行等离子体切片的方法和设备
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
CN106068548A (zh) 用于对半导体晶圆进行等离子体切片的方法和设备
EP3039715B1 (en) Method for plasma dicing a semi-conductor wafer
US9202737B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9202721B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
CN105308726B (zh) 用于对半导体晶片进行等离子体切片的方法和设备
CN109804453A (zh) 用于对半导体晶圆进行等离子体划片的方法和设备
CN105190862B (zh) 用于对半导体晶圆进行等离子切片的方法和设备
US20230020438A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant