JP7304966B2 - 低い屈折率及び低い水蒸気透過率を有する水分バリア膜 - Google Patents

低い屈折率及び低い水蒸気透過率を有する水分バリア膜 Download PDF

Info

Publication number
JP7304966B2
JP7304966B2 JP2021562325A JP2021562325A JP7304966B2 JP 7304966 B2 JP7304966 B2 JP 7304966B2 JP 2021562325 A JP2021562325 A JP 2021562325A JP 2021562325 A JP2021562325 A JP 2021562325A JP 7304966 B2 JP7304966 B2 JP 7304966B2
Authority
JP
Japan
Prior art keywords
layer
barrier layer
thin film
less
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021562325A
Other languages
English (en)
Other versions
JP2022530379A (ja
Inventor
ウェン-ハオ ウー,
ジャージャン ジェリー チェン,
ドンギル イム,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022530379A publication Critical patent/JP2022530379A/ja
Application granted granted Critical
Publication of JP7304966B2 publication Critical patent/JP7304966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Description

[0001] 本開示の実施形態は、概して、有機発光ダイオード(OLED)デバイスに関し、より詳細には、OLEDデバイスにおいて利用される水分バリア膜に関する。
[0002] OLED構造は、情報を表示するためのテレビ画面、コンピュータモニタ、携帯電話、他の携帯型デバイス等の製造に使用される。OLEDディスプレイは、液晶ディスプレイ(LCD)などと比較して、高速な応答時間、大きな視野角、高コントラスト、軽量、低電力、フレキシブル基板への従順性(amenability)のため、最近、ディスプレイ用途に大きな関心が集まっている。
[0003] OLED構造は寿命が限られることがあり、エレクトロルミネセンス効率の低下と駆動電圧の増加を特徴とする。OLED構造が劣化する主な理由は、水分又は酸素が進入することにより、非発光暗点が形成されることである。この理由のため、OLED構造は、通常、無機層の間に挟まれた有機層によって封入され、無機層が水分バリア層として作用する。しかしながら、このような封入構造は、各層間の干渉を引き起こし、約30%以上の光学損失をもたらす。
[0004] したがって、OLED構造のための改善された封入構造が必要とされている。
[0005] 本開示の実施形態は、概して、有機発光ダイオードデバイスに関し、より詳細には、OLEDデバイスにおいて利用される水分バリア膜に関する。OLEDデバイスは、薄膜封入構造及び/又は薄膜トランジスタを含む。水分バリア膜は、薄膜封入構造における第1のバリア層として、及び薄膜トランジスタにおける安定化処理層及び/又はゲート絶縁層として使用される。水分バリア膜は、約1.5未満の低い屈折率、約5.0×10-5g/m/日未満の低い水蒸気透過率、及び約8%未満の低い水素含有量を有する酸窒化ケイ素材料を含む。
[0006] 1つの実施形態では、薄膜封入構造は、第1のバリア層を含み、第1のバリア層は、約1.46から約1.48の屈折率、約5.0×10-5g/m/日未満の水蒸気透過率、及び約8%未満の水素含有量を有する酸窒化ケイ素材料を含む。第1のバリア層上に緩衝層が配置され、緩衝層上に第2のバリア層が配置される。
[0007] 別の実施形態では、薄膜トランジスタは、ゲート電極と、ゲート電極の上方に配置されるゲート絶縁層とを含み、ゲート絶縁層は、約1.46から約1.48の屈折率、約5.0×10-5g/m/日未満の水蒸気透過率、及び約6%未満の水素含有量を有する酸窒化ケイ素材料を含む。ゲート絶縁層の上方に半導体層が配置され、半導体層の上方にドレイン電極が配置され、ドレイン電極に隣接してソース電極が配置され、ドレイン電極、ソース電極、及び半導体層の上方に安定化処理層が配置される。
[0008] 更に別の実施形態では、ディスプレイデバイスが、発光デバイスと、発光デバイスの上方に配置されたキャッピング層と、キャッピング層の上方に配置された薄膜封入構造とを備える。薄膜封入構造は、キャッピング層の上方に配置された第1のバリア層を含み、第1のバリア層は、約1.46から約1.48の屈折率、約5.0×10-5g/m/日未満の水蒸気透過率、及び約8%未満の水素含有量を有する酸窒化ケイ素材料を含む。第1のバリア層上に緩衝層が配置され、緩衝層上に第2のバリア層が配置される。
[0009] 本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られ、それらの実施形態のいくつかが添付図面に示される。しかしながら、添付図面は例示的な実施形態を示しているにすぎず、従って、本開示の範囲を限定するものと見なされるべきではなく、その他の等しく有効な実施形態を許容しうることに留意されたい。
[0010] 1つの実施形態によるプラズマ化学気相堆積装置の概略断面図である。 [0011] 1つの実施形態による、上部に配置された薄膜封入構造を有するディスプレイデバイスの概略断面図である。 [0012] A-Bは、様々な実施形態による、ディスプレイデバイスにおいて利用される薄膜トランジスタの概略断面図を示す。
[0013] 理解が容易になるよう、可能な場合には、複数の図に共通する同一の要素を指し示すために同一の参照番号を使用した。1つの実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれうると想定される。
[0014] 本開示の実施形態は、概して、有機発光ダイオードデバイスに関し、より詳細には、OLEDデバイスにおいて利用される水分バリア膜に関する。OLEDデバイスは、薄膜封入構造及び/又は薄膜トランジスタを含む。水分バリア膜は、薄膜封入構造における第1のバリア層として、及び薄膜トランジスタにおける安定化処理層及び/又はゲート絶縁層として使用される。水分バリア膜は、約1.5未満の低い屈折率、約5.0×10-5g/m/日未満の低い水蒸気透過率、及び約8%未満の低い水素含有量を有する酸窒化ケイ素材料を含む。
[0015] 図1は、本明細書で説明される動作を実行するために使用されうるプラズマ化学気相堆積(PECVD)装置101の概略断面図である。PECVD装置101は、1つ又は複数の膜を基板120上に堆積させることができるチャンバ100を含む。チャンバ100は、概して、壁102、底部104、及びシャワーヘッド106を含み、これらは集合的に処理空間を画定する。処理空間は、真空環境でありうる。処理空間内に基板支持体118が配置される。処理空間は、基板120がチャンバ100内外に移送されうるように、スリットバルブ開口部108を通してアクセスされる。基板支持体118を昇降させるために、基板支持体118は、アクチュエータ116に接続されうる。基板支持体118を通ってリフトピン122が移動可能に配置され、基板120を基板受容面に、かつ基板受容面から移動させる。基板支持体118はまた、基板支持体118を所望の温度に維持するための加熱及び/又は冷却要素124を含みうる。基板支持体118はまた、基板支持体118の周辺部にRFリターン経路を設けるためのRFリターンストラップ126を含みうる。
[0016] シャワーヘッド106は、締結機構150によってバッキング板112に接続される。シャワーヘッド106は、たるみの防止及び/又はシャワーヘッド106の真直度/曲率の制御を助けるために、1つ又は複数の締結機構150によってバッキング板112に接続されうる。
[0017] バッキング板112にガス源132が接続され、シャワーヘッド106内のガス通路を通って、シャワーヘッド106と基板120との間の処理領域にガスを供給する。処理空間を所望の圧力に維持するために、真空ポンプ110がチャンバ100に接続される。整合ネットワーク190を通して、RF源128がバッキング板112及び/又はシャワーヘッド106に接続され、RF電流をシャワーヘッド106に供給する。RF電流は、シャワーヘッド106と基板支持体118との間に電場を発生させ、その結果、シャワーヘッド106と基板支持体118との間のガスからプラズマが生成されうる。
[0018] 誘導結合遠隔プラズマ源130のような遠隔プラズマ源130はまた、ガス源132とバッキング板112との間に接続されうる。基板の処理と処理との間に、遠隔プラズマが生成されるように、遠隔プラズマ源130に洗浄ガスが供給されうる。チャンバ100の部品を洗浄するために、遠隔プラズマからのラジカルがチャンバ100に供給されうる。洗浄ガスは、シャワーヘッド106に設けられたRF源128によって、更に励起されうる。
[0019] シャワーヘッド106は、加えて、シャワーヘッドサスペンション134によってバッキング板112に接続されうる。1つの実施形態では、シャワーヘッドサスペンション134は、可撓性の金属スカート(metal skirt)である。シャワーヘッドサスペンション134は、シャワーヘッド106が静止しうるリップ136を有しうる。チャンバ100を密閉して真空環境を形成するために、バッキング板112は、チャンバ壁102に接続されたレッジ114の上面に静止しうる。
[0020] 図2は、1つの実施形態による、上部に配置された薄膜封入(TFE)構造214を有するディスプレイデバイス200の概略断面図である。ディスプレイデバイス200は、基板202を含む。基板202は、ケイ素含有材料、ガラス、ポリイミド、又はポリエチレンテレフタレート(PET)若しくはポリエチレンナフタレート(PEN)などのプラスチックから形成されうる。基板202上に、発光デバイス204が配置される。発光デバイス204は、OLED構造又は量子ドット構造でありうる。発光デバイス204と基板202との間に、コンタクト層(図示せず)が配置されてもよく、コンタクト層は、基板202及び発光デバイス204と接触している。
[0021] 発光デバイス204及び基板202の上方に、キャッピング層206が配置される。キャッピング層206は、約1.7から約1.8の屈折率を有しうる。キャッピング層206の上方に、薄い金属層(図示せず)が配置されうる。キャッピング層206又は薄い金属層の上に、第1のバリア層208が配置される。第1のバリア層208上に、緩衝層210が配置される。緩衝層210上に、第2のバリア層212が配置される。第1のバリア層208、緩衝層210、及び第2のバリア層212は、TFE構造214を含む。第1のバリア層208及び第2のバリア層212は、水分バリア膜又は層である。
[0022] TFE構造214は、約2μmから約10μm、例えば約4μmの厚さを有しうる。緩衝層210は、約2μmから約5μmの範囲の厚さを有する。第1のバリア層208及び第2のバリア層212は各々、約0.5μmから約3μmの厚さを有しうる。例えば、第1のバリア層208及び第2のバリア層212は各々、約1μmの厚さを有し、緩衝層210は、約2μmの厚さを有しうる。第1のバリア層208及び第2のバリア層212は、同じ材料を含んでもよく、又は第1のバリア層208及び第2のバリア層212は、異なる材料を含んでもよい。加えて、第1のバリア層208及び第2のバリア層212は、同じ厚さを有していてもよく、又は第1のバリア層208及び第2のバリア層212は、異なる厚さを有していてもよい。
[0023] 緩衝層210は、約1.5の屈折率を有する有機物質を含みうる。緩衝層210は、プラズマ重合ヘキサメチルジシロキサン(pp-HMDSO)、フッ素化プラズマ重合ヘキサメチルジシロキサン(pp-HMDSO:F)、及びヘキサメチルジシラザン(HMDSN)などの有機ケイ素化合物を含みうる。あるいは、緩衝層210は、炭化水素化合物によって構成されるポリマー材料であってもよい。ポリマー材料は、式Cを有しうる。ここで、x、yおよびzは整数である。1つの実施形態では、緩衝層210は、ポリアクリレート、パリレン、ポリイミド、ポリテトラフルオロエチレン、フッ素化エチレンプロピレンのコポリマー、ペルフルオロアルコキシコポリマー樹脂、エチレンとテトラフルオロエチレンとのコポリマー、パリレンからなる群から選択されうる。1つの特定の例では、緩衝層210は、ポリアクリレート又はパリレンである。
[0024] 第1のバリア層208は、酸窒化ケイ素(SiON)を含む材料からなる。第1のバリア層108のSiON材料は、632nmで約1.5未満(例えば約1.46から約1.48)の屈折率、並びに摂氏40度及び相対湿度100%で約5.0×10-5g/m/日未満の水蒸気透過率(WVTR)を有する。第1の緩衝層108のSiON材料は、約1.70から約2.15のO/Si及び約0.01から約0.05のN/SiのX線光電子分光法(XPS)による組成物を有する。第1のバリア層208のSiON材料は、約2.15g/cmから約2.20g/cm(約2.18g/cmなど)のXPSによる密度を更に有する。第1のバリア層208のSiON材料は、水素(H)の水素前方散乱(HFS)による組成物が約8%未満である。第1のバリア層208のSiON材料は、フーリエ変換赤外分光法(FTIR)によって測定した場合、約1050cm-1から約1080cm-1のSi-O-Siピーク位置を有する。加えて、第1のバリア層208のSiON材料は、摂氏85度及び相対湿度85%(すなわち、飽和)で、約104%から約106%の厚さ変化率を有する。いくつかの実施形態では、第2のバリア層212は、第1のバリア層208と同じ材料(すなわち、上述の特性及び組成物を有するSiON膜)を含みうる。
[0025] TFE構造214の各層は、図1のPECVD装置101などのPECVDプロセス及び装置を使用して堆積されうる。いくつかの実施形態では、TFE構造214の各層は、化学気相堆積(CVD)プロセス及び装置、又は原子層堆積(ALD)プロセス及び装置を使用して堆積されうる。TFE構造214の各層は、図1のチャンバ100のような単一のPECVDチャンバ内で堆積されうる。PECVDチャンバのパージは、汚染の危険性を最小限に抑えるためにサイクル間で実行されうる。単一のチャンバプロセスは、複数のチャンバプロセスを使用するチャンバの数(及び機器のコスト)を減らすとともに、サイクル時間を削減する点で有利である。
[0026] 1つの実施形態では、TFE構造214は、発光デバイス204を含む基板202を、図1のチャンバ100などのチャンバ内に配置することによって形成される。キャッピング層206は、PECVDチャンバ内の発光デバイス204上に堆積されてもよく、又はキャッピング層206は、チャンバ内に配置されるときに、既に発光デバイス上に堆積されていてもよい。第1のバリア層208は、PECVDプロセスによってチャンバ内のキャッピング層206上に堆積される。第1のバリア層208を堆積させるためのPECVDプロセスは、摂氏約100度未満の温度で、PECVDチャンバ内にケイ素含有前駆体及び窒素含有前駆体を導入することを含みうる。
[0027] 1つの実施形態では、第1のバリア層208はSiONであり、SiHガス、NOガス、NHガス、Nガス、及びHガスが、SiONの第1のバリア層208を堆積させるためにチャンバ内に導入される。NHガス対SiHガスの流量比は約0.9から1.1の範囲にあり、NOガス対SiHガスの流量比は約15.5から16.5の範囲にあり、Nガス対SiHガスの流量比は約8.4から8.5の範囲にあり、Hガス対総流量比の流量比は約0.13から0.16の範囲にあり、NOガス対総流量比の流量比は約0.23から0.36の範囲にある。チャンバ圧力は約0.13Torrから約0.14Torrの範囲にあり、電力密度は約4.5mW/mmから約6.5mW/mmの範囲にある。
[0028] 緩衝層210は、PECVDプロセスによってチャンバ内の第1のバリア層208の上に堆積される。異なる前駆体が堆積プロセスに使用されているので、第1のバリア層208を堆積した後であって緩衝層210を堆積させる前に、パージステップが実行される。緩衝層210が堆積された後に、別のパージステップが実行される。第2のバリア層212は緩衝層210の上に堆積され、第2のバリア層212は、第1のバリア層208と同じプロセス条件下で堆積されうる。
[0029] 約1.5未満の低い屈折率、約5.0×10-5g/m/日未満の低いWVTR、及び約8%未満の低いH含有量を有するSiONを含む第1のバリア層208を有するTFE214を利用することにより、第1のバリア層208は、水分感受性、H結合感受性、及び/又はOH結合感受性デバイスである透明又は可撓性ディスプレイデバイスにおいて信頼できるバリア層になりうる。加えて、上述の特性を有する第1のバリア層208は、窒化ケイ素膜と比較して、約10%ほど光学損失を低減し、ディスプレイデバイス内での水分及び/又は水素拡散の発生を防止するのに役立ち、更にTFE214の故障を防止する。
[0030] 図3A-3Bは、様々な実施形態による、ディスプレイデバイスにおいてそれぞれ利用される薄膜トランジスタ(TFT)300、350の概略断面図である。図3AのTFT300及び図3BのTFT350は同じである。しかしながら、図3AのTFT300のゲート絶縁層306が単一層である一方で、図3BのTFT350のゲート絶縁層306は二層であり、図3AのTFT300の安定化処理層310が単一層である一方で、図3BのTFT350の安定化処理層310は二層である。図3AのTFT300及び図3BのTFT350は各々、基板302を含む。基板302は、シリコン含有材料、ガラス、ポリイミド、又はPET若しくはPENのようなプラスチックから形成されうる。基板302上に、ゲート電極304が配置される。ゲート電極304は、とりわけ、銅、タングステン、タンタル、アルミニウムを含みうる。ゲート電極304及び基板302の上方に、ゲート絶縁層306が配置される。
[0031] ゲート絶縁層306の上方に、半導体層308が配置される。半導体層308は、とりわけ、金属酸化物半導体材料、インジウムガリウム亜鉛酸化物(IGZO)などの金属酸窒化物半導体材料、又はアモルファスシリコン、結晶シリコン、及び多結晶シリコンなどのシリコンを含みうる。半導体層308上には、ドレイン電極312及びソース電極314が配置される。ドレイン電極312は、ソース電極314から離間し、かつソース電極314に隣接している。ドレイン電極312及びソース電極314は各々、とりわけ、銅、タングステン、タンタル、アルミニウムを含みうる。半導体層308、ドレイン電極312、及びソース電極314の上方に、安定化処理層310が配置される。安定化処理層310及びゲート絶縁層306は、水分バリア膜又は層である。
[0032] 安定化処理層310及びゲート絶縁層306は各々、図2の第1のバリア層208と同じ材料を個々に含みうる。安定化処理層310及び/又はゲート絶縁層306は、少なくとも部分的に、酸窒化ケイ素(SiON)を含む材料から構成される。安定化処理層310及び/又はゲート絶縁層306のSiON材料は、632nmで約1.5未満(約1.46から約1.48など)の屈折率、並びに摂氏40度及び100%の相対湿度で約5.0×10-5g/m/日未満のWVTRを有する。安定化処理層310及び/又はゲート絶縁層306のSiON材料は、約1.70から約2.15のO/Si及び約0.01から約0.05のN/SiのXPSによる組成物を有する。安定化処理層310及び/又はゲート絶縁層306のSiON材料は、更に、約2.15g/cmから約2.20g/cmのXPSによる密度を有する。安定化処理層310及び/又はゲート絶縁層306のSiON材料は、FTIRによって測定される場合、約1050cm-1から約1080cm-1のSi-O-Siピーク位置を有する。加えて、安定化処理層310及び/又はゲート絶縁層306のSiON材料は、摂氏85度及び相対湿度85%(すなわち、飽和)で、約104%から約106%の厚さ変化率を有する。
[0033] 安定化処理層310及び/又はゲート絶縁層306のSiON材料は、水素のHFSによる組成物が約8%未満である。1つの実施形態では、安定化処理層310のSiON材料は、水素のHFSによる組成物が約6%未満であり、ゲート絶縁層306のSiON材料は、水素のHFSによる組成物が約5%未満である。安定化処理層310及びゲート絶縁層306が各々、上述の特性及び組成物を有するSiON材料を含んでもよく、又は安定化処理層310又はゲート絶縁層306の一方のみが、上述の特性及び組成物を有するSiON材料を含んでもよい。
[0034] 図3Aは、単一層のゲート絶縁層306及び単一層の安定化処理層310を示す。単一層のゲート絶縁層306及び単一層の安定化処理層310は各々、個別にSiONを含みうる。図3Bは、二層のゲート絶縁層306及び二層の安定化処理層310を示す。図3BのTFT350において、ゲート絶縁層306は、SiONを含む層306Aと、酸化ケイ素(SiOx)を含む層306Bとを含む。ゲート絶縁層306のSiONを含む層306Aは、基板302及びゲート電極304上に配置され、これらと接触する。ゲート絶縁層306のSiOxを含む層306Bは、誘電体層308と、SiONを含む層306Aとの間に配置され、これらと接触する。図3BのTFT350の安定化処理層310は、SiOxを含む層310Aと、SiONを含む層310Bとを含む。安定化処理層310のSiOxを含む層310Aは、誘電体層308、ドレイン電極312、及びソース電極314上に配置される。安定化処理層310のSiONを含む層310Bは、SiOxを含む層310Aの上に配置される。
[0035] 安定化処理層310及びゲート絶縁層306は、図2の第1のバリア層208と同じPECVDプロセスによって形成されうる。いくつかの実施態様では、安定化処理層310及びゲート絶縁層306は、CVD又はALDプロセスによって形成されうる。安定化処理層310及び/又はゲート絶縁層306を堆積させるためのPECVDプロセスは、ケイ素含有前駆体及び窒素含有前駆体を、図1のチャンバ100などのPECVDチャンバ内に導入することを含みうる。いくつかの実施態様において、安定化処理層310は、摂氏約300度未満の温度で堆積され、ゲート絶縁層306は、摂氏約100度未満の温度で堆積される。1つの実施形態では、安定化処理層310及びゲート絶縁層306は各々SiONであり、SiON安定化処理層310及びSiONゲート絶縁層306を堆積させるために、SiHガス、NOガス、NHガス、Nガス、及びHガスがチャンバ内に導入される。ゲート絶縁層306が最初に堆積され、次いで半導体層308、次いで安定化処理層310が堆積される。チャンバは、各層堆積の間にパージされうる。
[0036] 安定化処理層310及びゲート絶縁層306の両方について、NHガス対SiHガスの流量比は約0.9から1.1の範囲にあり、NOガス対SiHガスの流量比は約15.5から16.5の範囲にあり、Nガス対SiHガスの流量比は約8.4から8.5の範囲にあり、Hガス対総流量比の流量比は約0.13から0.16の範囲にあり、NOガス対総流量比の流量比は約0.23から0.36の範囲にある。チャンバ圧力は約0.13Torrから約0.14Torrの範囲にあり、電力密度は約4.5mW/mmから約6.5mW/mmの範囲にある。
[0037] 約1.5未満の低い屈折率、約5.0×10-5g/m/日未満の低いWVTR、及び約8%未満の低いH含有量を有するSiONを含む安定化処理層310及び/又はゲート絶縁層306を有するTFT300、350を利用することにより、安定化処理層310及び/又はゲート絶縁層306は、水分感受性、H結合感受性、及び/又はOH結合感受性デバイスである透明又は可撓性ディスプレイデバイスにおいて信頼性のあるバリア層になりうる。上記の特性を有する安定化処理層310及び/又はゲート絶縁層306は、窒化ケイ素膜と比較して約10%ほどの光学損失を低減し、ディスプレイデバイス内での水分及び/又は水素拡散の発生を防止するのに役立ち、更にTFT300、350の特性が不所望にシフトするのを防止する。
[0038] 更に、約1.5未満の低い屈折率、約5.0×10-5g/m/日未満の低いWVTR、及び約8%未満の低いH含有量を有する安定化処理層310及び/又はゲート絶縁層306を利用すると、正のバイアス温度ストレス、負のバイアス温度ストレス、及び負のバイアス温度照明ストレスの変化が少なくなる。よって、上述の特性を有する安定化処理層310及び/又はゲート絶縁層306により、TFT300、350に統合される場合に、より良好なバイアス安定性及びより低いターンオン電圧(turn-on voltage)が可能になる。
[0039] したがって、約1.5未満の低い屈折率、約5.0×10-5g/m/日未満の低いWVTR、及び約8%未満の低いH含有量を有するSiONを含む、TFEにおける第1のバリア層として、又はTFTにおける安定化処理層及び/又はゲート絶縁層として、水分バリア膜を利用することにより、層は、水分感受性、H結合感受性、及び/又はOH結合感受性デバイスである透明又は可撓性ディスプレイデバイスにおいて、信頼できるバリア層になりうる。加えて、各々が上記のような特性を有する水分バリア層は、窒化ケイ素膜に比べて光学損失を約10%ほど低減し、ディスプレイデバイス内での水分及び/又は水素拡散の発生を防止するのに役立ち、更にTFEの故障を防止し、TFTの特性が不所望にシフトすることを防止する。
[0040] 上記の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱しなければ、本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. 第1のバリア層であって、1.46から1.48の屈折率、5.0×10-5g/m/日未満の水蒸気透過率、及び8%未満の水素含有量を有し、O/Siが1.70から2.15であり、N/Siが0.01から0.05の組成を有する酸窒化ケイ素材料を含む第1のバリア層と、
    前記第1のバリア層上に配置された緩衝層と、
    前記緩衝層上に配置された第2のバリア層と
    を含む、薄膜封入構造。
  2. 前記第2のバリア層が、前記第1のバリア層と同じ材料を含む、請求項1に記載の薄膜封入構造。
  3. 前記第2のバリア層が、前記第1のバリア層とは異なる材料を含む、請求項1に記載の薄膜封入構造。
  4. 前記第1のバリア層が、0.5マイクロメートルから3マイクロメートルの厚さを有する、請求項1に記載の薄膜封入構造。
  5. 前記酸窒化ケイ素材料が、摂氏85度及び相対湿度85%で、104%から106%の厚さ変化率を有する、請求項1に記載の薄膜封入構造。
  6. ゲート電極と、
    前記ゲート電極の上方に配置されたゲート絶縁層であって、1.46から1.48の屈折率、5.0×10-5g/m/日未満の水蒸気透過率、及び6%未満の水素含有量を有し、O/Siが1.70から2.15であり、N/Siが0.01から0.05の組成を有する酸窒化ケイ素材料を含むゲート絶縁層と、
    前記ゲート絶縁層の上方に配置された半導体層と、
    前記半導体層の上方に配置されたドレイン電極と、
    前記ドレイン電極に隣接して配置されたソース電極と、
    前記ドレイン電極、前記ソース電極、及び前記半導体層の上方に配置された安定化処理層と
    を含む、薄膜トランジスタ。
  7. 前記安定化処理層が、1.46から1.48の屈折率、5.0×10-5g/m/日未満の水蒸気透過率、及び6%未満の水素含有量を有する酸窒化ケイ素材料を含む、請求項6に記載の薄膜トランジスタ。
  8. 前記安定化処理層が、摂氏300度未満の温度でプラズマ化学気相堆積プロセスによって堆積され、又は
    前記酸窒化ケイ素材料が、摂氏85度及び相対湿度85%で、104%から106%の厚さ変化率を有する、請求項7に記載の薄膜トランジスタ。
  9. 前記ゲート絶縁層の前記酸窒化ケイ素材料が、酸化ケイ素を含む層と組み合わされて、二層を形成する、請求項7に記載の薄膜トランジスタ。
  10. 前記二層の前記酸窒化ケイ素材料が、前記ゲート電極に隣接して配置され、酸化ケイ素を含む前記層が、前記半導体層、前記ドレイン電極、及び前記ソース電極に隣接して配置される、請求項9に記載の薄膜トランジスタ。
  11. 前記安定化処理層の前記酸窒化ケイ素材料が、酸化ケイ素を含む層と組み合わされて、二層を形成する、請求項7に記載の薄膜トランジスタ。
  12. 前記二層の酸化ケイ素を含む前記層が、前記半導体層、前記ドレイン電極、及び前記ソース電極に隣接して配置され、前記酸窒化ケイ素材料が、酸化ケイ素を含む前記層上に配置される、請求項11に記載の薄膜トランジスタ。
  13. 発光デバイスと、
    前記発光デバイスの上方に配置されたキャッピング層と、
    前記キャッピング層の上方に配置された薄膜封入構造と
    を含み、前記薄膜封入構造が、
    前記キャッピング層の上方に配置された第1のバリア層であって、1.46から1.48の屈折率、5.0×10-5g/m/日未満の水蒸気透過率、及び8%未満の水素含有量を有し、O/Siが1.70から2.15であり、N/Siが0.01から0.05の組成を有する酸窒化ケイ素材料を含む第1のバリア層と、
    前記第1のバリア層上に配置された緩衝層と、
    前記緩衝層上に配置された第2のバリア層と
    を含む、ディスプレイデバイス。
  14. 前記発光デバイスが、有機発光ダイオードデバイスであるか、又は
    前記第2のバリア層が、前記第1のバリア層と同じ材料を含む、請求項13に記載のディスプレイデバイス。
  15. 前記酸窒化ケイ素材料が、摂氏85度及び相対湿度85%で、104%から106%の厚さ変化率を有する、請求項13に記載のディスプレイデバイス。
JP2021562325A 2019-04-25 2019-07-10 低い屈折率及び低い水蒸気透過率を有する水分バリア膜 Active JP7304966B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962838883P 2019-04-25 2019-04-25
US62/838,883 2019-04-25
PCT/US2019/041163 WO2020219087A1 (en) 2019-04-25 2019-07-10 Moisture barrier film having low refraction index and low water vapor tramission rate

Publications (2)

Publication Number Publication Date
JP2022530379A JP2022530379A (ja) 2022-06-29
JP7304966B2 true JP7304966B2 (ja) 2023-07-07

Family

ID=72941218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021562325A Active JP7304966B2 (ja) 2019-04-25 2019-07-10 低い屈折率及び低い水蒸気透過率を有する水分バリア膜

Country Status (6)

Country Link
US (1) US20220209188A1 (ja)
JP (1) JP7304966B2 (ja)
KR (1) KR20210143951A (ja)
CN (2) CN118251042A (ja)
TW (2) TWI754223B (ja)
WO (1) WO2020219087A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258943A (ja) 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 薄膜の作製方法、およびトランジスタの作製方法
JP2013232279A (ja) 2010-07-27 2013-11-14 Hitachi Ltd 封止膜およびそれを用いた有機発光ダイオード
US20140256070A1 (en) 2013-03-11 2014-09-11 Applied Materials, Inc. Plasma curing of pecvd hmdso film for oled applications
JP2015024536A (ja) 2013-07-25 2015-02-05 コニカミノルタ株式会社 ガスバリアー性フィルムの製造方法
JP2015228491A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、タッチセンサ、表示装置
US20170104048A1 (en) 2015-10-13 2017-04-13 Samsung Display Co., Ltd. Substrate structure
JP6442117B1 (ja) 2018-01-31 2018-12-19 堺ディスプレイプロダクト株式会社 有機el表示装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
TWI345307B (en) * 2007-02-16 2011-07-11 Chi Mei El Corp Display device and method of manufacturing the same
TWI348767B (en) * 2007-12-07 2011-09-11 Chimei Innolux Corp Thin film transistor and manufacture method thereof
CN104115300B (zh) * 2012-02-15 2017-02-22 应用材料公司 沉积包封膜的方法
US9299956B2 (en) * 2012-06-13 2016-03-29 Aixtron, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices
TWI487074B (zh) * 2012-10-22 2015-06-01 Ind Tech Res Inst 可撓式電子裝置及其製造方法
TWI578592B (zh) * 2013-03-12 2017-04-11 應用材料股份有限公司 有機發光二極體元件及包括其之封裝結構的沉積方法
JP6198434B2 (ja) * 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI514564B (zh) * 2013-12-10 2015-12-21 Au Optronics Corp 顯示面板及其製作方法
TWI559510B (zh) * 2014-06-23 2016-11-21 群創光電股份有限公司 顯示裝置
WO2016016156A1 (en) * 2014-07-31 2016-02-04 Rolic Ag Encapsulation structure for an oled display incorporating antireflection properties
KR20160080994A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI656672B (zh) * 2015-01-22 2019-04-11 財團法人工業技術研究院 可撓性環境敏感電子元件封裝體
KR102516054B1 (ko) * 2015-11-13 2023-03-31 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
KR102631535B1 (ko) * 2016-06-30 2024-01-30 엘지디스플레이 주식회사 유기 발광 표시 장치
TWI599078B (zh) * 2016-08-05 2017-09-11 行家光電股份有限公司 具濕氣阻隔結構之晶片級封裝發光裝置
TWI630742B (zh) * 2016-09-14 2018-07-21 財團法人工業技術研究院 可撓性有機發光二極體的結構及其製造方法
KR20180047587A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
WO2018130288A1 (en) * 2017-01-12 2018-07-19 Applied Materials, Inc. Barrier layer system and method for manufacturing a barrier layer system in a continuous roll-to-roll process
KR102382487B1 (ko) * 2017-09-15 2022-04-01 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
US20190097175A1 (en) * 2017-09-28 2019-03-28 Applied Materials, Inc. Thin film encapsulation scattering layer by pecvd

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258943A (ja) 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 薄膜の作製方法、およびトランジスタの作製方法
JP2013232279A (ja) 2010-07-27 2013-11-14 Hitachi Ltd 封止膜およびそれを用いた有機発光ダイオード
US20140256070A1 (en) 2013-03-11 2014-09-11 Applied Materials, Inc. Plasma curing of pecvd hmdso film for oled applications
JP2015024536A (ja) 2013-07-25 2015-02-05 コニカミノルタ株式会社 ガスバリアー性フィルムの製造方法
JP2015228491A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、タッチセンサ、表示装置
US20170104048A1 (en) 2015-10-13 2017-04-13 Samsung Display Co., Ltd. Substrate structure
JP6442117B1 (ja) 2018-01-31 2018-12-19 堺ディスプレイプロダクト株式会社 有機el表示装置の製造方法

Also Published As

Publication number Publication date
US20220209188A1 (en) 2022-06-30
CN113841263A (zh) 2021-12-24
WO2020219087A1 (en) 2020-10-29
JP2022530379A (ja) 2022-06-29
TWI754223B (zh) 2022-02-01
KR20210143951A (ko) 2021-11-29
CN113841263B (zh) 2024-04-26
TW202040841A (zh) 2020-11-01
TWI809637B (zh) 2023-07-21
CN118251042A (zh) 2024-06-25
TW202232769A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US9935183B2 (en) Multilayer passivation or etch stop TFT
US9269923B2 (en) Barrier films for thin film encapsulation
US20130330482A1 (en) Carbon-doped silicon nitride thin film and manufacturing method and device thereof
US11770964B2 (en) Thin-film encapsulation
KR102616238B1 (ko) 박막 트랜지스터들을 위한 질소 풍부 실리콘 질화물 막들
US11118266B2 (en) Method for depositing protection film of light-emitting element
JP7304966B2 (ja) 低い屈折率及び低い水蒸気透過率を有する水分バリア膜
US20190097175A1 (en) Thin film encapsulation scattering layer by pecvd
US7662683B2 (en) Method for forming gate dielectric layer
US10777777B2 (en) Passivation film deposition method for light-emitting diode
US9385239B2 (en) Buffer layers for metal oxide semiconductors for TFT
US10002711B2 (en) Low temperature multilayer dielectric film for passivation and capacitor
TWI755823B (zh) 用以沈積一阻障層之方法及使用其之薄膜封裝結構
KR20180118958A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230627

R150 Certificate of patent or registration of utility model

Ref document number: 7304966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150