TWI754223B - 薄膜封裝結構、薄膜電晶體與顯示裝置 - Google Patents

薄膜封裝結構、薄膜電晶體與顯示裝置 Download PDF

Info

Publication number
TWI754223B
TWI754223B TW109104879A TW109104879A TWI754223B TW I754223 B TWI754223 B TW I754223B TW 109104879 A TW109104879 A TW 109104879A TW 109104879 A TW109104879 A TW 109104879A TW I754223 B TWI754223 B TW I754223B
Authority
TW
Taiwan
Prior art keywords
layer
thin film
silicon oxynitride
barrier layer
less
Prior art date
Application number
TW109104879A
Other languages
English (en)
Other versions
TW202040841A (zh
Inventor
吳文豪
志堅 陳
任東吉
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202040841A publication Critical patent/TW202040841A/zh
Application granted granted Critical
Publication of TWI754223B publication Critical patent/TWI754223B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

本揭露之多個實施例大致有關於有機發光二極體裝置，且更特別有關於用於有機發光二極體裝置之濕氣阻障膜。有機發光二極體裝置包含薄膜封裝結構及/或薄膜電晶體。濕氣阻障膜被用來做為薄膜封裝結構中的第一阻障層與薄膜電晶體中的被動層及/或閘極絕緣層。濕氣阻障膜包含氮氧化矽材料，氮氧化矽材料具有小於約1.5之低折射率、小於約5.0×10-5g/m2/day之低水蒸氣穿透率與小於約8%之低氫含量。

Description

薄膜封裝結構、薄膜電晶體與顯示裝置
本揭露之多個實施例大致有關於有機發光二極體(organic light emitting diode；OLED)裝置，且更特別有關於用於有機發光二極體裝置之濕氣阻障膜。
有機發光二極體裝置被用於電視螢幕、電腦顯示器、行動電話、其他手持裝置等之製造，用以顯示資訊。近來，由於相較於液晶顯示器(liquid crystal displays；LCD)，有機發光二極體顯示器具有較快速的回應時間(response time)、較大的視角、較高的對比(contrast)、較輕的重量、低耗電且適應於撓性基板，因此有機發光二極體顯示器已在顯示應用中得到高度關注。
有機發光二極體結構可能具有有限的壽命，其特徵在於電發光(electroluminescence)效率降低與驅動電壓增加。有機發光二極體結構之劣化的主要原因係為，由於濕氣或氧氣進入導致非發光型(non-emissive)暗點之形成。因為此原因，有機發光二極體結構典型地以夾在多個無機層之間的有機層封裝，無機層做為濕氣阻障層。然而， 此種封裝結構可能在各層之間引起干涉，導致約30%或更多之光耗損(optical loss)。
因此，有需要一種用於有機發光二極體結構之改良的封裝結構。
本揭露之多個實施例大致有關於有機發光二極體裝置，且更特別有關於用於有機發光二極體裝置之濕氣阻障膜。有機發光二極體裝置包含薄膜封裝結構及/或薄膜電晶體。濕氣阻障膜被用來做為薄膜封裝結構中的第一阻障層與薄膜電晶體中的被動層及/或閘極絕緣層。濕氣阻障膜包含氮氧化矽(silicon oxynitride)材料，氮氧化矽材料具有小於約1.5之低折射率(refractive index)、小於約5.0×10-5g/m2/day之低水蒸氣穿透率(water vapor transmission rate)與小於約8%之低氫含量(hydrogen content)。
在一實施例中，薄膜封裝結構包含第一阻障層，第一阻障層包含氮氧化矽材料，氮氧化矽材料具有約1.46至約1.48之折射率、小於約5.0×10-5g/m2/day之水蒸氣穿透率與小於約8%之氫含量。緩衝層設置於第一阻障層上，且第二阻障層設置於緩衝層上。
在另一實施例中，薄膜電晶體包含閘極、設置於閘極上之閘極絕緣層，閘極絕緣層包含氮氧化矽材料，氮氧化矽材料具有約1.46至約1.48之折射率、小於約5.0×10-5g/m2/day之水蒸氣穿透率與小於約6%之氫含量。半導體層設置於閘極絕緣層上，汲極設置於半 導體層上，源極設置為相鄰於汲極，且被動層設置於汲極、源極與半導體層上。
在又一實施例中，顯示裝置包含發光裝置、設置於發光裝置上之封頂層與設置於封頂層上之薄膜封裝結構。薄膜封裝結構包含設置於封頂層上之第一阻障層，第一阻障層包含氮氧化矽材料，氮氧化矽材料具有約1.46至約1.48之折射率、小於約5.0×10-5g/m2/day之水蒸氣穿透率與小於約8%之氫含量。緩衝層設置於第一阻障層上，且第二阻障層設置於緩衝層上。
100:腔室
101:電漿輔助化學氣相沉積設備
102:壁
104:底部
106:噴頭
108:狹縫閥開口
110:真空幫浦
112:背板
114:壁架
116:致動器
118:基板支撐件
120:基板
122:升舉銷
124:加熱及/或冷卻元件
126:射頻回返片
128:射頻源
130:遠端電漿源
132:氣體源
134:噴頭懸掛架
136:唇部
150:緊固機構
190:匹配網路
200:顯示裝置
202:基板
204:發光裝置
206:封頂層
208:第一阻障層
210:緩衝層
212:第二阻障層
214:薄膜封裝結構
300,350:薄膜電晶體
302:基板
304:閘極
306:閘極絕緣層
306A,310B:包含氮氧化矽之層
306B,310A:包含氧化矽之層
308:半導體層
310:被動層
312:汲極
314:源極
為了可詳細地了解本揭露之上述特徵，可參照實施例以得到簡要摘錄於上之本揭露之更具體的說明，部分之實施例係繪示於所附之圖式中。然而，值得注意的是，所附之圖式僅繪示本揭露之特定實施例，而非用以作為其範圍上之限制，本揭露可承認其他等效實施例。
第1圖係繪示根據一實施例之電漿輔助化學氣相沉積設備(plasma enhanced chemical vapor deposition apparatus)之剖面示意圖；第2圖係繪示根據一實施例之具有設置於其上之薄膜封裝結構之顯示裝置之剖面示意圖；及第3A至3B圖係繪示根據各種實施例之用於顯示裝置之薄膜電晶體之剖面示意圖。
為了便於理解，在可能的情況下使用相同之元件符號來標示多個圖式共通的相同元件。可理解的是，一實施例之多個元件及特性可在無需其他引述之下，有利地合併於其他實施例中。
本揭露之多個實施例大致有關於有機發光二極體裝置，且更特別有關於用於有機發光二極體裝置之濕氣阻障膜。有機發光二極體裝置包含薄膜封裝結構及/或薄膜電晶體。濕氣阻障膜被用來做為薄膜封裝結構中的第一阻障層與薄膜電晶體中的被動層及/或閘極絕緣層。濕氣阻障膜包含氮氧化矽材料，氮氧化矽材料具有小於約1.5之低折射率、小於約5.0×10-5g/m2/day之低水蒸氣穿透率與小於約8%之低氫含量。
第1圖係繪示可用於執行此處描述之操作的電漿輔助化學氣相沉積(PECVD)設備101之剖面示意圖。電漿輔助化學氣相沉積設備101包含腔室100，一或更多的膜可在腔室100中沉積於基板120上。腔室100大致包含多個壁102、底部104與噴頭106，多個壁102、底部104與噴頭106集體定義出處理空間。處理空間可為真空環境。基板支撐件118設置於處理空間內。透過狹縫閥開口108來進入處理空間，使得基板120可移入與移出腔室100。基板支撐件118可耦接至致動器116，以使基板支撐件118上升與下降。升舉銷122可移動地設置為通過基板支撐件118，以使基板120移動至基板接收表面或從基板接收表面移動基板120。基板支撐件118亦可包含加熱及/或冷卻元件124，以使基板支撐件118維持於預定溫度。基板支撐件118 亦可包含射頻(RF)回返片126，以於基板支撐件118之邊緣提供射頻回返路徑。
噴頭106藉由緊固機構150耦接至背板112。噴頭106可藉由一或更多的緊固機構150耦接至背板112以幫助避免噴頭106之下陷及/或控制噴頭106之直線度/曲率。
氣體源132耦接至背板112，以透過噴頭106中的氣體通道提供氣體至噴頭106與基板120之間的處理區域。真空幫浦110耦接至腔室100以使處理空間維持於預定溫度。射頻源128透過匹配網路(match network)190耦接至背板112及/或耦接至噴頭106，以提供射頻電流至噴頭106。射頻電流在噴頭106與基板支撐件118之間創造電場(electric field)，從而噴頭106與基板支撐件118之間的氣體可生成電漿。
遠端電漿源130，例如是感應耦合(inductively coupled)遠端電漿源130，亦可耦接於氣體源132與背板112之間。在處理多個基板之間，可提供清潔氣體(cleaning gas)至遠端電漿源130，以生成遠端電漿。來自遠端電漿之自由基(radicals)可被提供至腔室100，以清潔腔室100之多個元件。提供至噴頭106之射頻源128可使清潔氣體被進一步激發(excited)。
噴頭106還可藉由噴頭懸掛架134耦接至背板112。在一實施例中，噴頭懸掛架134係為撓性金屬裙部(skirt)。噴頭懸掛架134可具有唇部136，噴頭106可安置於唇部136上。背板112可安置 於壁架114之上表面以密封腔室100以形成真空環境，壁架114耦接腔室壁102。
第2圖係繪示根據一實施例之具有設置於其上之薄膜封裝(TFE)結構214之顯示裝置200之剖面示意圖。顯示裝置200包含基板202。基板202可由含矽材料、玻璃、聚醯亞胺(polyimide)或塑膠製成，例如是聚對苯二甲酸乙二酯(polyethyleneterephthalate；PET)或聚萘二甲酸乙二醇酯(polyethylenenaphthalate；PEN)。發光裝置204設置於基板202上。發光裝置204可為有機發光二極體結構或量子點結構。接觸層(未繪示)可設置於發光裝置204與基板202之間，且接觸層接觸基板202與發光裝置204。
封頂層206設置於發光裝置204與基板202上。封頂層206可具有約1.7至約1.8之折射率。薄金屬層(未繪示)可設置於封頂層206上。第一阻障層208設置於封頂層206或薄金屬層上。緩衝層210設置於第一阻障層208上。第二阻障層212設置於緩衝層210上。第一阻障層208、緩衝層210與第二阻障層212包含薄膜封裝結構214。第一阻障層208與第二阻障層212係為濕氣阻障膜或層。
薄膜封裝結構214可具有約2微米(μm)至約10微米之厚度，例如約4微米。緩衝層210具有約2微米至約5微米之間的厚度。第一阻障層208與第二阻障層212可分別具有約0.5微米至約3微米之厚度。例如，第一阻障層208與第二阻障層212可分別具有約1微米之厚度，且緩衝層210可具有約2微米之厚度。第一阻障層208與第二阻障層212可包含相同材料，或者第一阻障層208與第二阻障 層212可包含不同材料。此外，第一阻障層208與第二阻障層212可具有相同厚度，或第一阻障層208與第二阻障層212可具有不同厚度。
緩衝層210可包含具有約1.5之折射率之有機材料。緩衝層210可包含有機矽化合物(organosilicon compounds)，例如電漿聚合六甲基二矽氧(plasma-polymerized hexamethyldisiloxane；pp-HMDSO)、氟化電漿聚合六甲基二矽氧(fluorinated plasma-polymerized hexamethyldisiloxane；pp-HMDSO：F)與六甲基二矽氮烷(hexamethyldisilazane；HMDSN)。或者，緩衝層210可以是由烴化合物(hydrocarbon compounds)所組成之聚合物材料。聚合物材料可具有CxHyOz之化學式，其中x、y與z為整數。在一實施例中，緩衝層210可選自由聚丙烯酸酯(polyacrylate)、聚對二甲苯(parylene)、聚醯亞胺、聚四氟乙烯(polytetrafluoroethylene)、氟化乙烯丙烯之共聚物(copolymer of fluorinated ethylene propylene)、全氟烷氧基共聚物樹脂(perfluoroalkoxy copolymer resin)、乙烯與四氟乙烯之共聚物(copolymer of ethylene and tetrafluoroethylene)、聚對二甲苯(parylene)所組成的群組。在一特定示例中，緩衝層210係為聚丙烯酸酯或聚對二甲苯。
第一阻障層208包含一材料，材料包含氮氧化矽(SiON)。第一阻障層208之氮氧化矽材料具有於632奈米(nm)時小於約1.5之折射率，例如約1.46至約1.48，以及具有於攝氏40度與相對濕度(relative humidity)100%時小於約5.0×10-5g/m2/day之水蒸氣穿透率(WVTR)。以X射線光電子光譜法(x-ray photoelectron spectroscopy； XPS)測得第一阻障層208之氮氧化矽材料具有約1.70至約2.15之O/Si比例與約0.01至約0.05之N/Si比例之組成。以X射線光電子光譜法測得第一阻障層208之氮氧化矽材料更具有約2.15g/cm3至約2.20g/cm3之密度，例如是約2.18g/cm3。以氫前散射法(hydrogen forward scattering；HFS)測得第一阻障層208之氮氧化矽材料具有約少於8%的氫(hydrogen；H2)組成。當以傅立葉轉換紅外光譜術(Fourier-transform infrared spectroscopy；FTIR)量測，第一阻障層208之氮氧化矽材料具有位於約1050cm-1至約1080cm-1之Si-O-Si吸收峰位置。此外，第一阻障層208之氮氧化矽材料具有於攝氏85度與相對濕度85%(即浸透的)時約104%至約106%之厚度變化百分比(thickness change percentage)。在一些實施例中，第二阻障層212可包含和第一阻障層208相同的材料(即具有上述性質與組成之氮氧化矽膜)。
可藉由電漿輔助化學氣相沉積處理與設備來沉積薄膜封裝結構214之每一層，例如第1圖之電漿輔助化學氣相沉積設備101。在一些實施例中，可使用化學氣相沉積(chemical vapor deposition；CVD)處理與設備或原子層沉積(atomic layer deposition；ALD)處理與設備來沉積薄膜封裝結構214之每一層。薄膜封裝結構214之每一層可沉積於單一電漿輔助化學氣相沉積腔室中，例如第1圖之腔室100。電漿輔助化學氣相沉積腔室之清洗可進行於循環之間，以使汙染風險降到最低。單一腔室處理之優點在於減少循環時間以及減少使用多腔室處理之腔室數量(與設備成本)。
在一實施例中，薄膜封裝結構214係藉由使包含發光裝置204之基板202放置於腔室內來形成，例如第1圖之腔室100。封頂層206可於電漿輔助化學氣相沉積腔室中沉積於發光裝置204上，或者在基板放入腔室內時封頂層206可已沉積於發光裝置上。在腔室中，第一阻障層208藉由電漿輔助化學氣相沉積處理沉積於封頂層206上。用以沉積第一阻障層208之電漿輔助化學氣相沉積處理可包含在低於攝氏100度時使含矽前驅物與含氮前驅物引入電漿輔助化學氣相沉積腔室。
在一實施例中，第一阻障層208係為氮氧化矽，且甲矽烷(SiH4)氣體、一氧化二氮(N2O)氣體、氨氣(NH3)、氮氣(N2)與氫氣(H2)被引入腔室中以沉積氮氧化矽第一阻障層208。氨氣和甲矽烷氣體之流速(flow rate)比例介於約0.9至1.1，一氧化二氮氣體和甲矽烷氣體之流速比例介於約15.5至16.5，氮氣和甲矽烷氣體之流速比例介於約8.4至8.5，氫氣和總流量比(total flow ratio)之流速比例介於約0.13至0.16，且一氧化二氮氣體和總流量比之流速比例介於約0.23至0.36。腔室壓力介於約0.13托(Torr)至約0.14托，且功率密度(power density)介於約4.5mW/mm2至約6.5mW/mm2。
在腔室中，緩衝層210藉由電漿輔助化學氣相沉積處理沉積於第一阻障層208上。因為用於沉積處理之前驅物不同，於沉積第一阻障層208之後、沉積緩衝層210之前進行清洗步驟。在沉積緩衝層210之後，進行另一清洗步驟。第二阻障層212沉積於緩衝層210上，且可在和第一阻障層208相同的處理條件下沉積第二阻障層212。
使用具有第一阻障層208(第一阻障層208包含氮氧化矽，氮氧化矽具有小於約1.5之低折射率、小於約5.0×10-5g/m2/day之低水蒸氣穿透率與小於約8%之低氫含量)之薄膜封裝結構214使得第一阻障層208成為透明或撓性顯示裝置中可靠的阻障層，透明或撓性顯示裝置係為對濕氣敏感的、對氫鍵(H bond)敏感的、及/或對氫氧鍵(OH bond)敏感的裝置。此外，相較於氮化矽(silicon nitride)膜，具有以上提及之性質的第一阻障層208減少約10%之光耗損，且有助於避免濕氣及/或氫擴散發生於顯示裝置內，進一步避免薄膜封裝結構214失效。
第3A-3B圖係分別繪示根據各種實施例之用於顯示裝置之薄膜電晶體(TFT)300、350之剖面示意圖。第3A圖之薄膜電晶體300與第3B圖之薄膜電晶體350係為相同的；然而第3A圖之薄膜電晶體300之閘極絕緣層306係為單層，但第3B圖之薄膜電晶體350之閘極絕緣層306係為雙層(dual layer)，且第3A圖之薄膜電晶體300之被動層310係為單層，但第3B圖之薄膜電晶體350之被動層310係為雙層。第3A圖之薄膜電晶體300與第3B圖之薄膜電晶體350分別包含基板302。基板302可由含矽材料、玻璃、聚醯亞胺或塑膠製成，例如聚對苯二甲酸乙二酯或聚萘二甲酸乙二醇酯。閘極304設置於基板302上。閘極304可包含銅(copper)、鎢(tungsten)、鉭(tantalum)、鋁(aluminum)等。閘極絕緣層306設置於閘極304與基板302上。
半導體層308設置於閘極絕緣層306上。半導體層308可包含金屬氧化物半導體材料、金屬氮氧化物半導體材料或矽等等， 金屬氮氧化物半導體材料例如是銦鎵鋅氧化物(indium gallium zinc oxide；IGZO)，矽例如是非晶矽(amorphous silicon)、晶態矽(crystalline silicon)與多晶矽(polysilicon)。汲極312與源極314設置於半導體層308上。汲極312和源極314保持間距且相鄰。汲極312和源極314可分別包含銅、鎢、鉭、鋁等。被動層310設置於半導體層308、汲極312與源極314上。被動層310與閘極絕緣層306係為濕氣阻障膜或層。
被動層310與閘極絕緣層306可各自獨立地包含和第2圖之第一阻障層208相同的材料。被動層310及/或閘極絕緣層306至少部分包含包括氮氧化矽之材料。被動層310及/或閘極絕緣層306之氮氧化矽材料具有於632奈米時小於約1.5之折射率，例如約1.46至約1.48，以及具有於攝氏40度與相對濕度100%時小於約5.0×10-5g/m2/day之水蒸氣穿透率。以X射線光電子光譜法測得被動層310及/或閘極絕緣層306之氮氧化矽材料具有約1.70至約2.15之O/Si比例與約0.01至約0.05之N/Si比例之組成。以X射線光電子光譜法測得被動層310及/或閘極絕緣層306之氮氧化矽材料更具有約2.15g/cm3至約2.20g/cm3之密度。當以傅立葉轉換紅外光譜術量測，被動層310及/或閘極絕緣層306之氮氧化矽材料具有位於約1050cm-1至約1080cm-1之Si-O-Si吸收峰位置。此外，被動層310及/或閘極絕緣層306之氮氧化矽材料具有於攝氏85度與相對濕度85%(即浸透的)時約104%至約106%之厚度變化百分比。
以氫前散射法測得被動層310及/或閘極絕緣層306之氮氧化矽材料具有約少於8%之氫組成。在一實施例中，以氫前散射法測得被動層310之氮氧化矽材料具有約少於6%之氫組成，且以氫前散射法測得閘極絕緣層306之氮氧化矽材料具有約少於5%之氫組成。被動層310與閘極絕緣層306可分別包含具有上述性質與組成之氮氧化矽材料，或者，被動層310或閘極絕緣層306中僅有一者可包含具有上述性質與組成之氮氧化矽材料。
第3A圖繪示單層閘極絕緣層306與單層被動層310。單層閘極絕緣層306與單層被動層310可各自獨立地包含氮氧化矽。第3B圖繪示雙層閘極絕緣層306與雙層被動層310。在第3B圖之薄膜電晶體350中，閘極絕緣層306包括包含氮氧化矽之層306A與包含氧化矽(silicon oxide；SiOx)之層306B。閘極絕緣層306之包含氮氧化矽之層306A設置於基板302與閘極304上且接觸基板302與閘極304。閘極絕緣層306之包含氧化矽之層306B設置於半導體層308與包含氮氧化矽之層306A之間，且接觸半導體層308與包含氮氧化矽之層306A。第3B圖之薄膜電晶體350之被動層310包括包含氧化矽之層310A與包含氮氧化矽之層310B。被動層310之包含氧化矽之層310A設置於半導體層308、汲極312與源極314上。被動層310之包含氮氧化矽之層310B設置於包含氧化矽之層310A上。
可藉由和第2圖之第一阻障層208相同之電漿輔助化學氣相沉積處理來形成被動層310與閘極絕緣層306。在一些實施例中，被動層310與閘極絕緣層306可藉由化學氣相沉積或原子層沉積處理 來形成。用以沉積被動層310及/或閘極絕緣層306之電漿輔助化學氣相沉積處理可包含使含矽前驅物與含氮前驅物引入電漿輔助化學氣相沉積腔室，例如第1圖之腔室100。在一些實施例中，被動層310在低於約攝氏300度時沉積，且閘極絕緣層306在低於約攝氏100度時沉積。在一實施例中，被動層310與閘極絕緣層306分別為氮氧化矽，且甲矽烷氣體、一氧化二氮氣體、氨氣、氮氣與氫氣被引入腔室中以沉積氮氧化矽被動層310與氮氧化矽閘極絕緣層306。先沉積閘極絕緣層306，接著是半導體層308，接著是被動層310。可在每一層沉積之間清洗腔室。
對被動層310與閘極絕緣層306兩者而言，氨氣和甲矽烷氣體之流速比例介於約0.9至1.1，一氧化二氮氣體和甲矽烷氣體之流速比例介於約15.5至16.5，氮氣和甲矽烷氣體之流速比例介於約8.4至8.5，氫氣和總流量比之流速比例介於約0.13至0.16，且一氧化二氮氣體和總流量比之流速比例介於約0.23至0.36。腔室壓力介於約0.13托至約0.14托，且功率密度介於約4.5mW/mm2至約6.5mW/mm2。
使用具有被動層310及/或閘極絕緣層306(被動層310及/或閘極絕緣層306包含氮氧化矽，氮氧化矽具有小於約1.5之低折射率、小於約5.0×10-5g/m2/day之低水蒸氣穿透率與小於約8%之低氫含量)之薄膜電晶體300、350使得被動層310及/或閘極絕緣層306成為透明或撓性顯示裝置中可靠的阻障層，透明或撓性顯示裝置係為對濕氣敏感的、對氫鍵敏感的、及/或對氫氧鍵敏感的裝置。相較於氮 化矽膜，具有以上提及之性質的被動層310及/或閘極絕緣層306減少約10%之光耗損，且有助於避免濕氣及/或氫擴散發生於顯示裝置內，進一步避免薄膜電晶體300、350之特徵發生不必要的偏移。
再者，使用具有小於約1.5之低折射率、小於約5.0×10-5g/m2/day之低水蒸氣穿透率與小於約8%之低氫含量之被動層310及/或閘極絕緣層306導致正偏壓溫度應力(positive bias temperature stress)、負偏壓溫度應力(negative bias temperature stress)與負偏壓照光應力(negative bias temperature illumination stress)之變化較小。因此，當具有以上提及之性質的被動層310及/或閘極絕緣層306被整合於薄膜電晶體300、350中，具有以上提及之性質的被動層310及/或閘極絕緣層306使較佳的偏壓穩定性(bias stability)與較低的啟動電壓(turn-on voltages)成為可能。
因此，將濕氣阻障膜當作薄膜封裝中的第一阻障層(包含具有小於約1.5之低折射率、小於約5.0×10-5g/m2/day之低水蒸氣穿透率與小於約8%之低氫含量之氮氧化矽)或薄膜電晶體中的被動層及/或閘極絕緣層(包含具有小於約1.5之低折射率、小於約5.0×10-5g/m2/day之低水蒸氣穿透率與小於約8%之低氫含量之氮氧化矽)使這些層成為透明或撓性顯示裝置中可靠的阻障層，透明或撓性顯示裝置係為對濕氣敏感的、對氫鍵敏感的、及/或對氫氧鍵敏感的裝置。此外，相較於氮化矽膜，分別具有以上提及之性質的濕氣阻障層減少約10%之光耗損，且有助於避免濕氣及/或氫擴散發生於顯示裝置內，進一步避免薄膜封裝失效與避免薄膜電晶體之特徵發生不必要的偏移。
儘管前述已指向本揭露之多個實施例，但在不脫離本揭露之基本範圍的情況下，當可衍生本揭露之其他與更多的實施例，且本揭露之範圍由後附之申請專利範圍所界定。
100:腔室
101:電漿輔助化學氣相沉積設備
102:壁
104:底部
106:噴頭
108:狹縫閥開口
110:真空幫浦
112:背板
114:壁架
116:致動器
118:基板支撐件
120:基板
122:升舉銷
124:加熱及/或冷卻元件
126:射頻回返片
128:射頻源
130:遠端電漿源
132:氣體源
134:噴頭懸掛架
136:唇部
150:緊固機構
190:匹配網路

Claims (20)

  1. 一種薄膜封裝結構，包含：一第一阻障層，該第一阻障層包含一氮氧化矽(silicon oxynitride)材料，該氮氧化矽材料具有約1.46至約1.48之一折射率(refractive index)、小於約5.0×10-5g/m2/day之一水蒸氣穿透率(water vapor transmission rate)、小於約8%之一氫含量(hydrogen content)、約1.70至約2.15之O/Si比例與約0.01至約0.05之N/Si比例之一組成；一緩衝層，設置於該第一阻障層上；以及一第二阻障層，設置於該緩衝層上。
  2. 如請求項1所述之薄膜封裝結構，其中該第二阻障層和該第一阻障層包含相同材料。
  3. 如請求項1所述之薄膜封裝結構，其中該第二阻障層包含和該第一阻障層不同的一材料。
  4. 如請求項1所述之薄膜封裝結構，其中該第一阻障層具有約0.5微米(micrometers)至約3微米之一厚度。
  5. 如請求項1所述之薄膜封裝結構，其中該氮氧化矽材料具有於攝氏85度與85%之一相對濕度(relative humidity)時約104%至約106%之一厚度變化百分比(thickness change percentage)。
  6. 如請求項1所述之薄膜封裝結構，其中該第一阻障層係於小於約攝氏100度之一溫度時藉由一電漿輔助化學氣相 沉積處理(plasma enhanced chemical vapor deposition process)來沉積。
  7. 一種薄膜電晶體，包含一閘極；一閘極絕緣層，設置於該閘極上，該閘極絕緣層包含一氮氧化矽材料，該氮氧化矽材料具有約1.46至約1.48之一折射率、小於約5.0×10-5g/m2/day之一水蒸氣穿透率、小於約6%之一氫含量、約1.70至約2.15之O/Si比例與約0.01至約0.05之N/Si比例之一組成；一半導體層，設置於該閘極絕緣層上；一汲極，設置於該半導體層上；一源極，設置為相鄰於該汲極；以及一被動層，設置於該汲極、該源極與該半導體層上。
  8. 如請求項7所述之薄膜電晶體，其中該被動層包含該氮氧化矽材料，該氮氧化矽材料具有約1.46至約1.48之一折射率、小於約5.0×10-5g/m2/day之一水蒸氣穿透率與小於約6%之一氫含量。
  9. 如請求項8所述之薄膜電晶體，其中該被動層係於小於約攝氏300度之一溫度時藉由一電漿輔助化學氣相沉積處理來沉積。
  10. 如請求項8所述之薄膜電晶體，其中該氮氧化矽材料具有於攝氏85度與85%之一相對濕度時約104%至約106%之一厚度變化百分比。
  11. 如請求項8所述之薄膜電晶體，其中該閘極絕緣層之該氮氧化矽材料結合一包含氧化矽(silicon oxide)之層以形成一雙層。
  12. 如請求項11所述之薄膜電晶體，其中該雙層之該氮氧化矽材料設置為相鄰於該閘極，且該包含氧化矽之層設置為相鄰於該半導體層、該汲極與該源極。
  13. 如請求項8所述之薄膜電晶體，其中該被動層之該氮氧化矽材料結合一包含氧化矽之層以形成一雙層。
  14. 如請求項13所述之薄膜電晶體，該雙層之該包含氧化矽之層設置為相鄰於該半導體層、該汲極與該源極，且該氮氧化矽材料設置於該包含氧化矽之層上。
  15. 如請求項7所述之薄膜電晶體，該閘極絕緣層係於小於約攝氏100度之一溫度時藉由一電漿輔助化學氣相沉積處理來沉積。
  16. 一種顯示裝置，包含：一發光裝置；一封頂層，設置於該發光裝置上；以及一薄膜封裝結構，設置於該封頂層上，該薄膜封裝結構包含： 一第一阻障層，設置於該封頂層上，該第一阻障層包含一氮氧化矽材料，該氮氧化矽材料具有約1.46至約1.48之一折射率、小於約5.0×10-5g/m2/day之一水蒸氣穿透率、小於約8%之一氫含量、約1.70至約2.15之O/Si比例與約0.01至約0.05之N/Si比例之一組成；一緩衝層，設置於該第一阻障層上；及一第二阻障層，設置於該緩衝層上。
  17. 如請求項16所述之顯示裝置，其中該發光裝置係為一有機發光二極體(organic light emitting diode)裝置。
  18. 如請求項16所述之顯示裝置，其中該第二阻障層和該第一阻障層包含相同材料。
  19. 如請求項16所述之顯示裝置，其中該氮氧化矽材料具有於攝氏85度與85%之一相對濕度時約104%至約106%之一厚度變化百分比。
  20. 如請求項16所述之顯示裝置，其中該第一阻障層具有約0.5微米至約3微米之一厚度。
TW109104879A 2019-04-25 2020-02-15 薄膜封裝結構、薄膜電晶體與顯示裝置 TWI754223B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962838883P 2019-04-25 2019-04-25
US62/838,883 2019-04-25
WOPCT/US19/41163 2019-07-10
PCT/US2019/041163 WO2020219087A1 (en) 2019-04-25 2019-07-10 Moisture barrier film having low refraction index and low water vapor tramission rate

Publications (2)

Publication Number Publication Date
TW202040841A TW202040841A (zh) 2020-11-01
TWI754223B true TWI754223B (zh) 2022-02-01

Family

ID=72941218

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109104879A TWI754223B (zh) 2019-04-25 2020-02-15 薄膜封裝結構、薄膜電晶體與顯示裝置
TW110149730A TWI809637B (zh) 2019-04-25 2020-02-15 薄膜封裝結構、薄膜電晶體與顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110149730A TWI809637B (zh) 2019-04-25 2020-02-15 薄膜封裝結構、薄膜電晶體與顯示裝置

Country Status (6)

Country Link
US (1) US20220209188A1 (zh)
JP (1) JP7304966B2 (zh)
KR (1) KR20210143951A (zh)
CN (2) CN118251042A (zh)
TW (2) TWI754223B (zh)
WO (1) WO2020219087A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200836339A (en) * 2007-02-16 2008-09-01 Chi Mei El Corp Display device and method of manufacturing the same
TW200926413A (en) * 2007-12-07 2009-06-16 Tpo Displays Corp Thin film transistor and maufacture method thereof
TW201601293A (zh) * 2014-06-23 2016-01-01 群創光電股份有限公司 顯示裝置
US20160190511A1 (en) * 2014-12-30 2016-06-30 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
TW201717384A (zh) * 2015-11-13 2017-05-16 三星顯示器有限公司 有機發光顯示裝置及其製造方法
KR20180003287A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 유기 발광 표시 장치
TW201826522A (zh) * 2016-11-30 2018-07-16 南韓商Ｌｇ顯示器股份有限公司 有機發光顯示裝置
WO2018130288A1 (en) * 2017-01-12 2018-07-19 Applied Materials, Inc. Barrier layer system and method for manufacturing a barrier layer system in a continuous roll-to-roll process
TW201828466A (zh) * 2016-10-31 2018-08-01 南韓商Ｌｇ顯示器股份有限公司 有機發光顯示裝置
TW201916347A (zh) * 2017-09-15 2019-04-16 南韓商Ｌｇ顯示器股份有限公司 有機發光二極體顯示器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JP5697534B2 (ja) * 2010-05-14 2015-04-08 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP2013232279A (ja) * 2010-07-27 2013-11-14 Hitachi Ltd 封止膜およびそれを用いた有機発光ダイオード
CN104115300B (zh) * 2012-02-15 2017-02-22 应用材料公司 沉积包封膜的方法
US9299956B2 (en) * 2012-06-13 2016-03-29 Aixtron, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices
TWI487074B (zh) * 2012-10-22 2015-06-01 Ind Tech Res Inst 可撓式電子裝置及其製造方法
CN105009320B (zh) * 2013-03-11 2017-10-17 应用材料公司 用于oled应用的pecvd hmdso膜的等离子体固化
TWI578592B (zh) * 2013-03-12 2017-04-11 應用材料股份有限公司 有機發光二極體元件及包括其之封裝結構的沉積方法
JP6198434B2 (ja) * 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2015024536A (ja) * 2013-07-25 2015-02-05 コニカミノルタ株式会社 ガスバリアー性フィルムの製造方法
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI514564B (zh) * 2013-12-10 2015-12-21 Au Optronics Corp 顯示面板及其製作方法
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
WO2016016156A1 (en) * 2014-07-31 2016-02-04 Rolic Ag Encapsulation structure for an oled display incorporating antireflection properties
TWI656672B (zh) * 2015-01-22 2019-04-11 財團法人工業技術研究院 可撓性環境敏感電子元件封裝體
KR102435156B1 (ko) * 2015-10-13 2022-08-24 삼성디스플레이 주식회사 투명 표시 기판 및 투명 표시 장치
TWI599078B (zh) * 2016-08-05 2017-09-11 行家光電股份有限公司 具濕氣阻隔結構之晶片級封裝發光裝置
TWI630742B (zh) * 2016-09-14 2018-07-21 財團法人工業技術研究院 可撓性有機發光二極體的結構及其製造方法
US20190097175A1 (en) * 2017-09-28 2019-03-28 Applied Materials, Inc. Thin film encapsulation scattering layer by pecvd
US11088348B2 (en) * 2018-01-31 2021-08-10 Sakai Display Products Corporation Method for producing organic electroluminescent display device comprising polydiacetylene layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200836339A (en) * 2007-02-16 2008-09-01 Chi Mei El Corp Display device and method of manufacturing the same
TW200926413A (en) * 2007-12-07 2009-06-16 Tpo Displays Corp Thin film transistor and maufacture method thereof
TW201601293A (zh) * 2014-06-23 2016-01-01 群創光電股份有限公司 顯示裝置
US20160190511A1 (en) * 2014-12-30 2016-06-30 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
TW201717384A (zh) * 2015-11-13 2017-05-16 三星顯示器有限公司 有機發光顯示裝置及其製造方法
KR20180003287A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 유기 발광 표시 장치
TW201828466A (zh) * 2016-10-31 2018-08-01 南韓商Ｌｇ顯示器股份有限公司 有機發光顯示裝置
TW201826522A (zh) * 2016-11-30 2018-07-16 南韓商Ｌｇ顯示器股份有限公司 有機發光顯示裝置
WO2018130288A1 (en) * 2017-01-12 2018-07-19 Applied Materials, Inc. Barrier layer system and method for manufacturing a barrier layer system in a continuous roll-to-roll process
TW201916347A (zh) * 2017-09-15 2019-04-16 南韓商Ｌｇ顯示器股份有限公司 有機發光二極體顯示器

Also Published As

Publication number Publication date
US20220209188A1 (en) 2022-06-30
CN113841263A (zh) 2021-12-24
WO2020219087A1 (en) 2020-10-29
JP2022530379A (ja) 2022-06-29
KR20210143951A (ko) 2021-11-29
CN113841263B (zh) 2024-04-26
TW202040841A (zh) 2020-11-01
JP7304966B2 (ja) 2023-07-07
TWI809637B (zh) 2023-07-21
CN118251042A (zh) 2024-06-25
TW202232769A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US9935183B2 (en) Multilayer passivation or etch stop TFT
KR101880838B1 (ko) 박막 트랜지스터용 하이브리드 유전 재료
US20130330482A1 (en) Carbon-doped silicon nitride thin film and manufacturing method and device thereof
US9269923B2 (en) Barrier films for thin film encapsulation
TWI728979B (zh) 薄膜電晶體
US10312475B2 (en) CVD thin film stress control method for display application
KR102318375B1 (ko) 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이브리드 하이-k 유전체 재료 막 스택들
KR102616238B1 (ko) 박막 트랜지스터들을 위한 질소 풍부 실리콘 질화물 막들
US10991916B2 (en) Thin-film encapsulation
TWI754223B (zh) 薄膜封裝結構、薄膜電晶體與顯示裝置
US20140273342A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
US20190097175A1 (en) Thin film encapsulation scattering layer by pecvd
TWI613820B (zh) 用於ｔｆｔ之金屬氧化物半導體之緩衝層
TWI755823B (zh) 用以沈積一阻障層之方法及使用其之薄膜封裝結構