JP2011258943A - 薄膜の作製方法、およびトランジスタの作製方法 - Google Patents

薄膜の作製方法、およびトランジスタの作製方法 Download PDF

Info

Publication number
JP2011258943A
JP2011258943A JP2011106452A JP2011106452A JP2011258943A JP 2011258943 A JP2011258943 A JP 2011258943A JP 2011106452 A JP2011106452 A JP 2011106452A JP 2011106452 A JP2011106452 A JP 2011106452A JP 2011258943 A JP2011258943 A JP 2011258943A
Authority
JP
Japan
Prior art keywords
reaction chamber
wall
film
impurities
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011106452A
Other languages
English (en)
Other versions
JP2011258943A5 (ja
JP5697534B2 (ja
Inventor
Mitsuhiro Ichijo
充弘 一條
Toshiya Endo
俊弥 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011106452A priority Critical patent/JP5697534B2/ja
Publication of JP2011258943A publication Critical patent/JP2011258943A/ja
Publication of JP2011258943A5 publication Critical patent/JP2011258943A5/ja
Application granted granted Critical
Publication of JP5697534B2 publication Critical patent/JP5697534B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】膜応力の制御が可能なシリコン元素を有する薄膜の作製方法を提供することを目的の一とする。さらに、このシリコン元素を有する薄膜の作製方法を用いて、歩留まりを向上させることができるトランジスタの作製方法を提供することである。
【解決手段】プラズマCVD装置内の反応室の内壁を加熱して、反応室内壁に吸着している不純物を放出させる。次いで、反応室の内壁を加熱し続けしながらフッ素化合物ガスを用いたプラズマまたは反応室内の排気によって、反応室内壁に吸着している不純物および反応室内に残留している不純物を除去した後、反応室の内壁を加熱し続けしながらシリコン元素を有する薄膜を形成する。また、前記シリコン元素を有する薄膜を用いてトランジスタを作製する。
【選択図】図1

Description

本発明の一態様は、プラズマCVD装置を用いたシリコン元素を有する薄膜の作製方法に関する。また、該薄膜の作製方法を用いたトランジスタの作製方法に関する。
トランジスタの技術分野において、様々な種類の薄膜の作製にはプラズマCVD(Plasma enhanced Chemical Vapor Deposition)法が用いられ、より良い製品を製造するために様々な改良が試みられている。
プラズマCVD装置において、反応室の外側に加熱装置を設けている(特許文献1および特許文献2)。
しかし、トランジスタの量産のためのプラズマCVD装置の多くは、反応室内の側壁からの放出ガスを減らすために、被処理基板を直接加熱する加熱装置を有している。
特開平6−336677号公報 特開平7−331446号公報
トランジスタを作製するにあたって、歩留まりの低下の要因の一つとして、形成された膜の膜剥がれがある。
上記膜剥がれの原因として、トランジスタを構成する配線用導電膜、絶縁膜、または半導体膜を積み重ねて形成する際に、形成した積層膜における膜応力の偏りがある。また、膜応力の偏りは、単一の膜を厚く形成することでも起こる。
膜応力を調整するためには、膜を形成するための反応ガス流量、反応室内の圧力、プラズマを生成するための電力、膜が形成される基板の温度、または反応室内の雰囲気の温度など多くの条件を調整する必要があるため、非常に難しい。
このような状況を鑑み、本明細書中で開示する発明の一態様は、膜の応力を制御することが可能なシリコン元素を有する薄膜の作製方法を提供することを目的の一とする。さらに、このシリコン元素を有する薄膜の作製方法を用いて、歩留まりを向上させることができるトランジスタの作製方法を提供することを目的の一とする。
本発明の一形態は、反応室内に残留しているまたは反応室内壁に吸着している不純物を除去した後、反応室にシリコン元素を含む堆積性気体を導入し、電力を供給して、膜の応力を制御しながら、シリコン元素を有する薄膜を形成することである。
また、本発明の一形態は、プラズマCVD装置内の反応室の内壁を加熱して、反応室の内壁から不純物を放出させ、反応室内に残留しているまたは反応室の内壁に吸着している不純物を除去した後、反応室の内壁を加熱しながら、反応室にシリコン元素を含む堆積性気体を導入し、電力を供給して、膜の応力を制御しながら、シリコン元素を有する薄膜を形成することである。
上記において、プラズマCVD装置内の反応室の内壁温度を100℃以上350℃以下として、反応室内に残留しているまたは反応室の内壁に吸着している不純物を除去するとよい。
また、上記において、反応室の内壁の加熱は、反応室の外壁面または、反応室の内壁面に密着させた加熱装置で行うことである。さらに、反応室の内壁を加熱は、反応室の内壁中に埋設した加熱装置によっても行うことができる。
また、上記において、反応室内に残留しているまたは反応室の内壁に吸着している不純物を除去する方法は、フッ素化合物ガスを反応室内に導入してプラズマを形成して除去する方法、または反応室内を排気して除去する方法である。
以上のように、薄膜を形成する前に、反応室の内壁を加熱し、不純物を除去した後、シリコン元素を有する薄膜を形成することで、該薄膜中の不純物を低減できるため、膜応力に寄与する薄膜中の結合状態が変化し、膜応力を制御することができる。このような薄膜の作製方法を用いることで、トランジスタを作製するにあたり、歩留まりを向上させることができる。
本発明の一態様は、ゲート電極と半導体膜がゲート絶縁膜を介して重畳するトランジスタにおいて、ゲート絶縁膜および半導体膜の少なくとも一方を、上記した本発明の一態様である薄膜の作製方法を用いて形成し、半導体膜に電気的に接続する配線を形成することである。
本発明の一態様により、膜応力を制御することが可能なシリコン元素を有する薄膜の作製方法を提供することができる。さらに、該薄膜の作製方法を用いて、歩留まりの向上を可能にしたトランジスタの作製方法を提供することができる。
プラズマCVD装置の一例を説明する上面図である。 プラズマCVD装置の一例を説明する断面図である。 プラズマCVD装置の一例を説明する断面図である。 シリコンを有する膜の作製方法を示す図である。 シリコンを有する膜の作製方法を示す図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 電子書籍の一例を示す外観図である。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。 携帯型のコンピュータの一例を示す斜視図である。 実施例1における応力測定結果を示すグラフである。 実施例1における赤外吸収スペクトルを示すグラフである。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。また、便宜上、絶縁層は上面図には表さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定されない。
(実施の形態1)
本実施の形態では、膜応力を制御することが可能なシリコン元素を有する薄膜の作製方法について説明する。
本発明の一態様は、プラズマCVD装置における反応室の内壁を加熱して、シリコン元素を有する薄膜を形成する前に反応室内に残留しているまたは反応室内壁に吸着している不純物を除去し、反応室の内壁を加熱しながら、シリコン元素を有する薄膜を形成することで、膜応力を制御された薄膜を形成することである。
〈プラズマCVD装置の構成〉
ここで、膜応力を制御された薄膜の形成を可能にするプラズマCVD装置について、図1および図2を用いて説明する。本実施の形態では、容量結合型高周波プラズマCVD装置を用いて説明する。
本発明の一態様において、反応室の内壁温度を制御出来ればプラズマCVD装置に限定はない。容量結合型高周波プラズマCVD装置でもよく、誘導結合型高周波プラズマCVD装置でもよい。
さらに、高周波電源から、高周波電力を供給するプラズマCVD装置だけではなく、マイクロ波発生源であるマグネトロンおよび誘電体を有し、マイクロ波を用いてプラズマを発生させるマイクロ波プラズマCVD装置(電子サイクロトロン共鳴プラズマCVD装置)でもよい。
その他、ヘリコン波プラズマCVD装置など、グロー放電プラズマを膜形成に利用するCVD装置であれば本発明の一態様を行うことができる。
図1は、上記の容量結合型高周波プラズマCVD装置の一形態の上面図である。本実施の形態では、複数の反応室を備えたプラズマCVD装置であるが、反応室は複数備える必要はなく、単数であってもよい。また、すべての反応室の構成を同じとする必要はなく、それぞれ異なっていてもよい。本実施の形態で示すように反応室を複数備えることで、トランジスタを構成する薄膜を大気に曝すことなく減圧下で連続処理が可能になる。
本実施の形態に示すプラズマCVD装置は、ロードロック室101、共通室102、反応室103乃至反応室106からなり、共通室102と反応室103乃至反応室106はゲートバルブ111によって仕切られている。ロードロック室101にセットされた基板は、共通室102に設置されている搬送機構107によって各反応室に搬送される。本実施の形態に示すプラズマCVD装置は、ロードロック室101内のカセットに装填される基板が共通室102の搬送機構107によって各反応室に搬出入される枚葉式の構成である。反応室には、それぞれガス供給手段、排気手段、および各反応室の内壁を加熱する装置(以下、内壁加熱ヒータ109と示す。)が設けられている。
また、ロードロック室101および搬送室102にも、それぞれ排気手段が設けられている。ロードロック室101および搬送室102には超高真空まで真空排気が可能なクライオポンプを用いることができる。クライオポンプを用いることで、ロードロック室101および搬送室102の圧力を10−5Paよりも低い圧力の超高真空にすることができ、反応室中の基板に堆積される膜の不純物濃度を低減することができる。また、クライオポンプはターボ分子ポンプおよびドライポンプと比較して、排気速度が速いため、開閉頻度の高いロードロック室にクライオポンプを設けることでスループットを向上させることができる。
図2は、図1に示したプラズマCVD装置の反応室のA−Bにおける断面図である。反応室には、図2はプラズマCVD装置の反応室の一構成を示す。反応室105はアルミニウムまたはステンレスなど剛性のある素材で形成され、内部を真空排気できるように構成されている。本実施の形態で示す反応室105の素材には、軽量で熱伝導性の良いアルミニウムを用いている。また、本実施の形態で示すプラズマCVD装置は、メンテナンスのため分解が可能な反応室構成としてある。機械的強度を高めるために反応室105の素材をステンレスとし、内面にアルミニウム溶射を施した構成としてもよい。また、定期的に再度のアルミニウム溶射を施すことが可能な構成とすると更によい。反応室105には第一の電極201(上部電極とも呼ぶ。)と、第一の電極201と対向する第二の電極202(下部電極とも呼ぶ。)が備えられている。
第一の電極201には高周波電力供給手段203が連結されている。第二の電極202は接地され、基板を載置できるように構成されている。第一の電極201は絶縁材216により反応室105と絶縁分離されることで、高周波電力が漏洩しないように構成されている。絶縁材216として、例えばセラミック材料を用いる場合には、上部電極のシールにナイフエッジ型メタルシールフランジを用いることが困難であるため、Oリングシールを用いるとよい。
また、第一の電極201は、ガスライン246を介してガス供給手段208に接続されており、さらに第一の電極201内部には、膜厚や膜特性が均一となるようにガスを反応室内に分散させるガスディフューザープレート(いわゆるシャワー板)244が設けられている。
さらに、ガス供給手段208は、ガスが充填されたシリンダ210、圧力調整弁211、ストップバルブ212、マスフローコントローラー213などで構成されている。また、ガス供給手段208はシリコンを含む堆積性ガスが充填されたシリンダ210aと、水素が充填されたシリンダ210bと、希釈ガスが充填されたシリンダ210cと添加ガスが充填された210dを有する。なお、形成する膜に応じて、必要な希釈ガスが充填されたシリンダおよび必要な添加ガスが充填されたシリンダを複数設けることができる。
シリンダ210aに充填されたシリコンを含む堆積性ガスとしては、代表的には、シラン(SiH)ガス、ジシラン(Si)ガス、フッ化シラン(SiF)等がある。
シリンダ210cに充填された希釈ガスとしては、アルゴン、キセノン、クリプトン等の希ガスがある。本実施の形態ではシリンダ210cにアルゴンが充填されている。
基板ホルダー240は、第二の電極202の上面に接して基板を保持できるように設けられている。基板の温度を制御する温度制御系として、ヒータコントローラ215により温度制御される基板加熱ヒータ214が、第二の電極202内に設けられている。基板加熱ヒータ214が第二の電極202内に設けられる場合、熱伝導加熱方式が採用される。基板加熱ヒータ214は、例えばシーズヒータで構成される。
高周波電力供給手段203には、高周波電源204、整合器206が含まれている。高周波電源204から供給される高周波電力は、第一の電極201に供給される。また、高周波カットフィルタ229が設けられていてもよい。さらにコイルを用いて、コイルと可変コンデンサとを用いる並列共振回路を構成してもよい。
反応室105に接続されている排気手段209は真空排気する機能と、反応ガスを流す場合に反応室105内を所定の圧力に保持するように制御する機能が含まれている。排気手段209の構成としては、バタフライバルブ217、バタフライバルブ218、ストップバルブ219〜224、ターボ分子ポンプ225、ターボ分子ポンプ226、ドライポンプ227などが含まれる。なお、ターボ分子ポンプ226はストップバルブ224を介してドライポンプ227と連結されている。
反応室105に接続されている排気手段209は真空排気する機能と、反応ガスを流す場合に反応室105内を所定の圧力に保持するように制御する機能が含まれている。排気手段209の構成としては、バタフライバルブ217、バタフライバルブ218、ストップバルブ219〜224、ターボ分子ポンプ225、ターボ分子ポンプ226、ドライポンプ227などが含まれる。なお、ターボ分子ポンプ226はストップバルブ224を介してドライポンプ227と連結されている。
反応室105内を真空排気する場合には、まず、粗引き用のストップバルブ219と粗引き用のストップバルブ221を開き、反応室105内をドライポンプ227で排気した後、ストップバルブ219を閉じて、バタフライバルブ217、ストップバルブ220を開き、真空排気を行う。さらに、反応室105内を10−5Paよりも低い圧力の超高真空まで排気する場合には、反応室105内をドライポンプによって排気した後、バタフライバルブ217、ストップバルブ220、およびストップバルブ221を閉じ、バタフライバルブ218からストップバルブ224のすべてを開き、直列接続されたターボ分子ポンプ225、ターボ分子ポンプ226、およびドライポンプ227による排気を行って真空排気する。
第一の電極201と第二の電極202の間隔(ギャップ間隔とも呼ぶ。)は適宜変更できるように構成されている。このギャップ間隔の調節は、反応室105内で第二の電極202の高さの調整により行うことができる。ベローズ207を用いることで、反応室105内を真空に保持しつつ、ギャップ間隔の調節を行うことができる。
反応室105の内壁を加熱する内壁加熱ヒータ109が設けられている。内壁加熱ヒータ109は、ヒータコントローラ232により温度制御される。
本実施の形態では、反応室105の外壁に密着して設けられている。内壁加熱ヒータ109には、ジャケットヒータや、ラバーヒータを用いることができる。図2には示していないが、反応室105の内壁温度を正確に測定するために内壁加熱ヒータ109には熱電対が含まれているとする。このような構成にすることで正確に反応室105の内壁温度を制御することができる。
図2のように内壁加熱ヒータ109を反応室105の外壁に設けることで、本発明の一態様であるプラズマCVD装置を容易に作製することができる。
ここで、内壁加熱ヒータ109を設ける位置について、図2の破線で囲まれた範囲のみを示した図3(A)および図3(B)を用いて説明する。
内壁加熱ヒータ109は、図3(A)で示すように反応室105の内壁に密着させることで、反応室105の内壁を直接加熱できるような構成とすることができる。さらに、図3(B)で示すように、内壁加熱ヒータ109は反応室105の内壁中に埋設させてもよい。
図3(A)または図3(B)のように内壁加熱ヒータ109を反応室105の内壁を直接加熱できるような構成、または内壁加熱ヒータ109が反応室105の内壁中に埋設されることで、プラズマCVD装置の設置面積(フットプリント)を小さくすることができる。また、反応室105の内壁の所望の温度制御に必要な電力を下げることができる。また、反応室105の内壁を加熱することで、反応室105の外部にも熱伝導されるため、安全対策としての断熱構造を構築しやすくなる。
〈薄膜の形成方法〉
上記プラズマCVD装置を用いた本発明の一態様である、膜応力の制御が可能なシリコン元素を有する薄膜の作製方法を、図4に示した薄膜形成シーケンスに沿って説明する。
本実施の形態では、膜応力の制御が可能なシリコン元素を有する薄膜を形成するにあたり、薄膜を形成するための反応室は反応室105とする。
始めに、基板を反応室105に搬送する前(以下、アイドリング状態という)の反応室105において、反応室105の内壁を加熱、温度制御する(ステップ1)。この際、反応室105の内壁の加熱温度は100℃以上350℃以下として、好ましくは100℃以上125℃以下とすることがよく、少なくとも30分以上、好ましくは60分以上行うことがよい。また、ステップ1は排気しながらおこなうことも可能である
ステップ1である反応室105の内壁を加熱、温度制御することで、反応室105の内壁から、不純物を反応室105内に放出することができる。放出される不純物は主にHO、水素(H)、炭素(C)および窒素(N)等を含むガスなどである。
なお、反応室105の内壁温度が100℃より低いと、内壁から不純物を充分に放出させることが難しい。一方、反応室105の内壁温度が350℃より高いと、反応室105の素材にアルミニウムを用いる際に、熱によりアルミニウムが軟化してしまう。それ故、反応室105内の内壁温度は100℃から350℃の間が好ましい。
アイドリング状態において、反応室105内は基板加熱ヒータによって、ある程度の温度で保たれている。しかしながら、基板加熱ヒータによる輻射加熱だけでは、反応室105の内壁の温度を正確に制御すること難しい。そこで、基板加熱ヒータとは異なる内壁加熱ヒータ109を反応室105の外側、内側または反応室105の素材の内部に設けて反応室105の内壁を加熱することで、反応室105の内壁の温度を正確に制御することができる。
次に、ステップ1で行った反応室105の内壁加熱によって、反応室105の内壁から放出される不純物または反応室内に残留している不純物を反応室105内から除去する(ステップ2)。除去する方法としては、反応室105の内壁を加熱、温度制御した状態を継続させながら、三フッ化窒素(NF)のようにフッ素(F)化合物ガスによるプラズマクリーニングを行う。本明細書中で開示する発明において、プラズマクリーニングの方法に特別な限定はない。本実施の形態では、クリーニングを行う反応室にて、プラズマ生成を行い、クリーニングをする方法について例示しているが、クリーニングを行う反応室の外部にて、あらかじめプラズマ生成を行い、該生成したプラズマを反応室に供給して、クリーニングをするリモートプラズマクリーニングであってもよい。
フッ素(F)化合物ガスによるプラズマクリーニングは、プラズマ処理工程と排気工程からなり、具体的なプラズマクリーニング条件としては、三フッ化窒素(NF)を400sccm〜2000sccmの流量で反応室105内に供給し、反応室105内の圧力を10Pa〜200Paに調整し、第一の電極201と第二の電極202の間隔は、15mm〜60mmに調整し、13.56MHz〜60MHzの高周波電源にて500W〜2000Wの電力(単位電極面積あたりの電力(パワー密度)としては1W/cm〜4W/cm)を出力することでプラズマを発生させ、5分〜10分の間処理することがよい。より好ましいプラズマクリーニング条件としては、三フッ化窒素(NF)を600sccmの流量で反応室105内に供給し、反応室105内の圧力は70Pa程度とし、第一の電極201と第二の電極202の間隔は50mmに調整し、60MHzの高周波電源にて900W(パワー密度に換算すると約1.8W/cm)を7分間出力することである。
なお、プラズマクリーニング中のフッ素(F)は、ステップ1で行った反応室105の内壁加熱によって放出された不純物と結合する。このため、質量数が小さく排気しにくい不純物成分も排気しやすくする。
上記ステップ2の後、搬送機構107で基板を反応室105に搬入し、不純物を除去した反応室105内にて、反応室105の内壁を内壁加熱ヒータ109で加熱し、温度制御しながら、シリコン元素を有する薄膜の形成を行う(ステップ3)。シリコン元素を有する薄膜の形成する際の反応室105の内壁温度は、ステップ1における反応室105の内壁温度と同じにすればよい。
本発明の一態様で形成することが可能なシリコン元素を有する薄膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、非晶質シリコン膜、微結晶シリコン膜、非晶質成分を有する微結晶シリコン膜などがある。
酸化シリコン膜の材料ガスにおいて、シリコンを含む堆積性ガスとして、シラン(SiH)ガス、ジシラン(Si)ガス、フッ化シラン(SiF)等の無機シランガスを用いることができる。珪酸エチル(TEOS:化学式Si(OC)に代表される有機シランガスよりも無機シランガスを用いるほうが、膜応力の制御を顕著に行うことができるため好ましい。また、酸化シリコン膜の材料ガスにおいて、添加ガスとしては、二窒化酸素(NO)または酸素を用いることができる。さらに、上記シリコンを含む堆積性ガスおよび添加ガスと同時に、アルゴン(Ar)、ネオン(Ne)等の不活性ガスを供給することで薄膜形成時におけるプラズマの発生や、発生させたプラズマの広がりを良好にすることができる。
窒化シリコン膜を形成する場合には、酸化シリコン膜と同様にシリコンを含む堆積性ガスとして、シラン(SiH)ガス、ジシラン(Si)ガス、フッ化シラン(SiF)等の無機シランガスを用いて、添加ガスをアンモニア(NH)または窒素(N)とすればよい。
酸化窒化シリコン膜、または窒化酸化シリコン膜を形成するには、酸化シリコン膜と同様にシリコンを含む堆積性ガスとして、シラン(SiH)ガス、ジシラン(Si)ガス、フッ化シラン(SiF)等の無機シランガスを用いて、添加ガスをアンモニア(NH)または窒素(N)に加え、二窒化酸素(NO)または酸素とすればよい。
非晶質シリコン膜、微結晶シリコン膜および非晶質成分を有する微結晶シリコン膜は、シリコンを含む堆積性ガスとして、シラン(SiH)ガス、ジシラン(Si)ガス、フッ化シラン(SiF)等の無機シランガスを、希釈ガスとして水素を用いて形成することができる。
以上のように、本実施の形態に示した作製方法で形成した薄膜は、薄膜を形成する前に、反応室105の内壁を加熱、温度制御し、HO、水素(H)、炭素(C)、および窒素(N)などの不純物を反応室105の内壁から放出させ、プラズマクリーニングにより除去した後、シリコン元素を有する薄膜を形成することで、膜中の不純物を低減できるため、膜応力に寄与する薄膜中の結合状態が変化し、膜応力を制御することができる。
また、反応室105の内壁を内壁加熱ヒータ109で加熱し、温度制御しながら、シリコン元素を有する薄膜の形成することで、不純物となるガス成分が、チャンバー内壁に吸着されないため、シリコン元素を有する薄膜を複数枚の基板に成膜する際に、反応室105内に残留する不純物を含むガスが混入することを抑制できる。
シリコン元素を有する薄膜が形成される過程において、反応室105の内壁を内壁加熱ヒータ109で加熱しない場合、反応室105の内壁温度は、一定の温度に安定せず、変動する。これにより、反応室105内の雰囲気温度も安定せず、変動する。つまり、シリコン元素を有する薄膜が形成される過程で反応室105内の状況(コンディション)が変動することになる。このように反応室105内のコンディションが変動するなかで、薄膜を形成すると、薄膜中の結合状態も、薄膜が形成される過程で変動することとなる。その結果、膜応力が発生するといえる。
そこで、本実施の形態に示したように、シリコン元素を有する薄膜の形成する際に、反応室105の内壁を内壁加熱ヒータ109で加熱し、温度制御することで、シリコン元素を有する薄膜が形成される過程で反応室105内の状況(コンディション)を安定させることができる。このように反応室105内のコンディションが安定しているなかで、薄膜を形成することで、薄膜が形成される過程で薄膜中の結合状態の変動を抑えることができる。その結果、膜応力を制御することができるといえる。
また、本実施の形態に記載したシリコン元素を有する薄膜を形成する方法で半導体膜、絶縁膜を作製することができ、これらを用いて、トランジスタを形成することができる。さらに、トランジスタだけではなく、太陽電池のようにシリコンの半導体特性を利用するデバイスの作製においても、本実施の形態に記載したシリコン元素を有する薄膜の形成方法を用いることができる。
また、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1とは異なる工程でシリコン元素を有する薄膜を形成する方法を図5に示した薄膜形成シーケンスに沿って説明する。
本実施の形態に示すプラズマCVD装置は、実施の形態1と同様のプラズマCVD装置を用いることができる。
まず、実施の形態1と同様に、反応室105の内壁に吸着していた不純物を放出させる。反応室105の内壁を100℃以上350℃以下に加熱、温度制御した状態を、少なくとも90分以上、好ましくは120分以上継続させながら排気を行う。本工程により、反応室105内に残留するまたは反応室105の内壁から放出した不純物を除去することができる(ステップ1)。
上記ステップ1の後、搬送機構107で基板を反応室105に搬入し、不純物を除去した反応室105内にて、反応室105の内壁を内壁加熱ヒータ109で加熱しながら、シリコン元素を有する薄膜の形成を行う(ステップ2)。本実施の形態で示したシリコン元素を有する薄膜の種類および形成方法は、実施の形態1と同様である。
以上のように、本実施の形態に示した作製方法で形成した薄膜は、薄膜を形成する前に、反応室105の内壁を加熱、温度制御し、HO、水素(H)、炭素(C)、および窒素(N)などの不純物を反応室105の内壁から不純物を放出させ、さらに、反応室105の内壁を加熱、温度制御を60分以上継続させながら排気を行い、放出した不純物または反応室内に残留している不純物を除去した後、シリコン元素を有する薄膜を形成することで、膜中の不純物を低減できるため、膜応力に寄与する薄膜中の結合状態が変化し、膜応力を制御することができる。
また、反応室105の内壁を内壁加熱ヒータ109で加熱しながら、シリコン元素を有する薄膜の形成することで、不純物となるガス成分が、チャンバー内壁に吸着されないため、シリコン元素を有する薄膜を複数枚の基板に成膜する際に、反応室105内に残留する不純物を含むガスを抑制することができる。
さらに、本実施の形態に記載したシリコン元素を有する薄膜を形成する方法で半導体膜、絶縁膜を作製することができ、これらを用いて、トランジスタを形成することができる。さらに、トランジスタだけではなく、太陽電池のようにシリコンの半導体特性を利用するデバイスの作製においても、本実施の形態に記載したシリコン元素を有する薄膜の形成方法を用いることができる。
また、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、半導体膜に酸化物半導体膜を用いたトランジスタにおいて、該トランジスタを構成する絶縁膜を、実施の形態1に記載した膜応力の制御が可能なシリコン元素を有する薄膜の作製方法で形成したトランジスタの作製方法について説明する。
本実施の形態では半導体膜に酸化物半導体膜を用いているが、酸化物半導体膜の代わりに、実施の形態1に記載した薄膜の作製方法を用いて形成した非晶質シリコン膜、微結晶シリコン膜に置き換えることができる。さらに、酸化物半導体膜の代わりに、多結晶シリコン膜に置き換えることもできる。トランジスタを構成する半導体膜の種類に応じて、適宜作製工程を追加することや省略することができる。例えば、半導体層に微結晶シリコン膜を用いた場合、酸化物半導体膜の形成直後の加熱処理は省略することができ、ソース電極およびドレイン電極となる導電膜を形成する前に導電性の高い不純物半導体膜を形成する工程を行うことが好ましい。また、バルク状のシリコンウエハまたは、絶縁表面に薄い単結晶半導体層が設けられたSOI(Silicon on Insulator)基板上に形成されるトランジスタを構成する絶縁膜の形成に、実施の形態1で記載した方法を用いることができる。
チャネルエッチ構造のボトムゲート型のトランジスタを例に挙げ、該トランジスタの作製方法について図6乃至図8を用いて説明する。
基板300上にゲート電極301を形成する。基板300とゲート電極301の間に、下地膜となる絶縁膜を形成しておいてもよい。下地膜として、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜のいずれか1つを単層で、或いは複数を積層させて用いることができる。特に、下地膜に、バリア性の高い絶縁膜、例えば窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることで、水分、または水素などの不純物、或いは基板300内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面およびその近傍に入り込むのを防ぐことができる。また、実施の形態1で説明したシリコン元素を有する薄膜の作製方法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜を形成することができる。
ゲート電極301の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層でまたは積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いるとよい。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
例えば、ゲート電極301を二層構造とする場合は、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。ゲート電極301を三層構造とする場合は、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した三層構造とすることが好ましい。
また、ゲート電極301に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜をゲート電極301に用いてもよい。
ゲート電極301の膜厚は、10nm〜400nm、好ましくは100nm〜200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により150nmのゲート電極用の導電膜を形成した後、該導電膜を第1のフォトリソグラフィ工程およびエッチング工程により所望の形状に加工することで、ゲート電極301を形成する。
なお、ゲート電極301の側面はテーパー形状とすることが好ましい。ゲート電極301上には、後の工程で半導体膜およびソース電極およびドレイン電極となる導電膜を形成するので、段差の箇所における配線切れ防止のためである。ゲート電極301の側面をテーパー形状とするためにはレジストマスクを後退させつつエッチングを行えばよい。
次いで、ゲート電極301上に、ゲート絶縁膜302を形成する。ゲート絶縁膜302は、実施の形態1で記載したシリコン元素を有する薄膜の作製方法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜を単層または積層させて形成することができる。ゲート電極301が圧縮応力を有する場合、実施の形態1および実施の形態2で記載した薄膜の作製方法を用いたゲート絶縁膜302は、引張応力を持つように制御することができるため、ゲート電極301の上に接して形成することで、積層した膜全体の応力を緩和させることができる。これにより、本工程以降のトランジスタの作製において、膜はがれを抑制することができる。
また、ゲート絶縁膜302は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。水分や、水素、酸素などの不純物を極力含まないようにするためにも、薄膜を形成する前に不純物を除去していることを特徴とする実施の形態1および実施の形態2に記載のシリコン元素を有する薄膜の作製方法を用いることがよい。
さらに、ゲート絶縁膜302として、バリア性を有する絶縁膜と、含まれる窒素の比率が低い酸化シリコン膜または酸化窒化シリコン膜などを積層させた構造としてもよい。この場合、該酸化シリコン膜、該酸化窒化シリコン膜などは、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性を有する絶縁膜として、例えば窒化シリコン膜、または窒化酸化シリコン膜などがある。バリア性を有する絶縁膜を用いることで、水分または水素などの不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜302内、或いは、酸化物半導体膜と他の絶縁膜の界面およびその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の比率が低い酸化シリコン膜、酸化窒化シリコン膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
本実施の形態では、実施の形態1で記載したシリコン元素を有する薄膜の作製方法で形成された膜厚50nmの窒化シリコン膜上に、実施の形態1および実施の形態2で記載した薄膜の作製方法で形成された膜厚100nmの酸化シリコン膜を積層させた構造を有する、ゲート絶縁膜302を形成する。
次いで、ゲート絶縁膜302上に酸化物半導体膜を形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により形成する。また、酸化物半導体膜は、希ガス(例えばアルゴン)雰囲気下、酸素雰囲気下、または希ガス(例えばアルゴン)および酸素雰囲気下においてスパッタ法により形成することができる。
なお、酸化物半導体膜をスパッタ法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行うことが好ましい。逆スパッタとは、アルゴン雰囲気下で基板にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、または亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体膜を形成する際に、例えば、減圧状態に保持された処理室内に基板を保持し、基板温度が100℃以上550℃未満、好ましくは200℃以上400℃以下となるように基板を熱するとよい。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタガスを導入し、酸化物半導体ターゲットを用いて酸化物半導体膜を形成する。基板を熱しながら酸化物半導体膜を形成することにより、酸化物半導体膜に含まれる不純物を低減することができる。また、スパッタによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができるため、酸化物半導体膜中の不純物濃度を低減できる。なお、酸化物半導体膜を形成する際の基板温度は、室温(15℃から35℃)としてもよい。
酸化物半導体膜は、In、Ga、およびZnを含むIn−Ga−Zn−O系非単結晶膜を用い、InMO(ZnO)(m>0)で表記される構造とする。なお、Mは、ガリウム(Ga)、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)およびコバルト(Co)から選ばれた一の金属元素または複数の金属元素を示す。例えば、Mとして、Gaの場合があることの他、GaとNiまたはGaとFeなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。そして、金属酸化物ターゲット中の金属酸化物の相対密度は80%以上、好ましくは95%以上、さらに好ましくは99.9%以上とする相対密度の高い金属酸化物ターゲットを用いる。
具体的に酸化物半導体膜として、In−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物半導体を用いることができる。また上記酸化物半導体に酸化シリコンを含ませてもよい。酸化物半導体に結晶化を阻害する酸化シリコン(SiOx(X>0))を含ませることで、製造プロセス中において酸化物半導体膜の形成後に加熱処理を行った場合に、酸化物半導体膜が結晶化してしまうのを抑制することができる。
酸化物半導体膜の膜厚は、10nm〜300nm、好ましくは20nm〜100nmとする。本実施の形態では、酸化物半導体膜としてIn(インジウム)、Ga(ガリウム)、およびZn(亜鉛)を含む酸化物半導体ターゲット(モル数比がIn:Ga:ZnO=1:1:1、In:Ga:ZnO=1:1:2)を用いたスパッタ法により得られる、膜厚30nmのIn−Ga−Zn−O系非単結晶膜を用いる。さらに、本実施の形態では、DCスパッタ法を用い、アルゴンの流量30sccmとし、酸素の流量15sccmとし、基板温度は室温とする。
ゲート絶縁膜302および酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続して形成することで、両者の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく積層界面を形成することができるので、トランジスタ特性のばらつきを低減することができる。
次いで、第2のフォトリソグラフィ工程およびエッチング工程により酸化物半導体膜を所望の形状に加工し、ゲート電極301と重なる位置において、ゲート絶縁膜302上に島状の酸化物半導体膜303を形成する。ここまでの工程を経て得られた構成を図6(A)に示す。
次いで、図6(B)に示したように、不活性ガス雰囲気(窒素、またはヘリウム、ネオン、アルゴン等)下において、酸化物半導体膜303に加熱処理を施してもよい。酸化物半導体膜303に加熱処理を施すことで、水分、水素、水酸基または水素化物(水素化合物ともいう)が脱離した酸化物半導体膜304が形成される。具体的には、不活性ガス雰囲気(窒素、またはヘリウム、ネオン、アルゴン等)下において、500℃以上750℃以下(若しくはガラス基板の歪点以下の温度)で1分間以上10分間以下程度、好ましくは600℃、3分間以上6分間以下程度のRTA(Rapid Thermal Anneal)処理で行うことができる。RTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。なお、上記加熱処理は、島状の酸化物半導体膜303形成後のタイミングに限らず、島状の酸化物半導体膜303形成前の酸化物半導体膜に対して行ってもよい。また、上記加熱処理を、酸化物半導体膜304形成後に複数回行ってもよい。
本実施の形態では、窒素雰囲気下において、600℃、基板温度が上記設定温度に達した状態で6分間、加熱処理を行う。加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるGRTA(Gas Rapid Thermal Anneal)法またはランプ光を用いるLRTA(Lamp Rapid Thermal Anneal)法などの瞬間加熱方法などを用いることができる。例えば、電気炉を用いて加熱処理を行う場合、昇温特性を0.1℃/min以上20℃/min以下、降温特性を0.1℃/min以上15℃/min以下とすることが好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
或いは、窒素または希ガスなどの不活性雰囲気に代えて、大気圧下の露点がマイナス60℃以下の、水分含有量が少ない空気下において、加熱処理を行うようにしてもよい。
不活性ガス雰囲気下における加熱処理後の、島状の酸化物半導体膜304は、非晶質であることが好ましいが、一部結晶化していてもよい。
次いで、図6(C)に示すように、島状の酸化物半導体膜304上に、ソース電極ドレイン電極用の導電膜305を形成する。ソース電極ドレイン電極用の導電膜305はゲート電極301に用いることができる導電膜の中から選択することができる。本実施の形態では導電膜として膜厚150nmのチタン膜を用いる。
次いで、第3のフォトリソグラフィ工程により導電膜305上にレジストマスクを形成し、選択的にエッチングを行い、所望の形状に加工することでソース電極層306、ドレイン電極層307を形成した後、レジストマスクを除去する。ここまでの工程を経て得られた構成を図6(D)に示す。
なお、導電膜305のエッチングの際には、酸化物半導体層304が該エッチングにより分断されることのないように、エッチング条件を最適化することが望まれる。しかしながら、導電膜305のみをエッチングし、酸化物半導体層304を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に、酸化物半導体層304の一部がエッチングされ溝部(凹部)が形成されることもある。
導電膜305のエッチングには、ウェットエッチング、ドライエッチングのいずれを用いてもよい。なお、素子の微細化という観点からはドライエッチングを用いるのが好適である。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。本実施の形態では、導電膜305としてチタン膜を用い、酸化物半導体層304にはIn−Ga−Zn−O系の材料を用いているため、例えばウェットエッチングを適用する場合には、エッチャントとしてアンモニア過水(アンモニア、水、過酸化水素水の混合液)を用いることができる。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した水素や水などを除去するのが望ましい。該プラズマ処理を行う場合、次いで、大気に触れない条件にて保護絶縁膜となる絶縁層309を形成する。
なお、図6(E)に示すように、ソース電極306、ドレイン電極307を形成した後は、酸化物半導体膜304、ソース電極306およびドレイン電極307を覆うように絶縁膜309を形成する。本実施の形態では、実施の形態1および実施の形態2で記載した薄膜の作製方法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜を単層または積層させて形成する。また、絶縁膜309は、水分、水素、酸素などの不純物を極力含まないことが望ましい。水分、水素、酸素などの不純物を極力含まないようにするためにも、実施の形態1に記載のシリコン元素を有する薄膜の作製方法を用いることがよい。絶縁膜309には、バリア性を有する絶縁膜を用いることが望ましい。例えば、バリア性を有する絶縁膜として、窒化シリコン膜、窒化酸化シリコン膜などがある。複数の膜種が積層された絶縁膜を用いる場合、バリア性を有する絶縁膜よりも、窒素の比率が低い酸化シリコン膜、酸化窒化シリコン膜などの絶縁膜を、酸化物半導体膜304に近い側に形成する。そして、窒素の比率が低い絶縁膜を間に挟んで、ソース電極306、ドレイン電極307および酸化物半導体膜304と重なるように、バリア性を有する絶縁膜を形成する。バリア性を有する絶縁膜を用いることで、ソース電極306、ドレイン電極307の表面や内部に水分や酸素が吸着するのを防ぐことができる。また、酸化物半導体膜304内、ゲート絶縁膜302内、或いは、酸化物半導体膜304と他の絶縁膜との界面およびその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜304と接するように、窒素の含有率が低い酸化シリコン膜または酸化窒化シリコン膜などを形成することで、バリア性を有する絶縁膜が直接酸化物半導体膜304に接することを防ぐ。
また、絶縁膜309を形成する前工程までにおいて、該前工程までに形成された積層膜の有する応力が圧縮応力であった場合、実施の形態1および実施の形態2で記載した薄膜の作製方法を用いて、絶縁膜309が引張応力を有するように形成することで、本工程までで形成された積層膜全体の応力を緩和させることができ、膜剥がれせずに絶縁膜309を形成することができる。
本実施の形態では、実施の形態1および実施の形態2で記載した薄膜の作製方法で形成された膜厚200nmの酸化シリコン膜上に、実施の形態1および実施の形態2で記載した薄膜の作製方法で形成された膜厚100nmの窒化シリコン膜を積層させた構造を有する、絶縁膜309を形成する。
なお、絶縁膜309を形成した後に、加熱処理を行う。該加熱処理は大気雰囲気下、または不活性ガス雰囲気(窒素、またはヘリウム、ネオン、アルゴン等)下において、好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態では、例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。または、導電膜305を形成する前の酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行ってもよい。該加熱処理を行うと、酸化物半導体膜304が絶縁膜309を構成する酸化シリコンと接した状態で加熱されることになり、島状の酸化物半導体膜304内における酸素欠陥に絶縁膜309から酸素が供給され、酸化物半導体膜304をi型(真性半導体)またはi型に限りなく近くなるように高抵抗化させることができる。なお、該加熱処理により、酸化物半導体膜304のキャリア濃度が1×1018/cm未満となることが好ましい。
本工程により、完成したトランジスタの電気特性の向上、および電気特性のばらつきを軽減することができる。特に、不純物により閾値電圧がシフトするなどの電気特性の劣化が促進されることを防ぎ、オフ電流を低減させることができる。なお、この加熱処理を行うタイミングは、絶縁膜309の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。ここまでの工程を経て得られた構成を図6(E)に示す。
以上により、ゲート電極301と、ゲート電極301上のゲート絶縁膜302と、ゲート絶縁膜302上の酸化物半導体膜304と、酸化物半導体膜304上のソース電極306およびドレイン電極307と、ソース電極306、ドレイン電極307および酸化物半導体膜304上の絶縁膜309とを有するトランジスタ311を作製することができる。
また、図7(A)に示すように、絶縁膜309上に導電膜を形成した後、該導電膜を所望の形状に加工することで、酸化物半導体膜304と重なる位置にバックゲート電極401を形成してもよい。バックゲート電極401は、ゲート電極301、またはソース電極306およびドレイン電極307と同様の材料、構造を用いて形成すればよい。
バックゲート電極401の膜厚は、10nm〜400nm、好ましくは100nm〜200nmとする。本実施の形態では、チタン、アルミニウム、チタンが積層された構造を有する導電膜を形成する。そして、第4のフォトリソグラフィ工程およびエッチング工程により、該導電膜を所望の形状に加工することで、バックゲート電極401を形成する。
次いで、図7(B)に示すように、バックゲート電極401を覆うように絶縁膜403を形成する。絶縁膜403はバリア性を有する絶縁膜を用いることが望ましく、バリア性を有する絶縁膜を用いることで、大気中などの水分、水素、酸素などが完成したトランジスタの特性に影響を与えるのを防ぐ。例えば、バリア性を有する絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜を単層または積層させて形成することができる。バリア性の効果を得るには、絶縁膜403、例えば厚さ15nm〜400nmの膜厚で形成することが好ましい。
絶縁膜403においても、実施の形態1および実施の形態2で記載した薄膜の作製方法を用いて形成することができる。本実施の形態では、膜厚150nmの窒化シリコン膜を形成する。また、絶縁膜403を形成する前工程までの積層膜が有する応力が、圧縮応力であった場合、実施の形態1および実施の形態2で記載した薄膜の作製方法を用いて、絶縁膜403が引張応力を有するように形成することで、本工程までで形成した積層膜全体の応力を緩和させることができ、膜剥がれせずに絶縁膜403を形成することができる。
なお、図7(B)では、バックゲート電極401が酸化物半導体膜304全体を覆っている場合を例示しているが、本発明はこの構成に限定されない。バックゲート電極401は、酸化物半導体膜304が有するチャネル形成領域の一部と少なくとも重なっていればよい。
バックゲート電極401は、電気的に絶縁しているフローティングの状態であってもよいし、電位が与えられる状態であってもよい。後者の場合、バックゲート電極401には、ゲート電極301と同じ高さの電位が与えられていてもよいし、グラウンドなどの固定電位が与えられていてもよい。バックゲート電極401に与える電位の高さを制御することで、トランジスタ405の閾値電圧を制御することができる。
以上の工程より、ゲート電極301と、ゲート電極301上のゲート絶縁膜302と、ゲート絶縁膜302上の酸化物半導体膜304と、酸化物半導体膜304上のソース電極306およびドレイン電極307と、ソース電極306、ドレイン電極307および酸化物半導体膜304上の絶縁膜309と、バックゲート電極401と、バックゲート電極401および絶縁膜309上の絶縁膜403を有するトランジスタ405を作製することができる。
〈トランジスタ510の作製工程〉
図8(A)乃至図8(C)を用いて、トランジスタ510の作製工程の一例について説明する。
上述した方法と同様にして、基板300上にゲート電極301と、ゲート電極301を覆うゲート絶縁膜302を形成する。
次いで、ゲート絶縁膜上にソース電極およびドレイン電極を形成するための導電膜を形成する。第2のフォトリソグラフィ工程により該導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極506、ドレイン電極507を形成した後、レジストマスクを除去する。ここまでの工程を図8(A)に示す。
次いで、上述した方法と同様にして、ゲート絶縁膜302、ソース電極506およびドレイン電極507上に、膜厚3nm以上30nm以下の酸化物半導体膜をスパッタリング法で形成する。
その後、酸化物半導体膜を第3のフォトリソグラフィ工程により島状の酸化物半導体膜503に加工するここまでの工程を図8(B)に示す。
次いで、上述した方法と同様にして、酸化物半導体膜503に対して、加熱処理を行い、酸化物半導体膜504を形成した。該加熱処理は、トランジスタ311の作製方法において、酸化物半導体膜303に行う加熱処理に相当する。なお、島状の酸化物半導体膜503に加工する前に該加熱処理を行ってもよい。また、該加熱処理によって、酸化物半導体膜503から水素、水分、水酸基または水素化物(水素化合物ともいう)を脱離させることができる。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体膜504の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れることなく、酸化物半導体膜504に接する絶縁膜509を形成することが望ましい。
次いで、ソース電極506、およびドレイン電極507を覆い、且つ酸化物半導体膜504と接する絶縁膜509を形成する。絶縁膜509は上述した絶縁膜309と同様の方法で形成することができる。本実施の形態では、絶縁膜309と同様の構成で形成する。
酸化物半導体膜504に、絶縁膜509と接した状態で上述した方法と同様の加熱処理を行うのが好ましい。該加熱処理によって、島状の酸化物半導体膜504内における酸素欠陥に絶縁膜509から酸素が供給され、酸化物半導体膜504をi型(真性半導体)またはi型に限りなく近くなるように高抵抗化させることができる。
以上の工程でトランジスタ510が形成される(図8(C))。トランジスタ510は、水素、水分、水酸基または水素化物(水素化合物ともいう)などの不純物を意図的に排除し、高純度化され、酸素欠陥に酸素が供給された酸化物半導体膜504を含むトランジスタである。したがって、トランジスタ510は、電気的特性変動が抑制されており、電気的に安定している。また、トランジスタ510は、半導体膜上に形成される絶縁膜に接する面積が、図7(B)に示したトランジスタ405よりも大きく、半導体膜上に形成される絶縁膜の形成後におこなう加熱処理による効果を大きくすることができる。
また、図7(B)に示したトランジスタ405の構成と同様に、図8(C)における絶縁膜509を形成後、さらに絶縁膜509上にバックゲート電極および絶縁膜を形成したトランジスタを作製することもできる。
以上より、実施の形態1および実施の形態2に記載した薄膜の作製方法によって、形成される膜応力が調整されたシリコン元素を有する薄膜を、ゲート絶縁膜、およびソース電極とドレイン電極上に形成される絶縁膜の一方または双方に用いることで、トランジスタの歩留まりを向上させることができる。
また、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態4)
実施の形態3に記載した方法でトランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。また、半導体膜にワイドギャップ半導体である酸化物半導体材料を用いたトランジスタで、メモリセルを含んだ半導体装置を作製することもできる。
表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であってもよいし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であってもよいし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible printed circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
(実施の形態5)
実施の形態3に記載したトランジスタの作製方法で作製したトランジスタからなる表示装置を、電子インクを駆動させて表示する電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、デンジタルサイネージ、PID(Public Information Display)、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図9に示す。
図9は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705および光電変換装置2706が組み込まれ、筐体2703には表示部2707および光電変換装置2708が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図9では表示部2705)に文章を表示し、左側の表示部(図9では表示部2707)に画像を表示することができる。
また、図9では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
(実施の形態6)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などがある。
図10(A)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図10(B)は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図11は携帯型のコンピュータの一例を示す斜視図である。
図11の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部9303を見て入力操作を行うことができる。
また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバイス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有している。
上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部9307を有しており、広い表示画面を実現することができる。また、収納可能な表示部9307の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図11の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部9303または表示部9307に表示することができる。また、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部9303を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
本実施例では、実施の形態1および実施の形態2に記載した薄膜の作製方法例として、ガラス基板上に酸化シリコン膜を形成する場合について説明する。本実施例では、便宜上、図1および図4を用いて説明する。
〈試料Aの作製〉
実施例Aとして、まず、酸化シリコン膜が形成されるガラス基板を、図1におけるロードロック室101に設置し、真空排気をした。この状態は図4に示したアイドリング状態である。
ステップ1として、内壁加熱ヒータ109を用いて反応室105の内壁温度が115℃となるように60分間加熱し、反応室105内に残留または吸着されている不純物を含むガスを放出させた。
次に、ステップ2として、三フッ化窒素(NF)を600sccmの流量で反応室105内に供給し、反応室105内の圧力は70Pa程度とし、ギャップ間隔は50mmに調整し、60MHzの高周波電源にて900Wの電力を7分間出力し、反応室105内の内壁を115℃に加熱したまま、プラズマクリーニングを行い、不純物を含むガスを除去した。なお、本実施例で用いたプラズマCVD装置における電極面積は490cmである。
ステップ3として、内壁加熱ヒータ109を用いて反応室105の内壁温度を115℃に加熱しながら、酸化シリコン膜を厚さ100nm狙いで形成した。この際、シリコンを含む堆積性ガスとしてフッ化シラン(SiF)を6sccmの流量で、添加ガスとして二窒化酸素(NO)を1000sccmの流量で、不活性ガスとしてArを1000sccmの流量で反応室105内に供給し、反応室105内の圧力を133Paに調整し、ギャップ間隔は8mmに調整し、酸化シリコン膜が形成されるガラス基板の温度を400℃に調整し、60MHzの高周波電源にて900Wの出力により、酸化シリコン膜を形成した。
〈試料B乃至試料Dの作製〉
試料Bは、ステップ1である反応室105の内壁を加熱せずにステップ2のプラズマクリーニングのみ行ったあとに、ステップ3である酸化シリコン膜を膜厚100nm狙いで形成した。酸化シリコン膜を形成する条件は、内壁加熱ヒータ109を用いて反応室105の内壁を加熱せずに、試料Aと同様の条件で行った。
試料Cは試料Aにおけるステップ1の加熱する反応室105の内壁温度を120℃とし、その後、ステップ2のプラズマクリーニングを行ったあとに、ステップ3である酸化シリコン膜を厚さ100nm狙いで形成した。酸化シリコン膜を形成する条件は、内壁加熱ヒータ109を用いて反応室105の内壁温度を120℃とする以外は、試料Aと同様の条件で行った。
試料Dは、試料Aにおけるステップ1の加熱する反応室105の内壁温度を125℃とし、その後、ステップ2のプラズマクリーニングを行ったあとに、ステップ3である酸化シリコン膜を膜厚100nm狙いで形成した。酸化シリコン膜を形成する条件は、内壁加熱ヒータ109を用いて反応室105の内壁温度を125℃とする以外は、試料Aと同様の条件で行った。
以上、試料A乃至試料Dで形成した酸化シリコン膜の膜応力を、膜応力測定装置KLA−TENCOR社製FLX−2320を用いて測定した。測定した結果を図12に示す。
図12より、試料Bのように内壁加熱ヒータ109で反応室105の内壁を加熱しない状態でプラズマクリーニングした後、酸化シリコン膜を形成すると、該酸化シリコン膜は−500MPaと圧縮応力を有することがわかった。しかし、試料A、試料Cおよび試料Dのように内壁加熱ヒータ109で反応室105の内壁を加熱した後、プラズマクリーニングを行い、酸化シリコン膜を形成すると、該酸化シリコン膜は引張応力を有することがわかった。
また、ステップ1およびステップ3における反応室105の内壁温度が高くなるにつれて、引張応力の値が大きくなることがわかった。
次に、試料A乃至試料Dで形成した酸化シリコン膜の赤外吸収スペクトルを測定した。赤外吸収スペクトルの測定には、Nicolet社製MAGNA−IR 560 spectrometerを用いて測定した。測定した結果を図13に示す。
図13より、試料Aおよび試料B共に、1080cm−1付近にSi−O結合の伸縮ピークが確認できることから、試料Aおよび試料B共に酸化シリコン膜が形成されていることが改めて確認できた。
試料Bのように、内壁加熱ヒータ109で反応室105の内壁を加熱しない状態でプラズマクリーニングした後に酸化シリコン膜を形成すると、1165cm−1付近に表れるSi−O−C結合の伸縮ピークが確認できた。試料Aのように、内壁加熱ヒータ109で反応室105の内壁を115℃に加熱し、不純物を含むガスを放出させてプラズマクリーニングしたあとに酸化シリコン膜を形成した場合において、1165cm−1付近に表れるSi−O−C結合の伸縮ピークが確認できるが、そのピークは試料Bが示すピークよりも小さいことがわかった。
つまり、試料Aのように内壁加熱ヒータ109で反応室105の内壁を加熱することにより、形成した酸化シリコン膜からSi−O−C結合を低減させることができ、さらに言えば、形成した酸化シリコン膜から炭素(C)を低減させることができることがわかった。
それゆえ、形成した酸化シリコン膜から炭素(C)を低減させたことが圧縮応力を引張応力に制御できた要因であるといえる。
また、試料Aは、酸化シリコン膜を形成する際に、反応室105の内壁を内壁加熱ヒータ109で加熱し、温度制御することで、シリコン元素を有する薄膜が形成される過程で反応室105内の状況(コンディション)を安定させることができていたといえる。このように反応室105内のコンディションが安定しているなかで、薄膜を形成したことで、薄膜が形成される過程で薄膜中の結合状態の変動を抑えることができたため、膜応力を制御することができたといえる。
以上より、内壁加熱ヒータで反応室の内壁を加熱し、不純物を含むガスを放出させてプラズマクリーニングした後に、反応室の内壁を加熱し続けながら、シリコンを有する膜を形成することで、形成したシリコンを有する膜の膜応力を制御することできる。
101 ロードロック室
102 共通室
103 反応室
104 反応室
105 反応室
106 反応室
107 搬送機構
109 内壁加熱ヒータ
111 ゲートバルブ
201 第一の電極
202 第二の電極
203 高周波電力供給手段
204 高周波電源
206 整合器
207 ベローズ
208 ガス供給手段
209 排気手段
210 シリンダ
210a シリンダ
210b シリンダ
210c シリンダ
210d シリンダ
211 圧力調整弁
212 ストップバルブ
213 マスフローコントローラー
214 基板加熱ヒータ
215 ヒータコントローラ
216 絶縁材
217 バタフライバルブ
218 バタフライバルブ
219 ストップバルブ
220 ストップバルブ
221 ストップバルブ
222 ストップバルブ
223 ストップバルブ
224 ストップバルブ
225 ターボ分子ポンプ
226 ターボ分子ポンプ
227 ドライポンプ
229 高周波カットフィルタ
232 ヒータコントローラ
240 基板ホルダー
244 ガスディフューザープレート
246 ガスライン
300 基板
301 ゲート電極
302 ゲート絶縁膜
303 酸化物半導体膜
304 酸化物半導体膜
306 ソース電極
307 ドレイン電極
309 絶縁膜
311 トランジスタ
401 バックゲート電極
403 絶縁膜
405 トランジスタ
503 酸化物半導体膜
504 酸化物半導体膜
506 ソース電極
507 ドレイン電極
509 絶縁膜
510 トランジスタ
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2706 光電変換装置
2707 表示部
2708 光電変換装置
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
9301 上部筐体
9302 下部筐体
9303 表示部
9304 キーボード
9305 外部接続ポート
9306 ポインティングデバイス
9307 表示部
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部

Claims (12)

  1. 装置内の反応室の内壁を加熱して、前記反応室の内壁から不純物を放出させた後、
    前記反応室内にフッ素化合物ガスを導入して、プラズマを形成し、前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去し、
    前記不純物を除去した反応室の内壁を加熱し続けながら、前記反応室にシリコン元素を含む堆積性気体を導入し、電力を供給し、シリコン元素を有する薄膜を形成することを特徴とする薄膜の作製方法。
  2. 装置内の反応室の内壁を加熱して、前記反応室の内壁から不純物を放出させた後、
    前記反応室内を排気し、前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去し、前記不純物を除去した反応室の内壁を加熱し続けながら、前記反応室にシリコン元素を含む堆積性気体を導入し、電力を供給し、シリコン元素を有する薄膜を形成することを特徴とする薄膜の作製方法。
  3. 請求項1または請求項2において、
    前記反応室の内壁は、前記反応室の外壁面に密着させた加熱装置により、100℃以上350℃以下の温度に加熱して、
    前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去することを特徴とする薄膜の作製方法。
  4. 請求項1または請求項2において、
    前記反応室の内壁は、前記反応室の内壁面に密着させた加熱装置により、100℃以上350℃以下の温度に加熱して、
    前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去することを特徴とする薄膜の作製方法。
  5. 請求項1または請求項2において、
    前記反応室の内壁は、前記反応室の内壁中に埋設させた加熱装置により、100℃以上350℃以下の温度に加熱して、
    前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去することを特徴とする薄膜の作製方法。
  6. ゲート電極と、半導体膜がゲート絶縁膜を介して重畳するトランジスタにおいて、
    装置内の反応室の内壁を加熱して、前記反応室の内壁から不純物を放出させた後、
    前記反応室内にフッ素化合物ガスを導入して、プラズマを形成し、前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去し、
    前記不純物を除去した反応室の内壁を加熱し続けながら、前記反応室にシリコン元素を含む堆積性気体を導入し、電力を供給して前記ゲート絶縁膜を形成することを特徴とするトランジスタの作製方法。
  7. ゲート電極と、半導体膜がゲート絶縁膜を介して重畳するトランジスタにおいて、
    装置内の反応室の内壁を加熱し、前記反応室の内壁から不純物を放出させた後、
    前記反応室内にフッ素化合物ガスを導入して、プラズマを形成し、前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去し、
    前記不純物を除去した反応室の内壁を加熱し続けながら、前記反応室にシリコン元素を含む堆積性気体を導入し、電力を供給して前記半導体膜を形成することを特徴とするトランジスタの作製方法。
  8. ゲート電極と、半導体膜がゲート絶縁膜を介して重畳するトランジスタにおいて、
    装置内の反応室の内壁を加熱して、前記反応室の内壁から不純物を放出させた後、
    前記反応室内を排気して、前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去し、
    前記不純物を除去した反応室の内壁を加熱し続けながら、前記反応室にシリコン元素を含む堆積性気体を導入し、電力を供給して前記ゲート絶縁膜を形成することを特徴とするトランジスタの作製方法。
  9. ゲート電極と、半導体膜がゲート絶縁膜を介して重畳するトランジスタにおいて、
    装置内の反応室の内壁を加熱して、前記反応室の内壁から不純物を放出させた後、
    前記反応室内を排気して、前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去し、
    前記不純物を除去した反応室の内壁を加熱し続けながら、前記反応室にシリコン元素を含む堆積性気体を導入し、電力を供給して前記半導体膜を形成することを特徴とするトランジスタの作製方法。
  10. 請求項6乃至請求項9のいずれか一において、
    前記反応室の内壁は、前記反応室の外壁面に密着させた加熱装置により、100℃以上350℃以下の温度に加熱して、
    前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去することを特徴とするトランジスタの作製方法。
  11. 請求項6乃至請求項9のいずれか一において、
    前記反応室の内壁は、前記反応室の内壁面に密着させた加熱装置により、100℃以上350℃以下の温度に加熱して、
    前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去することを特徴とするトランジスタの作製方法。
  12. 請求項6乃至請求項9のいずれか一において、
    前記反応室の内壁は、前記反応室の内壁中に埋設させた加熱装置により、100℃以上350℃以下の温度に加熱して、
    前記反応室の内壁から放出した不純物および前記反応室に残留していた不純物を除去することを特徴とするトランジスタの作製方法。
JP2011106452A 2010-05-14 2011-05-11 トランジスタの作製方法 Expired - Fee Related JP5697534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011106452A JP5697534B2 (ja) 2010-05-14 2011-05-11 トランジスタの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010111694 2010-05-14
JP2010111694 2010-05-14
JP2011106452A JP5697534B2 (ja) 2010-05-14 2011-05-11 トランジスタの作製方法

Publications (3)

Publication Number Publication Date
JP2011258943A true JP2011258943A (ja) 2011-12-22
JP2011258943A5 JP2011258943A5 (ja) 2014-05-22
JP5697534B2 JP5697534B2 (ja) 2015-04-08

Family

ID=45474732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011106452A Expired - Fee Related JP5697534B2 (ja) 2010-05-14 2011-05-11 トランジスタの作製方法

Country Status (1)

Country Link
JP (1) JP5697534B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119475A (ja) * 2014-12-22 2016-06-30 群創光電股▲ふん▼有限公司Innolux Corporation 表示パネル
JP2020526925A (ja) * 2017-07-14 2020-08-31 マイクロマテリアルズ エルエルシー 高圧処理チャンバ用のガス供給システム
JP2021114546A (ja) * 2020-01-20 2021-08-05 東京エレクトロン株式会社 基板を処理する装置、及び基板を処理する方法
CN113841263A (zh) * 2019-04-25 2021-12-24 应用材料公司 具有低折射率和低水蒸气穿透率的湿气阻挡膜
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US11694912B2 (en) 2017-08-18 2023-07-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011705A (en) * 1988-04-28 1991-04-30 Tel Sagami Limited Plasma processing method
JPH05198515A (ja) * 1992-01-23 1993-08-06 Fujitsu Ltd 半導体処理装置とその前処理方法
JPH05335248A (ja) * 1992-05-29 1993-12-17 Toshiba Corp 薄膜製造方法
JPH0936047A (ja) * 1995-07-20 1997-02-07 Hitachi Ltd 半導体処理装置のガス供給制御方法及び半導体素子
JPH09148322A (ja) * 1995-11-22 1997-06-06 Sharp Corp シリコン酸化膜の成膜方法及びプラズマcvd成膜装置
JPH11243222A (ja) * 1998-02-26 1999-09-07 Canon Inc 半導体膜形成装置、半導体膜の製造方法及び光起電力素子の製造方法
JP2000012463A (ja) * 1998-06-17 2000-01-14 Mitsubishi Electric Corp 成膜装置
JP2002346367A (ja) * 2001-05-23 2002-12-03 Nec Corp 真空装置,その真空度制御方法及び真空度制御プログラム
JP2005175401A (ja) * 2003-12-15 2005-06-30 Ngk Insulators Ltd 反応容器
JP2006097080A (ja) * 2004-09-29 2006-04-13 Hitachi Kokusai Electric Inc 基板処理装置
WO2006109735A1 (ja) * 2005-04-08 2006-10-19 Tokyo Electron Limited 成膜方法及び成膜装置
JP2009158940A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011705A (en) * 1988-04-28 1991-04-30 Tel Sagami Limited Plasma processing method
JPH05198515A (ja) * 1992-01-23 1993-08-06 Fujitsu Ltd 半導体処理装置とその前処理方法
JPH05335248A (ja) * 1992-05-29 1993-12-17 Toshiba Corp 薄膜製造方法
JPH0936047A (ja) * 1995-07-20 1997-02-07 Hitachi Ltd 半導体処理装置のガス供給制御方法及び半導体素子
JPH09148322A (ja) * 1995-11-22 1997-06-06 Sharp Corp シリコン酸化膜の成膜方法及びプラズマcvd成膜装置
JPH11243222A (ja) * 1998-02-26 1999-09-07 Canon Inc 半導体膜形成装置、半導体膜の製造方法及び光起電力素子の製造方法
JP2000012463A (ja) * 1998-06-17 2000-01-14 Mitsubishi Electric Corp 成膜装置
JP2002346367A (ja) * 2001-05-23 2002-12-03 Nec Corp 真空装置,その真空度制御方法及び真空度制御プログラム
JP2005175401A (ja) * 2003-12-15 2005-06-30 Ngk Insulators Ltd 反応容器
JP2006097080A (ja) * 2004-09-29 2006-04-13 Hitachi Kokusai Electric Inc 基板処理装置
WO2006109735A1 (ja) * 2005-04-08 2006-10-19 Tokyo Electron Limited 成膜方法及び成膜装置
JP2009158940A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119475A (ja) * 2014-12-22 2016-06-30 群創光電股▲ふん▼有限公司Innolux Corporation 表示パネル
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP2020526925A (ja) * 2017-07-14 2020-08-31 マイクロマテリアルズ エルエルシー 高圧処理チャンバ用のガス供給システム
JP7368519B2 (ja) 2017-07-14 2023-10-24 マイクロマテリアルズ エルエルシー 高圧処理チャンバ用のガス供給システム
JP7033647B2 (ja) 2017-07-14 2022-03-10 マイクロマテリアルズ エルエルシー 高圧処理チャンバ用のガス供給システム
US11469113B2 (en) 2017-08-18 2022-10-11 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11694912B2 (en) 2017-08-18 2023-07-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11756803B2 (en) 2017-11-11 2023-09-12 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
JP7304966B2 (ja) 2019-04-25 2023-07-07 アプライド マテリアルズ インコーポレイテッド 低い屈折率及び低い水蒸気透過率を有する水分バリア膜
JP2022530379A (ja) * 2019-04-25 2022-06-29 アプライド マテリアルズ インコーポレイテッド 低い屈折率及び低い水蒸気透過率を有する水分バリア膜
CN113841263A (zh) * 2019-04-25 2021-12-24 应用材料公司 具有低折射率和低水蒸气穿透率的湿气阻挡膜
CN113841263B (zh) * 2019-04-25 2024-04-26 应用材料公司 具有低折射率和低水蒸气穿透率的湿气阻挡膜
JP7359000B2 (ja) 2020-01-20 2023-10-11 東京エレクトロン株式会社 基板を処理する装置、及び基板を処理する方法
JP2021114546A (ja) * 2020-01-20 2021-08-05 東京エレクトロン株式会社 基板を処理する装置、及び基板を処理する方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Also Published As

Publication number Publication date
JP5697534B2 (ja) 2015-04-08

Similar Documents

Publication Publication Date Title
JP5697534B2 (ja) トランジスタの作製方法
JP6469797B2 (ja) 半導体装置の作製方法
KR102153011B1 (ko) 반도체 장치의 제조 방법
US9685561B2 (en) Method for manufacturing a semiconductor device
CN102640293B (zh) 半导体器件
JP5779309B2 (ja) 半導体装置の作製方法
US8647933B2 (en) Method for manufacturing semiconductor device and display device
JP2018121062A (ja) 半導体装置の作製方法
JP5876682B2 (ja) 半導体装置の作製方法
KR20170072965A (ko) 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP2011023714A (ja) プラズマ処理装置、膜の作製方法、及び薄膜トランジスタの作製方法
JP2009071286A (ja) 表示装置の作製方法
JP2011071497A (ja) プラズマcvd装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法
TWI497724B (zh) 薄膜電晶體及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150210

R150 Certificate of patent or registration of utility model

Ref document number: 5697534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees