JP7302204B2 - 放電装置及び画像形成装置 - Google Patents

Description

本発明は、放電装置及び画像形成装置に関する。

画像形成装置は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）に基づく通信装置を備える場合がある（特許文献１を参照）。前記通信装置は、パーソナルコンピューター等の情報処理装置に設けられる通信装置とＵＳＢケーブルで接続される。前記情報処理装置側の通信装置（以下、第１通信装置と称する）は、前記画像形成装置側の通信装置（以下、第２通信装置と称する）とのデータ通信を制御する。前記画像形成装置は、前記第１通信装置から前記第２通信装置に送信される画像データを取得し、前記画像データに基づく画像を形成する。

特開２０１１－１８３７０１号公報

しかし、前記第１通信装置及び前記第２通信装置が前記ＵＳＢケーブルで互いに接続された状態で前記第１通信装置の電源部がオフにされると、前記電源部に残留する電荷が前記ＵＳＢケーブル内のデータラインを介して前記第２通信装置に向かって流れる場合がある。前記電荷は、前記画像形成装置に設けられ且つ前記データラインに電気的に接続される集積回路を誤動作させるおそれがある。

本発明の目的は、第１通信装置及び第２通信装置がデータラインで互いに繋がっている状態で前記第１通信装置の電源部がオフされた場合に、前記電源部に残留する電荷が前記データラインに電気的に接続される集積回路を誤動作させることを防止可能な放電装置及び画像形成装置を提供することにある。

本発明の一局面に係る放電装置は、検出部と、放電部とを備える。前記検出部は、第１通信装置から第２通信装置に供給される電力が伝送される電源ラインの電圧が予め定められている基準電圧以下になったことを検出する。前記放電部は、前記電源ラインの電圧が前記基準電圧以下になったことが前記検出部により検出されると、前記第１通信装置から前記第２通信装置の間で通信されるデータが伝送されるデータラインの電荷を放電する。

本発明の他の局面に係る画像形成装置は、前記放電装置を備える。

本発明の各局面によれば、第１通信装置及び第２通信装置がデータラインで互いに繋がっている状態で前記第１通信装置の電源部がオフされた場合に、前記電源部に残留する電荷が前記データラインに電気的に接続される集積回路を誤動作させることを防止することができる。

図１は、本発明の一実施形態に係る通信システムの構成を示す図である。 図２は、図１に示す第１通信インターフェイス部の構成を示すブロック図である。 図３は、図１に示す第２通信インターフェイス部の構成を示すブロック図である。 図４は、技術的課題の詳細を示す模式図である。 図５は、図３に示す放電装置の詳細な構成を示す図である。 図６は、図５に示す要部における各信号及び各電圧の状態を模式的に示す図である。 図７は、本発明の変形例に係る放電装置の詳細な構成を示す図である。

以下添付図面を参照しながら、本発明の一実施形態について説明し、本発明の理解に供する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。

図１において、通信システム１００は、情報処理装置１０１、画像形成装置１０２及び通信ケーブル１０３を備える。通信ケーブル１０３は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）規格に基づくケーブルである。情報処理装置１０１及び画像形成装置１０２は、通信ケーブル１０３により互いに接続される。

情報処理装置１０１は、パーソナルコンピューター等であり、処理部１１、第１通信インターフェイス部１２及び第１電源部１３等を備える。

処理部１１は、ＣＰＵ等であり、第１通信制御部１４と内部バス１６を介してデータ通信可能に接続される。処理部１１は、図示しないハードディスクドライブ等に予め記憶されるアプリケーションプログラムを実行して、画像を表すデータを生成する。処理部１１は、内部バス１６を介して第１通信制御部１４に前記データを送信する。

第１通信インターフェイス部１２は、第１通信制御部１４と、第１コネクター部１５とを含む。具体的に、第１通信インターフェイス部１２は、前記ＵＳＢ規格に基づくデータ通信を行うための回路基板である。

第１通信制御部１４は、本発明における第１通信装置に相当する。第１通信制御部１４は、ＵＳＢホストコントローラーのＩＣ等であり、第１通信インターフェイス部１２に実装される。第１通信制御部１４は、前記データ通信においてホストとして機能する。

第１通信制御部１４は、図２に示すように、差動伝送路１７Ｂと電気的に接続される。具体的には、第１通信制御部１４は、Ｄ＋端子１４１及びＤ－端子１４２を備える。差動伝送路１７Ｂは、一対のデータライン１７１，１７２を含む。データライン１７１の一方端にはＤ＋端子１４１が、データライン１７２の一方端にはＤ－端子１４２が電気的に接続される。

第１通信制御部１４は、処理部１１から送信される前記データを受信し、前記データに含まれる各ビットから、互いに極性が反転した正相信号及び逆相信号を生成する。第１通信制御部１４は、前記正相信号をＤ＋端子１４１からデータライン１７１に出力し、前記逆相信号をＤ－端子１４２からデータライン１７２に出力する。

第１通信制御部１４は、前記逆相信号を生成するために出力部１４３を含む（図２の二点鎖線の枠Ｆ１内を参照）。出力部１４３には、本発明における電源部の一例である第１電源部１３等により生成される定電圧Ｖｄｄ１が供給される。出力部１４３は、第２通信制御部２６に送信されるデータをデータライン２８２に出力する。具体的に、出力部１４３は、２個のトランジスタ１４３Ａ，１４３Ｂを含む。トランジスタ１４３Ａのドレインには定電圧Ｖｄｄ１が供給され、トランジスタ１４３Ａのソースはトランジスタ１４３Ｂのドレイン及びＤ－端子１４２と電気的に接続される。トランジスタ１４３Ｂのソースは接地される。Ｌｏレベルを有する前記データがトランジスタ１４３Ａのゲートに与えられると、Ｄ－端子１４２からは、Ｈｉレベルを有する前記逆相信号がデータライン２８２に出力される。一方、Ｈｉレベルを有する前記データがトランジスタ１４３Ｂのゲートに与えられると、Ｄ－端子１４２からは、Ｌｏレベルを有する前記逆相信号がデータライン２８２に出力される。

なお、第１通信制御部１４は、前記正相信号を生成するための出力部を含む。

また、第１通信制御部１４は、処理部１１に内蔵されてもよい。この場合、処理部１１は、本発明における第１通信装置となる。

第１コネクター部１５は、ＵＳＢコネクター等であり、第１通信インターフェイス部１２に実装される。第１コネクター部１５は、電源端子１５１、Ｄ＋端子１５２、Ｄ－端子１５３及びグランド端子１５４を備える。Ｄ＋端子１５２は、データライン１７１の他方端と電気的に接続される。Ｄ－端子２５３は、データライン１７２の他方端と電気的に接続される。電源端子１５１は電源ライン１７Ａを介して第１電源部１３と接続され、グランド端子１５４は接地される。

第１コネクター部１５には更に、通信ケーブル１０３の一方端に設けられるコネクター部（図示せず）が挿抜可能である。通信ケーブル１０３は、電源ライン３１、一対の差動伝送路であるデータライン３２，３３、及びグランドライン３４を含む。通信ケーブル１０３が第１コネクター部１５に挿し込まれている場合、電源ライン３１は電源端子１５１と、データライン３２はＤ＋端子１５２と、データライン３３はＤ－端子１５３と、グランドライン３４はグランド端子１５４と電気的に接続される。

前記正相信号は、第１通信制御部１４のＤ＋端子１４１から出力された後、データライン１７１，３２内で伝送される。また、前記逆相信号は、第１通信制御部１４のＤ－端子１４２から出力された後、データライン１７２，３３内で伝送される。

第１電源部１３は、処理部１１及び第１通信制御部１４の動作用に定電圧を処理部１１及び第１通信制御部１４に供給する。前記ＵＳＢ規格にはバスパワー方式による電力供給が定められている。具体的に、前記ホストである情報処理装置１０１には、図３に示す画像形成装置１０２がノードとして通信ケーブル１０３を介して接続される。第１電源部１３は、前記バスパワー方式により＋５Ｖの定電圧Ｖｂｕｓを前記ノードに供給するために、第１コネクター部１５の電源端子１５１に電源ライン１７Ａを介して定電圧Ｖｂｕｓを供給可能である。なお、前記ノードは、前記ＵＳＢ規格ではデバイスと称される場合もある。

図１において、画像形成装置１０２は、プリンター、ファクシミリ、コピー機又は複合機である。前記複合機は、プリント機能、ファクシミリ機能及びコピー機能等を有する。画像形成装置１０２は、第２電源部２１、第２通信インターフェイス部２２、制御部２３及び画像形成部２４を備える。

第２電源部２１は、図示しない商用電源からＡＣアダプターを介して電圧の供給を受けて、制御部２３及び第２通信制御部２６等の動作用に定電圧を生成する。第２電源部２１は、制御部２３及び第２通信制御部２６等に供給する。

第２通信インターフェイス部２２は、第２コネクター部２５、第２通信制御部２６及び放電装置２７を備える。具体的には、第２通信インターフェイス部２２は、前記ＵＳＢ規格に基づくデータ通信を行うための回路基板である。

第２コネクター部２５は、ＵＳＢコネクター等であり、第２通信インターフェイス部２２に実装される。第２コネクター部２５は、図３に示すように、電源端子２５１、Ｄ＋端子２５２、Ｄ－端子２５３及びグランド端子２５４を備える。また、第２通信インターフェイス部２２上には、電源ライン２８Ａ、及び、一対のデータライン２８１，２８２を含む差動伝送路２８Ｂが形成される。電源端子２５１は電源ライン２８Ａの一方端と、Ｄ＋端子２５２はデータライン２８１の一方端と、Ｄ－端子２５３はデータライン２８２の一方端と電気的に接続される。グランド端子２５４は接地される。

第２コネクター部２５には、通信ケーブル１０３の他方端に設けられるコネクター部（図示せず）が挿抜可能である。通信ケーブル１０３が第２コネクター部２５に挿し込まれる場合、電源ライン３１は電源端子２５１と、データライン３２はＤ＋端子２５２と、データライン３３はＤ－端子２５３と、グランドライン３４はグランド端子２５４と電気的に接続される。

第２通信制御部２６は、本発明における第２通信装置に相当する。第２通信制御部２６は、ＵＳＢデバイスコントローラーのＩＣ等であり、第２通信インターフェイス部２２に実装される。第２通信制御部２６は、前記バスパワー方式により、情報処理装置１０１側から電力（定電圧Ｖｂｕｓ）の供給を受けることが可能である。しかし、第２通信制御部２６は、セルフパワー方式により第２電源部２１から供給される前記定電圧で動作する。

第２通信制御部２６は、電源端子２６１、Ｄ＋端子２６２及びＤ－端子２６３を備える。電源端子２６１は電源ライン２８Ａの他方端と、Ｄ＋端子２６２はデータライン２８１の他方端と、Ｄ－端子２６３はデータライン２８２の他方端と電気的に接続される。

図３において、第１コネクター部１５（図２を参照）及び第２コネクター部２５が通信ケーブル１０３で互いに接続される場合、データライン３２内で伝送される前記正相信号はデータライン２８１を介してＤ＋端子２６２に入力され、データライン３３内で伝送される前記逆相信号はデータライン２８２を介してＤ－端子２６３に入力される。第２通信制御部２６は、Ｄ＋端子２６２を介して前記正相信号を受信し、Ｄ－端子２６３を介して前記逆相信号を受信する。第２通信制御部２６は、前記正相信号及び前記逆相信号からデータを再生し、内部バス２９によりデータ通信可能に接続される制御部２３にそのデータを送信する。

第２通信インターフェイス部２２は更に、ダイオード等を含む保護部２１０を備える。前記ダイオードのアノードは、データライン２８２と電気的に接続される。前記ダイオードのカソードには、定電圧Ｖｄｄ２が供給される。保護部２１０により、静電気等のサージ電圧がデータライン２８２に重畳される場合、サージ電流が、前記ダイオードの順方向電圧によりクランプされ、Ｄ－端子２６３に流れ込まないようにすることができる。上記の通り、保護部２１０は、前記サージ電圧から第２通信制御部２６を保護する。なお、データライン２８１に重畳されるサージ電圧から第２通信制御部２６を保護するためのダイオードが電気的に接続される。

図１において、制御部２３は、ＣＰＵ等であるプロセッサー、ＲＯＭ等であるプログラム格納部、及びＲＡＭ等である主記憶部を含む。前記プロセッサーは、前記プログラム格納部に予め記憶されるプログラムを前記主記憶部を使って実行する。これにより、制御部２３は、画像形成装置１０２の各部を統括的に制御する。また、制御部２３、第２通信制御部２６により送信される前記データに対しラスタライズ等の処理を行って、画像形成部２４に送信する。なお、制御部２３は、ＡＳＩＣ（Application Specific Integrated Circuit）又はＤＳＰ(Digital Signal Processor)などの電子回路であってもよい。

画像形成部２４は、像担持体、帯電部、露光部、現像部、転写部及び定着部等を備え、電子写真方式により、制御部２３により送信される前記データに基づく画像を形成して、用紙等のシート上に印刷する。なお、画像形成部２４は、前記電子写真方式に限らず、インクジェット方式により画像を形成してもよい。

ここで、図４に示すように、第２通信インターフェイス部２２が放電装置２７（図３を参照）を備えないと仮定する。この仮定下で、第１通信制御部１４及び第２通信制御部２６が通信ケーブル１０３により互いに電気的に接続された状態で第１電源部１３がオフにされると、第１電源部１３に残留する電荷が、データライン１７２，３３を介してデータライン２８２に流れ込む場合がある。前記電荷は更に、保護部２１０を介して、定電圧Ｖｄｄ２が供給される電源ラインを通って画像形成装置１０２に設けられる集積回路４１に流れ込み、集積回路４１を誤動作させるおそれがある。なお、図４では、前記電荷の流れが点線の矢印Ａ１で示されている。

より詳細には、情報処理装置１０１及び画像形成装置１０２が通信ケーブル１０３により互いに電気的に接続されている状態で、情報処理装置１０１はシャットダウンされる場合がある。前記シャットダウンにより第１電源部１３による第１通信制御部１４への電力供給が途絶え、第１通信制御部１４は、出力部１４３に設けられるトランジスタ１４３Ａ，１４３Ｂのオンオフを制御できない状態になる。この状態で第１電源部１３に電荷が残留し、且つ制御できない状態にあるトランジスタ１４３Ａがオンになると、第１通信制御部１４及び第２通信制御部２６が電気的に互いに接続されているため、前記電荷がＤ－端子１４２に流れ込む。前記電荷は更に、データライン１７２，３３，２８２を介して保護部２１０に流れ込む。画像形成装置１０２の主電源は通常オンであるが、消費電力を抑えるために、画像形成装置１０２に設けられる特定の集積回路４１への電力供給を一時的にオフする場合がある。しかし、前記電荷が保護部２１０を介して集積回路４１に流れ込むと、集積回路４１がオフされているにもかかわらず誤動作することがある。

それに対し、本実施形態では、図３に示すように、第２通信インターフェイス部２２に放電装置２７が設けられることにより、第１通信制御部１４及び第２通信制御部２６が通信ケーブル１０３により互いに電気的に接続された状態で第１電源部１３がオフにされた場合でも、第１電源部１３に残留する電荷が放電装置２７によって放電される。その結果、第１電源部１３に残留する前記電荷に起因して、保護部２１０と電気的に接続される集積回路４１（図３には示さず）を誤動作させることを防止することができる。

図３において、放電装置２７は、検出部２７１と、放電部２７２とを備える。検出部２７１は、第１通信制御部１４側から第２通信制御部２６側に供給される電力が伝送される電源ライン２８Ａの電圧が予め定められている基準電圧以下になったことを検出する。放電部２７２は、前記電圧が前記基準電圧以下になったことが検出部２７１により検出されると、第１通信制御部１４及び第２通信制御部２６の間で通信されるデータが伝送されるデータライン２８２の電荷を放電する。

具体的に、検出部２７１は、図５に示すように、基準電圧生成回路２７３、比較回路２７４及びヒステリシス抵抗２７５を含む。

基準電圧生成回路２７３は、抵抗Ｒ１，Ｒ２を含む分圧回路である。抵抗Ｒ１，Ｒ２の一方端同士が電気的に接続され、抵抗Ｒ１の他方端には、第２電源部２１等から定電圧Ｖｃｃ１が供給され、抵抗Ｒ２の他方端は接地される。抵抗Ｒ１の一方端は更に、比較回路２７４の＋端子と電気的に接続される。これにより、比較回路２７４の＋端子には、定電圧Ｖｃｃ１に比例する基準電圧Ｖｒｅｆが供給される。

なお、基準電圧生成回路２７３は、ツェナーダイオード等を含んでいてもよい。また、検出部２７１は、基準電圧生成回路２７３を備えていなくともよい。この場合、第２電源部２１等で基準電圧Ｖｒｅｆが生成され、比較回路２７４の＋端子に供給される。

電源ライン２８Ａに供給される電圧は、前記ＵＳＢ規格で定められている範囲内の値を有する。基準電圧Ｖｒｅｆは、前記範囲の下限値以下の値を有する。前記範囲が前記ＵＳＢ規格で定められている４．７５Ｖ～５．２５Ｖである場合、基準電圧Ｖｒｅｆ（図６を参照）は４．７５Ｖ以下の値を有する。抵抗Ｒ１，Ｒ２の値、及び定電圧Ｖｃｃ１の値は、基準電圧Ｖｒｅｆが４．７５Ｖ以下の値となるように、放電装置２７の設計開発段階で予め定められる。

比較回路２７４は、前記シャットダウンによる電源ライン２８Ａの電圧の立ち下がりを検出する。具体的に、比較回路２７４の－端子は、電源ライン２８Ａと電気的に接続される。比較回路２７４は、電源ライン２８Ａの電圧と、基準電圧Ｖｒｅｆとを比較し、比較結果を示す信号Ｓ１を出力する。信号Ｓ１は、前記電圧が基準電圧Ｖｒｅｆ以下である場合にはＨｉレベルを有し、前記電圧が基準電圧Ｖｒｅｆ超である場合にＬｏレベルを有する（図６を参照）。

検出部２７１は更に、インバーター回路２７６、抵抗Ｒ３、コンデンサーＣ１及びＡＮＤ回路２７７を含む。

インバーター回路２７６は、比較回路２７４の出力端子と電気的に接続される。インバーター回路２７６にＬｏレベルの信号Ｓ１が入力される場合、インバーター回路２７６はＨｉレベルの信号Ｓ２（図６を参照）を出力する。一方、インバーター回路２７６にＨｉレベルの信号Ｓ１が入力される場合、インバーター回路２７６はＬｏレベルの信号Ｓ２（図６を参照）を出力する。

抵抗Ｒ３の一方端は、インバーター回路２７６の出力端子に電気的に接続される。抵抗Ｒ３の他方端は、コンデンサーＣ１の一方端と接続される。コンデンサーＣ１の他方端は接地される。コンデンサーＣ１の一方端は、ＡＮＤ回路２７７が有する一方の入力端子と電気的に接続される。これにより、前記一方の入力端子には、コンデンサーＣ１の両端間の電圧Ｖ１（図６を参照）が供給される。

ＡＮＤ回路２７７の他方の入力端子には、信号Ｓ１（図６を参照）が入力される。ＡＮＤ回路２７７は、信号Ｓ１及び電圧Ｖ１の論理積を示す信号Ｓ３を出力する。信号Ｓ３は、電源ライン２８Ａの電圧が基準電圧Ｖｒｅｆ超から基準電圧Ｖｒｅｆ以下に遷移した後一時的にＨｉレベルを有する（図６を参照）。

より詳細には、図６に示すように、電源ライン２８Ａの電圧が基準電圧Ｖｒｅｆ超の間、比較回路２７４からはＬｏレベルの信号Ｓ１が出力される。また、前記電圧が基準電圧Ｖｒｅｆ超の間、インバーター回路２７６からはＨｉレベルの信号Ｓ２が出力され、コンデンサーＣ１には電荷が蓄えられる。その結果、電圧Ｖ１は、Ｈｉレベルを維持する。

前記シャットダウンにより電源ライン２８Ａの電圧が基準電圧Ｖｒｅｆ以下に変化すると、信号Ｓ１のレベルはＨｉレベルに変化する。一方、信号Ｓ２のレベルはＬｏレベルに変化するため、電圧Ｖ１はＨｉレベルから降下し始める（図６を参照）。ＡＮＤ回路２７７は、信号Ｓ１がＨｉレベルを有し且つ電圧Ｖ１がＨｉレベルを維持している場合に、Ｈｉレベルを有する信号Ｓ３を出力する。ＡＮＤ回路２７７は、信号Ｓ１がＨｉレベルを有するが、電圧Ｖ１がＨｉレベルからＬｏレベルに遷移すると、Ｌｏレベルを有する信号Ｓ３を出力する。即ち、信号Ｓ３は、電源ライン２８Ａの電圧が基準電圧Ｖｒｅｆ超から基準電圧Ｖｒｅｆ以下へと遷移した後に一時的にＨｉレベルを有することになる。

なお、信号Ｓ３がＨｉレベルを維持する時間Ｔ１１は、抵抗Ｒ３及びコンデンサーＣ１からなるＲＣ回路の時定数を適宜調整することにより調整可能である。

検出部２７１は更に、図５に示すように、トランジスタＴＲ１、シュミットインバーター回路２７８、抵抗Ｒ４及びコンデンサーＣ２を含む。

トランジスタＴＲ１は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴＲ１のベースには信号Ｓ３が入力される。トランジスタＴＲ１のエミッタは接地される。ここで、抵抗Ｒ４及びコンデンサーＣ２の一方端同士が電気的に接続され、抵抗Ｒ４の他方端には、第２電源部２１等から、例えば５Ｖの定電圧Ｖｃｃ２が供給され、コンデンサーＣ２の他方端は接地される。トランジスタＴＲ１のコレクタは、抵抗Ｒ４の他方端に電気的に接続される。そのため、前記シャットダウン前に前記ベースにＬｏレベルを有する信号Ｓ３が入力されている間、コンデンサーＣ２には電荷が蓄えられ、コンデンサーＣ２の両端間の電圧Ｖ２は定電圧Ｖｃｃ２（即ち、Ｈｉレベル）を維持する。信号Ｓ３がＨｉレベルになると、トランジスタＴＲ１はオンになる。このとき、コンデンサーＣ２に蓄えられた電荷が放電されて、電圧Ｖ２は０Ｖ（即ち、Ｌｏレベル）になる。信号Ｓ３がＬｏレベルになると、トランジスタＴＲ１はオフになる。

シュミットインバーター回路２７８の入力端子には電圧Ｖ２が供給される。シュミットインバーター回路２７８は、電圧Ｖ２がＨｉレベルからＬｏレベルに変化すると、ＬｏレベルからＨｉレベルに変化する信号Ｓ４を出力する（図６を参照）。信号Ｓ３がＨｉレベルからＬｏレベルに戻り、トランジスタＴＲ１がオフになった後にコンデンサーＣ２に電荷が蓄えられる過程で、信号Ｓ４がＨｉレベルからＬｏレベルに変化する。

信号Ｓ４がＨｉレベルを維持する時間Ｔ１２は、抵抗Ｒ４とコンデンサーＣ２からなるＲＣ回路の時定数を適宜調整することにより調整可能である。具体的に、時間Ｔ１２は、放電部２７２が差動伝送路２８Ｂから電荷を放電させるために必要な時間の間だけ信号Ｓ４がＨｉレベルを有するように、前記時定数は、放電装置２７の設計開発段階で予め定められる。

放電部２７２は、データライン２８１，２８２と電気的に接続される。放電部２７２には信号Ｓ４が入力される。放電部２７２は、信号Ｓ４がＨｉレベルを有する間、データライン２８１，２８２の電荷を放電させる。

具体的に、放電部２７２は、トランジスタＦＴ１、及び抵抗２７９，２７１０，２７１１を含む。

トランジスタＦＴ１は、ｎチャネル型のＦＥＴである。トランジスタＦＴ１のゲートには、安定動作用の抵抗２７９を介して、シュミットインバーター回路２７８の出力端子が電気的に接続される。安定動作用の抵抗２７１０の一方端は、抵抗２７９と前記ゲートの間に接続され、抵抗２７１０の他方端は接地される。また、トランジスタＦＴ１のドレインは、電流制限用の抵抗２７１１を介して、データライン２８２と電気的に接続される。トランジスタＦＴ１のソースは接地される。ここで、放電部２７２におけるトランジスタＦＴ１のドレインと、データライン２８２とが電気的に接続される部分を接続部分Ｎ２と称する。接続部分Ｎ２は、データライン２８２において、保護部２１０としての前記ダイオードのアノードがデータライン２８２と接続される接続部分Ｎ１よりも、出力部１４３側の部分である。

トランジスタＦＴ１には、電源ライン２８Ａの電圧が基準電圧Ｖｒｅｆを超えている状態（図６を参照）から基準電圧Ｖｒｅｆ以下の状態に変化した後、時間Ｔ１２の間だけＨｉレベルを有する信号Ｓ４が入力される。トランジスタＦＴ１は、信号Ｓ１によりオンとなる。トランジスタＦＴ１がオンの間、データライン２８２の電荷は放電される。上記の通り、第１通信制御部１４及び第２通信制御部２６が通信ケーブル１０３により互いに電気的に接続された状態で第１電源部１３がオフにされた場合に、第１電源部１３に残留する電荷が、データライン１７２，３３を介してデータライン２８２に流れ込む場合がある。しかし、本実施形態によれば、放電部２７２は、保護部２１０がデータライン２８２に接続される接続部分Ｎ１よりも出力部１４３側の接続部分Ｎ２でデータライン２８２に接続される。また、放電装置２７における放電部２７２がデータライン２８２の電荷を放電させる。そのため、前記電荷が保護部２１０を介して集積回路４１（図４を参照）に流れ込まなくなり、集積回路４１を誤動作させることを防止することできる。

なお、トランジスタＦＴ１のドレインは、抵抗２７１１を介してデータライン２８１と
電気的に接続される。これにより、放電部２７２は、データライン２８１の電荷を放電させることができる。

また、図７に示すように、トランジスタＦＴ１のドレインは抵抗２７１１を介して、電源ライン２８Ａと電気的に接続されてもよい。これにより、放電部２７２は更に、電源ライン２８Ａの電圧が基準電圧Ｖｒｅｆ以下になったことが検出されると、電源ライン２８Ａの電荷を放電する。なお、この場合、放電部２７２が電源ライン２８Ａ及び差動伝送路２８Ｂの双方から電荷を放電させるために必要な時間Ｔ１２の間だけ信号Ｓ４がＨｉレベルを有するように、抵抗Ｒ４とコンデンサーＣ２からなるＲＣ回路の時定数は放電装置２７の設計開発段階で予め定められる。これにより、放電装置２７は、電源ライン２８Ａ及び差動伝送路２８Ｂの各々の電荷を放電させることができる。

１００ 通信システム
１０１ 情報処理装置
１３ 第１電源部
１４ 第１通信制御部
１０２ 画像形成装置
２１ 第２電源部
２６ 第２通信制御部
２７ 放電装置
２７１ 検出部
２７２ 放電部
２８Ａ 電源ライン
２８Ｂ 差動伝送路
２８１，２８２ データライン

Claims (5)

1. 第１通信装置及び第２通信装置間で通信されるデータが伝送されるデータラインと、所定の電源部から前記第２通信装置に供給される電力が伝送される電源ラインとを含む通信ケーブルによって、前記第１通信装置を含む第１通信インターフェイス部と前記第２通信装置とが接続された状態で、前記電源ラインの電圧が予め定められている基準電圧以下になったことを検出する検出部と、
   前記電源ラインの電圧が前記基準電圧以下になったことが前記検出部により検出されると、前記データラインの電荷を放電する放電部と、を備える放電装置。
2. 前記第１通信装置は、前記電源部により生成される電圧が供給され、前記第１通信装置から前記第２通信装置に送信される前記データを前記データラインに出力する出力部、を含み、
   前記第２通信装置は、前記出力部から出力された前記データを前記データラインを介して受信する、
   請求項１に記載の放電装置。
3. 前記データラインには、前記データラインに重畳されるサージ電圧から前記第２通信装置を保護する保護部が接続されており、
   前記放電部は、前記保護部が前記データラインに接続される部分よりも前記出力部側の部分で前記データラインに接続される、
   請求項２に記載の放電装置。
4. 前記放電部は更に、前記電源ラインの電圧が前記基準電圧以下になったことが前記検出部により検出されると、前記電源ラインの電荷を放電する、
   請求項１～３のいずれかに記載の放電装置。
5. 請求項１～４のいずれかに記載の放電装置を備える、画像形成装置。
   

Images