JP7297453B2 - データスライサ及び受信装置 - Google Patents

Description

本発明は、データスライサ及び受信装置に関する。

近年、商品管理等の分野において、ＲＦＩＤ（Radio Frequency Identification）による通信システムが用いられている。ＲＦＩＤによる通信システムでは、情報を保持するＲＦＩＤタグと当該情報の読み出しや書き込みを行うリーダライタとの間で、電波を利用した非接触の近距離無線通信を行う。

ＲＦＩＤの通信システムでは、例えばＡＳＫ（Amplitude Shift Keying）により振幅変調された信号がリーダライタからＲＦＩＤタグに送信される。ＲＦＩＤタグは、振幅変調された信号を受信して復調する。その際、ＲＦＩＤタグでは、まず受信信号に対して包絡線検波を行う。そして、包絡線検波により得られた包絡線を基準レベルと比較することにより、２値レベル（すなわち、Ｈレベル又はＬレベル）の波形に変換する。ＲＦＩＤの通信では、まずプリアンブルに表れる最初のＬレベルの区間を検出して受信を開始し、その後のデータ区間におけるＬレベルとＬレベルの間のＨレベルの長さに基づいて、“０”又は“１”の情報データを得る。

包絡線を２値レベルの波形に変換するデータスライサとして、包絡線をローパスフィルタにより平滑化した値を基準レベルとして用いるデータスライサが提案されている（例えば、特許文献１）。また、包絡線のピークレベル及びボトムレベルを取得し、これらの中間レベルを基準レベルとして用いるデータスライサが提案されている（例えば、特許文献２）。

特許第３６５５８０５号公報 特開２００１－３５８７８０号公報

いわゆるパッシブ型のＲＦＩＤタグを用いたＲＦＩＤの通信では、ＲＦＩＤタグが動作するための電力をリーダライタからの電波により供給する必要がある。このため、このようなＲＦＩＤ通信では、リーダライタからＲＦＩＤタグに送信する信号のＨレベルの区間を長く（すなわち、Ｈレベルのデューティを高く）する必要がある。

上記特許文献１のデータスライサでは、ローパスフィルタにより包絡線を時間平均したレベルが基準レベルとなる。このため、Ｈレベルの区間が長い場合には、基準レベルが包絡線のピークに近いレベルとなる。雑音の影響等で包絡線が揺れた場合、本来Ｈレベルと判定されるべき区間で信号レベルが基準レベルを下回り、その都度Ｌレベルが誤って出力される。これにより、余計なトグルによるチャタリングが発生するおそれがある。また、包絡線の中に短いＨレベルの区間が含まれていた場合、基準レベルまで届かないか又はかろうじて届くレベルである可能性があり、Ｈレベルを出力し損なうか、Ｈレベルを出力できても後段の回路で捕捉できないくらい短くなる危険性が高い。

また、ＲＦＩＤの通信では、プリアンブルに表れる最初のＬレベルを判別する必要がある。このため、上記特許文献２のような、基準レベルの生成に包絡線のピークレベル及びボトムレベルの取得が必要なデータスライサをＲＦＩＤの通信に適用することは困難であるという問題点があった。

本発明は、上記問題点に鑑みてなされたものであり、包絡線信号を精度よく２値化することが可能なデータスライサを提供することを目的とする。

本発明に係るデータスライサは、振幅変調波の包絡線信号を２値信号に変換するデータスライサであって、前記包絡線信号を時間平均することにより、前記包絡線信号の平均レベルを生成する平均レベル生成回路と、固定電圧値を生成する固定電圧値生成回路と、直列接続された複数のトランジスタを含み、前記包絡線信号の平均レベルを示す電圧値及び前記固定電圧値に基づいて基準レベルを生成する回路であって、前記包絡線信号の平均レベルを示す電圧値をｉｎａ、前記固定電圧値をｉｎｂとした場合に、これらを内分比ｍ：ｎ（ｍ及びｎは互いに異なる自然数）で内分演算した値に相当する（ｎ×ｉｎａ＋ｍ×ｉｎｂ）／（ｍ＋ｎ）の値を有する前記基準レベルを生成する基準レベル生成回路と、前記包絡線信号の信号レベルと前記基準レベルとを比較し、比較結果を前記２値信号として出力する比較回路と、を有することを特徴とする。

本発明に係る受信装置は、振幅変調された無線信号を受信するアンテナ部と、受信した前記無線信号を包絡線検波して包絡線信号を得る検波器と、前記包絡線信号を２値信号に変換するデータスライサと、を有し、前記２値信号に基づいて前記無線信号を復調する受信装置であって、前記データスライサは、前記包絡線信号を時間平均することにより、前記包絡線信号の平均レベルを生成する平均レベル生成回路と、固定電圧値を生成する固定電圧値生成回路と、直列接続された複数のトランジスタを含み、前記包絡線信号の平均レベルを示す電圧値及び前記固定電圧値に基づいて基準レベルを生成する回路であって、前記包絡線信号の平均レベルを示す電圧値をｉｎａ、前記固定電圧値をｉｎｂとした場合に、これらを内分比ｍ：ｎ（ｍ及びｎは互いに異なる自然数）で内分演算した値に相当する（ｎ×ｉｎａ＋ｍ×ｉｎｂ）／（ｍ＋ｎ）の値を有する前記基準レベルを生成する基準レベル生成回路と、前記包絡線信号の信号レベルと前記基準レベルとを比較し、比較結果を２値信号として出力する比較回路と、を有することを特徴とする。

本発明のデータスライサによれば、包絡線信号を精度よく２値化することが可能となる。

本実施例の受信装置の構成を示すブロック図である。 包絡線検波を模式的に示す図である。 ２値レベル波形とデータとの対応関係を示す図である。 デリミタを含むプリアンブルの２値レベル波形を示す図である。 本実施例のデータスライサの構成を示すブロック図である。 本実施例のＤＣレベルシフト回路の構成を示す回路図である。 本実施例のＤＣレベルシフト回路の他の構成を示す回路図である。 本実施例の平均化回路の構成を示す回路図である。 本実施例の平均化回路におけるオペアンプの構成を示す回路図である。 本実施例の内分レベル生成回路の機能を示すブロック図である。 本実施例の内分レベル生成回路の一例を示す回路図である。 本実施例の内分レベル生成回路の他の一例を示す回路図である。 本実施例の比較回路の機能を示すブロック図である。 本実施例の比較回路の構成を示す回路図である。 本実施例のデータスライサの動作を示す波形図である。 基準レベルの設定と変調度との関係を模式的に示す図である。 実施例２のデータスライサの構成を示すブロック図である。 実施例２の平均化回路の構成を示す回路図である。 実施例２の平均化回路におけるオペアンプの構成を示す回路図である。 本実施例とは異なる比較例において雑音によりチャタリングが発生することを示す波形図である。 本実施例の平均化回路によりチャタリングの発生が抑制されることを示す波形図である。

以下に本発明の好適な実施例を詳細に説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一または等価な部分には同一の参照符号を付している。

本実施例の受信装置は、近距離の無線通信を用いてＩＤ情報の送受信を行うＲＦＩＤ（Radio Frequency Identification）のタグに搭載されている。具体的には、本実施例の受信装置は、ＲＦＩＤのリーダライタ（図示せず）から無線通信の電波による電力供給を受けて動作するいわゆるパッシブ型のＲＦＩＤタグに搭載されている。本実施例では、リーダライタからＲＦＩＤタグに向けて、ＡＳＫ（Amplitude Shift Keying）変調されたＲＦ信号（すなわち、振幅変調波）が送信される。

図１は、本実施例の受信装置１００の構成の一部を示すブロック図である。受信装置１００は、アンテナ１０、検波器１１及びデータスライサ１２を有する。

アンテナ１０は、リーダライタから送信されたＲＦ信号を受信し、受信したＲＦ信号（以下、受信信号ＲＳと称する）を検波器１１に供給する。

検波器１１は、受信信号ＲＳに対して包絡線検波を行う。図２Ａは、包絡線検波を模式的に示す図である。検波器１１の包絡線検波により、実線で示す受信信号ＲＳから、破線で示すような包絡線波形が得られる。検波器１１は、包絡線波形の振幅を表す包絡線信号ＥＳをデータスライサ１２に供給する。

データスライサ１２は、包絡線信号ＥＳを“Ｈ”及び“Ｌ”からなる２値の信号波形（以下、２値レベル波形と称する）に変換するためのデータスライス処理を実行する回路である。データスライサ１２により生成された２値レベル波形は、２値レベル信号ＢＬとしてデータスライサ１２の後段に設けられたデータ判定回路（図示せず）に供給され、“０”又は“１”のデータに変換される。

図２Ｂは、データスライサ１２により生成された２値レベル波形と、“０”又は“１”のデータとの対応関係を示す図である。例えば、データ“０”は期間長Ｔを有し、期間長Ｔの約半分の長さを有するＨレベルの期間とそれに続くＬレベルの期間ＰＷとから構成される。一方、データ“１”は、データ“０”よりも長い期間長（例えば、１．５×Ｔ以上２．０×Ｔ以下）を有し、比較的長いＨレベルの期間（例えば、期間ＰＷの３倍）とそれに続くＬベルの期間ＰＷとから構成される。従って、データスライサ１２が２値レベル波形を生成し、図示せぬデータ判定回路がＨレベルの期間の長さを判定することにより、“０”又は“１”のデータを得ることが可能となる。

また、データスライサ１２により生成された２値レベル波形は、データの受信開始を示すプリアンブルの検出に用いられる。図２Ｃは、プリアンブルの２値レベル波形を示す図である。プリアンブルの先頭部分には、Ｌレベルの区間であるデリミタが含まれている。データの受信を開始するためにはデリミタを検出する必要があるため、データスライサ１２による最初のＬ区間の検出は、データの受信に成功するために極めて重要な処理となる。

図３は、データスライサ１２の構成を示すブロック図である。データスライサ１２は、第１レベルシフト回路２１、プルダウン回路２２、第２レベルシフト回路２３、平均化回路２４、内分レベル生成回路２５及び比較回路２６を有する。

第１レベルシフト回路２１は、包絡線信号ＥＳを平均化回路２４や比較回路２６の回路動作に適したＤＣレベルに変更するためのレベルシフトを行う回路である。第１レベルシフト回路２１は、レベルシフト後の包絡線信号ＬＥＳを、平均化回路２４及び比較回路２６に供給する。

図４Ａは、第１レベルシフト回路２１の構成の一例を示す回路図である。第１レベルシフト回路２１は、トランジスタＰＭ０、トランジスタＮＭ０、定電流源ＣＳ１及びＣＳ２を含む。

トランジスタＰＭ０は、第１導電型のトランジスタであるＰチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から構成されている。トランジスタＮＭ０は、第１導電型とは反対導電型の第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。

トランジスタＮＭ０は、ソースがノードｎ１に接続され、ドレインが電源（電源電位ＶＤＤ）に接続されている。トランジスタＮＭ０のゲートは、検波器１１に接続され、包絡線信号ＥＳの供給を受ける。

トランジスタＰＭ０は、ドレインが接地され、ソースがノードｎ２に接続されている。トランジスタＰＭ０のゲートは、ノードｎ１に接続されている。

定電流源ＣＳ１は、一端がノードｎ１に接続され、他端が接地されている。定電流源ＣＳ２は、一端が電源（電源電位ＶＤＤ）に接続され、他端がノードｎ２に接続されている。

このように、図４Ａの第１レベルシフト回路２１は、ＮＭＯＳソースフォロワ及びＰＭＯＳソースフォロワの組み合わせから構成されている。トランジスタＮＭ０のゲートに供給された包絡線信号ＥＳは、トランジスタＮＭ０によって信号レベルが低下する方向にレベルシフト（すなわち、レベルダウン）した後、トランジスタＰＭ０により信号レベルが上昇する方向にレベルシフト（すなわち、レベルアップ）され、レベルシフト後の包絡線信号ＬＥＳとしてノードｎ２から出力される。

なお、第１レベルシフト回路２１の構成は図４Ａに示したものに限られない。例えば、ＮＭＯＳソースフォロワとＰＭＯＳソースフォロワの位置関係を逆転させてもよい。図４Ｂは、かかる第１レベルシフト回路２１の構成の他の一例を示す回路図である。

トランジスタＰＭ０は、ドレインが接地され、ソースがノードｎ３に接続されている。トランジスタＰＭ０のゲートは、検波器１１に接続され、包絡線信号ＥＳの供給を受ける。トランジスタＮＭ０は、ソースがノードｎ４に接続され、ドレインが電源（電源電位ＶＤＤ）に接続されている。トランジスタＮＭ０のゲートは、ノードｎ３に接続されている。

定電流源ＣＳ１は、一端がノードｎ４に接続され、他端が接地されている。定電流源ＣＳ２は、一端が電源（電源電位ＶＤＤ）に接続され、他端がノードｎ３に接続されている。

トランジスタＰＭ０のゲートに供給された包絡線信号ＥＳは、トランジスタＰＭ０によって信号レベルが上昇する方向にレベルシフト（すなわち、レベルアップ）した後、トランジスタＮＭ０により信号レベルが低下する方向にレベルシフト（すなわち、レベルダウン）され、レベルシフト後の包絡線信号ＬＥＳとしてノードｎ４から出力される。

再び図３を参照すると、プルダウン回路２２は、リーダライタから送信されるＲＦ信号のＡＳＫ変調の変調度が１００％であると仮定した場合の包絡線のＬレベルに相当する固定電圧値をＬレベル固定値ＬＶとして生成する。すなわち、プルダウン回路２２は、検波器１１に何も信号が出力されない場合に検波回路１１から出力される信号レベルに相当するＬレベル固定値ＬＶを生成し、第２レベルシフト回路２３に供給する。

本実施例において、受信装置１００はパッシブ型のＲＦＩＤタグに搭載されているため、検波器１１に何も信号が入力されない場合、検波器１１からの出力信号の信号レベルは０Ｖとなる。従って、本実施例のデータスライサ１２では、プルダウン回路２２は０Ｖの電圧値をＬレベル固定値ＬＶとして生成し、第２レベルシフト回路２３に供給する。

第２レベルシフト回路２３は、Ｌレベル固定値ＬＶを第１レベルシフト回路２１による包絡線信号ＥＳのレベルシフトと同じＤＣレベル分だけレベルシフトする。第２レベルシフト回路２３は、レベルシフト後のＬレベル固定値ＬＬＶを内分レベル生成回路２５に供給する。

第２レベルシフト回路２３は、第１レベルシフト回路２１と同様の構成を有する。すなわち、第２レベルシフト回路２３は図４Ａ又は図４Ｂに示す回路構成を有し、包絡線信号ＥＳの代わりに０ＶのＬレベル固定値ＬＶの入力を受け、レベルシフト後の包絡線信号ＬＥＳの代わりにレベルシフト後のＬレベル固定値ＬＬＶを出力する。

このように、Ｌレベル固定値ＬＬＶは、包絡線のＬレベルに相当する固定電圧値であるＬレベル固定値ＬＶをレベルシフトした固定電圧値である。すなわち、本実施例の第２レベルシフト回路２３は、Ｌレベル固定値ＬＬＶを生成する固定電圧値生成回路をプルダウン回路２２とともに構成している。

平均化回路２４は、第１レベルシフト回路２１から供給されたレベルシフト後の包絡線信号ＬＥＳを時間平均した平均レベルを生成する回路である。平均化回路２４は、生成した平均レベルＡＶを内分レベル生成部２５に供給する。

図５は、平均化回路２４の構成を示す回路図である。平均化回路２４は、オペアンプ３１からなるボルテージフォロワとコンデンサ３２との組み合わせにより構成されている。

オペアンプ３１の非反転入力端には、入力電圧Ｖｉｎとしてレベルシフト後の包絡線信号ＬＥＳが入力される。オペアンプ３１の反転入力端は、出力端に帰還接続されている。コンデンサ３２は、一端がオペアンプ３１の反転入力端及び出力端に接続され、他端が接地されている。

図６は、オペアンプ３１の構成を示す回路図である。オペアンプ３１は、Ｐチャネル型ＭＯＳＦＥＴであるトランジスタＰＭ１、ＰＭ２、ＰＭ３及びＰＭ４と、Ｎチャネル型ＭＯＳＦＥＴであるトランジスタＮＭ１、ＮＭ２、ＮＭ３及びＮＭ４と、電流源ＣＳ３と、を含む。

トランジスタＰＭ１は、ソースが電源（電源電位ＶＤＤ）に接続され、ドレインがノードｎ５に接続され、ゲートがノードｎ６に接続されている。トランジスタＰＭ２は、ソースがノードｎ７を介して電源に接続され、ドレインがノードｎ８に接続され、ゲートがノードｎ６を介してトランジスタＰＭ１のゲートに接続されている。トランジスタＰＭ２のドレイン及びゲートは、ノードｎ８及びｎ６を介して互いに接続されている。

トランジスタＰＭ３は、ソースがノードｎ７を介して電源に接続され、ドレインがノードｎ９に接続され、ゲートがノードｎ１０に接続されている。トランジスタＰＭ３のドレイン及びゲートは、ノードｎ９及びｎ１０を介して互いに接続されている。トランジスタＰＭ４は、ソースが電源に接続され、ドレインがノードｎ１１に接続され、ゲートがノードｎ１０を介してトランジスタＰＭ３のゲートに接続されている。

トランジスタＮＭ１は、ソースが接地され、ドレインがノードｎ５を介してトランジスタＰＭ１のドレインに接続され、ゲートがノードｎ１２に接続されている。トランジスタＮＭ１のドレイン及びゲートは、ノードｎ５及びｎ１２を介して互いに接続されている。

トランジスタＮＭ２は、ソースがノードｎ１３を介して定電流源ＣＳ３の一端に接続され、ドレインがノードｎ８を介してトランジスタＰＭ２のドレインに接続されている。トランジスタＮＭ２のゲートは、オペアンプ３１の反転入力端として、図５に示すコンデンサ３２の一端及びオペアンプ３１の出力端に接続されている。定電流源ＣＳ３は、一端がノードｎ１３に接続され、他端が接地されている。

トランジスタＮＭ３は、ソースが接地され、ドレインがノードｎ１１に接続され、ゲートがノードｎ１２を介してトランジスタＮＭ１のゲートに接続されている。トランジスタＮＭ４は、ソースがノードｎ１３を介して定電流源ＣＳ３の一端に接続され、ドレインがノードｎ９を介してトランジスタＰＭ３のドレインに接続されている。トランジスタＮＭ４のゲートは、オペアンプ３１の非反転入力端として、入力電圧Ｖｉｎ（本実施例では、レベルシフト後の包絡線信号ＬＥＳ）の入力を受ける。

ノードｎ１１は、オペアンプ３１の出力端であり、入力電圧Ｖｉｎを時間平均した信号（すなわち、本実施例ではレベルシフト後の包絡線信号ＬＥＳの平均レベルＡＶ）を出力電圧Ｖｏｕｔとして出力する。

図２Ａに示すように、リーダライタから送信されるＲＦ信号の包絡線は、Ｈレベルのデューティが高い（すなわち、Ｈレベルの期間が長い）。このため、ＲＦ信号の包絡線の平均はほぼＨレベル（すなわち、Ｈレベルよりわずかに低いレベル）となる。従って、レベルシフト後の包絡線信号ＬＥＳのＨレベルにほぼ近いレベルを有する平均レベルＡＶが、平均化回路２４から内分レベル生成回路２５に供給される。

再び図３を参照すると、内分レベル生成回路２５は、平均化回路２４から供給された平均レベルＡＶと、第２レベルシフト回路２３から供給されたレベルシフト後のＬレベル固定値ＬＬＶとを内分比ｍ：ｎで案分し、得られた値を基準レベルＲＬＶとして比較回路２６に供給する。

図７Ａは、内分レベル生成回路２５の機能を示すブロック図である。内分レベル生成回路２５は、平均レベルＡＶを＝ｉｎａ、レベルシフト後のＬレベル固定値ＬＬＶ＝ｉｎｂとすると、（ｎ×ｉｎａ＋ｍ×ｉｎｂ）／（ｍ＋ｎ）を基準レベルＲＬＶとして出力する。

なお、基準レベルＲＬＶは、ＲＦ信号のＡＳＫ変調の変調度が浅め（すなわち、１００％未満）である場合に備えて、レベルシフト後の包絡線信号ＬＰＳの最大値と最小値との中間よりも高いレベルとなるように設定されることが好ましい。例えば、内分比を２：３や１：２に設定することにより、中間レベルよりも高い基準レベルＲＬＶを生成することが可能となる。

図７Ｂは、ｎ＝２、ｍ＝１である場合の内分レベル生成回路２５の構成の一例を示す回路図である。内分レベル生成回路２５は、Ｎチャネル型ＭＯＳＦＥＴであるトランジスタＮＭ５、ＮＭ６及びＮＭ７からなる分圧回路として構成されている。

トランジスタＮＭ５は、ソースがノードｎ１４に接続され、ドレインが電源（電源電位ＶＤＤ）に接続されている。トランジスタＮＭ５のゲートには、一対の入力信号のうちの一方であるｉｎａ（本実施例では、平均レベルＡＶ）が供給される。

トランジスタＮＭ６は、ソースがノードｎ１５に接続され、ドレインがノードｎ１４に接続されている。トランジスタＮＭ６のドレイン及びゲートは、ノードｎ１４を介して互いに接続されている。

トランジスタＮＭ７は、ドレインがノードｎ１５を介してトランジスタＮＭ６のソースに接続されている。トランジスタＮＭ７のドレイン及びゲートは、ノードｎ１５を介して互いに接続されている。トランジスタＮＭ７のソースには、一対の入力信号のうちの他方であるｉｎｂ（本実施例では、レベルシフト後のＬレベル固定値ＬＬＶ）が供給される。

ノードｎ１４は内分レベル生成回路２５の出力端であり、入力信号ｉｎａ及びｉｎｂを内分比２：１で案分した出力信号ｏｕｔ＝（２×ｉｎａ＋ｉｎｂ）／３が基準レベルＲＬＶとして出力される。

図７Ｃは、ｎ＝２、ｍ＝１である場合の内分レベル生成回路２５の構成の他の一例を示す回路図である。内分レベル生成回路２５は、Ｐチャネル型ＭＯＳＦＥＴであるトランジスタＰＭ５、ＰＭ６及びＰＭ７からなる分圧回路として構成されている。

トランジスタＰＭ５のドレイン及びゲートは、ノードｎ１６を介して互いに接続されている。トランジスタＰＭ５のソースには、一対の入力信号のうちの一方であるｉｎａ（本実施例では、平均レベルＡＶ）が供給される。

トランジスタＰＭ６は、ソースがノードｎ１６に接続されている。トランジスタＰＭ６のドレイン及びゲートは、ノードｎ１７を介して互いに接続されている。

トランジスタＰＭ７は、ソースがノードｎ１７を介してトランジスタＰＭ６のドレインに接続され、ドレインが接地されている。トランジスタＰＭ７のゲートには、一対の入力信号のうちの他方であるｉｎｂ（本実施例では、レベルシフト後のＬレベル固定値ＬＬＶ）が供給される。

ノードｎ１６は内分レベル生成回路２５の出力端であり、入力信号ｉｎａ及びｉｎｂを内分比２：１で案分した出力信号ｏｕｔ＝（２×ｉｎａ＋ｉｎｂ）／３が基準レベルＲＬＶとして出力される。

再び図３を参照すると、比較回路２６は、第１レベルシフト回路２１から供給されたレベルシフト後の包絡線信号ＬＥＳと、内分レベル生成回路２５から供給された基準レベルＲＬＶとを比較し、比較結果を２値レベル信号ＢＬとして出力する。

図８は、比較回路２６の機能を示すブロック図である。比較回路２６は、電圧Ｖｉｎ（＋）及びＶｉｎ（－）の入力を受け、それらを比較した比較結果の出力電圧Ｖｏｕｔを出力するコンパレータ３３から構成されている。本実施例では、レベルシフト後の包絡線信号ＬＥＳが電圧Ｖｉｎ（＋）、基準レベルＲＬＶが電圧Ｖｉｎ（－）としてそれぞれ入力され、２値レベル信号ＢＬが出力電圧Ｖｏｕｔとして出力される。

図９は、コンパレータ３３の構成例を示す回路図である。コンパレータ３３は、Ｐチャネル型のＭＯＳＦＥＴであるトランジスタＰＭ８、ＰＭ９及びＰＭ１０と、Ｎチャネル型のＭＯＳＦＥＴであるトランジスタＮＭ８及びＮＭ９と、定電流源ＣＳ４及びＣＳ５と、インバータＩＮＶ１と、から構成されている。

トランジスタＰＭ８は、ソースがノードｎ１８を介して電源（電源電位ＶＤＤ）に接続され、ドレインがノードｎ１９に接続され、ゲートがノードｎ２０に接続されている。トランジスタＰＭ８のドレイン及びゲートは、ノードｎ１９及びｎ２０を介して互いに接続されている。

トランジスタＰＭ９は、ソースがノードｎ１８を介して電源に接続され、ゲートがノードｎ２０を介してトランジスタＰＭ８のゲートに接続され、ドレインがノードｎ２１に接続されている。

トランジスタＮＭ８は、ソースがノードｎ２２を介して定電流源ＣＳ４の一端に接続され、ドレインがノードｎ１９を介してトランジスタＰＭ８のドレインに接続されている。トランジスタＮＭ８のゲートには、コンパレータ３３の入力電圧の一方であるＶｉｎ（＋）（本実施例では、レベルシフト後の包絡線信号ＬＥＳ）が供給される。

トランジスタＮＭ９は、ソースがノードｎ２２を介して定電流源ＣＳ４の一端に接続され、ドレインがノードｎ２１を介してトランジスタＰＭ９のドレインに接続されている。トランジスタＮＭ９のゲートには、コンパレータ３３の入力電圧の他方であるＶｉｎ（－）（本実施例では、基準レベルＲＬＶ）が供給される。

トランジスタＰＭ１０は、ソースが電源に接続され、ドレインがノードｎ２３に接続され、ゲートがノードｎ２１を介してトランジスタＰＭ９のドレイン及びトランジスタＮＭ９のドレインに接続されている。

定電流源ＣＳ４は、一端がノードｎ２２に接続され、他端が接地されている。定電流源ＣＳ５は、一端がノードｎ２３を介してトランジスタＰＭ１０のドレインに接続され、他端が接地されている。

インバータＩＮＶ１は、入力端がノードｎ２３を介してトランジスタＰＭ１０のドレイン及び定電流源ＣＳ５の一端に接続されている。インバータＩＮＶ１の出力端からは、入力端に入力された電圧を反転した電圧が出力電圧Ｖｏｕｔとして出力される。本実施例では、レベルシフト後の包絡線信号ＬＥＳと基準レベルＲＬＶとを比較した比較結果である２値レベル信号ＢＬが出力電圧Ｖｏｕｔとして出力される。

図１０は、本実施例のデータスライサ１２の動作を示す波形図である。本実施例のデータスライサ１２では、内分レベル生成回路２５が、振幅変調波であるＲＦ信号を包絡線検波して得られた包絡線信号ＥＳをレベルシフトした信号の平均レベルＡＶとレベルシフトしたＬレベル固定値ＬＬＶとを案分することにより、基準レベルＲＬＶを生成する。そして、比較回路２６は、かかる基準レベルＲＬＶを用いて、レベルシフト後の包絡線信号ＬＥＳとの比較を行い、信号レベルが基準レベルＲＬＶより高い場合には“Ｈ”、低い場合には“Ｌ”を示す２値レベル信号ＢＬを生成する。

本実施例のデータスライサ１２によれば、ＲＦ信号のＡＳＫ変調の変調度等に合わせて内分レベル生成回路２５の内分比を設定し、基準レベルＲＬＶを調整することができる。このため、本来同じ信号レベルに判定されるべき区間で信号レベルが基準レベルを超えて上下してしまう所謂チャタリングの発生を回避することができる。また、包絡線に短いＨレベルの区間が含まれていた場合に、それを捕捉し損なうことを回避することができる。

特に、ＲＦＩＤでは、リーダライタから受信した電波によりＲＦＩＤタグが動作する電力を整流するため、包絡線のＨレベル期間が長い（すなわち、Ｈレベルのデューティが高い）。このため、包絡線を時間平均した平均レベルをそのまま基準として用いた場合には、基準レベルがＨレベルに近いレベルとなり、出力される２値レベルが“Ｈ”と“Ｌ”とに頻繁に変化（すなわち、トグル）するチャタリングが発生する。しかし、本実施例のデータスライサ１２によれば、内分比を設定して基準レベルＲＬＶを適切に設定することにより、このようなチャタリングの発生を回避することができる。

また、本実施例のデータスライサ１２によれば、内分比をｍ＜ｎとして、基準レベルＲＬＶが高めになるように設定することにより、ＲＦ信号のＡＳＫ変調の変調度が浅い場合（すなわち１００％未満）に対応することが可能となる。これについて以下説明する。

図１１は、本実施例とは異なり、基準レベルを低めに設定していた場合の包絡線と基準レベルとの関係を、変調度が１００％の場合と変調度が１００％未満の場合とについて模式的に示す図である。変調度が１００％の場合、ある程度基準レベルを低めに設定しても、包絡線を２値レベルの波形に変換した際に、２値レベルの“Ｌ”の区間があまり短くはならない。これに対し、変調度が１００％未満で浅い場合、図１１に破線で示すように、包絡線のＬレベルが高めとなるため、２値レベルの“Ｌ”区間が短くなる。“Ｌ”区間が短すぎると、データスライサ１２の後段に設けられたデータ判定回路（図示せず）において、“０”又は“１”の判定を行うための“Ｌ”レベルの捕捉ができなくなるおそれがある。

しかし、本実施例のデータスライサ１２によれば、内分レベル生成回路２５の内分比をｍ＜ｎとなるように設定することにより、基準レベルＲＬＶを高く設定することができるため、変調度が１００％未満の場合にも、後段のデータ判定において“Ｌ”レベルを捕捉し損なうことを回避することができる。

また、本実施例の内分レベル生成回路２５は、固定電圧値であるＬレベル固定値ＬＬＶを用いて、基準レベルＲＬＶの生成を行っている。従って、基準レベルＲＬＶを生成するためにＲＦ信号のＬレベルを予め捕捉しておく必要がないため、ＲＦ信号のプリアンブルに表れる最初のＬレベルを判別することが可能となる。特に、ＲＦＩＤでは、ＲＦ信号の受信に際し、デリミタと呼ばれる最初のＬ区間を検出する必要がある。本実施例のデータスライサ１２によれば、最初のＬ区間を検出し損なうことによる受信の失敗を回避することができる。

また、本実施例のデータスライサ１２は、包絡線の平均レベルＡＶを用いて基準レベルＲＬＶを設定しているため、包絡線のＨレベルの変化に基準が追従する。このため、包絡線の過去の最大レベルを保持する所謂ピークホールドを用いて基準レベルを設定する場合とは異なり、基準レベルＲＬＶを包絡線信号ＲＳのＨレベルの変化に適応させつつ２値化を行うことができる。特に、ＲＦＩＤタグでは、受信電波の強度が不安定な場合にＲＦ信号の包絡線のＨレベルが変化するため、本実施例のデータスライサ１２を用いることにより精度よく２値化を行うことが可能となる。

また、図７Ｂ及び図７Ｃに示したように、本実施例の内分レベル生成回路２５は、Ｎチャネル型のＭＯＳＦＥＴであるトランジスタＮＭ５、ＮＭ６及びＮＭ７や、Ｐチャネル型のＭＯＳＦＥＴであるトランジスタＰＭ５、ＰＭ６及びＰＭ７からなる分圧回路として構成されている。仮に、本実施例とは異なり、内分レベル生成回路を抵抗による分圧回路として構成した場合、動作電流と回路面積とがトレードオフの関係となり、低動作電流と小面積とを両立させることが難しい。ＲＦＩＤタグのように限られた電力で動作させることが必要な場合には、高抵抗となって面積が肥大化してしまう。これに対し、本実施例の内分レベル生成回路２５は、ＭＯＳＦＥＴによる分圧回路であるため、低動作電流及び小面積を同時に実現することが可能となる。

次に、本発明の実施例２のデータスライサについて説明する。図１２は、本実施例のデータスライサ１２の構成を示すブロック図である。本実施例のデータスライサ１２は、実施例１の平均化回路２４の代わりに平均及びＤＣオフセット回路２７を有する点で、実施例１のデータスライサと異なる。

平均及びＤＣオフセット回路２７は、第１レベルシフト回路２１から供給されたレベルシフト後の包絡線信号ＬＥＳを時間平均し、さらに所定のＤＣオフセット分だけレベルシフトした平均レベルを出力する回路である。平均及びＤＣオフセット回路２７は、生成した平均レベルＡＶ２を内分レベル生成部２５に供給する。

図１３は、平均及びＤＣオフセット回路２７の構成を示すブロック図である。平均及びＤＣオフセット回路２７は、ＤＣオフセット付のボルテージフォロワであるオペアンプ３４とコンデンサ３２との組み合わせにより構成されている。

図１４は、オペアンプ３４の構成を示す回路図である。オペアンプ３４は、図６に示した実施例１のオペアンプ３１のトランジスタＮＭ２及びＮＭ４の代わりに、並列接続された複数のトランジスタからなる差動対３５を有する点で、実施例１のオペアンプ３１と異なる。

差動対３５の負極側入力部３５ａは、Ｎチャネル型のＭＯＳＦＥＴがｊ個（ｊは２以上の整数）並列接続されることにより構成されている。一方、差動対３５の正極側入力部３５ｂは、Ｎチャネル型のＭＯＳＦＥＴがｋ個（ｋはｋ≠ｊ且つ２以上の整数）並列接続されることにより構成されている。なお、差動対３５の負極側入力部３５ａ及び正極側入力部３５ｂは、各々を構成するトランジスタのチャンネル幅（Ｗ）とチャンネル長（Ｌ）の比（Ｗ／Ｌ）を揃えて構成されている。

本実施例のオペアンプ３４では、差動対３５の負極側入力部３５ａのトランジスタの並列数ｊと正極側入力部３５ｂのトランジスタの並列数とを互いに異なる値とすることにより、オフセットを付加している。例えば、ｋ＞ｊの場合、正極側入力部３５ｂのトランジスタの並列数が負極側入力部３５ａの並列数よりも多いため、出力電圧Ｖｏｕｔには＋ΔＶのオフセットが付加される。一方、ｋ＜ｊの場合、負極側入力部３５ａのトランジスタの並列数が正極側入力部３５ｂの並列数よりも多いため、出力電圧Ｖｏｕｔには－ΔＶのオフセットが付加される。オフセットが付加された出力電圧Ｖｏｕｔは、平均及びＤＣオフセット回路２７から平均レベルＡＶ２として出力される。

再び図１２を参照すると、内分レベル生成回路２５は、平均レベルＡＶ２とレベルシフト後のＬレベル固定値ＬＬＶとを内分比ｍ：ｎで案分し、得られた値を基準レベルＲＬＶとして比較回路２６に供給する。比較回路２６は、第１レベルシフト回路２１から供給されたレベルシフト後の包絡線信号ＬＥＳと、内分レベル生成回路２５から供給された基準レベルＲＬＶとを比較し、比較結果を２値レベル信号ＢＬとして出力する。

本実施例のデータスライサ１２では、平均及びＤＣオフセット回路２７がオフセットを付加した平均レベルＶ２を生成し、内分レベル生成回路２５はこれを用いて基準レベルＲＬＶを生成する。このため、基準レベルＲＬＶも実施例１と比べてオフセットの分だけずれた値となる。

本実施例のデータスライサ１２によれば、包絡線が長期間Ｌレベル近くで推移した場合に、雑音等により包絡線が揺れることによるチャタリングの発生を防ぐことができる。これについて、以下説明する。

本実施例とは異なり、包絡線の時間平均にオフセットを付加しない場合、包絡線が長期間Ｌレベル近くで推移すると、その時間平均もＬレベルに近くなる。時間平均がＬレベルに近づくと、Ｌレベル固定値との案分により生成される基準レベルもほぼＬレベルとなる。その結果、Ｌレベル近くの包絡線とほぼＬレベルの基準とを比較することになる。このとき、長期間Ｌレベル近くで推移している包絡線が雑音で揺れると、図１５Ａに示す比較例のように、包絡線の信号レベルと基準レベルとが頻繁に逆転し、出力される２値レベルが“Ｈ”と“Ｌ”とに頻繁に変化（すなわち、トグル）するチャタリングが発生する。

これに対し、本実施例のデータスライサ１２では、オフセットを付加することにより包絡線の時間平均がＬレベルに近い状態からずれるため、図１５Ｂに示すように、時間平均及びＬレベル固定値を用いて生成される基準レベルＲＬＶもＬレベルからずれることになる。この基準レベルのＬレベルからのずれを適切に設定することにより、雑音等で揺れる包絡線と基準レベルの大小関係が頻繁に逆転するのを防ぐことができる。従って、本実施例のデータスライサ１２によれば、２値レベル信号ＢＬにおける雑音等によるチャタリングの発生を抑制することが可能となる。

なお、本発明は上記実施形態に限定されない。例えば、上記実施例で説明したように、本実施例のデータスライサは、安定した受信を期待できるため、ＲＦＩＤタグ用のデータスライサとして有用である。しかし、本実施例のデータスライサは、ＲＦＩＤタグに以外の他の受信装置にも適用可能である。すなわち、本実施例のデータスライサの構成は、振幅変調波を包絡線検波して得られた包絡線信号を２値の信号に変換するデータスライサ全般に用いることが可能である。

また、第１レベルシフト回路２１及び第２レベルシフト回路２３の構成は、上記実施例で示したものに限られない。例えば、図４Ａ及び図４Ｂでは、トランジスタＮＭ０及びＰＭ０を含み、レベルダウン及びレベルアップを経てレベルシフトを行う回路構成について説明した。しかし、トランジスタＮＭ０又はＰＭ０のいずれか一方のみを含み、レベルダウン及びレベルアップのいずれか一方のみを行う構成であってもよい。

また、上記実施例では、内分レベル生成回路２５が、直列接続された複数のＭＯＳＦＥＴからなる分圧回路として構成されている場合を例として説明した。しかし、これに限られず、他のトランジスタからなる分圧回路として構成されていてもよい。すなわち、内分レベル生成回路２５は、ＦＥＴ等の被制御電流素子からなる分圧回路として構成されていることが好ましい。

また、上記実施例１では、第１レベルシフト回路２１及び第２レベルシフト回路２３を設け、包絡線信号ＥＳをレベルシフトして平均レベルＡＶを生成し、レベルシフトしたＬレベル固定値ＬＶとの案分により、基準レベルＲＬＶを生成した。しかし、これらのレベルシフトを行わずに包絡線信号ＥＳをそのまま時間平均した平均レベルとＬレベル固定値ＬＶとを用いて基準レベルＲＬＶを生成する構成であってもよい。同様に実施例２においても第１レベルシフト回路２１及び第２レベルシフト回路２３によりレベルシフトを行わない構成としてもよい。

１００ 受信装置
１０ アンテナ
１１ 検波器
１２ データスライサ
２１ 第１レベルシフト回路
２２ プルダウン回路
２３ 第２レベルシフト回路
２４ 平均化回路
２５ 内分レベル生成回路
２６ 比較回路
２７ 平均及びＤＣオフセット回路
３１ オペアンプ
３２ コンデンサ
３３ コンパレータ
３４ オペアンプ
３５ 差動対
３５ａ 負極側入力部
３５ｂ 正極側入力部

Claims (7)

1. 振幅変調波の包絡線信号を２値信号に変換するデータスライサであって、
   前記包絡線信号を時間平均することにより、前記包絡線信号の平均レベルを生成する平均レベル生成回路と、
   固定電圧値を生成する固定電圧値生成回路と、
   直列接続された複数のトランジスタを含み、前記包絡線信号の平均レベルを示す電圧値及び前記固定電圧値に基づいて基準レベルを生成する回路であって、前記包絡線信号の平均レベルを示す電圧値をｉｎａ、前記固定電圧値をｉｎｂとした場合に、これらを内分比ｍ：ｎ（ｍ及びｎは互いに異なる自然数）で内分演算した値に相当する（ｎ×ｉｎａ＋ｍ×ｉｎｂ）／（ｍ＋ｎ）の値を有する前記基準レベルを生成する基準レベル生成回路と、
   前記包絡線信号の信号レベルと前記基準レベルとを比較し、比較結果を前記２値信号として出力する比較回路と、
   を有することを特徴とするデータスライサ。
2. 前記複数のトランジスタの各々は、ＦＥＴであることを特徴とする請求項１に記載のデータスライサ。
3. 前記固定電圧値は０Ｖであることを特徴とする請求項１又は２に記載のデータスライサ。
4. 前記包絡線信号に対し所定レベル分のレベルシフトを行う第１のレベルシフト回路と、
   前記固定電圧値に対し前記所定レベル分のレベルシフトを行う第２のレベルシフト回路と、
   を有し、
   前記平均レベル生成回路は、レベルシフトされた前記包絡線信号を時間平均することにより、前記包絡線信号の平均レベルを生成し、
   前記基準レベル生成回路は、レベルシフトされた前記固定電圧値と前記包絡線信号の平均レベルとに基づいて前記基準レベルを生成し、
   前記比較回路は、生成された当該基準レベルとレベルシフトされた前記包絡線信号の信号レベルとを比較し、比較結果を前記２値信号として出力する、
   ことを特徴とする請求項１乃至３のいずれか１に記載のデータスライサ。
5. 前記平均レベル生成回路は、前記包絡線信号を時間平均してオフセットを付加することにより、前記包絡線信号の平均レベルを生成することを特徴とする請求項１乃至４のいずれか１に記載のデータスライサ。
6. 前記平均レベル生成回路は、負極側入力部及び正極側入力部からなる差動対を有し、
   前記負極側入力部は、ｊ個のトランジスタ（ｊは２以上の整数）の並列接続により構成され、
   前記正極側入力部は、ｋ個のトランジスタ（ｋはｊと異なる２以上の整数）の並列接続により構成されていることを特徴とする請求項５に記載のデータスライサ。
7. 振幅変調された無線信号を受信するアンテナ部と、
   受信した前記無線信号を包絡線検波して包絡線信号を得る検波器と、
   前記包絡線信号を２値信号に変換するデータスライサと、
   を有し、前記２値信号に基づいて前記無線信号を復調する受信装置であって、
   前記データスライサは、
   前記包絡線信号を時間平均することにより、前記包絡線信号の平均レベルを生成する平均レベル生成回路と、
   固定電圧値を生成する固定電圧値生成回路と、
   直列接続された複数のトランジスタを含み、前記包絡線信号の平均レベルを示す電圧値及び前記固定電圧値に基づいて基準レベルを生成する回路であって、前記包絡線信号の平均レベルを示す電圧値をｉｎａ、前記固定電圧値をｉｎｂとした場合に、これらを内分比ｍ：ｎ（ｍ及びｎは互いに異なる自然数）で内分演算した値に相当する（ｎ×ｉｎａ＋ｍ×ｉｎｂ）／（ｍ＋ｎ）の値を有する前記基準レベルを生成する基準レベル生成回路と、
   前記包絡線信号の信号レベルと前記基準レベルとを比較し、比較結果を２値信号として出力する比較回路と、
   を有することを特徴とする受信装置。
   

Images