JP2014146946A - ピークホールド回路、ボトムホールド回路、中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置 - Google Patents
ピークホールド回路、ボトムホールド回路、中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置 Download PDFInfo
- Publication number
- JP2014146946A JP2014146946A JP2013013874A JP2013013874A JP2014146946A JP 2014146946 A JP2014146946 A JP 2014146946A JP 2013013874 A JP2013013874 A JP 2013013874A JP 2013013874 A JP2013013874 A JP 2013013874A JP 2014146946 A JP2014146946 A JP 2014146946A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input signal
- peak
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】従来よりも高い精度を有し、回路規模を削減したピークホールド回路を提供する。
【解決手段】ピークホールド回路1は、入力信号Vinのピーク電圧Vpを保持するキャパシタC1と、入力信号VinをキャパシタC1に印加するか又は遮断するスイッチSW1と、入力信号VinとキャパシタC1に保持されたピーク電圧Vpとを比較する比較器11と、比較結果とロック信号Lckとに基づいてスイッチSW1を制御するラッチ回路12とを備える。ラッチ回路12は、入力信号VinがキャパシタC1に保持されたピーク電圧Vpよりも高く、かつ、ロック信号LckがLであるとき、入力信号Vinの電圧をキャパシタC1に印加する一方、入力信号VinがキャパシタC1に保持されたピーク電圧Vp以下であるか、又は、ロック信号LckがHであるとき、キャパシタC1に保持されたピーク電圧Vpを保持し続けるようにスイッチSW1を制御する。
【選択図】図2
【解決手段】ピークホールド回路1は、入力信号Vinのピーク電圧Vpを保持するキャパシタC1と、入力信号VinをキャパシタC1に印加するか又は遮断するスイッチSW1と、入力信号VinとキャパシタC1に保持されたピーク電圧Vpとを比較する比較器11と、比較結果とロック信号Lckとに基づいてスイッチSW1を制御するラッチ回路12とを備える。ラッチ回路12は、入力信号VinがキャパシタC1に保持されたピーク電圧Vpよりも高く、かつ、ロック信号LckがLであるとき、入力信号Vinの電圧をキャパシタC1に印加する一方、入力信号VinがキャパシタC1に保持されたピーク電圧Vp以下であるか、又は、ロック信号LckがHであるとき、キャパシタC1に保持されたピーク電圧Vpを保持し続けるようにスイッチSW1を制御する。
【選択図】図2
Description
本発明は、従来よりも高い精度を有し、回路規模を削減することができる、新規なピークホールド回路及びボトムホールド回路に関する。本発明はまた、そのようなピークホールド回路及びボトムホールド回路を備えた中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置に関する。
ASK変調などを用いた無線通信では、バイナリデータが重畳された搬送波を含む無線信号を受信し、増幅及び周波数変換などを行って復調した後、復調信号の2値化を行うことにより元のバイナリデータを復元する。また、ごく微小の振幅を有するデータ信号の波形整形を行う場合、そのまま増幅を行うとデータ自体がノイズに埋もれてしまうので、増幅前に2値化を行う必要がある。
信号の2値化を行うために、例えば特許文献1〜3のデータスライサ回路が知られている。従来のデータスライサ回路では、アナログ回路を用いて入力信号のピーク電圧及びボトム電圧を検出し、次いでピーク電圧及びボトム電圧の中点電圧を検出し、入力信号を中点電圧と比較することで、入力信号の2値化を行う。例えば特許文献1には、ピークホールド回路を用いることなくクロックランイン信号の振幅の中点レベルを検出することができ、その結果回路を小さくでき、集積化した場合にチップ面積を小さくすることができるデータスライサ回路が開示されている。
従来のデータスライサ回路は、アナログ回路を用いてピーク電圧及びボトム電圧を検出するので、回路のCRで決まる時定数を有する。従って、従来のデータスライサ回路によれば、特に、低いデータレートを有する通信規格のための集積回路を製造する場合、必要な時定数を有するようにデータスライサ回路を構成しなければならないので、集積回路のサイズが増大し、製造コストも増加してしまう。また、従来のデータスライサ回路によれば、時定数に応じてデータスライサ回路の整定時間が決まるので、信号強度の変化に対する追従性が制限されてしまう。また、従来のデータスライサ回路によれば、NRZ信号において同符号が連続するとき、データスライサ回路の中点電圧がずれてしまう。
従って、アナログ回路を用いてピーク電圧及びボトム電圧を検出することに起因する上記の問題点を解消することができるピークホールド回路が必要とされる。
特許文献1のデータスライサ回路は、ピークホールド回路を用いることなく中点電圧を検出しているが、整定時間を制御するためにクロック信号が必要であり、このクロック信号が、小振幅の信号にとって有害な雑音源になるという問題がある。
本発明の目的は、従来よりも高い精度を有し、回路規模を削減することができる、新規なピークホールド回路を提供することにある。
本発明の態様に係るピークホールド回路は、
入力信号のピーク電圧を保持するサンプルホールド手段と、
上記入力信号の電圧を上記サンプルホールド手段に対して印加するか又は遮断するスイッチ手段と、
上記入力信号の電圧と上記サンプルホールド手段に保持されたピーク電圧とを比較する比較手段と、
上記比較手段による比較結果と、外部から入力されたロック信号とに基づいて、上記スイッチ手段を制御する制御手段とを備えたピークホールド回路であって、
上記制御手段は、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧よりも高いとき、かつ、上記ロック信号が第1のレベルであるとき、上記入力信号の電圧を上記サンプルホールド手段に印加するように上記スイッチ手段を制御し、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧以下であるとき、又は、上記ロック信号が第2のレベルであるとき、上記サンプルホールド手段に保持されたピーク電圧を保持し続けるように上記スイッチ手段を制御することを特徴とする。
入力信号のピーク電圧を保持するサンプルホールド手段と、
上記入力信号の電圧を上記サンプルホールド手段に対して印加するか又は遮断するスイッチ手段と、
上記入力信号の電圧と上記サンプルホールド手段に保持されたピーク電圧とを比較する比較手段と、
上記比較手段による比較結果と、外部から入力されたロック信号とに基づいて、上記スイッチ手段を制御する制御手段とを備えたピークホールド回路であって、
上記制御手段は、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧よりも高いとき、かつ、上記ロック信号が第1のレベルであるとき、上記入力信号の電圧を上記サンプルホールド手段に印加するように上記スイッチ手段を制御し、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧以下であるとき、又は、上記ロック信号が第2のレベルであるとき、上記サンプルホールド手段に保持されたピーク電圧を保持し続けるように上記スイッチ手段を制御することを特徴とする。
本発明によれば、従来よりも高い精度を有し、回路規模を削減することができる、新規なピークホールド回路を提供することができる。
以下、図面を参照して、本発明の実施形態に係るデータスライサ回路について説明する。
第1の実施形態.
図1は、本発明の第1の実施形態に係るデータスライサ回路の構成を示すブロック図である。図1のデータスライサ回路は、ピークホールド回路1、ボトムホールド回路2、中点検出回路3、及び比較器4を備え、データスライサ回路には、入力信号Vin、ロック信号Lck、基準電圧信号Vref、及びリセット信号Rstが入力され、データスライサ回路は、入力信号Vinを2値化した出力信号DATAOUTを出力する。
図1は、本発明の第1の実施形態に係るデータスライサ回路の構成を示すブロック図である。図1のデータスライサ回路は、ピークホールド回路1、ボトムホールド回路2、中点検出回路3、及び比較器4を備え、データスライサ回路には、入力信号Vin、ロック信号Lck、基準電圧信号Vref、及びリセット信号Rstが入力され、データスライサ回路は、入力信号Vinを2値化した出力信号DATAOUTを出力する。
図2は、図1のピークホールド回路1の構成を示す回路図である。図2のピークホールド回路1は、入力信号Vinのピーク電圧Vpを保持するサンプルホールド手段としてのキャパシタC1と、入力信号Vinの電圧をキャパシタC1に対して印加するか又は遮断するスイッチSW1と、入力信号Vinの電圧とキャパシタC1に保持されたピーク電圧Vpとを比較する比較器11と、比較器11による比較結果と、外部から入力されたロック信号Lckとに基づいて、スイッチSW1を制御する制御手段としてのラッチ回路12とを備える。キャパシタC1の一端は、ピーク電圧Vpを出力するノードN1に接続され、他端は接地端子GNDに接続される。入力信号Vinは、トランスファゲートであるスイッチSW1を介してノードN1に(従ってキャパシタC1に)印加される。比較器11は、入力信号Vinの電圧とノードN1の電圧とを比較し、入力信号Vinの電圧のほうが高いときはハイレベルになり、そうでないときはローレベルになる。比較器11は、ヒステリシスコンパレータであってもよい。比較器11の出力信号は、ラッチ回路12のD端子に入力される。ラッチ回路12のG端子には、ロック信号Lckの反転信号が入力される。ロック信号Lckが第1のレベル(例えばローレベル)であるとき、ラッチ回路12の出力信号は、比較器11の出力信号と同じレベルを有し、ロック信号Lckが第2のレベル(例えばハイレベル)であるとき、ラッチ回路12の出力信号は、ロック信号Lckが当該第2のレベルになった時点における出力信号のレベルに固定されている。ラッチ回路12の出力信号は、スイッチSW1の開閉を制御する。
ラッチ回路12は、入力信号Vinの電圧がキャパシタC1に保持されたピーク電圧Vpよりも高いとき、かつ、ロック信号Lckが例えばローレベルであるとき、入力信号Vinの電圧をキャパシタC1に印加するようにスイッチSW1を制御する(すなわちスイッチSW1をオンにする)。また、ラッチ回路12は、入力信号Vinの電圧がキャパシタC1に保持されたピーク電圧Vp以下であるとき、又は、ロック信号Lckが例えばハイレベルであるとき、キャパシタC1に保持されたピーク電圧Vpを保持し続けるようにスイッチSW1を制御する(すなわちスイッチSW1をオフにする)。
図2のピークホールド回路1は、キャパシタC1に保持されたピーク電圧VpをリセットするためにスイッチSW2をさらに備える。ノードN1は、スイッチSW2を介して基準電圧信号Vrefの電圧源に接続される。スイッチSW2はリセット信号Rstに従って開閉し、リセット信号Rstがハイレベルであるとき、ノードN1の電圧は基準電圧信号Vrefの電圧に等しくなる。
図2のピークホールド回路1は、アナログ回路を用いることなくピーク電圧Vpを検出し、ピーク電圧Vpの増大に追従することができ、さらに、従来よりも高い精度を有し、かつ、回路規模を削減することができる。また、ピークホールド回路1は、ロック信号Lckがハイレベルになったとき、その時点におけるピーク電圧Vpを固定することができる。また、ピークホールド回路1は、リセット信号Rstがハイレベルになったとき、キャパシタC1に保持されたピーク電圧Vpをリセットすることができる。ピーク電圧Vpの固定及びリセットは、ピークホールド回路1の外部からロック信号Lck及びリセット信号Rstをそれぞれ入力することで制御することができる。
図3は、図1のボトムホールド回路2の構成を示す回路図である。図3のボトムホールド回路2は、入力信号Vinのボトム電圧Vbを保持するサンプルホールド手段としてのキャパシタC2と、入力信号Vinの電圧をキャパシタC2に対して印加するか又は遮断するスイッチSW3と、入力信号Vinの電圧とキャパシタC2に保持されたボトム電圧Vbとを比較する比較器21と、比較器21による比較結果と、外部から入力されたロック信号Lckとに基づいて、スイッチSW3を制御する制御手段としてのラッチ回路22とを備える。キャパシタC2の一端は、ボトム電圧Vbを出力するノードN2に接続され、他端は電源端子VDDに接続される。入力信号Vinは、トランスファゲートであるスイッチSW3を介してノードN2に(従ってキャパシタC2に)印加される。比較器21は、入力信号Vinの電圧とノードN2の電圧とを比較し、入力信号Vinの電圧のほうが高いときはハイレベルになり、そうでないときはローレベルになる。比較器21は、ヒステリシスコンパレータであってもよい。比較器21の出力信号は、ラッチ回路22のD端子に入力される。ラッチ回路22のG端子には、ロック信号Lckの反転信号が入力される。ロック信号Lckが第1のレベル(例えばローレベル)であるとき、ラッチ回路22の出力信号は、比較器21の出力信号と同じレベルを有し、ロック信号Lckが第2のレベル(例えばハイレベル)であるとき、ラッチ回路22の出力信号は、ロック信号Lckが当該第2のレベルになった時点における出力信号のレベルに固定されている。ラッチ回路22の出力信号は、スイッチSW3の開閉を制御する。
ラッチ回路22は、入力信号Vinの電圧がキャパシタC2に保持されたボトム電圧Vbよりも低いとき、かつ、ロック信号Lckが例えばローレベルであるとき、入力信号Vinの電圧をキャパシタC2に印加するようにスイッチSW3を制御する(すなわちスイッチSW3をオンにする)。また、ラッチ回路22は、入力信号Vinの電圧がキャパシタC2に保持されたボトム電圧Vb以上であるとき、又は、ロック信号Lckが例えばハイレベルであるとき、キャパシタC2に保持されたボトム電圧Vbを保持し続けるようにスイッチSW3を制御する(すなわちスイッチSW3をオフにする)。
図3のボトムホールド回路2は、キャパシタC2に保持されたボトム電圧VbをリセットするためにスイッチSW4をさらに備える。ノードN2は、スイッチSW4を介して基準電圧信号Vrefの電圧源に接続される。スイッチSW4はリセット信号Rstに従って開閉し、リセット信号Rstがハイレベルであるとき、ノードN2の電圧は基準電圧信号Vrefの電圧に等しくなる。
図3のボトムホールド回路2は、アナログ回路を用いることなくボトム電圧Vbを検出し、ボトム電圧Vbの減少に追従することができ、さらに、従来よりも高い精度を有し、かつ、回路規模を削減することができる。また、ボトムホールド回路2は、ロック信号Lckがハイレベルになったとき、その時点におけるボトム電圧Vbを固定することができる。また、ボトムホールド回路2は、リセット信号Rstがハイレベルになったとき、キャパシタC2に保持されたボトム電圧Vbをリセットすることができる。ボトム電圧Vbの固定及びリセットは、ボトムホールド回路2の外部からロック信号Lck及びリセット信号Rstをそれぞれ入力することで制御することができる。
図4は、図1の中点検出回路3の構成を示す回路図である。図4の中点検出回路3は、ピークホールド回路1のキャパシタC1に保持されたピーク電圧Vpと、ボトムホールド回路のキャパシタC2に保持されたボトム電圧Vbとの中点電圧Vcを検出する。中点検出回路3は、バッファ31,32と、抵抗R1,R2とを備える。ピーク電圧Vpは、バッファ31及び抵抗R1を介してノードN3に印加され、ボトム電圧Vbは、バッファ32及び抵抗R2を介してノードN3に印加され、ノードN3に中点電圧Vcが生成される。
再び図1を参照すると、比較器4は、入力信号Vinの電圧と中点電圧Vcとを比較することで、入力信号Vinを2値化した出力信号DATAOUTを出力する。
図5は、図1のデータスライサ回路の例示的な動作を示すグラフである。ピークホールド回路1及びボトムホールド回路2は、入力信号Vinからピーク電圧Vp及びボトム電圧Vbをそれぞれ生成し、次いで、中点検出回路3は、ピーク電圧Vp及びボトム電圧Vbから中点電圧Vcを生成する。比較器4は、入力信号Vinを2値化した出力信号DATAOUTを出力する。
ここで、図6〜図8を参照して、アナログ回路を用いた比較例のデータスライサ回路について説明する。
図6は、比較例のアナログピークホールド回路の構成を示す回路図である。図6のアナログピークホールド回路は、比較器101、キャパシタC101、及び抵抗R101を備え、回路のCRで決まる時定数を有する。
図7は、比較例のアナログボトムホールド回路の構成を示す回路図である。図7のアナログボトムホールド回路は、比較器102、キャパシタC102、及び抵抗R102を備え、回路のCRで決まる時定数を有する。
図8は、比較例のデータスライサ回路の例示的な動作を示すグラフである。図8は、図1のピークホールド回路1及びボトムホールド回路2に代えて、図6のアナログピークホールド回路及び図7のアナログボトムホールド回路を用いた場合を示す。図6のアナログピークホールド回路が電圧を保持する時間は、回路のCRで決まる時定数に依存するので、キャパシタC101に保持されるピーク電圧Vpは、いったん入力信号Vinの電圧まで増大するが、その後、抵抗R101を介して放電することにより低下する。同様に、図7のアナログボトムホールド回路が電圧を保持する時間は、回路のCRで決まる時定数に依存するので、キャパシタC102に保持されるボトム電圧Vbは、いったん入力信号Vinの電圧まで減少するが、その後、抵抗R101を介して放電することにより増大する。ピーク電圧Vp及びボトム電圧Vbを長時間にわたって保持する場合は、回路のCRで決まる時定数を大きくしなければならないので、回路規模が大きくなってしまう。
一方、図1のデータスライサ回路は、ピークホールド回路1及びボトムホールド回路2において、回路のCRで決まる時定数に依存せず、また、アナログ増幅器などの他のアナログ回路を用いていないので、従来よりも高い精度を有し、かつ、回路規模を削減することができる。
図1のデータスライサ回路は、ロック信号Lckを用いることにより、任意の時点におけるピーク電圧Vp及びボトム電圧Vbを任意の時間にわたって固定することができる。例えば、パケットのプリアンブルを受信した時にピーク電圧を検出して保持し、同じパケットのデータ部分を受信している間は、検出されたピーク電圧をそのまま保持し続けることもできる。
図1のデータスライサ回路は、リセット信号Rstを用いることにより、キャパシタC1に保持されたピーク電圧Vpと、キャパシタC2に保持されたボトム電圧Vbとをリセットすることができる。図6〜図8に示す従来のデータスライサ回路では、いったん製造された回路の時定数は実質的に変更不可能であった。一方、図1のデータスライサ回路では、ピーク電圧Vp及びボトム電圧Vbをリセットする周期(すなわち、入力信号Vinをサンプリングする周期)は、リセット信号Rstを用いて容易に調整可能である。また、図1のデータスライサ回路では、リセット機能により、任意に帯域制限を付加することができる。
また、図1のデータスライサ回路では、データスライサ回路の前段における状態変化(例えば、所定の振幅を検出して利得を切り換えたとき、など)と連動して、ピーク電圧Vp及びボトム電圧Vbをリセットしてもよい。
また、図1のデータスライサ回路では、入力信号Vinのデータフレームに同期したクロックが存在すれば、データフレーム毎にピーク電圧Vp及びボトム電圧Vbを検出してもよい。この場合、データフレームとは無関係に所定時間にわたって入力信号Vinをサンプリングするのではなく、データフレーム毎にサンプリングするので、入力信号Vinを2値化する精度が向上する。
また、図1のデータスライサ回路では、データスライサ回路の前段の駆動能力に基づいて、データスライサ回路に係るパラメータ(例えば、キャパシタC1,C2の容量、スイッチSW1,SW3のリーク量、など)を適切に決定することで、キャパシタC1,C2にピーク電圧Vp及びボトム電圧Vbを長時間にわたって保持することができる。従って、入力信号VinがNRZ符号であり、「0」又は「1」の同符号が長く続く場合であっても、ピーク電圧Vp及びボトム電圧Vbを十分に保持し、入力信号Vinを適切に2値化することができる。
第2の実施形態.
図9は、本発明の第2の実施形態に係るデータスライサ回路の構成を示すブロック図である。図9のデータスライサ回路は、全波整流回路41、アナログピークホールド回路42、ピークホールド回路1、ボトムホールド回路2、中点検出回路3、及び比較器4を備える。図9のピークホールド回路1、ボトムホールド回路2、中点検出回路3、及び比較器4は、図1のものと同様である。全波整流回路41及びアナログピークホールド回路42は、ASK入力信号から入力信号Vinを生成し、ピークホールド回路1、ボトムホールド回路2、及び比較器4に送る。ピークホールド回路1及びボトムホールド回路2は、例えば、データスライサ回路の前段の自動利得制御回路(図示せず)が利得を切り換えたときに、ピーク電圧Vp及びボトム電圧Vbをそれぞれリセットする。全波整流回路41は省略してもよい。図9のデータスライサ回路は、図1のデータスライサ回路と同様の効果をもたらす。
図9は、本発明の第2の実施形態に係るデータスライサ回路の構成を示すブロック図である。図9のデータスライサ回路は、全波整流回路41、アナログピークホールド回路42、ピークホールド回路1、ボトムホールド回路2、中点検出回路3、及び比較器4を備える。図9のピークホールド回路1、ボトムホールド回路2、中点検出回路3、及び比較器4は、図1のものと同様である。全波整流回路41及びアナログピークホールド回路42は、ASK入力信号から入力信号Vinを生成し、ピークホールド回路1、ボトムホールド回路2、及び比較器4に送る。ピークホールド回路1及びボトムホールド回路2は、例えば、データスライサ回路の前段の自動利得制御回路(図示せず)が利得を切り換えたときに、ピーク電圧Vp及びボトム電圧Vbをそれぞれリセットする。全波整流回路41は省略してもよい。図9のデータスライサ回路は、図1のデータスライサ回路と同様の効果をもたらす。
例えば、図1又は図9のデータスライサ回路を備え、ASK変調などにより変調されている無線信号を受信して復調する無線通信装置を提供することができる。
第3の実施形態.
図10は、本発明の第3の実施形態に係る振幅検出回路の構成を示すブロック図である。図9のデータスライサ回路は、全波整流回路51,53、ローパスフィルタ(LPF)52、アナログ/ディジタル変換器(ADC)54、ピークホールド回路1、ボトムホールド回路2、中点検出回路3を備える。図9のピークホールド回路1、ボトムホールド回路2、及び中点検出回路3は、図1のものと同様である。全波整流回路51は、入力信号の全波整流を行って第1の電圧信号V1を生成し、LPF52は、第1の電圧信号V1をフィルタリングして第2の電圧信号V2を生成する。ピークホールド回路1及びボトムホールド回路2には、図1の入力信号Vinに代えて、第2の電圧信号V2が入力される。全波整流回路53は、直流の基準電圧からの基準電圧信号VrefAを生成し、ADC54に送る。ADC54は、基準電圧信号VrefAの電圧に対する中点電圧Vcの電位差を表す振幅信号を生成する。最大振幅を有する入力信号が入力されたときの中点電圧Vcを予めシミュレーションなどにより確認し、ADC54は、この最大振幅を有する入力信号の振幅を検出できるように設定される。
図10は、本発明の第3の実施形態に係る振幅検出回路の構成を示すブロック図である。図9のデータスライサ回路は、全波整流回路51,53、ローパスフィルタ(LPF)52、アナログ/ディジタル変換器(ADC)54、ピークホールド回路1、ボトムホールド回路2、中点検出回路3を備える。図9のピークホールド回路1、ボトムホールド回路2、及び中点検出回路3は、図1のものと同様である。全波整流回路51は、入力信号の全波整流を行って第1の電圧信号V1を生成し、LPF52は、第1の電圧信号V1をフィルタリングして第2の電圧信号V2を生成する。ピークホールド回路1及びボトムホールド回路2には、図1の入力信号Vinに代えて、第2の電圧信号V2が入力される。全波整流回路53は、直流の基準電圧からの基準電圧信号VrefAを生成し、ADC54に送る。ADC54は、基準電圧信号VrefAの電圧に対する中点電圧Vcの電位差を表す振幅信号を生成する。最大振幅を有する入力信号が入力されたときの中点電圧Vcを予めシミュレーションなどにより確認し、ADC54は、この最大振幅を有する入力信号の振幅を検出できるように設定される。
図11は、図10の振幅検出回路の例示的な動作を示すグラフである。振幅検出回路は、基準電圧信号VrefAの電圧に対する中点電圧Vcの電位差を、入力信号の振幅として検出する。
図10の振幅検出回路において、ボトムホールド回路2を省略してもよい。ただし、ピークホールド回路1及びボトムホールド回路2の両方を用いることにより、中点電圧Vcの揺れを防ぐことができる。
例えば、図10の振幅検出回路を備え、無線信号を受信して復調する無線通信装置を提供することができる。
以上説明したように、本発明の態様に係るピークホールド回路、ボトムホールド回路、中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置によれば、以下の構成を備えたことを特徴とする。
本発明の第1の態様に係るピークホールド回路によれば、
入力信号のピーク電圧を保持するサンプルホールド手段と、
上記入力信号の電圧を上記サンプルホールド手段に対して印加するか又は遮断するスイッチ手段と、
上記入力信号の電圧と上記サンプルホールド手段に保持されたピーク電圧とを比較する比較手段と、
上記比較手段による比較結果と、外部から入力されたロック信号とに基づいて、上記スイッチ手段を制御する制御手段とを備えたピークホールド回路であって、
上記制御手段は、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧よりも高いとき、かつ、上記ロック信号が第1のレベルであるとき、上記入力信号の電圧を上記サンプルホールド手段に印加するように上記スイッチ手段を制御し、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧以下であるとき、又は、上記ロック信号が第2のレベルであるとき、上記サンプルホールド手段に保持されたピーク電圧を保持し続けるように上記スイッチ手段を制御することを特徴とする。
入力信号のピーク電圧を保持するサンプルホールド手段と、
上記入力信号の電圧を上記サンプルホールド手段に対して印加するか又は遮断するスイッチ手段と、
上記入力信号の電圧と上記サンプルホールド手段に保持されたピーク電圧とを比較する比較手段と、
上記比較手段による比較結果と、外部から入力されたロック信号とに基づいて、上記スイッチ手段を制御する制御手段とを備えたピークホールド回路であって、
上記制御手段は、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧よりも高いとき、かつ、上記ロック信号が第1のレベルであるとき、上記入力信号の電圧を上記サンプルホールド手段に印加するように上記スイッチ手段を制御し、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧以下であるとき、又は、上記ロック信号が第2のレベルであるとき、上記サンプルホールド手段に保持されたピーク電圧を保持し続けるように上記スイッチ手段を制御することを特徴とする。
本発明の第2の態様に係るピークホールド回路によれば、本発明の第1の態様に係るピークホールド回路において、上記サンプルホールド手段に保持されたピーク電圧をリセットする手段をさらに備えたことを特徴とする。
本発明の第3の態様に係るボトムホールド回路によれば、
入力信号のボトム電圧を保持するサンプルホールド手段と、
上記入力信号の電圧を上記サンプルホールド手段に対して印加するか又は遮断するスイッチ手段と、
上記入力信号の電圧と上記サンプルホールド手段に保持されたボトム電圧とを比較する比較手段と、
上記比較手段による比較結果と、外部から入力されたロック信号とに基づいて、上記スイッチ手段を制御する制御手段とを備えたボトムホールド回路であって、
上記制御手段は、
上記入力信号の電圧が上記サンプルホールド手段に保持されたボトム電圧よりも低いとき、かつ、上記ロック信号が第1のレベルであるとき、上記入力信号の電圧を上記サンプルホールド手段に印加するように上記スイッチ手段を制御し、
上記入力信号の電圧が上記サンプルホールド手段に保持されたボトム電圧以上であるとき、又は、上記ロック信号が第2のレベルであるとき、上記サンプルホールド手段に保持されたボトム電圧を保持し続けるように上記スイッチ手段を制御することを特徴とする。
入力信号のボトム電圧を保持するサンプルホールド手段と、
上記入力信号の電圧を上記サンプルホールド手段に対して印加するか又は遮断するスイッチ手段と、
上記入力信号の電圧と上記サンプルホールド手段に保持されたボトム電圧とを比較する比較手段と、
上記比較手段による比較結果と、外部から入力されたロック信号とに基づいて、上記スイッチ手段を制御する制御手段とを備えたボトムホールド回路であって、
上記制御手段は、
上記入力信号の電圧が上記サンプルホールド手段に保持されたボトム電圧よりも低いとき、かつ、上記ロック信号が第1のレベルであるとき、上記入力信号の電圧を上記サンプルホールド手段に印加するように上記スイッチ手段を制御し、
上記入力信号の電圧が上記サンプルホールド手段に保持されたボトム電圧以上であるとき、又は、上記ロック信号が第2のレベルであるとき、上記サンプルホールド手段に保持されたボトム電圧を保持し続けるように上記スイッチ手段を制御することを特徴とする。
本発明の第4の態様に係るボトムホールド回路によれば、本発明の第3の態様に係るボトムホールド回路において、上記サンプルホールド手段に保持されたボトム電圧をリセットする手段をさらに備えたことを特徴とする。
本発明の第5の態様に係る中点生成回路によれば、
本発明の第1又は第2の態様に係るピークホールド回路と、
本発明の第3又は第4の態様に係るボトムホールド回路と、
上記ピークホールド回路のサンプルホールド手段に保持されたピーク電圧と、上記ボトムホールド回路のサンプルホールド手段に保持されたボトム電圧との中点電圧を検出する中点検出手段とを備えたことを特徴とする。
本発明の第1又は第2の態様に係るピークホールド回路と、
本発明の第3又は第4の態様に係るボトムホールド回路と、
上記ピークホールド回路のサンプルホールド手段に保持されたピーク電圧と、上記ボトムホールド回路のサンプルホールド手段に保持されたボトム電圧との中点電圧を検出する中点検出手段とを備えたことを特徴とする。
本発明の第6の態様に係るデータスライサ回路によれば、
本発明の第5の態様に係る中点生成回路と、
上記入力信号の電圧と上記中点電圧とを比較する比較手段とを備えたことを特徴とする。
本発明の第5の態様に係る中点生成回路と、
上記入力信号の電圧と上記中点電圧とを比較する比較手段とを備えたことを特徴とする。
本発明の第7の態様に係る無線通信装置によれば、本発明の第6の態様に係るデータスライサ回路を備えたことを特徴とする。
本発明の第8の態様に係る振幅検出回路によれば、
本発明の第5の態様に係る中点生成回路と、
所定の基準電圧に対する上記中点電圧の電位差を表す振幅信号を生成する手段とを備えたことを特徴とする。
本発明の第5の態様に係る中点生成回路と、
所定の基準電圧に対する上記中点電圧の電位差を表す振幅信号を生成する手段とを備えたことを特徴とする。
本発明の第9の態様に係る無線通信装置によれば、本発明の第8の態様に係る振幅検出回路を備えたことを特徴とする。
1…ピークホールド回路、
2…ボトムホールド回路、
3…中点検出回路、
4…比較器、
11,21…比較器、
12,22…ラッチ回路、
C1,C2…キャパシタ、
N1,N2…ノード、
SW1〜SW4…スイッチ、
31,32…バッファ、
R1,R2…抵抗、
41、51,53…全波整流回路、
42…アナログピークホールド回路、
52…LPF、
54…ADC、
101,102…比較器、
C101,C102…キャパシタ、
R101,R102…抵抗。
2…ボトムホールド回路、
3…中点検出回路、
4…比較器、
11,21…比較器、
12,22…ラッチ回路、
C1,C2…キャパシタ、
N1,N2…ノード、
SW1〜SW4…スイッチ、
31,32…バッファ、
R1,R2…抵抗、
41、51,53…全波整流回路、
42…アナログピークホールド回路、
52…LPF、
54…ADC、
101,102…比較器、
C101,C102…キャパシタ、
R101,R102…抵抗。
Claims (9)
- 入力信号のピーク電圧を保持するサンプルホールド手段と、
上記入力信号の電圧を上記サンプルホールド手段に対して印加するか又は遮断するスイッチ手段と、
上記入力信号の電圧と上記サンプルホールド手段に保持されたピーク電圧とを比較する比較手段と、
上記比較手段による比較結果と、外部から入力されたロック信号とに基づいて、上記スイッチ手段を制御する制御手段とを備えたピークホールド回路であって、
上記制御手段は、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧よりも高いとき、かつ、上記ロック信号が第1のレベルであるとき、上記入力信号の電圧を上記サンプルホールド手段に印加するように上記スイッチ手段を制御し、
上記入力信号の電圧が上記サンプルホールド手段に保持されたピーク電圧以下であるとき、又は、上記ロック信号が第2のレベルであるとき、上記サンプルホールド手段に保持されたピーク電圧を保持し続けるように上記スイッチ手段を制御することを特徴とするピークホールド回路。 - 上記サンプルホールド手段に保持されたピーク電圧をリセットする手段をさらに備えたことを特徴とする請求項1記載のピークホールド回路。
- 入力信号のボトム電圧を保持するサンプルホールド手段と、
上記入力信号の電圧を上記サンプルホールド手段に対して印加するか又は遮断するスイッチ手段と、
上記入力信号の電圧と上記サンプルホールド手段に保持されたボトム電圧とを比較する比較手段と、
上記比較手段による比較結果と、外部から入力されたロック信号とに基づいて、上記スイッチ手段を制御する制御手段とを備えたボトムホールド回路であって、
上記制御手段は、
上記入力信号の電圧が上記サンプルホールド手段に保持されたボトム電圧よりも低いとき、かつ、上記ロック信号が第1のレベルであるとき、上記入力信号の電圧を上記サンプルホールド手段に印加するように上記スイッチ手段を制御し、
上記入力信号の電圧が上記サンプルホールド手段に保持されたボトム電圧以上であるとき、又は、上記ロック信号が第2のレベルであるとき、上記サンプルホールド手段に保持されたボトム電圧を保持し続けるように上記スイッチ手段を制御することを特徴とするボトムホールド回路。 - 上記サンプルホールド手段に保持されたボトム電圧をリセットする手段をさらに備えたことを特徴とする請求項3記載のボトムホールド回路。
- 請求項1又は2記載のピークホールド回路と、
請求項3又は4記載のボトムホールド回路と、
上記ピークホールド回路のサンプルホールド手段に保持されたピーク電圧と、上記ボトムホールド回路のサンプルホールド手段に保持されたボトム電圧との中点電圧を検出する中点検出手段とを備えたことを特徴とする中点生成回路。 - 請求項5記載の中点生成回路と、
上記入力信号の電圧と上記中点電圧とを比較する比較手段とを備えたことを特徴とするデータスライサ回路。 - 請求項6記載のデータスライサ回路を備えたことを特徴とする無線通信装置。
- 請求項5記載の中点生成回路と、
所定の基準電圧に対する上記中点電圧の電位差を表す振幅信号を生成する手段とを備えたことを特徴とする振幅検出回路。 - 請求項8記載の振幅検出回路を備えたことを特徴とする無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013013874A JP2014146946A (ja) | 2013-01-29 | 2013-01-29 | ピークホールド回路、ボトムホールド回路、中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013013874A JP2014146946A (ja) | 2013-01-29 | 2013-01-29 | ピークホールド回路、ボトムホールド回路、中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014146946A true JP2014146946A (ja) | 2014-08-14 |
Family
ID=51426870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013013874A Pending JP2014146946A (ja) | 2013-01-29 | 2013-01-29 | ピークホールド回路、ボトムホールド回路、中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014146946A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107121587A (zh) * | 2017-06-26 | 2017-09-01 | 佛山科学技术学院 | 峰值及过峰时刻跟踪检测电路 |
CN108173435A (zh) * | 2018-02-08 | 2018-06-15 | 无锡硅动力微电子股份有限公司 | 开关电源控制单元和准谐振开关电源自适应谷底锁定电路 |
-
2013
- 2013-01-29 JP JP2013013874A patent/JP2014146946A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107121587A (zh) * | 2017-06-26 | 2017-09-01 | 佛山科学技术学院 | 峰值及过峰时刻跟踪检测电路 |
CN107121587B (zh) * | 2017-06-26 | 2023-02-28 | 佛山科学技术学院 | 峰值及过峰时刻跟踪检测电路 |
CN108173435A (zh) * | 2018-02-08 | 2018-06-15 | 无锡硅动力微电子股份有限公司 | 开关电源控制单元和准谐振开关电源自适应谷底锁定电路 |
CN108173435B (zh) * | 2018-02-08 | 2023-08-15 | 无锡硅动力微电子股份有限公司 | 开关电源控制单元和准谐振开关电源自适应谷底锁定电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7236014B1 (en) | Circuit and method for peak detection of an analog signal | |
JP4209924B2 (ja) | 信号処理回路 | |
US9143373B2 (en) | Transport of an analog signal across an isolation barrier | |
US9893771B2 (en) | Wireless charger using frequency aliasing FSK demodulation | |
JP2007518989A (ja) | ピーク値検出回路 | |
JP2009200944A (ja) | ヒステリシスコンパレータ | |
KR102148801B1 (ko) | 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서 | |
KR20090078643A (ko) | Dc 오프셋을 실시간으로 제거하는 dc 오프셋 보상 회로및 상기 dc 오프셋 보상 회로를 포함하는 수신 시스템 | |
US10148281B1 (en) | Analog-to-digital converter and wireless communication device | |
JPH057154A (ja) | A/d変換回路 | |
EP1122741A1 (en) | A sampling switch having an independent "on" impedance | |
US9923564B2 (en) | Clock data recovery apparatus and method capable of reducing more noise as well as tracking larger frequency offsets | |
JP4692577B2 (ja) | 受信機 | |
KR100433634B1 (ko) | 전압 제어 발진기를 위한 적응형 루프 이득 제어 회로 | |
JP2014146946A (ja) | ピークホールド回路、ボトムホールド回路、中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置 | |
CN107017852B (zh) | 功率放大器的控制电路及其方法和功率放大器系统 | |
US20040017861A1 (en) | Slice circuit capable of accurate conversion of an analog signal to a digital signal | |
JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
JP4181045B2 (ja) | オフセット補正システムおよび高利得信号チャネルのための方法 | |
EP3480948A1 (en) | Techniques for amplifier output voltage limiting | |
EP3477855B1 (en) | Sensor arrangement | |
US20150030114A1 (en) | Frequency locking system | |
TW201630346A (zh) | 解調電路及使用其的無線充電裝置 | |
TWI493851B (zh) | 不變動電荷傳送特性而增加電荷傳送電路的電荷容量之操作方法及電荷傳送級裝置 | |
US9590604B1 (en) | Current comparator |