JP4436242B2 - データスライサ - Google Patents

Description

本発明は、受信信号を復調して得られた信号を基準電圧と比較してベースバンド信号を取り出すデータスライサ、特に適切な基準電圧を生成するための直流電位補償回路に関するものである。

特開平１０−２１５２８５号公報

図２は、上記特許文献１に記載された従来のデータスライサの構成図である。
このデータスライサは、無線復調信号１１３をスライスレベル１１５，１１６と比較することによって最適なベースバンド信号１１２を取り出すことを目的としたもので、無線復調信号１１３とスライスレベル１１５，１１６を比較するコンパレータ１０１を有している。また、このデータスライサは、無線復調信号１１３からスライスレベル１１５，１１６を生成するために、２組の積分回路からなる時定数回路１０６を有している。

無線復調信号１１３は、スイッチ１０４を介して抵抗１０９とコンデンサ１０７からなる第１の積分回路に与えられると共に、スイッチ１０５を介して抵抗１１０とコンデンサ１０８からなる第２の積分回路に与えられ、それぞれスライスレベル１１５，１１６が生成される。スライスレベル１１５，１１６は、それぞれスイッチ１０２，１０３を介して、コンパレータ１０１に比較用の基準電圧として与えられている。

スイッチ１０２〜１０５は、制御部１１１から与えられる制御信号１１４によってオン／オフ制御されるようになっている。このデータスライサでは、制御部１１１によって、プリアンブルの０，１の連続データの２回分の期間だけスイッチ１０４，１０５をオンにすると、スライスレベル１１５，１１６が無線復調信号の振幅の中点の電圧レベルとなるように、積分回路の定数が設定されている。

次に動作を説明する。
制御部１１１は、プリアンブル期間中にスイッチ１０４，１０５をオンにする。そして、０，１の連続データの２回分の時間が経過したときにスイッチ１０４をオフにする。更に、スイッチ１０４をオフにしてからデータの１ビット分の時間経過後、スイッチ１０５をオフにし、スイッチ１０２，１０３をオンにする。

このように制御することで、スイッチ１０４を任意の時間でオフにしても、スイッチ１０５をデータ１ビット分の時間経過後にオフにすると、スイッチ１０４をオフにした時点でのスライスレベル１１５と無線復調信号１１３の振幅の中点との電位差と、スイッチ１０５をオフにした時点でのスライスレベル１１６と無線復調信号１１３の振幅の中点との電位差は常に等しくなる。従って、スイッチ１０２，１０３をオンにすることにより、スライスレベル１１５，１１６が加算され、コンパレータ１０１の比較用の基準電圧は常に無線復調信号１１３の振幅の中点の電位となる。これにより、コンパレータ１０１から出力されるベースバンド信号１１２はデューティ比が５０％となる。

しかしながら、前記データスライサでは、プリアンブル検出時にスライスレベルを決定し、固定した後、入力信号の周波数変動等の外部環境の変化によって生じた直流電位ドリフトへの追従性が全く考慮されていない。このため、データ受信中にデータスライサに入力される信号に直流電位ドリフトがある場合、固定したスライスレベルとの間にズレが生じて正しくデータを受信できなくなるおそれがあった。

本発明は、データ受信中に入力信号に直流電位ドリフトがある場合でも、受信信号に応じて適正な基準電圧を生成することができる直流電位補償回路を備えたデータスライサを提供すること目的としている。

本発明のデータスライサは、直流成分を含んだ入力信号を基準電圧と比較してベースバンド信号を出力する比較回路と、前記入力信号を積分した積分信号と前記基準電圧との差分に応じた差分信号を出力する差分信号生成回路と、前記ベースバンド信号の変化の頻度に応じた調整信号を生成する調整回路と、前記ベースバンド信号の同期確立状態を監視し、同期が確立されている期間中、同期検出信号を出力する同期検出回路と、前記同期検出信号が出力されている期間には、前記調整信号を積分回路へ転送し、前記同期検出信号が出力されていない期間には、前記差分信号を前記積分回路へ転送する転送手段と、可変の時定数を有し、前記転送手段から転送される信号に基づいて、前記時定数が変化する前記積分回路であって、前記時定数に従って前記入力信号を積分して前記基準電圧を生成する前記積分回路とを備えたことを特徴としている。

本発明では、ベースバンド信号の同期確立状態を同期検出回路で監視し、同期が確立されていない期間には、基準電圧を生成する積分回路の時定数を差分信号により変化させ、同期が確立されている期間には、前記積分回路の時定数を調整信号により変化させるようにした。これにより、比較回路では、受信信号に応じて適正に生成された基準電圧に基づいてベースバンド信号を出力することができるという効果がある。

例えば、調整回路を、電源電位と第１のノードとの間に接続されてベースバンド信号に
よって導通状態が制御される第１導電型の第１のＭＯＳトランジスタ（例えば、ＮチャネルＭＯＳトランジスタ、以下、「ＮＭＯＳ」という。）と、ベースバンド信号を反転して出力するインバータと、第１のノードと第２のノードとの間に接続されてインバータの出力信号によって導通状態が制御される第２のＮＭＯＳと、第２のノードと接地電位との間に接続された容量及び抵抗と、第２のノードの信号中の高周波成分を除去して調整電圧を出力するローパスフィルタ（以下、「ＬＰＦ」という）とで構成する。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例を示すデータスライサの構成図である。
このデータスライサは、積分回路１０，２０を備えており、図示しない無線受信機で受信されたＦＳＫ(Frequency Shift Keying)信号が復調回路で復調され、直流成分を含んだ入力信号ＩＮとして、これらの積分回路１０，２０に与えられるようになっている。

積分回路１０は時定数が可変のもので、同期検出信号ＳＹＮに従って入力信号ＩＮを第１または第２の出力側に切り替えて出力するスイッチ１１を有している。スイッチ１１の第１及び第２の出力側は、それぞれ抵抗１２，１３を介して演算増幅器１４の反転入力端子に接続されている。演算増幅器１４の非反転入力端子は、抵抗１５を介して接地電位ＧＮＤに接続され、この演算増幅器１４の出力端子は可変容量１６を介して反転入力端子に接続されている。ここで、抵抗１２の抵抗値は、抵抗１３よりも小さな値に設定されている。

また、可変容量１６は、調整信号ＡＤＪの電圧が高くなると容量値が減少し、電圧が低くなると容量値が増加するものである。可変容量１６としては、調整信号ＡＤＪに応じて容量値が連続的に変化する可変容量ダイオードを用いる他、調整信号ＡＤＪを複数のレベルに区分して検出し、検出したレベルに応じて固定容量を並列接続するように構成したものを用いることができる。

一方、積分回路２０は、積分回路１０の最小の時定数よりも、遥かに小さな固定の時定数を有するもので、積分回路１０と同様に、演算増幅器を用いて構成されている。

積分回路１０，２０の出力側は、差分信号生成回路（例えば、差動増幅回路）２１の入力側に接続されている。差動増幅回路２１は、積分回路２０から出力される積分信号（例えば、信号）Ｓ２０から、積分回路１０から出力される基準電圧（例えば、信号）Ｓ１０を差し引いて、その差の電圧に応じた差分信号（例えば、信号）Ｓ２１を出力するものである。差動増幅回路２１の出力側は、転送手段（例えば、スイッチ）２２の第１の入力側に接続されている。スイッチ２２は、同期検出信号ＳＹＮに従って第１または第２の入力側の信号を、可変容量１６に対する調整信号ＡＤＪとして出力するものである。

また、積分回路１０の信号Ｓ１０は、比較回路（例えば、コンパレータ）２３の第１の入力側に与えられ、このコンパレータ２３の第２の入力側には、入力信号ＩＮが与えられている。コンパレータ２３は、ヒステリシス特性を有しており、積分回路１０の信号Ｓ１０を基準電圧として入力信号ＩＮと比較し、ベースバンド信号である出力信号ＯＵＴを出力するものである。コンパレータ２３の出力側には、同期検出回路２４及び調整回路３０と、図示しないベースバンド信号処理回路が接続されている。

調整回路３０は、出力信号ＯＵＴの変化の頻度に応じた調整信号（例えば、信号）Ｓ３０を生成するもので、電源電位ＶＤＤとノードＮ１の間に、ＮＭＯＳ３１，３２が直列に接続されている。ＮＭＯＳ３１のゲートには出力信号ＯＵＴが与えられ、ＮＭＯＳ３２のゲートには、この出力信号ＯＵＴがインバータ３３で反転されて与えられている。また、ノードＮ１と接地電位ＧＮＤの間には、容量３３と抵抗３４が並列に接続されている。更に、ノードＮ１には、ＬＰＦ３５が接続され、このＬＰＦ３５から信号Ｓ３０が出力されて、スイッチ２２の第２の入力側に与えられるようになっている。

同期検出回路２４は、ベースバンド信号の同期確立状態を監視して、同期が確立されて
いる期間中、同期検出信号ＳＹＮを出力するものである。同期検出信号ＳＹＮは、スイッ
チ１１，２２に与えられ、この同期検出信号ＳＹＮが出力されている間、スイッチ１１，
２２は、それぞれ第２の出力側及び第２の入力側に切り替えられるようになっている。

図３は、図１の動作を示す信号波形図である。
以下、この図３を参照しつつ、図１の動作を説明する。
ＦＳＫ信号が受信されていないとき、復調回路から与えられる入力信号ＩＮは、例えば０Ｖとなっており、積分回路１０，２０から出力される信号Ｓ１０，Ｓ２０は、共に０Ｖである。従って、出力信号ＯＵＴはレベル“Ｌ”であり、同期検出回路２５では同期状態が検出されず、出力される同期検出信号ＳＹＮは“Ｌ”である。これにより、スイッチ１１は第１の出力側に接続され、積分回路１０では抵抗値の小さな抵抗１２が選択され、この積分回路１０の時定数は比較的小さく設定される。

また、スイッチ２２は第１の入力側に接続され、差動増幅回路２１から出力される信号Ｓ２１が、積分回路１０の可変容量１６に対する調整信号ＡＤＪとして与えられている。このとき、信号Ｓ２１は０Ｖであるので、可変容量１６の容量値は可変範囲で最大となっている。

次に、ＦＳＫ信号によるプリアンブルの受信が開始される。プリアンブルでは、“０”と“１”のデータが交互に送信されるので、復調回路から与えられる入力信号ＩＮは、図３に示すように、データ“０”，“１”に対応した電圧に大きく振れる。これにより、積分回路２０の信号Ｓ２０は、急速に入力信号ＩＮに追従し、データ“０”，“１”に対応する電圧の平均値に近付く。また、積分回路１０の信号Ｓ１０は、その時定数に従って入力信号ＩＮに追従し、データ“０”，“１”に対応する電圧の平均値に近付く。

差動増幅回路２１から出力される信号Ｓ２１、即ち調整信号ＡＤＪは、受信開始直後は急速に大きくなり、その後、徐々に低下する。これにより、積分回路１０の時定数は、受信開始直後に小さくなり、その後、徐々に大きくなる。従って、積分回路１０の信号Ｓ１０は、受信開始直後、比較的急速にデータ“０”，“１”に対応する電圧の平均値（基準電圧）に近付く。

信号Ｓ１０（即ち、基準電圧）は、入力信号ＩＮと共にコンパレータ２３に与えられ、このコンパレータ２３において入力信号ＩＮとの比較が行われる。そして、信号Ｓ１０のレベルが入力信号ＩＮのレベル以下のとき、出力信号ＯＵＴは“Ｌ”となり、この信号Ｓ１０のレベルが入力信号ＩＮのレベルを越えると、レベル“Ｈ”の出力信号ＯＵＴが出力される。出力信号ＯＵＴは、調整回路３０と同期検出回路２４に与えられると共に、図示しないベースバンド信号処理回路に与えられる。

調整回路３０では、出力信号ＯＵＴが“Ｌ”または“Ｈ”で固定しているときは、ＮＭＯＳ３１，３２の一方がオフとなるので、これらのＮＭＯＳ３１，３２を通る電流は流れない。しかし、出力信号ＯＵＴが“Ｌ”から“Ｈ”、または“Ｈ”から“Ｌ”に変化すると、ＮＭＯＳ３１，３２が同時にオンとなる瞬間が発生し、この時、瞬間的に貫通電流ＩＣが流れる。この貫通電流ＩＣによって容量３４が充電され、ノードＮ１の信号ＳＮ１は瞬間的に上昇する。容量３４の電荷は、並列に接続された抵抗３５によって放電されるので、信号ＳＮ１のレベルは徐々に低下する。信号ＳＮ１はＬＰＦ３６で高周波成分が除去され、信号Ｓ３０が生成される。従って、信号Ｓ３０のレベルは、出力信号ＯＵＴが頻繁に変化するほど高くなり、変化が少ないと低くなる。

同期検出回路２４では、出力信号ＯＵＴの同期確立状態が監視され、同期が確立されたと判定されると、同期検出信号ＳＹＮを“Ｈ”にして出力する。

同期検出信号ＳＹＮが“Ｈ”になると、スイッチ１１は第２の出力側に接続され、積分回路１０では抵抗値の大きな抵抗１３が選択され、この積分回路１０の時定数は非常に大きく設定される。また、スイッチ２２は第２の入力側に接続され、調整回路３０から出力される信号Ｓ３０が、積分回路１０の可変容量１６に対する調整信号ＡＤＪとして与えられている。これにより、積分回路１０から出力される信号Ｓ１０のレベル変化は非常に緩慢になり、入力信号ＩＮが“１”または“０”で連続しても、直ちにこれに追従せず、所定の基準電圧を保持することができる。

一方、調整回路３０では、出力信号ＯＵＴの変化の頻度が高いと信号Ｓ３０のレベルが高くなり、変化の頻度が低いと信号Ｓ３０のレベルが低下する。同期検出後は、信号Ｓ３０が可変容量１６に対する調整信号ＡＤＪとして与えられる。これにより、出力信号ＯＵＴの変化が多いと、可変容量１６の容量が減少して時定数が小さくなって追従速度が速くなり、出力信号ＯＵＴの変化が少ないと、可変容量１６の容量が増加して時定数が大きくなって追従速度が遅くなる。

以上のように、この実施例のデータスライサは、同期検出前は比較的小さい時定数で入力信号ＩＮを積分して基準電圧を生成し、同期検出後は大きな時定数で入力信号ＩＮを積分して基準電圧を生成する積分回路１０を有しているので、短時間で同期の確立が可能になると共に、同期確立後は同一符号の連続に対して適切な基準電圧を維持することができる。

更に、このデータスライサは、同期検出後に、コンパレータ２３から出力される出力信号ＯＵＴの変化が多いときには積分回路１０の時定数を小さくし、変化が少ないときには時定数を大きくするための調整信号ＡＤＪを生成する調整回路３０を有している。これにより、入力信号ＩＮが頻繁に変化するときには、この入力信号ＩＮの平均電圧への基準電圧の追従速度が速くなり、入力信号ＩＮが変化しないときには追従速度が遅くなって、同一符号連続耐性が高くなる。この時定数の調整は、データパターンに応じてダイナミックに行われるので、同一符号連続信号や直流ドリフトを伴う信号に柔軟に対応できる。また、時定数を予め厳密に定める必要がないので、製造時の回路の特性ばらつきの影響を受けにくいという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１） 積分回路１０，２０は、演算増幅器を使用した典型的なものであるが、その回路構成は例示したものに限定されない。例えば、抵抗と容量のような受動素子のみを用いたものでも良い。
（２） 調整回路３０の回路構成は、例示したものに限定されない。出力信号ＯＵＴの変化が多いときに積分回路１０の時定数を小さくし、変化が少ないときに時定数を大きくするような調整信号を出力するものであれば良い。
（３） 同期検出回路２４は、プリアンブル期間中に同期を検出するようにしているが、プリアンブル後のヘッダー部等の情報に基づいて同期を検出するようにしても良い。

本発明の実施例を示すデータスライサの構成図である。 従来のデータスライサの構成図である。 図１の動作を示す信号波形図である。

符号の説明

１０，２０ 積分回路
１１，２２ スイッチ
１２，１３，１５，３５ 抵抗
１４ 演算増幅器
１６ 可変容量
２１ 差動増幅回路
２３ コンパレータ
２４ 同期検出回路
３０ 調整回路
３１，３２ ＮＭＯＳ（ＮチャネルＭＯＳトランジスタ）
３３ インバータ
３４ 容量
３６ ＬＰＦ（ローパスフィルタ）

Claims (2)

1. 直流成分を含んだ入力信号を基準電圧と比較してベースバンド信号を出力する比較回路と、
   前記入力信号を積分した積分信号と前記基準電圧との差分に応じた差分信号を出力する差分信号生成回路と、
   前記ベースバンド信号の変化の頻度に応じた調整信号を生成する調整回路と、
   前記ベースバンド信号の同期確立状態を監視し、同期が確立されている期間中、同期検出信号を出力する同期検出回路と、
   前記同期検出信号が出力されている期間には、前記調整信号を積分回路へ転送し、前記同期検出信号が出力されていない期間には、前記差分信号を前記積分回路へ転送する転送手段と、
   可変の時定数を有し、前記転送手段から転送される信号に基づいて、前記時定数が変化する前記積分回路であって、前記時定数に従って前記入力信号を積分して前記基準電圧を生成する前記積分回路と、
   を備えたことを特徴とするデータスライサ。
2. 前記調整回路は、
   電源電位と第１のノードとの間に接続され、前記ベースバンド信号によって導通状態が制御される第１導通型の第１のＭＯＳトランジスタと、
   前記ベースバンド信号を反転して出力するインバータと、
   前記第１のノードと第２のノードとの間に接続され、前記インバータの出力信号によって導通状態が制御される前記第１導通型の第２のＭＯＳトランジスタと、
   前記第２のノードと接地電位との間に接続された容量及び抵抗と、
   前記第２のノードの信号中の高周波成分を除去して前記調整信号を出力するローパスフィルタと、
   を有することを特徴とする請求項１記載のデータスライサ。

Images