JP7286608B2 - プリント回路基板の製造方法 - Google Patents

プリント回路基板の製造方法 Download PDF

Info

Publication number
JP7286608B2
JP7286608B2 JP2020198790A JP2020198790A JP7286608B2 JP 7286608 B2 JP7286608 B2 JP 7286608B2 JP 2020198790 A JP2020198790 A JP 2020198790A JP 2020198790 A JP2020198790 A JP 2020198790A JP 7286608 B2 JP7286608 B2 JP 7286608B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
electronic component
manufacturing
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020198790A
Other languages
English (en)
Other versions
JP2022086653A (ja
Inventor
斉 山口
充 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2020198790A priority Critical patent/JP7286608B2/ja
Publication of JP2022086653A publication Critical patent/JP2022086653A/ja
Application granted granted Critical
Publication of JP7286608B2 publication Critical patent/JP7286608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、プリント回路基板の製造方法に関する。
電子機器の機能の多様化により、様々な電子部品がプリント回路基板に実装されるようになっている。また、電子部品の1つとして、パワートランジスタなどが実装される場合がある(例えば、特許文献1)。
表面実装用のパワートランジスタは、通常のトランジスタと同様3つの電極で、電子基板と導通を取る。そして、そのうち1つの電極は、放熱用の大きな下面電極と一体化している。この下面電極は、基板側の電極とはんだで接合されることで、熱を効率よく基板側へ発散できる。一方で、残りの2つの電極は、部品本体の片側からのリード線であり、基板側の電極とはんだで接合される。
また、プリント回路基板は、通常、プリント配線基板に、各種電子部品を搭載し、リフロー処理によりはんだ付けすることで製造される。しかしながら、パワートランジスタをリフロー処理によりはんだ付けする場合には、リフロー処理後に、パワートランジスタの下面電極の周辺部に、はんだボールが発生しやすいという問題があった。
特開2015-220389号公報
本発明は、リフロー処理によりはんだ付けする場合に、はんだボールの発生を抑制できるプリント回路基板の製造方法を提供することを目的とする。
本発明の一態様によれば、片側にのみリード線を有し、かつ下面電極を有する電子部品を、リフロー処理によりはんだ付けする工程を備えるプリント回路基板の製造方法であって、前記電子部品を搭載する工程の前に、プリント配線基板の前記電子部品が搭載される場所の周縁部に、前記電子部品が下記数式(F1)で表される条件を満たして搭載されるように、段差部を設ける工程を、備える、プリント回路基板の製造方法が提供される。
0.5X≦Y≦1.5X ・・・(F1)
X:電子部品の部品本体が水平となるように配置した場合において、リード線の接地点と、部品本体の下面との垂直方向における距離である。
Y:電子部品をプリント配線基板のランドの上に搭載した場合において、電子部品の部品本体の下面と段差部との接点と、ランドの表面との垂直方向における距離である。
本発明の一態様に係るプリント回路基板の製造方法においては、前記段差部を、スクリーン印刷により形成することが好ましい。
本発明の一態様に係るプリント回路基板の製造方法においては、前記電子部品が、パワートランジスタであることが好ましい。
本発明によれば、リフロー処理によりはんだ付けする場合に、はんだボールの発生を抑制できるプリント回路基板の製造方法を提供できる。
本発明の実施形態で用いるパワートランジスタを示す概略図である。 本発明の実施形態で用いるパワートランジスタを側面から見た状態を示す概略図である。 本発明の実施形態に係るプリント回路基板の製造方法を説明するための概略図である。 図3のIV-IV断面を示す断面図である。
以下、本発明について実施形態を例に挙げて、図面に基づいて説明する。本発明は実施形態の内容に限定されない。なお、図面においては、説明を容易にするために拡大または縮小をして図示した部分がある。
[プリント回路基板の製造方法]
本実施形態に係るプリント回路基板の製造方法は、片側にのみリード線を有し、かつ下面電極を有する電子部品を、リフロー処理によりはんだ付けする工程を備える方法である。
片側にのみリード線を有し、かつ下面電極を有する電子部品としては、図1に示すパワートランジスタなどが挙げられる。
図1に示すように、パワートランジスタ1は、部品本体11と、2つのリード線12と、下面電極13とを備えている。リード線12は、部品本体11の側面の片側に設けられている。下面電極13は、部品本体11の下面111に設けられている。
図2は、パワートランジスタ1を側面から見た状態を示す図である。なお、図2では、パワートランジスタ1の部品本体11が水平となるように配置している。リード線12は、部品本体11から水平に延びた後に、下方に曲がり、下方に延びている。リード線12の先端部分には、搭載時に基板と接地する接地点121が設けられている。この接地点121と、部品本体11の下面111とは、垂直方向における距離(X)がある。そのため、パワートランジスタ1を、基板に搭載した場合には、部品本体11におけるリード線12のない側が下がり、傾いてしまう。
本実施形態に係るプリント回路基板の製造方法においては、パワートランジスタ1などの電子部品を搭載する工程の前に、プリント配線基板2のパワートランジスタ1が搭載される場所の周縁部に、パワートランジスタ1が数式(F1)で表される条件を満たして搭載されるように、段差部24を設ける工程を備えることが必要である。
0.5X≦Y≦1.5X ・・・(F1)
X:パワートランジスタ1の部品本体11が水平となるように配置した場合において、リード線12の接地点と、部品本体11の下面111との垂直方向における距離である。
Y:パワートランジスタ1をプリント配線基板2のランド22の上に搭載した場合において、パワートランジスタ1の部品本体11の下面111と段差部24との接点と、ランド22の表面との垂直方向における距離である(図4参照)。
パワートランジスタ1が数式(F1)で表される条件を満たして搭載される場合には、リフロー処理によりはんだ付けする場合に、はんだボールの発生を抑制できる。具体的には、次のようなメカニズムにより、はんだボールの発生を抑制できる。
すなわち、下面電極13に用いられるソルダペーストは、通常の電極のものに比べて印刷面積が大きい上に、上部を部品本体11でふさがれている。そのため、はんだ溶融時に分離したフラックス成分やそのガスがボイドとして多量に残りやすい。そして、リフロー処理中に部品本体11におけるリード線12のある側からボイドが排出されると、ボイドが溶融はんだを巻き込み、部品脇にはんだボールを発生させてしまう(なお、部品本体11におけるリード線12のない側から、ボイドが排出されても、巻き込まれた溶融はんだが下面電極13と一体化しているはんだフィレットに取り込まれるため、はんだボールは発生しない)。また、部品本体11におけるリード線12のない側が下がり、傾いていると、ボイドは、はんだより比重が小さいため、部品本体11におけるリード線12のある側から、排出されやすくなる。その結果、パワートランジスタ1の脇には、はんだボールが発生しやすくなる。
これに対し、本実施形態においては、パワートランジスタ1が数式(F1)で表される条件を満たして搭載されるため、部品本体11の傾きを小さくできるか、或いは、部品本体11におけるリード線12のない側が上がり、傾くようにできる。そして、リフロー処理中に、部品本体11におけるリード線12のある側から、ボイドが排出されることを抑制でき、はんだボールの発生を抑制できる。
また、はんだボールの発生をより確実に抑制するという観点から、Yの値は、0.7X以上であることが好ましく、0.8X以上であることがより好ましく、0.9X以上であることが特に好ましい。他方、段差部24の厚みをより厚くするための作業的な負荷を軽減するという観点から、Yの値は、1.3X以下であることが好ましく、1.2X以下であることがより好ましく、1.1X以下であることが特に好ましい。なお、Yの値は、段差部24の厚みを調節することで、調整できる。
Xの値は、部品の種類に応じて異なる。Xの値が大きいほど、部品本体11の傾きが大きくなるため、Xの値は小さいほど好ましい。ただし、本実施形態によれば、Xの値が大きい場合でも、部品本体11の傾きを小さくできる。そのため、Xの値が大きいほど、本発明の効果を発揮できる。
Xの値は、50μm以上300μm以下であることが好ましく、80μm以上200μm以下であることがより好ましく、100μm以上150μm以下であることが特に好ましい。
次に、本実施形態に係るプリント回路基板の製造方法における各工程について、詳細に説明する。
本実施形態に係るプリント回路基板の製造方法は、以下説明する基板準備工程、段差部形成工程、ペースト塗布工程、部品搭載工程、および、リフロー処理工程を備える方法である。
基板準備工程においては、図3(A)に示すように、プリント配線基板2を準備する。
プリント配線基板2は、基材21と、ランド22と、ソルダレジスト膜23とを備えている。ランド22は、基材21の上に設けられた配線の一部である。このランド22の上に、ソルダペースト3が塗布され、電子部品が搭載される。ソルダレジスト膜23は、基材21と、基材21の上に設けられた配線の一部を覆い、配線のうちランド22の部分が開口部となるように設けられる。
このプリント配線基板2に、電子部品を搭載し、はんだ付けして、電気回路を形成することで、プリント回路基板(図示省略)を製造できる。
段差部形成工程においては、図3(B)に示すように、プリント配線基板2のパワートランジスタ1が搭載される場所の周縁部に段差部24を設ける。
段差部24の形成方法は、特に限定されないが、例えば、硬化性樹脂組成物を塗布し、硬化させる方法、および、耐熱テープなどを貼付する方法などを採用できる。これらの中でも、作業性の観点から、硬化性樹脂組成物を塗布し、硬化させる方法が好ましい。
硬化性樹脂組成物を塗布する装置としては、スクリーン印刷、およびディスペンサーなどが挙げられる。これらの中でも、塗布厚みを制御しやすく、また作業性も優れるという観点から、スクリーン印刷が好ましい。
硬化性樹脂組成物としては、紫外線硬化性樹脂組成物、および熱硬化性樹脂組成物が挙げられる。これらの中でも、作業時間がより短いという観点から、紫外線硬化性樹脂組成物が好ましい。
段差部24は、ソルダレジスト膜23の上に、ランド22に沿って、2本の線状に設けることが好ましい。このような段差部24であれば、部品本体11の端部をいずれかの箇所で支えることができる。
2本の段差部24の厚みは、パワートランジスタ1が数式(F1)で表される条件を満たして搭載されるように、調節すればよい。
2本の段差部24の厚みの差は、少ないことが好ましい。2本の段差部24の厚みの差が大きいと、部品本体11における段差部24の厚みの薄い側が下がり、傾いてしまう傾向にある。なお、数式(F1)におけるYの値は、より厚みの薄い段差部24に依存するので、2本の段差部24の厚みの差は、10μm以下であることが好ましく、5μm以下であることがより好ましい。
段差部24の厚みは、10μm以上150μm以下であることが好ましく、20μm以上120μm以下であることがより好ましく、50μm以上120μm以下であることが特に好ましい。
なお、2本の段差部24を設ける箇所のソルダレジスト膜23の高さ(ランド22の垂直方向における距離)が異なる場合には、部品本体11の下面111と段差部24との接点の高さがほぼ同じになるように、2本の段差部24の厚みを調節することが好ましい。
ペースト塗布工程においては、図3(C)に示すように、プリント配線基板2のランド22の上に、ソルダペースト3を塗布する。
ソルダペースト3としては、市販のソルダペーストを用いることができる。
ここで用いる塗布装置としては、スクリーン印刷機、メタルマスク印刷機、ディスペンサー、およびジェットディスペンサーなどが挙げられる。
なお、ソルダペースト3は、それぞれのランド22の少なくとも一部に塗布すればよく、ランド22の全体に塗布しなくてもよい。
部品搭載工程においては、図3(D)に示すように、パワートランジスタ1およびその他必要な電子部品を、ソルダペースト3の塗布されたランド22の上に搭載する。
パワートランジスタ1については、段差部24により、数式(F1)で表される条件を満たして搭載できる。
リフロー処理工程においては、部品搭載工程の後のプリント配線基板2を、リフロー炉により所定条件にて加熱するリフロー処理を施す。このリフロー処理により、パワートランジスタ1などの電子部品およびプリント配線基板2の間に十分なはんだ接合を行うことができる。その結果、プリント回路基板(図示省略)が製造できる。
リフロー条件は、ソルダペースト3中のはんだの融点に応じて適宜設定すればよい。例えば、はんだの融点が217~220℃である場合、プリヒート温度は、140℃以上200℃以下であることが好ましく、150℃以上160℃以下であることがより好ましい。プリヒート時間は、40秒間以上120秒間以下であることが好ましい。ピーク温度は、230℃以上270℃以下であることが好ましく、235℃以上250℃以下であることがより好ましい。また、220℃以上の温度の保持時間は、20秒間以上60秒間以下であることが好ましい。
[実施形態の変形]
本発明は前述の実施形態に限定されず、本発明の目的を達成できる範囲での変形、改良などは本発明に含まれる。
例えば、前述の実施形態では、段差部24を、ランド22に沿って、2本の線状に設けているが、これに限定されない。例えば、段差部24を、2本の柱状に設けてもよい。また、3本以上の柱状に設けてもよい。柱の形状は、円形であってもよく、角形であってもよい。
前述の実施形態では、リフロー処理工程において、リフロー炉により加熱するが、これに限定されない。例えば、リフロー炉に代えて、レーザー光を用いてソルダペースト3を加熱してもよい。この場合、レーザー光源としては、特に限定されず、金属の吸収帯に合わせた波長に応じて適宜採用できる。レーザー光源としては、例えば、固体レーザー(ルビー、ガラス、YAGなど)、半導体レーザー(GaAs、およびInGaAsPなど)、液体レーザー(色素など)、並びに、気体レーザー(He-Ne、Ar、CO、およびエキシマーなど)が挙げられる。
次に、本発明を実施例および比較例によりさらに詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
[実施例1]
パワートランジスタを搭載可能なプリント配線基板(ソルダレジスト膜の厚み:30μm)を準備した。このプリント配線基板のパワートランジスタが搭載される場所の周縁部(ランドに沿って、2本の線状)に、シルクインク(タムラ製作所社製の「PHOTOCOAT USI-210W-19 180PS」)をスクリーン印刷により塗布し、その後、UV(150mJ/cm)を照射して、シルクインクを硬化させた。この作業を、もう一度繰り返し、このプリント配線基板のパワートランジスタが搭載される場所の周縁部に、厚みが40μmの段差部を設けた。なお、このプリント配線基板におけるYの値は、70μmである。
次に、このプリント配線基板のランドの上に、ソルダペースト(タムラ製作所社製の「TLF204-GT01-200」)を塗布し、パワートランジスタ(Xの値:120μm)を搭載した。その後、プリヒート温度を150~190℃で55秒間、220℃以上の保持時間を40秒間、ピーク温度を240℃、酸素濃度を500ppm以下とする条件でリフロー処理を施して、プリント回路基板を作製した。
[実施例2~4]
段差部の厚みを表1に記載の通りに変更した以外は、実施例1と同様にして、プリント回路基板を作製した。
[比較例1]
段差部の厚みを表1に記載の通りに変更した以外は、実施例1と同様にして、プリント回路基板を作製した。
[比較例2]
段差部を設けなかった以外は、実施例1と同様にして、プリント回路基板を作製した。
<プリント回路基板の製造方法の評価>
プリント回路基板の製造方法の評価(部品脇のはんだボール)を以下のような方法で行った。得られた結果を表1に示す。
(1)部品脇のはんだボール
プリント回路基板におけるパワートランジスタの周辺を拡大鏡にて観察し、部品脇のはんだボールの有無を確認した。そして、はんだボール発生率((はんだボールが発生した部品数/全部品数)×100)を算出し、下記の基準に基づいて、部品脇のはんだボールを評価した。
◎:はんだボール発生率が、0%である。
○:はんだボール発生率が、0%超10%以下である。
×:はんだボール発生率が、10%超40%以下である。
××:はんだボール発生率が、40%超である。
Figure 0007286608000001
表1に示す結果からも明らかなように、本発明のプリント回路基板の製造方法(実施例1~4)は、部品脇のはんだボールの結果が良好であることが確認された。
従って、本発明のプリント回路基板の製造方法によれば、リフロー処理によりはんだ付けする場合に、はんだボールの発生を抑制できることが確認された。
本発明のプリント回路基板の製造方法は、電子機器のプリント配線基板に電子部品を実装するための技術として好適に用いることができる。
1…パワートランジスタ
11…部品本体
111…下面
12…リード線
121…接地点
13…下面電極
2…プリント配線基板
21…基材
22…ランド
23…ソルダレジスト膜
24…段差部
3…ソルダペースト

Claims (3)

  1. 片側にのみリード線を有し、かつ下面電極を有する電子部品を、リフロー処理によりはんだ付けする工程を備えるプリント回路基板の製造方法であって、
    前記電子部品を搭載する工程の前に、
    基材と、ランドと、ソルダレジスト膜とを備えるプリント配線基板の前記電子部品が搭載される場所の周縁部で、かつ前記ソルダレジスト膜の上に、前記電子部品が下記数式(F1)で表される条件を満たして搭載されるように、スクリーン印刷により段差部を設ける工程を、備える、
    プリント回路基板の製造方法。
    0.5X≦Y≦1.5X ・・・(F1)
    X:電子部品の部品本体が水平となるように配置した場合において、リード線の接地点と、部品本体の下面との垂直方向における距離である。
    Y:電子部品をプリント配線基板のランドの上に搭載した場合において、電子部品の部品本体の下面と段差部との接点と、ランドの表面との垂直方向における距離である。
  2. 請求項1に記載のプリント回路基板の製造方法において、
    前記段差部の厚みが、50μm以上150μm以下である、
    プリント回路基板の製造方法。
  3. 請求項1または請求項2に記載のプリント回路基板の製造方法において、
    前記電子部品が、パワートランジスタである、
    プリント回路基板の製造方法。
JP2020198790A 2020-11-30 2020-11-30 プリント回路基板の製造方法 Active JP7286608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020198790A JP7286608B2 (ja) 2020-11-30 2020-11-30 プリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020198790A JP7286608B2 (ja) 2020-11-30 2020-11-30 プリント回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2022086653A JP2022086653A (ja) 2022-06-09
JP7286608B2 true JP7286608B2 (ja) 2023-06-05

Family

ID=81893764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020198790A Active JP7286608B2 (ja) 2020-11-30 2020-11-30 プリント回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP7286608B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012850A (ja) 2005-06-30 2007-01-18 Omron Corp 回路基板
JP2016001717A (ja) 2014-05-22 2016-01-07 ソニー株式会社 回路基板、蓄電装置、電池パックおよび電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235532A (ja) * 1992-02-24 1993-09-10 Fujitsu Ten Ltd 回路部品およびその実装方法
JPH08274444A (ja) * 1995-03-30 1996-10-18 Toyo Commun Equip Co Ltd 配線板の構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012850A (ja) 2005-06-30 2007-01-18 Omron Corp 回路基板
JP2016001717A (ja) 2014-05-22 2016-01-07 ソニー株式会社 回路基板、蓄電装置、電池パックおよび電子機器

Also Published As

Publication number Publication date
JP2022086653A (ja) 2022-06-09

Similar Documents

Publication Publication Date Title
JP4817418B2 (ja) 回路装置の製造方法
US6651870B2 (en) Solder alloy, substrate with solder alloy for mounting electronic part, member to be bonded of electronic part, and electronic-part-mounted substrate
JP4207934B2 (ja) 4方向リードフラットパッケージic実装プリント配線基板、4方向リードフラットパッケージicの半田付方法、空気調和機。
US20060091121A1 (en) Method for reflowing a metal plating layer of a contact and contact formed thereby
US7407878B2 (en) Method of providing solder bumps on a substrate using localized heating
JPS62104672A (ja) 無フラツクスはんだ付け方法
JP2013119089A (ja) 導電性接合材料、並びに電子部品及び電子機器
JP7286608B2 (ja) プリント回路基板の製造方法
JP4211828B2 (ja) 実装構造体
JP2006303173A (ja) 回路基板デバイスおよびその製造方法
JP5496118B2 (ja) プリント配線基板、4方向リードフラットパッケージicの半田付方法および空気調和機
JP4812429B2 (ja) 回路装置の製造方法
KR102122166B1 (ko) 솔더 페이스트용 플럭스, 솔더 페이스트, 솔더 페이스트를 사용한 솔더 범프의 형성 방법 및 접합체의 제조 방법
JP2004119944A (ja) 半導体モジュールおよび実装基板
JP2005064206A (ja) 半導体部品の半田付け方法および半導体部品の実装構造
KR100652444B1 (ko) 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈
JP2007073747A (ja) リード形電子部品実装プリント配線基板、リード形電子部品の半田付方法、空気調和機。
JP2013098467A (ja) 二次ノズル体と噴流式ハンダ付け方法と噴流式ハンダ付け装置
JP2006313792A (ja) プリント配線基板
JPH06164123A (ja) プリント基板
JP2004281892A (ja) 電子部品実装体及びその製造方法
JP2009141106A (ja) プリント配線基板、空気調和機、プリント配線基板の半田付け方法
JP2007194462A (ja) チップ部品の実装構造および方法
JP2012222110A (ja) プリント配線板及びプリント回路板
JPH06120654A (ja) リード接合装置およびリード接合構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230524

R150 Certificate of patent or registration of utility model

Ref document number: 7286608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150