JP7279284B2 - 層を転写するための方法 - Google Patents

層を転写するための方法 Download PDF

Info

Publication number
JP7279284B2
JP7279284B2 JP2020549781A JP2020549781A JP7279284B2 JP 7279284 B2 JP7279284 B2 JP 7279284B2 JP 2020549781 A JP2020549781 A JP 2020549781A JP 2020549781 A JP2020549781 A JP 2020549781A JP 7279284 B2 JP7279284 B2 JP 7279284B2
Authority
JP
Japan
Prior art keywords
substrate
bonding
transfer method
layer transfer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020549781A
Other languages
English (en)
Other versions
JP2021518663A (ja
Inventor
ジャメル ベルハチェミ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2021518663A publication Critical patent/JP2021518663A/ja
Application granted granted Critical
Publication of JP7279284B2 publication Critical patent/JP7279284B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Description

本発明は、層を転写するための方法に関する。
初期基板を用意するステップと、中間基板を用意するステップと、中間基板と初期基板を接合する第1のステップと、中間基板に接合された後に初期基板を薄化するステップと、最終基板を用意するステップと、薄化した初期基板と最終基板を接合する第2のステップと、第2の接合ステップの後に中間基板を剥離するステップと、を含む層を転写するための方法が知られている。このような方法は、例えば、文献国際公開第0237556号に記載されている。
しかしながら、構成要素を損傷しないようにするために、このタイプの方法が、ある一定の熱バジェットを超えてはならないこと、特に、初期基板及び/又は最終基板における金属線の存在により、最大300℃の温度を超えることが許されないことを考慮すると、例えば構成要素を含むウエハのための3D(3次元)集積の用途が依然として必要とされている。
本発明は、300℃以下の低温で実施される層転写方法を提供することによって、従来技術のこれらの制限を克服することを目的とする。したがって、現在直面している問題を解決することができる。
本発明は、初期基板を用意するステップと、中間基板を用意するステップと、中間基板と初期基板を接合する第1のステップと、中間基板に接合された後、初期基板を薄化するステップと、最終基板を用意するステップと、薄化された初期基板と最終基板を接合する第2のステップと、第2の接合ステップの後に中間基板を剥離するステップと、を含む、層転写方法であって、中間基板が、初期基板に接合されることが意図された表面上にシリコンを含み、初期基板が、中間基板に接合されることが意図された表面上にシリコンを実質的に含まず、シリコンを実質的に含まない初期基板の表面上で行われるスピンコーティングによって液体状態のメチルシロキサンを含むSOGタイプの一時的と呼ばれる第1の結合層を堆積させた後に、この第1の一時的な結合層を緻密化するための第1の熱処理が、第1の接合ステップの前に行われ、第2の接合ステップが、液体状態のケイ酸塩又はメチルシルセシオクアンを含む、スピンコーティングによって堆積させた後に第2の緻密化熱処理が施されたSOGタイプの第2の結合層を介して行われ、最終基板が、300℃を超える熱処理を加えると劣化するように設計されている、層転写方法に関する。
有利な実施形態では、初期基板は、300℃を超える熱処理を加えると劣化するように設計された構成要素を含む。
有利な実施形態では、第1及び/又は第2の緻密化熱処理は、300℃未満、好ましくは200℃未満、又はより好ましくは100℃未満の温度で行われる。
有利な実施形態では、第1及び/又は第2の接合ステップは、分子接着による直接結合によって行われる。
有利な実施形態では、初期基板は、ニオブ酸リチウム及びタンタル酸リチウムのグループから選択される。
有利な実施形態では、初期基板は、GaAs、InP、及びGeのグループから選択される。
有利な実施形態では、中間基板は、シリコンである。
有利な実施形態では、最終基板は、300℃を超える熱処理を加えると劣化するように設計された構成要素を含むシリコンである。
有利な実施形態では、最終基板は、可撓性プラスチックである。
有利な実施形態では、剥離ステップは、300℃未満、より好ましくは200℃未満、又はより好ましくは100℃未満の温度での熱処理によって行われる。
本発明の他の特徴及び利点は、添付の図面を参照して以下の詳細な説明を読むことにより、よりよく理解されるであろう。
本発明の一実施形態による層転写方法を示す図である。 本発明の別の実施形態による層転写方法を示す図である。
図の読みやすさを向上させるために、様々な層は、必ずしも縮尺通りに示されていない。
図1は、第1の接合ステップ1’において第1の一時的な結合層300を介して中間基板200に接合された後、薄化するステップ2’によって、初期基板100から得られた層100’を転写するための方法を概略的に示す。この転写方法は、薄化ステップ2’の後に、前記層100’を第2の結合層400を介して最終基板500に接合する第2のステップ3’をさらに含み、続いて初期基板100と第1の一時的な結合層300との間に存在する界面において剥離するステップが行われる。
第1の一時的な結合層300及び第2の結合層400は、周囲温度で液体状態であるという特性を示すが、適切な熱処理によって緻密化及び固化することができるSOG(スピンオンガラス)のファミリーから一般に選択される。
この技法は、遠心力によって基板の表面全体にわたって液体状態の前記層を均一に広げるために、それ自体の上に層(300、400)の堆積が行われる基板を実質的に一定かつ比較的高速で回転させることにある。この目的のために、基板は通常、真空チャックによってターンテーブル上に配置され、保持される。
当業者は、接着層の所望の厚さに応じて、基板の表面に堆積させる分量、基板の回転速度、及び最小堆積時間などの動作条件を決定することができる。
前記第1の一時的な結合層300及び第2の結合層400の厚さは、典型的には、2μm~8μmである。さらに、使用されるスピンコーティング技法は、層(300、400)の堆積が周囲温度で行われ、続いて、かなり低い温度で緻密化アニールが行われ、したがって、誘電体層が形成された基板の変形を引き起こさないという点で有利である。
本発明の非限定的な一例では、第1及び/又は第2の緻密化熱処理は、300℃未満、好ましくは200℃未満、又はより好ましくは100℃未満の温度で行われる。
剥離ステップは、300℃未満、より好ましくは200℃未満、又はより好ましくは100℃未満の温度での熱処理によって行われる。
第1の一時的な結合層300は、例えばFILMTRONICSによって「LSFxx」という参照名で販売されている「メチルシロキサン」タイプのSOGのファミリーから選択される。
第2の結合層400は、例えば「FILMTRONIX」によって「20B」若しくは「400F」という参照名で、或いはDOW CORNINGによって「FOX16」という参照名で販売されている「ケイ酸塩」又は「メチルシルセシオクアン」タイプのSOGのファミリーから選択される。
本発明によると、初期基板100は、中間基板200に接合されることが意図された表面上にシリコンを実質的に含まず、中間基板200は、初期基板100に接合されることが意図された表面上にシリコンを含む。
したがって、表面上のシリコンの有無は、初期基板100と第1の一時的な結合層300との間、及び第1の一時的な結合層300と中間基板200との間に存在する界面の結合界面エネルギーに影響を与え、調整することを可能にする。表面上のシリコン、したがって「シラノール」タイプの分子結合の有無は、これらの結合界面エネルギーを決定し、その理由は、前記第1の一時的な結合層300が、前記「シラノール」タイプの分子結合の同化を介して結合が形成されるような緻密化後の組成を有しているためである。
本発明の非限定的な一例によると、初期基板100は、ニオブ酸リチウム及びタンタル酸リチウムのグループから選択される。
本発明の非限定的な一例によると、初期基板100は、GaAs、InP、及びGeのグループから選択される。
本発明の非限定的な一例によると、中間基板200は、シリコンである。
本発明の非限定的な一例によると、中間基板200は、ガラスである。
本発明の非限定的な一例によると、中間基板200は、シリコン以外の任意の基板であるが、表面が多結晶シリコンの層で覆われている。
第1の一時的な結合層300を堆積させ、緻密化した初期基板100は、第1の接合ステップ1’で中間基板に接合される。
基板100を薄化するステップ2’の後、第2の接合ステップ3’において、第2の結合層400を、最終基板500又は薄化された初期基板の層100’のいずれか、或いはその両方に堆積させ、緻密化する。
第1及び/又は第2の接合ステップ(1’、3’)は、好ましくは分子接着による直接結合によって行われる。結合は、好ましくは周囲温度、すなわち約20℃で行われる。しかしながら、20℃~50℃、より好ましくは20℃~30℃の温度で熱間結合を行うことが可能である。
さらに、結合ステップは、有利には、低圧、すなわち5mTorr以下の圧力で行われ、これにより、結合界面を形成する表面、すなわち電気絶縁層300の表面及びキャリア基板100の表面から水を脱離させることが可能になる。真空下で結合ステップを行うことにより、結合界面での水の脱離をさらに改善することが可能になる。
結合界面を強化するための熱処理は、組立体全体が、結合界面での材料の破壊又は剥離につながる過度の大きな変形を受けることなく、最大300℃の低温で行うことができる。
「メチルシロキサン」タイプのSOGのファミリーから選択された本発明による第1の一時的な結合層300により、初期基板100が、中間基板200に接合されることが意図された表面上にシリコンを実質的に含まず、中間基板200が、初期基板100に接合されることが意図された表面上にシリコンを含むという事実と相まって、結合界面エネルギーの点で、初期基板100と第1の一時的な結合層300との間の界面が第1の一時的な結合層300と中間基板200との間の界面よりも弱くなる。
本発明の第1の一時的な結合層300を介した初期基板100の表面と中間基板200との間の直接結合によって得られるこれらの結合界面エネルギーは、高く、化学機械研磨(CMP)によって初期基板100を薄化するステップを可能にする。
得られたこれらの結合界面エネルギーは、非常に高いため、本発明による方法は、ニオブ酸リチウム又はタンタル酸リチウムの初期基板100とシリコンの中間基板200の場合のように、初期基板100と中間基板200との間に熱膨張係数の実質的な差が存在する場合でさえ、化学機械研磨(CMP)によって初期基板100を薄化するステップを可能にする。
第2の接合ステップは、液体状態のケイ酸塩又はメチルシルセシオクアンを含む、スピンコーティングによって堆積させた後に第2の緻密化熱処理が施されたSOGタイプの第2の結合層400を介して行われ、最終基板は、300℃を超える熱処理を加えると劣化するように設計されている。本発明の第2の結合層400を介した、薄化された初期基板100’の表面と最終基板500との間の直接結合によって得られる結合界面エネルギーは、本発明の第1の一時的な結合層300を介した、初期基板100の表面と中間基板200との間の直接結合によって得られる結合界面エネルギーよりも高いことに留意されたい。
剥離ステップ4’は、300℃未満、より好ましくは200℃未満、又はより好ましくは100℃未満の温度での熱処理によって行われる。
したがって、剥離ステップ4’により、初期基板100と第1の一時的な結合層300との間の界面において剥離することが可能になる。この界面は、第1の一時的な結合層300の堆積のために最初に準備された初期基板100の表面に対応する。剥離することにより、この表面、したがって初期基板100に潜在的に存在する構成要素が解放され、したがって、初期基板の薄層100’を転写した後に、直接的で、すぐに容易にアクセスすることができる構成要素の共集積が可能になる。
上述したように熱応力を加えることに加えて、例えば、ウエハの縁部にブレードを挿入することによって機械的応力を代わりに加えることができる。
本発明の非限定的な一例によると、最終基板500は、300℃を超える熱処理を加えると劣化するように設計された構成要素を含むシリコンである。
図2に概略的に示される別の非限定的な実施形態によると、最終基板500は、初期基板100の薄層100’と接合される界面に向かってトラップ層をさらに含むシリコン材料であってもよく、これにより高周波構成要素の周波数動作によって引き起こされる電荷キャリアをトラップすることが可能になる。したがって、この層により、挿入損失が低減し、前記デバイスの性能を改善することが可能になる。
本発明の非限定的な一例によると、最終基板500は、可撓性プラスチックである。これにより、圧電材料で作られた初期基板の薄層100’と共に、「ウェアラブル」用途のための構成要素を含む任意の用途が可能になる。
さらに、最終基板500のサイズは、制限されず、異なる初期基板100から同一の最終基板への複数の転写が可能であることに留意されたい。

Claims (10)

  1. 以下のステップ、すなわち、
    初期基板(100)を用意するステップと
    中間基板(200)を用意するステップと
    前記中間基板(200)と前記初期基板(100)を接合する第1の接合ステップ(1’)と、
    前記中間基板(200)に接合された後、前記初期基板(100)を薄化するステップ(2’)と、
    最終基板(500)を用意するステップと、
    前記薄化された初期基板(100’)と前記最終基板(500)を接合する第2の接合ステップ(3’)と
    前記第2の接合ステップ(3’)の後に、前記中間基板(200)を剥離する剥離ステップ(4’)と、
    を含む、層転写方法において、
    前記中間基板(200)が、前記初期基板(100)に接合されることが意図された表面上にシリコンを含み、
    前記初期基板(100)が、前記中間基板(200)に接合されることが意図された表面上にシリコンを実質的に含まず、
    シリコンを実質的に含まない前記初期基板の前記表面上で行われるスピンコーティングによって、液体状態のメチルシロキサンを含むSOGタイプの、一時的と呼ばれる第1の結合層(300)を堆積させた後に、この第1の一時的な結合層を緻密化するための第1の熱処理が、前記第1の接合ステップの前に行われ、
    前記第2の接合ステップ(3’)が、液体状態のケイ酸塩又はメチルシルセシオクアンを含む、スピンコーティングによって堆積させた後に第2の緻密化熱処理が施されたSOGタイプの第2の結合層(400)を介して行われ、
    前記最終基板(500)が、300℃を超える熱処理を加えると劣化するように設計されている
    ことを特徴とする、層転写方法。
  2. 前記初期基板(100)が、300℃を超える熱処理を加えると劣化するように設計された構成要素を含む、請求項1に記載の層転写方法。
  3. 前記第1及び/又は前記第2の緻密化熱処理が、300℃未満の温度で行われる、請求項1又は2に記載の層転写方法。
  4. 前記第1及び/又は前記第2の接合ステップ(1’、3’)が、分子接着による直接結合によって行われる、請求項1~3のいずれか一項に記載の層転写方法。
  5. 前記初期基板(100)が、ニオブ酸リチウム及びタンタル酸リチウムのグループから選択される、請求項1~4のいずれか一項に記載の層転写方法。
  6. 前記初期基板(100)が、GaAs、InP、及びGeのグループから選択される、請求項1~4のいずれか一項に記載の層転写方法。
  7. 前記中間基板(200)がシリコンである、請求項1~6のいずれか一項に記載の層転写方法。
  8. 前記最終基板(500)が、300℃を超える熱処理を加えると劣化するように設計された構成要素を含むシリコンである、請求項1~7のいずれか一項に記載の層転写方法。
  9. 前記最終基板(500)が可撓性プラスチックである、請求項1~7のいずれか一項に記載の層転写方法。
  10. 前記剥離ステップ(4’)が、300℃未満の温度での熱処理によって行われる、請求項1~9のいずれか一項に記載の層転写方法。
JP2020549781A 2018-03-29 2019-03-27 層を転写するための方法 Active JP7279284B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1800257A FR3079660B1 (fr) 2018-03-29 2018-03-29 Procede de transfert d'une couche
FR1800257 2018-03-29
PCT/IB2019/000206 WO2019186267A1 (fr) 2018-03-29 2019-03-27 Procede de transfert d'une couche

Publications (2)

Publication Number Publication Date
JP2021518663A JP2021518663A (ja) 2021-08-02
JP7279284B2 true JP7279284B2 (ja) 2023-05-23

Family

ID=63407246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020549781A Active JP7279284B2 (ja) 2018-03-29 2019-03-27 層を転写するための方法

Country Status (8)

Country Link
US (1) US11501997B2 (ja)
EP (1) EP3776643A1 (ja)
JP (1) JP7279284B2 (ja)
KR (1) KR20200138320A (ja)
CN (1) CN111902927A (ja)
FR (1) FR3079660B1 (ja)
SG (1) SG11202009447XA (ja)
WO (1) WO2019186267A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3108788A1 (fr) * 2020-03-24 2021-10-01 Soitec Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3108789B1 (fr) * 2020-03-24 2023-12-08 Soitec Silicon On Insulator Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006258958A (ja) 2005-03-15 2006-09-28 Shibaura Mechatronics Corp 基板接着方法及び基板接着装置
JP2012199510A (ja) 2011-03-07 2012-10-18 Sumitomo Electric Ind Ltd 複合基体および複合基板
JP2013080896A (ja) 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法および複合基板
JP2016225537A (ja) 2015-06-02 2016-12-28 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
JP5137461B2 (ja) * 2007-05-15 2013-02-06 株式会社半導体エネルギー研究所 半導体装置
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
FR2940852A1 (fr) * 2009-04-22 2010-07-09 Commissariat Energie Atomique Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
US10582618B2 (en) * 2014-05-16 2020-03-03 The Regents Of The University Of California Fabrication of flexible electronic devices
FR3037443B1 (fr) * 2015-06-12 2018-07-13 Soitec Heterostructure et methode de fabrication
EP3544065A1 (en) * 2015-06-19 2019-09-25 Qmat, Inc. Bond and release layer transfer process
TW201806779A (zh) * 2016-05-16 2018-03-01 道康寧公司 用於顯示裝置基板處理之包括矽倍半氧烷聚合物及矽烷中至少一者的黏合劑剝離層
TWI729120B (zh) * 2016-05-16 2021-06-01 美商道康寧公司 包括至少一氟矽化合物之離型層

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006258958A (ja) 2005-03-15 2006-09-28 Shibaura Mechatronics Corp 基板接着方法及び基板接着装置
JP2012199510A (ja) 2011-03-07 2012-10-18 Sumitomo Electric Ind Ltd 複合基体および複合基板
JP2013080896A (ja) 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法および複合基板
JP2016225537A (ja) 2015-06-02 2016-12-28 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Also Published As

Publication number Publication date
EP3776643A1 (fr) 2021-02-17
KR20200138320A (ko) 2020-12-09
CN111902927A (zh) 2020-11-06
FR3079660B1 (fr) 2020-04-17
US11501997B2 (en) 2022-11-15
FR3079660A1 (fr) 2019-10-04
US20210166968A1 (en) 2021-06-03
JP2021518663A (ja) 2021-08-02
SG11202009447XA (en) 2020-10-29
WO2019186267A1 (fr) 2019-10-03

Similar Documents

Publication Publication Date Title
TWI749087B (zh) 將裝置層轉印至轉印基板之方法及高導熱性基板
JP7256204B2 (ja) 圧電層を支持基板上に転写する方法
JP6854895B2 (ja) 高熱伝導性のデバイス基板およびその製造方法
JP7279284B2 (ja) 層を転写するための方法
CN106611739A (zh) 衬底及其制造方法
CN108242393B (zh) 一种半导体器件的制造方法
JP2023143949A (ja) 高周波フィルタ用の基板を製造するためのプロセス
CN106611740A (zh) 衬底及其制造方法
CN116761494A (zh) 一种复合压电衬底及其制备方法
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法
CN112768354A (zh) 一种退火方法、复合薄膜及电子元件
TWI773852B (zh) 製備施體底材殘餘物之方法,從該方法獲得之底材,以及此種底材之應用
US9064863B2 (en) Method for directly adhering two plates together, including a step of forming a temporary protective nitrogen
WO2021210047A1 (ja) 半導体素子の製造方法
JP2924280B2 (ja) Soi基板の作成方法
TW202234472A (zh) 複合晶圓及其製造方法
KR20230074056A (ko) 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법
JP4949021B2 (ja) 改良された安定化アニール方法
JPH03142854A (ja) 誘電体分離基板およびその製造方法
KR19990055124A (ko) 이중실리콘 기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230413

R150 Certificate of patent or registration of utility model

Ref document number: 7279284

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150