JP7279284B2 - 層を転写するための方法 - Google Patents
層を転写するための方法 Download PDFInfo
- Publication number
- JP7279284B2 JP7279284B2 JP2020549781A JP2020549781A JP7279284B2 JP 7279284 B2 JP7279284 B2 JP 7279284B2 JP 2020549781 A JP2020549781 A JP 2020549781A JP 2020549781 A JP2020549781 A JP 2020549781A JP 7279284 B2 JP7279284 B2 JP 7279284B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- transfer method
- layer transfer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Element Separation (AREA)
Description
Claims (10)
- 以下のステップ、すなわち、
初期基板(100)を用意するステップと、
中間基板(200)を用意するステップと、
前記中間基板(200)と前記初期基板(100)を接合する第1の接合ステップ(1’)と、
前記中間基板(200)に接合された後、前記初期基板(100)を薄化するステップ(2’)と、
最終基板(500)を用意するステップと、
前記薄化された初期基板(100’)と前記最終基板(500)を接合する第2の接合ステップ(3’)と
前記第2の接合ステップ(3’)の後に、前記中間基板(200)を剥離する剥離ステップ(4’)と、
を含む、層転写方法において、
前記中間基板(200)が、前記初期基板(100)に接合されることが意図された表面上にシリコンを含み、
前記初期基板(100)が、前記中間基板(200)に接合されることが意図された表面上にシリコンを実質的に含まず、
シリコンを実質的に含まない前記初期基板の前記表面上で行われるスピンコーティングによって、液体状態のメチルシロキサンを含むSOGタイプの、一時的と呼ばれる第1の結合層(300)を堆積させた後に、この第1の一時的な結合層を緻密化するための第1の熱処理が、前記第1の接合ステップの前に行われ、
前記第2の接合ステップ(3’)が、液体状態のケイ酸塩又はメチルシルセシオクアンを含む、スピンコーティングによって堆積させた後に第2の緻密化熱処理が施されたSOGタイプの第2の結合層(400)を介して行われ、
前記最終基板(500)が、300℃を超える熱処理を加えると劣化するように設計されている
ことを特徴とする、層転写方法。 - 前記初期基板(100)が、300℃を超える熱処理を加えると劣化するように設計された構成要素を含む、請求項1に記載の層転写方法。
- 前記第1及び/又は前記第2の緻密化熱処理が、300℃未満の温度で行われる、請求項1又は2に記載の層転写方法。
- 前記第1及び/又は前記第2の接合ステップ(1’、3’)が、分子接着による直接結合によって行われる、請求項1~3のいずれか一項に記載の層転写方法。
- 前記初期基板(100)が、ニオブ酸リチウム及びタンタル酸リチウムのグループから選択される、請求項1~4のいずれか一項に記載の層転写方法。
- 前記初期基板(100)が、GaAs、InP、及びGeのグループから選択される、請求項1~4のいずれか一項に記載の層転写方法。
- 前記中間基板(200)がシリコンである、請求項1~6のいずれか一項に記載の層転写方法。
- 前記最終基板(500)が、300℃を超える熱処理を加えると劣化するように設計された構成要素を含むシリコンである、請求項1~7のいずれか一項に記載の層転写方法。
- 前記最終基板(500)が可撓性プラスチックである、請求項1~7のいずれか一項に記載の層転写方法。
- 前記剥離ステップ(4’)が、300℃未満の温度での熱処理によって行われる、請求項1~9のいずれか一項に記載の層転写方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1800257A FR3079660B1 (fr) | 2018-03-29 | 2018-03-29 | Procede de transfert d'une couche |
FR1800257 | 2018-03-29 | ||
PCT/IB2019/000206 WO2019186267A1 (fr) | 2018-03-29 | 2019-03-27 | Procede de transfert d'une couche |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021518663A JP2021518663A (ja) | 2021-08-02 |
JP7279284B2 true JP7279284B2 (ja) | 2023-05-23 |
Family
ID=63407246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020549781A Active JP7279284B2 (ja) | 2018-03-29 | 2019-03-27 | 層を転写するための方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11501997B2 (ja) |
EP (1) | EP3776643B1 (ja) |
JP (1) | JP7279284B2 (ja) |
KR (1) | KR102666195B1 (ja) |
CN (1) | CN111902927A (ja) |
FR (1) | FR3079660B1 (ja) |
SG (1) | SG11202009447XA (ja) |
WO (1) | WO2019186267A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3108788A1 (fr) * | 2020-03-24 | 2021-10-01 | Soitec | Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique |
FR3108789B1 (fr) * | 2020-03-24 | 2023-12-08 | Soitec Silicon On Insulator | Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006258958A (ja) | 2005-03-15 | 2006-09-28 | Shibaura Mechatronics Corp | 基板接着方法及び基板接着装置 |
JP2012199510A (ja) | 2011-03-07 | 2012-10-18 | Sumitomo Electric Ind Ltd | 複合基体および複合基板 |
JP2013080896A (ja) | 2011-09-22 | 2013-05-02 | Sumitomo Chemical Co Ltd | 複合基板の製造方法および複合基板 |
JP2016225537A (ja) | 2015-06-02 | 2016-12-28 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2816445B1 (fr) | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
FR2855910B1 (fr) * | 2003-06-06 | 2005-07-15 | Commissariat Energie Atomique | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque |
FR2883659B1 (fr) * | 2005-03-24 | 2007-06-22 | Soitec Silicon On Insulator | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur |
JP5137461B2 (ja) * | 2007-05-15 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR100893182B1 (ko) * | 2007-06-01 | 2009-04-15 | 주식회사 엘트린 | 웨이퍼 세정방법 |
FR2926672B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication de couches de materiau epitaxie |
FR2940852A1 (fr) * | 2009-04-22 | 2010-07-09 | Commissariat Energie Atomique | Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation |
US9257339B2 (en) * | 2012-05-04 | 2016-02-09 | Silicon Genesis Corporation | Techniques for forming optoelectronic devices |
KR101942967B1 (ko) * | 2012-12-12 | 2019-01-28 | 삼성전자주식회사 | 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법 |
US10582618B2 (en) * | 2014-05-16 | 2020-03-03 | The Regents Of The University Of California | Fabrication of flexible electronic devices |
JP6404787B2 (ja) * | 2014-09-26 | 2018-10-17 | 信越化学工業株式会社 | ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法 |
FR3037443B1 (fr) * | 2015-06-12 | 2018-07-13 | Soitec | Heterostructure et methode de fabrication |
EP3311422A4 (en) * | 2015-06-19 | 2019-06-12 | Qmat, Inc. | PROCESS FOR LAYER AND SEPARATION TRANSFER |
JP2017028178A (ja) * | 2015-07-26 | 2017-02-02 | 株式会社Yom | 半導体ウエーハの3次元実装方法及び半導体ウエーハの接合方法 |
TWI729120B (zh) * | 2016-05-16 | 2021-06-01 | 美商道康寧公司 | 包括至少一氟矽化合物之離型層 |
TW201806779A (zh) * | 2016-05-16 | 2018-03-01 | 道康寧公司 | 用於顯示裝置基板處理之包括矽倍半氧烷聚合物及矽烷中至少一者的黏合劑剝離層 |
-
2018
- 2018-03-29 FR FR1800257A patent/FR3079660B1/fr active Active
-
2019
- 2019-03-27 KR KR1020207030996A patent/KR102666195B1/ko active IP Right Grant
- 2019-03-27 WO PCT/IB2019/000206 patent/WO2019186267A1/fr active Application Filing
- 2019-03-27 US US17/042,019 patent/US11501997B2/en active Active
- 2019-03-27 SG SG11202009447XA patent/SG11202009447XA/en unknown
- 2019-03-27 CN CN201980021411.XA patent/CN111902927A/zh active Pending
- 2019-03-27 JP JP2020549781A patent/JP7279284B2/ja active Active
- 2019-03-27 EP EP19721379.6A patent/EP3776643B1/fr active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006258958A (ja) | 2005-03-15 | 2006-09-28 | Shibaura Mechatronics Corp | 基板接着方法及び基板接着装置 |
JP2012199510A (ja) | 2011-03-07 | 2012-10-18 | Sumitomo Electric Ind Ltd | 複合基体および複合基板 |
JP2013080896A (ja) | 2011-09-22 | 2013-05-02 | Sumitomo Chemical Co Ltd | 複合基板の製造方法および複合基板 |
JP2016225537A (ja) | 2015-06-02 | 2016-12-28 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11501997B2 (en) | 2022-11-15 |
WO2019186267A1 (fr) | 2019-10-03 |
JP2021518663A (ja) | 2021-08-02 |
FR3079660B1 (fr) | 2020-04-17 |
EP3776643B1 (fr) | 2024-05-29 |
EP3776643A1 (fr) | 2021-02-17 |
US20210166968A1 (en) | 2021-06-03 |
FR3079660A1 (fr) | 2019-10-04 |
EP3776643C0 (fr) | 2024-05-29 |
SG11202009447XA (en) | 2020-10-29 |
KR20200138320A (ko) | 2020-12-09 |
KR102666195B1 (ko) | 2024-05-14 |
CN111902927A (zh) | 2020-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7256204B2 (ja) | 圧電層を支持基板上に転写する方法 | |
JP6854895B2 (ja) | 高熱伝導性のデバイス基板およびその製造方法 | |
JP7279284B2 (ja) | 層を転写するための方法 | |
US20240213944A1 (en) | Method for manufacturing a substrate for a radiofrequency filter | |
CN106611739A (zh) | 衬底及其制造方法 | |
CN108242393B (zh) | 一种半导体器件的制造方法 | |
CN106611740A (zh) | 衬底及其制造方法 | |
CN116761494A (zh) | 一种复合压电衬底及其制备方法 | |
CN112768354A (zh) | 一种退火方法、复合薄膜及电子元件 | |
US9064863B2 (en) | Method for directly adhering two plates together, including a step of forming a temporary protective nitrogen | |
TWI773852B (zh) | 製備施體底材殘餘物之方法,從該方法獲得之底材,以及此種底材之應用 | |
CN118645450A (zh) | 碳化硅晶圆的返工处理方法及半导体器件 | |
JP2924280B2 (ja) | Soi基板の作成方法 | |
KR20230074056A (ko) | 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법 | |
TW202234472A (zh) | 複合晶圓及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7279284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |