CN111902927A - 层转移方法 - Google Patents
层转移方法 Download PDFInfo
- Publication number
- CN111902927A CN111902927A CN201980021411.XA CN201980021411A CN111902927A CN 111902927 A CN111902927 A CN 111902927A CN 201980021411 A CN201980021411 A CN 201980021411A CN 111902927 A CN111902927 A CN 111902927A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- initial substrate
- initial
- transfer method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 136
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000000280 densification Methods 0.000 claims abstract description 13
- 239000007788 liquid Substances 0.000 claims abstract description 9
- 238000004528 spin coating Methods 0.000 claims abstract description 7
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims abstract description 5
- -1 methylsiloxane Chemical class 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 238000007669 thermal treatment Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 4
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229920002457 flexible plastic Polymers 0.000 claims description 3
- 230000010070 molecular adhesion Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 69
- 230000008021 deposition Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Abstract
层转移方法包括：提供初始基板的步骤，提供中间基板的步骤，将中间基板与初始基板连接的第一连接步骤，在初始基板连接至中间基板之后将初始基板减薄的步骤，提供最终基板的步骤，将经减薄的初始基板与最终基板连接的第二连接步骤，在第二连接步骤之后将中间基板脱离的步骤，其中，中间基板在打算连接至初始基板的表面上包括硅，初始基板在打算连接至中间基板的表面上基本不包括硅，通过在初始基板的基本不包括硅的表面上进行旋涂来沉积包括液态的甲基硅氧烷的第一即所谓的临时SOG型接合层，然后在第一连接步骤之前对该第一即所谓的临时接合层进行第一致密化热处理，第二连接步骤是经由第二SOG型接合层进行的，该第二SOG型接合层包括液态的硅酸盐或甲基倍半硅氧烷，并通过旋涂沉积，然后进行第二致密化热处理，并且其中，最终基板被设计成在应用超过300℃的热处理的情况下劣化。
Description
技术领域
本发明涉及用于转移层的方法。
背景技术
已知用于转移层的方法，该方法包括：提供初始基板的步骤，提供中间基板的步骤，将中间基板与初始基板连接的第一连接步骤，在初始基板连接至中间基板之后将初始基板减薄的减薄步骤，提供最终基板的步骤，将经减薄的初始基板与最终基板连接的第二连接步骤，以及在第二连接步骤之后将中间基板脱离的步骤。例如在文献WO0237556中描述了这种方法。
然而，仍然需要包括例如如下组件(component)的晶圆的3D集成应用，所述组件要求这种类型的方法必须不超过一定的热预算以免损坏所述组件，具体地，金属线在初始基板中和/或在最终基板中的存在不允许超过最高300℃的温度。
发明内容
本发明旨在通过提供在低于300℃或甚至更低的低温下实现的层转移方法来克服现有技术的这些限制。这样，可以解决当前遇到的问题。
本发明涉及一种层转移方法，所述层转移方法包括：提供初始基板的步骤；提供中间基板的步骤；将所述中间基板与所述初始基板连接的第一连接步骤；在所述初始基板连接至所述中间基板之后将所述初始基板减薄的减薄步骤；提供最终基板的步骤；将经减薄的初始基板与所述最终基板连接的第二连接步骤；在所述第二连接步骤之后将所述中间基板脱离的步骤；其中，所述中间基板在打算连接至所述初始基板的表面上包括硅；所述初始基板在打算连接至所述中间基板的表面上基本不包括硅；通过在所述初始基板的基本不包括硅的表面上进行旋涂来沉积包括液态的甲基硅氧烷的SOG型的第一接合层，所述第一接合层被称为临时层，然后进行第一热处理，以将该第一接合层(临时层)在所述第一连接步骤之前致密化；所述第二连接步骤是经由SOG型的第二接合层进行的，所述SOG型的第二接合层包括液态的硅酸盐或甲基倍半硅氧烷(methylsilsexioquane)，并通过旋涂沉积，然后进行第二致密化热处理；并且其中，所述最终基板被设计成将在应用超过300℃的热处理时劣化。
在有利实施方式中，所述初始基板包括被设计成使得将在应用超过300℃的热处理时劣化的组件。
在有利实施方式中，所述第一致密化热处理和/或所述第二致密化热处理是在小于300℃的温度下进行的，优选地在小于200℃的温度下进行，或更优选地在小于100℃的温度下进行。
在有利实施方式中，所述第一连接步骤和/或所述第二连接步骤是通过分子粘附的直接接合来进行的。
在有利实施方式中，所述初始基板选自铌酸锂和钽酸锂的组。
在有利实施方式中，所述初始基板选自GaAs、InP和Ge的组。
在有利实施方式中，所述中间基板是硅。
在有利实施方式中，所述最终基板是包括被设计成使得将在应用超过300℃的热处理时劣化的组件的硅。
在有利实施方式中，所述最终基板是柔性塑料。
在有利实施方式中，所述脱离步骤是通过小于300℃的温度下的热处理进行的，更优选地通过小于200℃的温度下的热处理进行，或更优选地通过小于100℃的温度下的热处理进行。
附图说明
通过参照附图阅读以下详细说明，将更好地理解本发明的其它特征和优点，在附图中：
图1例示了根据本发明的一个实施方式的层转移方法。
为了提高附图的可读性，不一定按比例示出各个层。
具体实施方式
图1示意性地例示了用于转移层100’的方法，层100’是在第一连接步骤1’中经由第一接合层(临时层)300将初始基板100连接至中间基板200之后借助于减薄步骤2’从初始基板100获得的。该转移方法还包括在减薄步骤2’之后经由第二接合层400将所述层100’连接至最终基板500的第二连接步骤3’，然后在存在于初始基板100与第一接合层(临时层)300之间的界面处进行脱离步骤。
第一接合层(临时层)300和第二接合层400通常选自SOG(旋涂玻璃)系列，该SOG系列具有在环境温度下呈液态但可以借助于合适的热处理被致密化和固化的性质。
该技术包括以基本恒定且相对高的速度旋转要在上面上沉积层(300、400)的基板，采用基本恒定且相对高的速度是为了通过离心力将液态的所述层均匀地散布在基板的整个表面上。为此，通常通过真空吸盘将基板放置并保持在转盘上。
本领域技术人员能够根据粘合剂层的期望厚度来确定操作条件，诸如，沉积在基板表面上的体积、基板的旋转速度以及最小沉积时间。
所述第一接合层(临时层)300和所述第二接合层400的厚度通常介于2μm至8μm之间。另外，所使用的旋涂技术的优点在于，在环境温度下进行层(300、400)的沉积，并且然后在相当低的温度下进行致密化退火，这因此不会导致在上面形成有介电层的基板变形。
在本发明的一个非限制性示例中，第一致密化热处理和/或第二致密化热处理是在小于300℃的温度下进行的，优选地在小于200℃的温度下进行，或更优选地在小于100℃的温度下进行。
脱离步骤是通过小于300℃的温度下的热处理来进行的，更优选地通过小于200℃的温度下的热处理来进行，或更优选地通过小于100℃的温度下的热处理来进行。
第一接合层(临时层)300选自“甲基硅氧烷(methylsiloxane)”类型的SOG系列(例如，由FILMTRONICS以代号“LSFxx”出售的)。
第二接合层400选自“硅酸盐”或“甲基倍半硅氧烷”类型的SOG系列，例如由FILMTRONIX以代号“20B”或“400F”或由DOW CORNING以“FOX16”出售。
根据本发明，初始基板100在打算连接至中间基板200的表面上基本不包括硅，并且中间基板200在打算连接至初始基板100的表面上包括硅。
因此，表面上存在或不存在硅使得可以影响和调节存在于初始基板100与第一接合层(临时层)300之间以及第一接合层(临时层)300与中间基板200之间的界面的键合界面能(bonding interface energy)。表面上存在或不存在硅以及因此的“硅烷醇”型分子键决定了这些键合界面能，因为所述第一接合层(临时层)300在致密化之后具有一种成分，该成分使得能够经由同化(assimilation)所述“硅烷醇”型分子键而形成键。
根据本发明的一个非限制性示例，初始基板100选自铌酸锂和钽酸锂的组。
根据本发明的一个非限制性示例，初始基板100选自GaAs、InP和Ge的组。
根据本发明的一个非限制性示例，中间基板200是硅。
根据本发明的一个非限制性示例，中间基板200是玻璃。
根据本发明的一个非限制性示例，中间基板200是除硅之外、但是在表面上覆盖有多晶硅层的任何基板。
在第一连接步骤1’中，将其上已沉积有第一接合层(临时层)300并对该第一接合层(临时层)300进行致密化的初始基板100连接至中间基板。
在将基板100减薄的减薄步骤2’之后，在第二连接步骤3’中，在最终基板500上或在经减薄的初始基板100’的层上或在这两者上沉积并致密化第二接合层400。
第一连接步骤(1’)和/或第二连接步骤(3’)优选地通过分子粘附的直接接合来进行。该接合优选地在环境温度(即，约20℃)下进行。然而，可以在介于20℃至50℃之间并且更优选地介于20℃至30℃之间的温度下进行该接合。
另外，接合步骤有利地在低压(即，在低于或等于5毫托的压力)下进行，这使得可以从形成接合界面的表面(即，电绝缘层300的表面以及载体基板100的表面)解吸出水。在真空下进行接合步骤使得可以进一步改善接合界面处的水的解吸。
为了加强接合界面而进行的热处理可以在高达300℃的低温下进行，而整个组件不会过多地经历巨大变形以导致材料在接合界面处破裂或脱离。
选自“甲基硅氧烷”类型的SOG系列的根据本发明的第一接合层(临时层)300连同初始基板100在打算连接至中间基板200的表面上基本不包括硅并且中间基板200在打算连接至初始基板100的表面上包括硅的事实一起导致了初始基板100与第一接合层(临时层)300之间的界面在键合界面能方面比第一接合层(临时层)300与中间基板200之间的界面弱。
通过经由本发明的第一接合层(临时层)300在初始基板100的表面与中间基板200之间直接接合而获得的这些键合界面能很高，并且允许通过化学机械抛光(CMP)来减薄初始基板100的步骤。
所获得的这些键合界面能如此高，以至于即使在初始基板100与中间基板200之间的热膨胀系数存在显著差异的情况(这是初始基板100是铌酸锂或钽酸锂并且中间基板200是硅的情况)下，根据本发明的方法也允许通过化学机械抛光(CMP)来减薄初始基板100的步骤。
第二连接步骤经由SOG型的第二接合层400发生，该SOG型的第二接合层400包括液态的硅酸盐或甲基倍半硅氧烷，并通过旋涂沉积，然后进行第二致密化热处理，并且其中，最终基板被设计成将在应用超过300℃的热处理时劣化。应注意，通过经由本发明的第二接合层400在经减薄的初始基板100’的表面与最终基板500之间直接接合而获得的键合界面能比通过经由本发明的第一接合层(临时层)300在初始基板100的表面与中间基板200之间直接接合而获得的键合界面能高。
脱离步骤4’是通过小于300℃的温度下的热处理进行的，更优选地通过小于200℃的温度下的热处理进行，或更优选地通过小于100℃的温度下的热处理进行。
因此，脱离步骤4’使得可以在初始基板100与第一接合层(临时层)300之间的界面处进行脱离。该界面对应于初始基板100的用于沉积第一接合层(临时层)300的初始准备表面。脱离释放了该表面，因此释放了可能存在于初始基板100中的组件，并因此允许了组件协整(co-integration of components)，该组件协整是直接的并且在转移了初始基板的减薄层100’之后可以很容易实现。
除了施加像如上所述的热应力之外，还可以替代地施加机械应力(例如，通过将刀片插入晶片边缘)。
根据本发明的一个非限制性示例，最终基板500是包括被设计成使得将在应用超过300℃的热处理时劣化的组件的硅。
根据图2中示意性例示的另一非限制性实施方式，最终基板500可以是如下硅材料，该硅材料朝着将与初始基板100的减薄层100’连接的界面还包括捕获层，从而可以捕获由射频成分的频率操作而引起的电荷载流子。因此，该层使得可以减少插入损耗并改善所述器件的性能。
根据本发明的一个非限制性示例，最终基板500是柔性塑料。与由压电材料制成的初始基板的减薄层100’一起，这允许包括用于“可穿戴”应用的组件的任何应用。
此外，应注意，最终基板500的尺寸不受限制，并且不同初始基板100可以多次转移至一个且相同的最终基板。
Claims (10)
1.一种层转移方法，所述层转移方法包括以下步骤：
提供初始基板(100)的步骤；
提供中间基板(200)的步骤；
将所述中间基板(200)与所述初始基板(100)连接的第一连接步骤(1’)；
在所述初始基板(100)连接至所述中间基板(200)之后将所述初始基板(100)减薄的减薄步骤(2’)；
提供最终基板(500)的步骤；
将经减薄的初始基板(100’)与所述最终基板(500)连接的第二连接步骤(3’)；
在所述第二连接步骤(4’)之后将所述中间基板(200)脱离的脱离步骤(4’)；
其特征在于，
所述中间基板(200)在打算连接至所述初始基板(100)的表面上包括硅；
所述初始基板(100)在打算连接至所述中间基板(200)的表面上基本不包括硅；
通过在所述初始基板的基本不包括硅的所述表面上进行旋涂来沉积包括液态的甲基硅氧烷的SOG型的第一接合层(300)，所述第一接合层称为临时层，然后进行第一热处理，以使该第一接合层即临时层在所述第一连接步骤之前致密化；
所述第二连接步骤(3’)是经由SOG型的第二接合层(400)进行的，所述SOG型的第二接合层包括液态的硅酸盐或甲基倍半硅氧烷，并通过旋涂沉积，然后进行第二致密化热处理；
并且所述最终基板(500)被设计成将在应用超过300℃的热处理时劣化。
2.根据权利要求1所述的层转移方法，其中，所述初始基板(100)包括被设计成使得将在应用超过300℃的热处理时劣化的组件。
3.根据前述权利要求中任一项所述的层转移方法，其中，所述第一致密化热处理和/或所述第二致密化热处理是在小于300℃的温度下进行的，优选地在小于200℃的温度下进行，或更优选地在小于100℃的温度下进行。
4.根据前述权利要求中任一项所述的层转移方法，其中，所述第一连接步骤(1’)和/或所述第二连接步骤(3’)是通过分子粘附的直接接合来进行的。
5.根据前述权利要求中任一项所述的层转移方法，其中，所述初始基板(100)选自铌酸锂和钽酸锂的组。
6.根据权利要求1至4中任一项所述的层转移方法，其中，所述初始基板(100)选自GaAs、InP和Ge的组。
7.根据前述权利要求中任一项所述的层转移方法，其中，所述中间基板(200)是硅。
8.根据前述权利要求中任一项所述的层转移方法，其中，所述最终基板(500)是包括被设计成使得将在应用超过300℃的热处理时劣化的组件的硅。
9.根据权利要求1至7中任一项所述的层转移方法，其中，所述最终基板(500)是柔性塑料。
10.根据前述权利要求中任一项所述的层转移方法，其中，所述脱离步骤(4’)是通过小于300℃的温度下的热处理进行的，更优选地通过小于200℃的温度下的热处理进行，或更优选地通过小于100℃的温度下的热处理进行。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1800257 | 2018-03-29 | ||
| FR1800257A FR3079660B1 (fr) | 2018-03-29 | 2018-03-29 | Procede de transfert d'une couche |
| PCT/IB2019/000206 WO2019186267A1 (fr) | 2018-03-29 | 2019-03-27 | Procede de transfert d'une couche |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111902927A true CN111902927A (zh) | 2020-11-06 |
Family
ID=63407246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980021411.XA Pending CN111902927A (zh) | 2018-03-29 | 2019-03-27 | 层转移方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11501997B2 (zh) |
| EP (1) | EP3776643A1 (zh) |
| JP (1) | JP7279284B2 (zh) |
| CN (1) | CN111902927A (zh) |
| FR (1) | FR3079660B1 (zh) |
| SG (1) | SG11202009447XA (zh) |
| WO (1) | WO2019186267A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3108788A1 (fr) * | 2020-03-24 | 2021-10-01 | Soitec | Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique |
| FR3108789B1 (fr) * | 2020-03-24 | 2023-12-08 | Soitec Silicon On Insulator | Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288232A (ja) * | 2007-05-15 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US20100178749A1 (en) * | 2008-01-21 | 2010-07-15 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating epitaxially grown layers on a composite structure |
| US20160372628A1 (en) * | 2015-06-19 | 2016-12-22 | QMAT, Inc. | Bond and release layer transfer process |
| US20170079144A1 (en) * | 2014-05-16 | 2017-03-16 | The Regents Of The University Of California | Fabrication of flexible electronic devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2816445B1 (fr) | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| JP2006258958A (ja) | 2005-03-15 | 2006-09-28 | Shibaura Mechatronics Corp | 基板接着方法及び基板接着装置 |
| FR2940852A1 (fr) * | 2009-04-22 | 2010-07-09 | Commissariat Energie Atomique | Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation |
| US9184228B2 (en) | 2011-03-07 | 2015-11-10 | Sumitomo Electric Industries, Ltd. | Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer |
| JP2013080896A (ja) | 2011-09-22 | 2013-05-02 | Sumitomo Chemical Co Ltd | 複合基板の製造方法および複合基板 |
| US9257339B2 (en) * | 2012-05-04 | 2016-02-09 | Silicon Genesis Corporation | Techniques for forming optoelectronic devices |
| JP6454606B2 (ja) | 2015-06-02 | 2019-01-16 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| FR3037443B1 (fr) * | 2015-06-12 | 2018-07-13 | Soitec | Heterostructure et methode de fabrication |
| TW201806779A (zh) * | 2016-05-16 | 2018-03-01 | 道康寧公司 | 用於顯示裝置基板處理之包括矽倍半氧烷聚合物及矽烷中至少一者的黏合劑剝離層 |
| TWI729120B (zh) * | 2016-05-16 | 2021-06-01 | 美商道康寧公司 | 包括至少一氟矽化合物之離型層 |
-
2018
- 2018-03-29 FR FR1800257A patent/FR3079660B1/fr active Active
-
2019
- 2019-03-27 WO PCT/IB2019/000206 patent/WO2019186267A1/fr active Application Filing
- 2019-03-27 JP JP2020549781A patent/JP7279284B2/ja active Active
- 2019-03-27 US US17/042,019 patent/US11501997B2/en active Active
- 2019-03-27 SG SG11202009447XA patent/SG11202009447XA/en unknown
- 2019-03-27 EP EP19721379.6A patent/EP3776643A1/fr active Pending
- 2019-03-27 CN CN201980021411.XA patent/CN111902927A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288232A (ja) * | 2007-05-15 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US20100178749A1 (en) * | 2008-01-21 | 2010-07-15 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating epitaxially grown layers on a composite structure |
| US20170079144A1 (en) * | 2014-05-16 | 2017-03-16 | The Regents Of The University Of California | Fabrication of flexible electronic devices |
| US20160372628A1 (en) * | 2015-06-19 | 2016-12-22 | QMAT, Inc. | Bond and release layer transfer process |
Also Published As
| Publication number | Publication date |
|---|---|
| US11501997B2 (en) | 2022-11-15 |
| FR3079660B1 (fr) | 2020-04-17 |
| EP3776643A1 (fr) | 2021-02-17 |
| FR3079660A1 (fr) | 2019-10-04 |
| JP7279284B2 (ja) | 2023-05-23 |
| SG11202009447XA (en) | 2020-10-29 |
| WO2019186267A1 (fr) | 2019-10-03 |
| JP2021518663A (ja) | 2021-08-02 |
| US20210166968A1 (en) | 2021-06-03 |
| KR20200138320A (ko) | 2020-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101272675B1 (ko) | 저온 본딩 공정 | |
| EP1628339A1 (en) | Heat treatment prior to bonding two wafers | |
| CN111919290A (zh) | 将压电层转移至载体衬底上的工艺 | |
| JP6854895B2 (ja) | 高熱伝導性のデバイス基板およびその製造方法 | |
| CN111902927A (zh) | 层转移方法 | |
| JP2009521813A (ja) | 歪み薄膜の緩和方法 | |
| CN108242393B (zh) | 一种半导体器件的制造方法 | |
| CN116761494A (zh) | 一种复合压电衬底及其制备方法 | |
| JP2023143949A (ja) | 高周波フィルタ用の基板を製造するためのプロセス | |
| KR102666195B1 (ko) | 층의 전사 방법 | |
| US11380577B2 (en) | Method for transferring a thin layer using a filled preceramic polymer | |
| CN105280541A (zh) | 一种用于超薄半导体圆片的临时键合方法及去键合方法 | |
| US7863156B2 (en) | Method of producing a strained layer | |
| TWI773852B (zh) | 製備施體底材殘餘物之方法，從該方法獲得之底材，以及此種底材之應用 | |
| KR100257760B1 (ko) | 이중실리콘 기판 제조 방법 | |
| CN117043910A (zh) | 复合晶圆及其制造方法 | |
| CN112670183A (zh) | 一种键合剥离后的铌酸锂晶圆的修复方法和铌酸锂晶圆 | |
| JPH03142854A (ja) | 誘電体分離基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |