JP7254207B2 - 定電流制御電源回路および電界放出電子源 - Google Patents

Description

この出願は、２０１９年１０月３０日に出願された出願番号が２０１９１１０４７３２４．Ｘである中国特許出願の優先権を主張し、その全ての内容は引用により本出願に組み込まれる。
本開示は、電子源放出の技術分野に関し、より具体的には、電源回路および当該電源回路を適用する電界放出電子源に関する。

電源回路の性能は、電子機器の性能にとって重要である。例えば、電界放出電子源製品において、電界放出電子源回路に印加される電流が変化すると、電界放出電子源の性能が低下する。

固体には大量の電子があり、これらの電子が原子核の引力により固体内に閉じ込められる。通常の状態では、これらの電子が有するエネルギーは物体の表面から逃げるのに十分ではなく、一定の外部エネルギーの作用だけでまたは電子閉じ込みを除去する方法により、電子を固体の内部から表面を通って真空に逃がすことができる。真空中で大量の電子を生成させることができるシステムを電子源と呼ぶ。一つの方法は、外部電界を利用して材料の表面バリアを抑制し、バリアを下げて狭くし、バリアの幅が電子の波長に匹敵するほど狭い場合、電子のトンネル効果が働き始め、自由電子は滑らかに表面バリアを浸透して真空に進入することである。このような強い外部電界を利用して固体表面から電子を引き抜く現象は、電界放出現象であり、このタイプの電子源は電界放出電子源と呼ばれる。研究によると、外部電界の電界強度が１０の６乗に達すると、電子放出現象が非常に明らかに発生された。電界電子放出に時間遅延はなく、応答速度はマイクロ秒レベルに達する。つまり、電界放出電子源を瞬時に始めおよび閉じることができる。

したがって、電界放出電子源に適用される回路は、安定した電流を維持し、瞬時に応答できることが求められる。

上記の技術問題を少なくとも部分的に解決するために、本開示は、電源回路およびこの電源回路を適用する電界放出電子源が提案された。

本開示の一態様によれば、Ｓ_１のソースが電圧源の負極に接続され、Ｓ_ｎのドレインが電源回路の出力端子として負荷を接続する、ドレインおよびソースを介して順番に直列に接続された電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎであり、ｉ、ｎは自然数であり、ｎ≧２である）と、Ｄ_１１がＳ_２のゲートと前記電圧源の負極の間に並列に接続され、Ｄ_１ｎがＳ_ｎのゲートとＳ_ｎのドレインの間に並列に接続され、ｎ＞２の場合、残りのＤ_１ｉがＳ_ｉのゲートとＳ_ｉ＋１のゲートの間に並列に接続される、直列に接続された第１のダイオード群Ｄ_１ｉ（１≦ｉ≦ｎであり、ｉ、ｎは自然数であり、ｎ≧２である）と、Ｓ_ｉのゲートとソースに並列に接続される第１の抵抗群Ｒ_１ｊ（２≦ｊ≦ｎであり、ｊはｉの値に対応し、ｉ、ｊは自然数である）と、前記電圧源の出力電圧を調整して、負荷を流れる電流を一定にする電圧制御モジュールと、を含み、前記電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎである）は、可変抵抗領域で動作する電源回路が提案された。

いくつかの実施例では、電界効果トランジスタＳ_ｉ（２≦ｉ≦ｎである）は、Ｎチャネル増強型電界効果トランジスタである。

いくつかの実施例では、前記電圧制御モジュールは、前記電源回路の出力端子に接続された負荷と直列に接続され、負荷を流れる電流を検出する検出ユニットと、負荷を流れる電流に応じて制御信号を生成し、前記制御信号を前記電圧源に印加する制御信号生成ユニットと、を含む。

いくつかの実施例では、前記制御信号生成ユニットは、負荷を流れる電流を電流設定値と比較し、負荷を流れる電流が前記電流設定値よりも小さい場合は、前記電圧源の出力電圧を増加させ、負荷を流れる電流が前記電流設定値よりも大きい場合は、前記電圧源の出力電圧を低減させるように構成される。

いくつかの実施例では、Ｄ_２ｋのカソードがＳ_ｉのゲートに接続され、Ｄ_２ｋのアノードがＳ_ｉのソースに接続されている、並列に接続された第２のダイオード群Ｄ_２ｋ（２≦ｋ≦ｎであり、ｋはｉの値に対応し、ｋは自然数であり、ｎは２以上の自然数である）をさらに含む。

いくつかの実施例では、Ｄ_３ｔのカソードがＳ_ｉのゲートに接続され、Ｄ_３ｔのアノードが前記電圧制御モジュールによって出力された制御信号を受信して前記電界効果トランジスタＳ_ｉがオンまたはオフになるように制御する第３のダイオード群Ｄ_３ｔ（２≦ｔ≦ｎであり、ｔはｉの値に対応し、ｔは自然数であり、ｎは２以上の自然数である）をさらに含む。

いくつかの実施例では、前記検出ユニットは、抵抗素子、インダクタンス素子、またはホールセンサー素子を含む。

いくつかの実施例では、前記制御信号生成ユニットが、オペアンプ、マイクロコントローラ、ＦＰＧＡ、またはシングルチップマイクロコンピュータを含む。

いくつかの実施例では、前記電源回路は、前記直列に接続された第１のダイオード群Ｄ_１ｉ（１≦ｉ≦ｎであり、ｉ、ｎは自然数であり、ｎ≧２である）を、直列に接続された抵抗およびコンデンサの並列接続構造に置き換えるように構成される。

いくつかの実施例では、カソードが電界効果トランジスタＳ_ｎのドレインに接続され、アノードが第２の抵抗の一方の端部に接続される第４のダイオードと、もう一方の端部がグランドに接続されている第２の抵抗と、をさらに含む。

本開示の別の態様によれば、前記実施例による少なくとも１つの電源回路と、前記電源回路の、グランドに接続される電圧源の正極に接続されるゲート部材と、少なくとも１つのカソードと、を含み、前記少なくとも１つのカソードは、少なくとも１つの電源回路と１対１で対応し、前記少なくとも１つの電源回路の出力端子に接続され、前記複数のカソードと前記ゲート部材とが平行に配置され、各前記カソードと前記ゲート部材の間に電界放出電界が形成される複数のポイントの電界放出電子源が提案された。

開示実施例の技術案によれば、電源回路が提供され、カスケード接続された複数の電界効果トランジスタによって、カソード電界放出に必要な高電圧を共有し、単一の電界効果トランジスタの不十分な耐電圧の問題を解決し、回路動作の信頼性を増加し、電界放出電子源制御システムの製造コストを低減し、電界放出電子源の瞬時オンおよびオフを実現した。

添付の図面と併せて本開示の実施例を説明し、本開示の実施例の上記および他の目的、特徴、および利点をより明確にするであろう。図面全体を通して、同じ要素が同じまたは類似の参照番号で示されていることに留意すべきである。

本開示の実施例による電源回路の回路図を示している。 本開示の実施例による、単一チャネル電界放出電子源の回路図を示している。 本開示の別の実施例による単一チャネル電界放出電子源の回路図を示している。 本開示の実施例による複数のポイントの電界放出電子源の回路図を示している。

本開示の実施例の目的、技術案および利点をより明確にするために、本開示の実施例における技術案は、本開示の実施例における添付の図面と併せて明確かつ完全に説明される。明らかに、記載された実施例は、本開示の実施例のすべてではなく、一部の実施例である。記載された本開示の実施例に基づいて、創造的な労力なしに当業者によって得られた他のすべての実施例は、本開示の保護範囲に属する。以下の説明では、いくつかの具体的な実施例は、目的を説明するだけであり、本開示を制限するものと解釈されるべきではなく、単に本開示の実施例の例示である。本開示の理解に混乱を生じさせる可能性がある場合、通常の構造または構成は省略される。図中の各部材の形状およびサイズは、実際のサイズおよび比率を反映するものではなく、単に本開示の実施例の内容を例示するものであることに留意すべきである。

別段の定義がない限り、本開示の実施例で使用される技術的または科学的用語は、当業者によって理解される通常の意味であるべきである。本開示の実施例で使用される「第１」、「第２」および類似な単語は、いかなる順序、数、または重要性を示すものではなく、単に異なる構成要素を区別するためのものである。

また、本開示の実施例の説明において、「に接続された」または「接続された」という用語は、２つの素子が直接接続されていること、または２つの素子が１つまたは複数の他の素子を介して接続されていることを意味し得る。さらに、これら２つの素子は、有線または無線の方式で接続または結合することができる。

開発された既存の電界放出Ｘ線源は、電界放出電子源を使用して、電界電子放出によって電子ビームを生成し、電子ビームを生成する部分（カソードと呼ばれる）および制御電界を生成する部分を含む。固体による電界放出には強い電界が必要であり、これも電界放出カソードの必須要素である。カソード材料の改善により、電界放出電圧の閾値が大幅に低下し、ミクロンあたり数ボルト（Ｖ／ｕｍ）のレベルに達する。したがって、電界放出電子源のゲート制御電圧は、カソードとゲートの距離に直接関連し、異なるプロセス方法で数十マイクロメートル（ｕｍ）からミリメートル（ｍｍ）のオーダーで制御することができる。これにより、電界放出電子源の動作電圧は、数千ボルト（ｋＶ）である。

本開示の実施例は、上記の電界放出電子源によって必要とされる電源として使用される電源回路を提出した。しかしながら、本開示の実施例における電源回路は、例えば電気真空の分野などの他の場合にも適用できることを理解されたい。

図１は、本開示の実施例による電源回路の回路図を示している。図１に示すように、本開示の実施例による電源回路は、主に、ドレインとソースを介して順番に直列に接続された電界効果トランジスタＳ_ｉを含む（１≦ｉ≦ｎであり、ｎ≧２であり、ここでｉ、ｎは自然数である）。図１では、Ｓ_１のソースは電圧源の負極に接続され、電圧源の正極は電源回路の出力端子として使用され、Ｓ_１のドレインはＳ_２のソースに接続され、Ｓ_２のドレインはＳ_３のソースに接続され、逐次類推して、Ｓ_ｎ－１のドレインはＳ_ｎのソースに接続され、Ｓ_ｎのドレインは電源回路のもう一方の出力端子として使用される。電源回路の２つの出力端子間に負荷を接続できる。

図１に示すように、電源回路には、直列に接続されたダイオード（第１のダイオード群）Ｄ_１ｉ（１≦ｉ≦ｎであり、ｎ≧２であり、ここで、ｉ、ｎは自然数である）が含まれる。図１に示すように、ダイオードＤ_１１はＳ_２のゲートと電圧源のカソードの間に並列に接続され、Ｄ_１ｎはＳ_ｎのゲートとＳ_ｎのドレインの間に並列に接続される。ｎ＞２の場合、残りのダイオードＤ_１ｉが電界効果トランジスタＳ_ｉと１対１で対応する。つまり、残りのＤ_１ｉはＳ_ｉのゲートとＳ_ｉ＋１のゲートの間に並列に接続される。例えば、ダイオードＤ_１２は、Ｓ_２のゲートとＳ_３のゲートとの間に並列に接続され、ダイオードＤ_１３は、Ｓ_３のゲートとＳ_４のゲートとの間に並列に接続され、逐次類推する。

図１に示すように、電源回路には電圧制御モジュールも含まれており、電圧制御モジュールは、電圧源の出力電圧を調整して、負荷を流れる電流を一定にすることができる。

本開示の実施例によれば、図１に示されるように、電源回路は、並列に接続されたダイオード（第２のダイオード群）Ｄ_２ｋおよび抵抗（第１の抵抗群）Ｒ_１ｊ（２≦ｋ≦ｎであり、２≦ｊ≦ｎであり、ここで、ｋ、ｊおよびｎはすべて２以上の自然数である）をさらに含み得る。図１では、ダイオード（第２のダイオード群）Ｄ_２ｋが破線のボックスに含まれており、選択可能な素子であることを示している。

図１では、ｋとｊの値が対応しており、対応するダイオードＤ_２ｋが抵抗Ｒ_１ｊと並列に接続され、次に電界効果トランジスタＳ_ｉのゲートとソースの間に並列に接続されていることがわかる。ダイオードＤ_２ｋのアノードは電界効果トランジスタＳｉのゲートに接続され、ダイオードＤ_２ｋのカソードは電界効果トランジスタＳ_ｉのソースに接続されている。たとえば、ダイオードＤ_２２と抵抗Ｒ_１２はＳ_２のゲートとソースの間に並列に接続され、Ｄ_２２のカソードはＳ_２のゲートに接続され、Ｄ_２２のアノードはＳ_２のソースに接続される。

本開示の実施例によれば、電流フィードバックモジュールは、検出ユニットおよび制御信号生成ユニットをさらに含むことができ、検出ユニットは、電源回路の出力端子に接続された負荷と直列に接続されて、負荷を流れる電流を検出する。制御信号生成ユニットは、負荷を流れる電流に応じて制御信号を生成し、その制御信号を電圧源に印加する。これについては、具体例と併せて後述する。

検出ユニットは、抵抗素子、インダクタンス素子、またはホールセンサ素子であってもよく、本開示の実施例は、それらに限定されない。制御信号生成ユニットは、オペアンプ、マイクロコントローラ、ＦＰＧＡまたはシングルチップマイクロコンピュータであってもよく、本開示の実施例は、それらに限定されない。

本開示の実施例によれば、制御信号生成ユニットは、負荷を流れる電流を電流設定値と比較し、負荷を流れる電流が電流設定値よりも小さい場合、電圧源の出力電圧を増加させ、負荷を流れる電流が電流設定値よりも大きい場合、電圧源の出力電圧を低減させるように構成される。

本開示の実施例によれば、電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎ）は、Ｎチャネル増強型電界効果トランジスタであり、これにより回路構造を顕著に簡潔化することができる。さらに、すべての電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎ）が、ゲートに印加される制御信号に応じて、オンまたはオフにされることができる。電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎ）がオンにされる場合、電界効果トランジスタＳｉは可変抵抗領域で動作し、電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎ）がオフにされる場合、電界効果トランジスタＳ_ｉはピンチオフ領域にある。

電界効果トランジスタＳ_ｉのゲート回路に対する制御は、電圧制御モジュール内の制御信号生成ユニットによっても実現することができる。図１に示す電源回路では、第３のダイオード群Ｄ_３ｔ（２≦ｔ≦ｎ）も含まれ、ここで、Ｄ_３ｔのカソードは、Ｓ_ｉのゲートに接続され、ｔの値は、ｉの値に対応する。Ｄ_３ｔのアノードは、電圧制御モジュールによって出力された制御信号を受信して??、電界効果トランジスタＳ_ｉのオンまたはオフを制御する。ここで、ｉおよびｔは自然数であり、ｎは２以上の自然数である。

本開示の実施例では、電圧源の出力電圧を調整することによって、電源回路の定出力電流は実現され、直列に接続された複数の電界効果トランジスタの同時のオンおよびオフを制御することによって、高電圧および高速応答を実現する。

以下、電源回路について具体例と併せて詳しく説明する。

図２は、本開示の実施例による、単一チャネル電界放出電子源の回路図を示している。

図２に示すように、回路には、順次に直列に接続されたｎ個の電界効果トランジスタＳ_１、Ｓ_２、…、Ｓ_ｎ、過渡抑制ダイオード（ＴＶＳチューブ）またはツェナーダイオード（または電圧安定管）Ｄ_１１、Ｄ_１２、…、Ｄ_１ｎ、Ｄ_２２、…、Ｄ_２ｎ、Ｄ_４、ダイオードＤ_３２、…、Ｄ_３ｎ、抵抗Ｒ_２、Ｒ_１２ … Ｒ_１ｎが含まれている。そのうち、Ｒ_１２ … Ｒ_１ｎは、それぞれツェナーダイオードＤ_２２ … Ｄ_２ｎの両端に並列に接続されている。電界効果トランジスタＳ_１のソースは、負荷を流れる電流を検出するための検出ユニットに接続されている。電界効果トランジスタＳ_１のドレインは電界効果トランジスタＳ_２のソースに接続され、電界効果トランジスタＳ_２のドレインは電界効果トランジスタＳ_３のソースに接続され、…、電界効果トランジスタＳ_ｎ－１のドレインは電界効果トランジスタＳ_ｎのソースに接続され、電界効果トランジスタＳｎのドレインは、電界放出電子ソースのカソードに接続されている。電圧安定管Ｄ_２２のカソードは、電界効果トランジスタＳ_２のゲートに接続され、電圧安定管Ｄ_２２のアノードは、電界効果トランジスタＳ_２のソースに接続され、抵抗Ｒ_１２は、電圧安定管Ｄ_２２の両端と並列に接続され、逐次類推する。電圧安定管Ｄ_２３と抵抗Ｒ_１３の並列回路は、電界効果トランジスタＳ_３のゲートとソースとの間に接続され、…、電圧安定管Ｄ_２ｎと抵抗器Ｒ_１ｎの並列回路は、電界効果トランジスタＳ_ｎのソースとゲートとの間に接続される。定電圧管と抵抗で形成された並列回路により、電界効果トランジスタのゲート－ソース間電圧Ｕｇｓは、電界効果トランジスタのゲート－ソース間電圧の上限を超えないようになっている。電圧源は負の高電圧源であることができ、その負極が負の高電圧を出力し、その正極がグランドに接続されている。

Ｄ_１１のアノードは電界効果トランジスタＳ_１のソースに接続され、Ｄ_１１のカソードは電界効果トランジスタＳ_２のゲートに接続され、Ｄ_１ｎのアノードは電界効果トランジスタＳ_ｎのゲートに接続され、Ｄ_１ｎのカソードは電界放出電子源のカソードに接続されている。ｎ≧２の場合、Ｄ_１２のアノードはＳ_２のゲートに接続され、Ｄ_１２のカソードはＳ_３のゲートに接続され、Ｄ_１３、…、 Ｄ_１ｎ－１は前記Ｄ_１２とＳ_２及びＳ_３との接続方式と類似の式でそれぞれ電界効果トランジスタＳ_２、…、Ｓ_ｎに１対１で接続されている。単一の電界効果トランジスタの耐電圧は低く、複数の電界効果トランジスタを直列に接続することで高電圧を共有することができる。各電界効果トランジスタのソースとドレイン間の最大電圧値は、対応Ｄ_１ｎの電気的特性によって決まる。

電圧安定管を使用して電界効果トランジスタのソース電圧とドレイン電圧のバランスをとるだけでなく、抵抗とコンデンサの並列接続で実現することもできる。図３に示すように、抵抗Ｒ_３１とコンデンサＣ_１１によって形成される並列ネットワークは、図２の電圧安定管Ｄ_１１に取って代わる。

抵抗Ｒ_２の一端はグランドＧＮＤに接続され、他端は電圧安定管Ｄ_４のアノードに接続され、ダイオードＤ_４のカソードは電界放出電子源のカソードに接続される。その機能は、電界放出電子源が動作していないときに、電圧安定管Ｄ_４と抵抗Ｒ_２によって構築されたループを介してカソードに蓄積された電荷を放電することである。

ダイオードＤ_３２、…、Ｄ_３ｎのアノードはすべて制御信号生成ユニットに接続され、制御信号生成ユニットからの制御信号を受信することができ、制御信号の制御によってオンまたはオフになる。ダイオードＤ_３２、…、Ｄ_３ｎのカソードは、対応する電界効果トランジスタのゲートに接続されている。例えば、Ｄ_３２のカソードは電界効果トランジスタＳ_２のゲートに接続され、Ｄ_３３のカソードは電界効果トランジスタＳ_３のゲートに接続され、以下同様に、ダイオードＤ_３ｎのカソードは電界効果のゲートに接続される。ダイオードＤ_３ｎと電界効果トランジスタとの組み合わせにより、制御信号生成ユニットを保護し、制御信号生成ユニットが電界効果トランジスタのゲート電圧によって逆に破壊されることを防止する。

システム起動後、電圧源は負の高電圧を出力し、制御信号生成ユニットは電界効果トランジスタのゲート信号を制御し、例えばＳ_１、…、Ｓ_ｎを統一にオンまたはオフするように制御する。電界効果トランジスタＳ_１、．．、Ｓ_ｎがオンになると、電界放出電子源のカソードの電位が電圧源の出力電圧に達し、電界放出電子源のカソードとゲートとの電位差は、電界放出の臨界値よりも大きく、カソードがゲートに電子を放出する。このとき、ゲット、カソード、Ｓ_ｎ、…、Ｓ_１、検出ユニット、電圧源およびグランドが電流ループを構成する。

制御信号生成ユニットは、負荷を流れる電流と電流設定値を比較した結果に基づいて、電圧源から出力される負の高電圧を調整し、調整範囲は０ｖ?数Ｋｖであることができる。

検出ユニットは、電界放出電子源を流れる電流の大きさを検出し、電流検出値を制御信号生成ユニットにフィードバックする。検出ユニットを実現する方法は複数あるが、例えば、電流サンプリング抵抗、誘導コイル、ホールセンサーなどの一般的な方法はすべて、電流収集機能を実現できる。

制御信号生成ユニットは、電流検出値を受信し、電流検出値と電流設定値を比較することにより、電圧源から出力される負電圧を調整し、ループ内の定電流を実現する。制御信号生成ユニットの構築方法は複数あり、例えばオペアンプを使用したり、ＤＡとＡＤ付きのＭＣＵを使用したりすることができる。

本開示の実施例により提供される電源回路は、拡張が容易である。電界効果トランジスタＳ_１?Ｓ_ｎをそれぞれ可変抵抗領域またはピンチオフ領域で動作するように制御することにより、電源回路のオンまたはオフを制御することができる。したがって、電界放出電子源を結合して複数のポイントの電界放出電子源を形成することができ、異なるチャネル間の制御を容易になる。

図４は、本開示の実施例による複数のポイントの電界放出電子源の回路図を示している。図４に示すように、複数のポイントの電界放出電子源は、図１?図３を参照して説明した実施例の電源回路を少なくとも１つ含む。各電源回路は１つのチャネルを構成し、各電源回路は並列に接続されており、互いに個別に動作することができ、個別にオン／オフにすることができる。

図４に示されるように、当該複数のポイントの電界放出電子源は、ゲート部材および少なくとも１つのカソードをさらに含み、ゲート部材は、グランドに接続され、少なくとも１つのカソードは、少なくとも１つの電源回路に１対１で対応し、そして、少なくとも１つのカソードは、少なくとも１つの電源回路の出力端子に接続され、複数のカソードは、ゲート部材と平行に配置され、各カソードとゲート部材との間に電界放出電界が形成される。

図４に示すように、複数のポイントに分散される電界放出電子源のカソード部材は、複数のカソードから構成され、各カソードは、それぞれのチャネルに対応して高電圧電界を伝送する。各高電圧電界の伝送には独立した制御信号があり、同一時刻に１つのみの高電圧電界が伝送されることができる。

本開示の実施例によれば、１から数百の電界放出カソードを１つのチューブ構造に集積し、負の高電圧電源の出力電圧を調整することによって定電流制御を行うことに有利であり、これにより、回路はミリ秒以内に電流安定状態になる。

本開示は、高電圧定電流制御システムを備えた電界放出電子源を提供し、複数の電界効果トランジスタのカスケードによってカソード電界放出に必要な高電圧を共有し、単一の電界効果トランジスタの不十分な耐電圧の問題を解決し、回路の動作の信頼性を向上し、電界放出電子源制御システムの製造コストを削減させることができる。高電圧定電流制御システムの電界効果トランジスタは、速くオン／オフにするという特性を持っているため、高電圧定電流制御システムを備えた電界放出電子源は、瞬時のスタートオンおよびシャットダウンの機能を実現でき、電流閉ループ検出フィードバックメカニズムにより、各電界放出カソードの動作電流放出を一定にし、電界放出電子源の定電流動作モードを実現する。

これまで、好ましい実施例と併せて本開示を説明した。当業者は、本開示の実施例の精神および範囲から逸脱することなく、他の様々な変更、置換、および追加を行うことができることを理解されたい。したがって、本開示の実施例の範囲は、上記の特定の実施例に限定されるものではなく、添付の特許請求の範囲によって限定されるべきである。

Claims (11)

1. Ｓ_１のソースが電圧源の負極に接続され、Ｓ_ｎのドレインが電源回路の出力端子として負荷を接続する、ドレインおよびソースを介して順番に直列に接続された電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎであり、ｉ、ｎは自然数であり、ｎ≧２である）と、
   Ｄ_１１がＳ_２のゲートと前記電圧源の負極の間に並列に接続され、Ｄ_１ｎがＳ_ｎのゲートとＳ_ｎのドレインの間に並列に接続され、ｎ＞２の場合、残りのＤ_１ｉがＳ_ｉのゲートとＳ_ｉ＋１のゲートの間に並列に接続される、直列に接続された第１のダイオード群Ｄ_１ｉ（１≦ｉ≦ｎであり、ｉ、ｎは自然数であり、ｎ≧２である）と、
   Ｓ_ｉのゲートとソースに並列に接続される第１の抵抗群Ｒ_１ｊ（２≦ｊ≦ｎであり、ｊはｉの値に対応し、ｉ、ｊは自然数である）と、
   前記電圧源の出力電圧を調整して、負荷を流れる電流を一定にする電圧制御モジュールと、を含み、
   前記電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎである）は、可変抵抗領域で動作する
   ことを特徴とする電源回路。
2. 電界効果トランジスタＳ_ｉ（１≦ｉ≦ｎである）は、Ｎチャネル増強型電界効果トランジスタである、
   ことを特徴とする請求項１に記載の電源回路。
3. 前記電圧制御モジュールは、前記電源回路の出力端子に接続された負荷と直列に接続され、負荷を流れる電流を検出する検出ユニットと、
   負荷を流れる電流に応じて制御信号を生成し、前記制御信号を前記電圧源に印加する制御信号生成ユニットと、を含む
   ことを特徴とする請求項１に記載の電源回路。
4. 前記制御信号生成ユニットは、
   負荷を流れる電流を電流設定値と比較し、
   負荷を流れる電流が前記電流設定値よりも小さい場合は、前記電圧源の出力電圧を増加させ、
   負荷を流れる電流が前記電流設定値よりも大きい場合は、前記電圧源の出力電圧を低減させるように構成される
   ことを特徴とする請求項３に記載の電源回路。
5. Ｄ_２ｋのカソードがＳ_ｉのゲートに接続され、Ｄ_２ｋのアノードがＳ_ｉのソースに接続されている、並列に接続された第２のダイオード群Ｄ_２ｋ（２≦ｋ≦ｎであり、ｋはｉの値に対応し、ｋは自然数であり、ｎは２以上の自然数である）をさらに含む
   ことを特徴とする請求項１に記載の電源回路。
6. Ｄ_３ｔのカソードがＳ_ｉのゲートに接続され、Ｄ_３ｔのアノードが前記電圧制御モジュールによって出力された制御信号を受信して前記電界効果トランジスタＳ_ｉがオンまたはオフになるように制御する第３のダイオード群Ｄ_３ｔ（２≦ｔ≦ｎであり、ｔはｉの値に対応し、ｔは自然数であり、ｎは２以上の自然数である）をさらに含む
   ことを特徴とする請求項１に記載の電源回路。
7. 前記検出ユニットは、抵抗素子、インダクタンス素子、またはホールセンサー素子を含む、
   ことを特徴とする請求項３または４に記載の電源回路。
8. 前記制御信号生成ユニットが、オペアンプ、マイクロコントローラ、ＦＰＧＡ、またはシングルチップマイクロコンピュータを含む、
   ことを特徴とする請求項３または４に記載の電源回路。
9. 前記電源回路は、前記直列に接続された第１のダイオード群Ｄ_１ｉ（１≦ｉ≦ｎであり、ｉ、ｎは自然数であり、ｎ≧２である）を、直列に接続された抵抗およびコンデンサの並列接続構造に置き換えるように構成される、
   ことを特徴とする請求項１に記載の電源回路。
10. カソードが電界効果トランジスタＳ_ｎのドレインに接続され、アノードが第２の抵抗の一方の端部に接続される第４のダイオードと、
    もう一方の端部がグランドに接続されている第２の抵抗と、をさらに含む
    ことを特徴とする請求項１から９のいずれか一項に記載の電源回路。
11. 請求項１から１０のいずれか一項に記載の少なくとも１つの電源回路と、
    前記電源回路の、グランドに接続される電圧源の正極に接続されるゲート部材と、少なくとも１つのカソードと、を含み、前記少なくとも１つのカソードは、少なくとも１つの電源回路と１対１で対応し、前記少なくとも１つの電源回路の出力端子に接続され、前記複数のカソードと前記ゲート部材とが平行に配置され、各前記カソードと前記ゲート部材の間に電界放出電界が形成される
    ことを特徴とする複数のポイントの電界放出電子源。

Images