JP7240669B2 - インピーダンス測定のための標準試料 - Google Patents
インピーダンス測定のための標準試料 Download PDFInfo
- Publication number
- JP7240669B2 JP7240669B2 JP2019115722A JP2019115722A JP7240669B2 JP 7240669 B2 JP7240669 B2 JP 7240669B2 JP 2019115722 A JP2019115722 A JP 2019115722A JP 2019115722 A JP2019115722 A JP 2019115722A JP 7240669 B2 JP7240669 B2 JP 7240669B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- standard sample
- substrate
- main surface
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
この発明は、インピーダンス測定のための標準試料に関する。
特許文献１は、固体電解質等の測定対象のインピーダンスを測定するための測定系を開示している。同文献に説明されているように、インピーダンスの測定は、測定器の仕様のみならず、測定系の構成の影響を受けやすい。したがって、測定対象のインピーダンスを測定する前に、測定系が正常に動作していることを確認できれば便利である。
そこで、この発明の一実施形態は、インピーダンス測定のための標準試料を提供する。
標準試料とは、インピーダンスが既知の試料である。したがって、標準試料のインピーダンスを測定系によって測定したときに、既知のインピーダンスの値が得られるなら、測定系が正常に動作していることを確認できる。このような確認の後に、測定対象のインピーダンスを測定系で測定することにより、測定対象の正確なインピーダンスを測定することができる。
標準試料とは、インピーダンスが既知の試料である。したがって、標準試料のインピーダンスを測定系によって測定したときに、既知のインピーダンスの値が得られるなら、測定系が正常に動作していることを確認できる。このような確認の後に、測定対象のインピーダンスを測定系で測定することにより、測定対象の正確なインピーダンスを測定することができる。
この発明の一実施形態は、インピーダンス測定のための標準試料を提供する。標準試料は、基板と、前記基板の主面に形成された第１電極および第２電極と、前記基板に埋設されて前記第１電極および前記第２電極の間に接続され、標準インピーダンス回路を構成するための少なくとも一つの素子と、を含む。
一つの実施形態では、前記基板が、前記素子を収容する凹部を有し、前記凹部内に前記素子が埋設されている。前記標準試料は、前記凹部内に配置され、前記凹部内の前記素子と前記電極とを接続する接続部材をさらに含む。前記接続部材は、前記電極の表面に対して前記基板の主面に直交する方向に突出していない。
一つの実施形態では、前記基板が、前記素子を収容する凹部を有し、前記凹部内に前記素子が埋設されている。前記標準試料は、前記凹部内に配置され、前記凹部内の前記素子と前記電極とを接続する接続部材をさらに含む。前記接続部材は、前記電極の表面に対して前記基板の主面に直交する方向に突出していない。
一つの実施形態では、前記接続部材が、前記凹部の内壁に形成された導体膜を含む。導体膜は、典型的には金属膜である。ただし、導体膜は、非金属（たとえば燐）および／または半金属（たとえばホウ素）を構成元素として含んでいてもよい。前記導体膜は、メッキ層を含んでいてもよい。
一つの実施形態では、前記接続部材が、前記凹部内に配置された半田を含む。
一つの実施形態では、前記接続部材が、前記凹部内に配置された半田を含む。
一つの実施形態では、前記電極の外縁の内方に前記凹部が配置されている。
一つの実施形態では、前記電極の重心位置から偏心した位置に前記凹部が配置されている。ただし、前記凹部は、前記電極の重心位置に配置されてもよい。
一つの実施形態では、前記電極の外縁が、当該電極の重心位置から離れる方向に突出した凸形状部を有し、前記凸形状部に前記凹部が配置されている。
一つの実施形態では、前記電極の重心位置から偏心した位置に前記凹部が配置されている。ただし、前記凹部は、前記電極の重心位置に配置されてもよい。
一つの実施形態では、前記電極の外縁が、当該電極の重心位置から離れる方向に突出した凸形状部を有し、前記凸形状部に前記凹部が配置されている。
一つの実施形態では、前記基板が、第１主面と、前記第１主面の反対側の第２主面とを有する。前記第１電極が、前記基板の前記第１主面に形成されており、前記第２電極が、前記基板の前記第２主面に形成されている。前記凹部は、前記基板の前記第１主面および前記第２主面を貫通する貫通孔であってもよい。
前記標準試料は、前記凹部内に配置され前記凹部内の前記少なくとも一つの素子と前記第１電極とを接続する第１接続部材と、前記凹部内に配置され前記凹部内の前記少なくとも一つの素子と前記第２電極とを接続する第２接続部材と、をさらに含んでもよい。この場合に、前記第１接続部材が、前記第１電極の表面に対して、前記基板の前記第１主面に直交する方向に突出しておらず、前記第２接続部材が、前記第２電極の表面に対して、前記基板の前記第２主面に直交する方向に突出していないことが好ましい。前記第１電極の外縁の内方に前記凹部が配置されていてもよい。前記第１接続部材が、前記凹部の内壁に形成された導体膜を含んでもよい。前記第１接続部材が、前記凹部内に配置された半田を含んでもよい。前記第１電極の重心位置から偏心した位置に前記凹部が配置されていてもよい。前記第１電極の外縁が、当該第１電極の重心位置から離れる方向に突出した凸形状部を有し、前記凸形状部に前記凹部が配置されていてもよい。
一つの実施形態では、前記少なくとも一つの素子が、前記貫通孔内において、前記基板の厚み方向に配列して互いに結合された少なくとも２つの素子を含む。
前記標準試料は、前記凹部内に配置され前記凹部内の前記少なくとも一つの素子と前記第１電極とを接続する第１接続部材と、前記凹部内に配置され前記凹部内の前記少なくとも一つの素子と前記第２電極とを接続する第２接続部材と、をさらに含んでもよい。この場合に、前記第１接続部材が、前記第１電極の表面に対して、前記基板の前記第１主面に直交する方向に突出しておらず、前記第２接続部材が、前記第２電極の表面に対して、前記基板の前記第２主面に直交する方向に突出していないことが好ましい。前記第１電極の外縁の内方に前記凹部が配置されていてもよい。前記第１接続部材が、前記凹部の内壁に形成された導体膜を含んでもよい。前記第１接続部材が、前記凹部内に配置された半田を含んでもよい。前記第１電極の重心位置から偏心した位置に前記凹部が配置されていてもよい。前記第１電極の外縁が、当該第１電極の重心位置から離れる方向に突出した凸形状部を有し、前記凸形状部に前記凹部が配置されていてもよい。
一つの実施形態では、前記少なくとも一つの素子が、前記貫通孔内において、前記基板の厚み方向に配列して互いに結合された少なくとも２つの素子を含む。
一つの実施形態では、前記貫通孔が、前記基板の厚み方向の途中に段部を有する。
一つの実施形態では、前記素子が、前記段部に対して前記基板の厚み方向一方側に位置する第１素子と、前記段部に対して前記基板の厚み方向他方側に位置する第２素子とを含む。
一つの実施形態では、前記素子が、前記凹部内において、前記基板の主面に平行な方向に配列して互いに結合された少なくとも２つの素子を含む。
一つの実施形態では、前記素子が、前記段部に対して前記基板の厚み方向一方側に位置する第１素子と、前記段部に対して前記基板の厚み方向他方側に位置する第２素子とを含む。
一つの実施形態では、前記素子が、前記凹部内において、前記基板の主面に平行な方向に配列して互いに結合された少なくとも２つの素子を含む。
一つの実施形態では、前記電極が、前記基板の主面の外縁から内方に後退した位置に外縁を有している。
一つの実施形態では、前記基板に複数の前記凹部（たとえば貫通孔）が形成されている。
一つの実施形態では、前記素子がそれぞれ端子を有しており、前記素子が、前記凹部内において前記端子を互いに直付けして結合した少なくとも２つの素子を含む。
一つの実施形態では、前記基板に複数の前記凹部（たとえば貫通孔）が形成されている。
一つの実施形態では、前記素子がそれぞれ端子を有しており、前記素子が、前記凹部内において前記端子を互いに直付けして結合した少なくとも２つの素子を含む。
一つの実施形態では、前記基板が、第１の基板部品と、前記第１の基板部品に貼り合わせた第２の基板部品とを含む。そして、前記第１の基板部品および前記第２の基板部品の少なくとも一方に前記凹部が形成されている。
一つの実施形態では、前記凹部が前記基板の主面に対して斜めに延びている。
一つの実施形態では、前記電極が、前記基板の主面において、複数の部分に分割されている。換言すれば、基板の主面に複数の前記電極が形成されている。
一つの実施形態では、前記凹部が前記基板の主面に対して斜めに延びている。
一つの実施形態では、前記電極が、前記基板の主面において、複数の部分に分割されている。換言すれば、基板の主面に複数の前記電極が形成されている。
一つの実施形態では、複数の標準試料部品を組み合わせて標準試料（標準試料の組立体）が構成される。
一つの実施形態では、複数の標準試料部品を基板の主面に直交する方向に積層して、標準試料（標準試料の組立体）が構成される。
一つの実施形態では、複数の標準試料部品を基板の主面に沿って組み合わせて、すなわち、平面的に組み合わせて、標準試料（標準試料の組立体）が構成される。
一つの実施形態では、複数の標準試料部品を基板の主面に直交する方向に積層して、標準試料（標準試料の組立体）が構成される。
一つの実施形態では、複数の標準試料部品を基板の主面に沿って組み合わせて、すなわち、平面的に組み合わせて、標準試料（標準試料の組立体）が構成される。
一つの実施形態では、前記素子が少なくとも抵抗器を含む。
一つの実施形態では、前記素子が少なくともコンデンサを含む。
一つの実施形態では、前記素子が少なくともインダクタ（コイルなど）を含む。
一つの実施形態では、前記素子が、抵抗器と、前記抵抗器に直列または並列に接続されたコンデンサとを含む。
一つの実施形態では、前記素子が少なくともコンデンサを含む。
一つの実施形態では、前記素子が少なくともインダクタ（コイルなど）を含む。
一つの実施形態では、前記素子が、抵抗器と、前記抵抗器に直列または並列に接続されたコンデンサとを含む。
一つの実施形態では、複数の素子が直列に接続されて標準インピーダンス回路が構成される。
一つの実施形態では、複数の素子が並列に接続されて標準インピーダンス回路が構成される。
一つの実施形態では、複数の素子が直並列接続されて標準インピーダンス回路が構成される。
一つの実施形態では、複数の素子が並列に接続されて標準インピーダンス回路が構成される。
一つの実施形態では、複数の素子が直並列接続されて標準インピーダンス回路が構成される。
この発明により、インピーダンス測定のための標準試料を提供できる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、インピーダンスを測定するための測定系の構成を説明するためのブロック図である。
測定システム１は、測定器１１と、測定治具１４と、制御装置１０とを含む。この測定システム１は、この実施形態では、測定治具１４に保持された測定対象２０のインピーダンスを測定する。この測定システム１は、測定器１１に、同軸ケーブル４を介して測定治具１４を接続して構成されている。測定器１１が出力するデータは、制御装置１０に入力される。
図１は、インピーダンスを測定するための測定系の構成を説明するためのブロック図である。
測定システム１は、測定器１１と、測定治具１４と、制御装置１０とを含む。この測定システム１は、この実施形態では、測定治具１４に保持された測定対象２０のインピーダンスを測定する。この測定システム１は、測定器１１に、同軸ケーブル４を介して測定治具１４を接続して構成されている。測定器１１が出力するデータは、制御装置１０に入力される。
測定器１１は、自動平衡ブリッジ法によって測定対象２０のインピーダンスを測定するための装置であってもよい。また、測定器１１は、周波数応答解析によって測定対象２０のインピーダンスを測定するための装置（FRA: Frequency Response Analyzer）であってもよい。
測定治具１４は、内部に測定対象２０を収容して保持している保持容器２１と、この保持容器２１の上部開口を閉じる蓋２２とを含む。保持容器２１の内部には測定対象２０が収容されている。保持容器２１内には、測定対象２０を加熱するためのヒータ２３が配置されている。そのヒータ２３に対して、リード線２４によって電力が供給される。リード線２４は、蓋２２を通して測定治具１４外に引き出され、ヒータ２３を制御するための温度調節器１６に接続されている。この温度調節器１６によるヒータ２３の制御のために、保持容器２１内には、測定対象２０の温度を検出する熱電対２５が導入されている。測定対象２０の温度はヒータ２３の表面温度と同等とみなせるので、熱電対２５は、ヒータ２３の表面に接触するように配置されてもよい。
測定治具１４は、内部に測定対象２０を収容して保持している保持容器２１と、この保持容器２１の上部開口を閉じる蓋２２とを含む。保持容器２１の内部には測定対象２０が収容されている。保持容器２１内には、測定対象２０を加熱するためのヒータ２３が配置されている。そのヒータ２３に対して、リード線２４によって電力が供給される。リード線２４は、蓋２２を通して測定治具１４外に引き出され、ヒータ２３を制御するための温度調節器１６に接続されている。この温度調節器１６によるヒータ２３の制御のために、保持容器２１内には、測定対象２０の温度を検出する熱電対２５が導入されている。測定対象２０の温度はヒータ２３の表面温度と同等とみなせるので、熱電対２５は、ヒータ２３の表面に接触するように配置されてもよい。
測定治具１４は、必要に応じて、冷却装置１９によって冷却される。それによって、室温未満の温度での測定が可能になる。冷却装置１９は、液体窒素などの冷媒を入れたステンレスデュワーであってもよい。冷却装置１９で測定治具１４を冷却する一方で、ヒータ２３への通電を制御することによって、測定対象２０の温度を正確に制御できる。
制御装置１０は、たとえば、パーソナルコンピュータからなる。制御装置１０には、測定器１１および温度調節器１６が接続されている。制御装置１０は、これらを制御することにより、測定器１１によって測定対象２０を測定させながら測定器１１が出力する測定結果データを取得する測定制御とを実行する。
制御装置１０は、たとえば、パーソナルコンピュータからなる。制御装置１０には、測定器１１および温度調節器１６が接続されている。制御装置１０は、これらを制御することにより、測定器１１によって測定対象２０を測定させながら測定器１１が出力する測定結果データを取得する測定制御とを実行する。
図２は、測定治具１４の構成例を説明するための図解的な縦断面図である。図２は、可能な限り多くの構成要素を表すために、一部の構成要素の配置を変更して表してあり、したがって、必ずしも厳密な構造を表すものではない。
測定治具１４は、測定対象２０を収容する保持容器２１と、この保持容器２１の開口２１ａを閉じる蓋２２と、測定対象２０を支持する支持アセンブリ３２と、測定対象２０に異なる位置で接触する第１電極リードＥ１および第２電極リードＥ２とを含む。
測定治具１４は、測定対象２０を収容する保持容器２１と、この保持容器２１の開口２１ａを閉じる蓋２２と、測定対象２０を支持する支持アセンブリ３２と、測定対象２０に異なる位置で接触する第１電極リードＥ１および第２電極リードＥ２とを含む。
保持容器２１は、この実施形態では、有底円筒状であり、上部に開口２１ａを有し、開口２１ａの周囲に外向きのフランジ２１ｂが形成されている。蓋２２は、その周縁部の下面をフランジに合わせて保持容器２１に取り付けられる。蓋２２とフランジの間には、シール部材としてのＯリング３３が挟み込まれる。蓋２２とフランジ２１ｂとがクランプ３４によって固定され、それによって、保持容器２１に蓋２２が固定される。保持容器２１、蓋２２およびクランプ３４は、たとえば、ステンレスからなる。Ｏリング３３は、フッ素樹脂またはフッ素ゴムからなる。
支持アセンブリ３２は、蓋２２の下面に固定されており、蓋２２を保持容器２１に装着することによって、保持容器２１内に収容されるように構成されている。支持アセンブリ３２は、蓋２２に固定され、保持容器２１の軸線方向に沿って蓋２２の下面側に直線状に延びた複数本（たとえば４本）の支柱３５と、支柱３５の途中部に固定された下支持プレート３７と、下支持プレート３７の上方で支柱３５に沿って上下動可能に配置された上支持プレート３６と、上支持プレート３６と蓋２２の下面との間において各支柱３５に巻装されたコイルばね３８と、下支持プレート３７と上支持プレート３６との間において各支柱３５に螺合した丸ナット３９とを含む。４本の支柱３５は、容器の中心軸線まわりに等角度間隔をなすように配置されている。支柱３５の外周に螺子３５ａが螺刻してあり、その螺子３５ａに丸ナット３９が螺合している。コイルばね３８は、上支持プレート３６を丸ナット３９に向かって、すなわち、下方に向けて付勢する。支柱３５、コイルばね３８および丸ナット３９は、たとえばステンレスからなる。また、上支持プレート３６および下支持プレート３７は、たとえば、ＰＴＦＥ（ポリテトラフルオロエチレン）またはセラミックスからなる。
上支持プレート３６の下面には、保持容器２１の中心軸線上に第１電極リードＥ１が固定されている。第１電極リードＥ１は、測定対象２０に上方から接触する接点Ｅ１ａを下端に有している。
下支持プレート３７の下面には、保持容器２１の中心軸線上に第２電極リードＥ２が固定されている。第２電極リードＥ２は、測定対象２０に下方から接触する接点Ｅ２ａを上端に有している。下支持プレート３７の上面中央部には、凹所（この実施形態では平面視円形の凹所）が形成されている。この凹所内に板状のヒータ２３が配置されている。第２電極リードＥ２の接点Ｅ２ａは、凹所の中央位置で下支持プレート３７を貫通し、さらに、ヒータ２３の中央位置を貫通してその上面から上方に突出している。この接点Ｅ２ａ上に測定対象２０が配置される。ヒータ２３は、たとえば、シリコンラバーヒータまたはセラミックヒータからなる。下支持プレート３７は、測定対象２０を支持する測定対象支持部材の一例である。そして、凹所内に測定対象２０を配置する測定対象配置位置が設定されている。凹所は、測定対象２０を支持する対象支持部であり、その底面（より正確にはヒータ２３の表面）は、測定対象２０を支持する支持面である。
下支持プレート３７の下面には、保持容器２１の中心軸線上に第２電極リードＥ２が固定されている。第２電極リードＥ２は、測定対象２０に下方から接触する接点Ｅ２ａを上端に有している。下支持プレート３７の上面中央部には、凹所（この実施形態では平面視円形の凹所）が形成されている。この凹所内に板状のヒータ２３が配置されている。第２電極リードＥ２の接点Ｅ２ａは、凹所の中央位置で下支持プレート３７を貫通し、さらに、ヒータ２３の中央位置を貫通してその上面から上方に突出している。この接点Ｅ２ａ上に測定対象２０が配置される。ヒータ２３は、たとえば、シリコンラバーヒータまたはセラミックヒータからなる。下支持プレート３７は、測定対象２０を支持する測定対象支持部材の一例である。そして、凹所内に測定対象２０を配置する測定対象配置位置が設定されている。凹所は、測定対象２０を支持する対象支持部であり、その底面（より正確にはヒータ２３の表面）は、測定対象２０を支持する支持面である。
測定対象２０の下面を第２電極リードＥ２の接点Ｅ２ａに接触させて配置した状態で、上支持プレート３６を下降させることにより、第１電極リードＥ１の接点Ｅ１ａを測定対象２０の上面に接触させることができる。具体的には、丸ナット３９をまわして下方に移動させることにより、コイルばね３８のばね力によって上支持プレート３６が押し下げられ、第１電極リードＥ１の接点Ｅ１ａが測定対象２０の上面に達する。さらに、丸ナット３９をまわして下方に移動させることにより、コイルばね３８のばね力によって、第１電極リードＥ１の接点Ｅ１ａが測定対象２０の上面に押し付けられ、それによって、測定対象２０の下面が第２電極リードＥ２の接点Ｅ２ａに押し付けられる。
測定対象２０は、たとえば、板状に形成されており、その上面および下面には電極２０ａ，２０ｂが予め形成されている。これらの電極２０ａ，２０ｂが、第１電極リードＥ１および第２電極リードＥ２の接点Ｅ２ａに接触する。
測定治具１４は、さらに、第１同軸ケーブル４１、第２同軸ケーブル４２、第３同軸ケーブル４３および第４同軸ケーブル４４を含む。これらの同軸ケーブル４１～４４は、芯線４１ａ～４４ａと、この芯線４１ａ～４４ａを取り囲むシールド線４１ｂ～４４ｂと、芯線４１ａ～４４ａおよびシールド線４１ｂ～４４ｂの間を絶縁する絶縁体４１ｃ～４４ｃとを含む。芯線４１ａ～４４ａは、たとえば、銅撚線またはステンレス線からなる。シールド線４１ｂ～４４ｂは、たとえば、銅撚線またはステンレス線からなる。絶縁体４１ｃ～４４ｃは、たとえば、ＰＴＦＥ、ポリイミドまたはセラミックスからなる。たとえば、測定治具１４を２５０℃以上の耐熱仕様とする場合には、芯線およびシールド線をステンレスとし、それらの間の絶縁体をポリイミドとしてもよい。
測定治具１４は、さらに、第１同軸ケーブル４１、第２同軸ケーブル４２、第３同軸ケーブル４３および第４同軸ケーブル４４を含む。これらの同軸ケーブル４１～４４は、芯線４１ａ～４４ａと、この芯線４１ａ～４４ａを取り囲むシールド線４１ｂ～４４ｂと、芯線４１ａ～４４ａおよびシールド線４１ｂ～４４ｂの間を絶縁する絶縁体４１ｃ～４４ｃとを含む。芯線４１ａ～４４ａは、たとえば、銅撚線またはステンレス線からなる。シールド線４１ｂ～４４ｂは、たとえば、銅撚線またはステンレス線からなる。絶縁体４１ｃ～４４ｃは、たとえば、ＰＴＦＥ、ポリイミドまたはセラミックスからなる。たとえば、測定治具１４を２５０℃以上の耐熱仕様とする場合には、芯線およびシールド線をステンレスとし、それらの間の絶縁体をポリイミドとしてもよい。
第１同軸ケーブル４１の芯線４１ａの一端および第２同軸ケーブル４２の芯線４２ａの一端は、第１電極リードＥ１にそれぞれ接続されている。第３同軸ケーブル４３の芯線４３ａの一端および第４同軸ケーブル４４の芯線４４ａの一端は、第２電極リードＥ２にそれぞれ接続されている。
第１同軸ケーブル４１および第２同軸ケーブル４２は、上支持プレート３６に形成された貫通孔（図示省略）を貫通しており、それらの上端は、蓋２２を貫通するフィードスルー（同軸）４６，４７にそれぞれ結合され、かつ支持されている。第３同軸ケーブル４３および第４同軸ケーブル４４は、下支持プレート３７に形成された貫通孔（図示省略）を貫通し、さらに上支持プレート３６に形成された貫通孔（図示省略）を貫通しており、それらの上端は、蓋２２を貫通するフィードスルー（同軸）４８，４９にそれぞれ結合され、かつ支持されている。フィードスルー（同軸）４６～４９は、絶縁型であり、芯線部のみならずシールド部も蓋２２から絶縁された状態で、蓋２２を貫通して当該蓋２２に固定されている。
第１同軸ケーブル４１および第２同軸ケーブル４２は、上支持プレート３６に形成された貫通孔（図示省略）を貫通しており、それらの上端は、蓋２２を貫通するフィードスルー（同軸）４６，４７にそれぞれ結合され、かつ支持されている。第３同軸ケーブル４３および第４同軸ケーブル４４は、下支持プレート３７に形成された貫通孔（図示省略）を貫通し、さらに上支持プレート３６に形成された貫通孔（図示省略）を貫通しており、それらの上端は、蓋２２を貫通するフィードスルー（同軸）４８，４９にそれぞれ結合され、かつ支持されている。フィードスルー（同軸）４６～４９は、絶縁型であり、芯線部のみならずシールド部も蓋２２から絶縁された状態で、蓋２２を貫通して当該蓋２２に固定されている。
測定治具１４の保持容器２１内の雰囲気を制御するために、蓋２２には、ガス導入管２６および排気管２７が取り付けられている。たとえば、排気管２７を真空ポンプなどの排気設備（図示せず）に接続し、ガス導入管２６を不活性ガスタンク等のガス供給源（図示せず）に接続することにより、保持容器２１内の雰囲気を制御できる。ガス導入管２６および排気管２７には、この実施形態では、それぞれガスバルブ３０，３１が介装されている。
図３は、この発明の第１の実施形態に係る標準試料５１の平面図である。また、図４は、図３の線IV－IVにおける断面構造を示す断面図である。標準試料５１は、インピーダンスが既知の標準インピーダンス回路を内蔵した試料である。標準試料５１は、前述の測定系において、測定対象２０に代えて測定治具１４内に配置することができ、当該測定系によってインピーダンスの測定が可能な形態を有している。具体的には、標準試料５１は、下支持プレート３７の凹所の測定対象配置位置に配置でき、その状態で第１電極リードＥ１の接点Ｅ１ａおよび第２電極リードＥ２の接点Ｅ２ａを接触させて、標準インピーダンス回路のインピーダンスを測定できるように設計されている。
より具体的に説明すると、標準試料５１は、基板Ｂと、基板Ｂの主面に形成された電極Ｔ１，Ｔ２と、標準インピーダンス回路を構成する素子Ｄとを含む。電極は、基板Ｂの第１主面Ｂａに形成された第１電極Ｔ１と、基板Ｂの第２主面Ｂｂに形成された第２電極Ｔ２とを含む。基板Ｂは、絶縁基板であり、たとえばフッ素樹脂系基板であってもよい。電極Ｔ１，Ｔ２は、導体（典型的には金属）からなり、基板Ｂの主面に形成された導体膜（典型的には金属膜）で構成されている。この導体膜は、たとえば基板Ｂの主面に接する主体膜６７（たとえば銅膜等の金属膜）と、主体膜６７上に形成されたメッキ層６８とを含む。メッキ層６８は、電解メッキまたは無電解メッキによって形成されてもよい。メッキ層６８は、金メッキ層、銅メッキ層およびニッケルメッキ層のうちの少なくとも一つを含んでいてもよい。むろん、メッキ層６８は、金、銅およびニッケル以外の金属を含んでいてもよいし、非金属および／または半金属を含んでいてもよい。たとえば、無電解メッキによって形成されるニッケルメッキ層は、燐等の非金属や、ホウ素等の半金属を構成元素として含む場合がある。
基板Ｂは、たとえば円板状に形成されている。基板Ｂの第１主面Ｂａはたとえば円形である。基板Ｂの第２主面Ｂｂは、たとえば円形である。第１主面Ｂａおよび第２主面Ｂｂを接続する側面Ｂｃは、たとえば円筒面である。第１電極Ｔ１は、第１主面Ｂａの外縁から内方に後退した位置に外縁を有していてもよい。第１電極Ｔ１は、第１主面Ｂａと同心の円形に形成されていてもよい。同様に、第２電極Ｔ２は、第２主面Ｂｂの外縁から内方に後退した位置に外縁を有していてもよい。第２電極Ｔ２は、第２主面Ｂｂと同心の円形に形成されていてもよい。
基板Ｂの主面Ｂａ，Ｂｂには凹部が形成されている。この実施形態では、凹部は、基板Ｂを貫通する貫通孔Ｈである。貫通孔Ｈは、第１主面Ｂａおよび第２主面Ｂｂを貫通している。貫通孔Ｈは、この実施形態では、第１電極Ｔ１および第２電極Ｔ２を貫通している。換言すれば、貫通孔Ｈは、第１電極Ｔ１および第２電極Ｔ２の外縁の内方に形成されている。貫通孔Ｈは、基板Ｂの厚さ方向に延びて基板Ｂを貫通している。貫通孔Ｈは、この実施形態では、平面視において、基板Ｂの重心位置から偏心した位置に配置されている。さらに、この実施形態では、貫通孔Ｈは、平面視において、第１電極Ｔ１および第２電極Ｔ２の重心位置から偏心した位置に配置されている。より具体的には、第１電極Ｔ１および第２電極Ｔ２の外縁に近い位置に貫通孔Ｈが形成されている。貫通孔Ｈは、全体が第１電極Ｔ１および／または第２電極Ｔ２の内部領域に配置されている必要はなく、その一部が第１電極Ｔ１および／または第２電極Ｔ２の内部領域に配置され、一部が第１電極Ｔ１および／または第２電極Ｔ２の外部に配置されていてもよい。
貫通孔Ｈ内に素子Ｄ（Ｄ１～Ｄ４）が埋設されている。この実施形態では、複数の素子Ｄ１～Ｄ４が貫通孔Ｈに埋設されている。各素子Ｄ１～Ｄ４は、素子本体７１～７４と端子７１ａ～７４ａ，７１ｂ～７４ｂとを有している。たとえば、素子Ｄ１～Ｄ３は、抵抗器（たとえばチップ抵抗器）であってもよく、素子Ｄ４はコンデンサ（たとえばチップコンデンサ）であってもよい。
抵抗器Ｄ３およびコンデンサＤ４は、貫通孔Ｈ内で、基板Ｂの厚さ方向に長手方向を沿わせた姿勢で縦置きされている。抵抗器Ｄ３およびコンデンサＤ４は、基板Ｂの主面Ｂａ，Ｂｂに沿う方向に並列配置され、それぞれの端子７３ａ，７４ａ；７３ｂ，７４ｂ同士を接触させて、半田８１；８２によって並列接続されている。さらに、２つの抵抗器Ｄ１，Ｄ２は、基板Ｂの主面Ｂａ，Ｂｂに沿う方向に並列配置され、それぞれの端子７１ａ，７２ａ；７１ｂ，７２ｂ同士を接触させて、半田８２；８３によって並列接続されている。そして、抵抗器Ｄ３およびコンデンサＤ４の並列回路と、２の抵抗器Ｄ１，Ｄ２の並列回路とが、基板Ｂの厚さ方向に沿って縦列配置されている。そして、これらの並列回路が、端子７１ａ，７２ａと端子７３ｂ，７４ｂとを対向させて、半田８２によって直列接続されている。すなわち、複数の素子Ｄ１～Ｄ４の端子７１ａ～７４ａ，７１ｂ～７４ｂを直付けして電気回路（標準インピーダンス回路）が形成されている。
標準インピーダンス回路の回路図例を図５に示す。２つの抵抗器Ｄ１，Ｄ２は、たとえばそれぞれ２００Ωの抵抗値を有しており、それらが並列接続されて１００Ωの電気抵抗を構成している。この電気抵抗に、コンデンサＤ４（たとえば６８ｐＦ）および抵抗器Ｄ３（たとえば６．８ｋΩ）の並列回路が接続されて、直並列回路からなる標準インピーダンス回路が構成されている。
再び、図３および図４を参照して、貫通孔Ｈの側壁７５において第１主面Ｂａに近い位置には、第１導体膜Ｍ１（典型的には金属膜）が形成されている。第１導体膜Ｍ１は、第１電極Ｔ１に接続されている。第１導体膜Ｍ１は、第１主面Ｂａ側のメッキ層６８と一体的に形成されたメッキ層であってもよい。第１導体膜Ｍ１は、半田８５（たとえばクリーム半田）を介して、抵抗器Ｄ３およびコンデンサＤ４の端子７３ａ，７４ａならびにそれらを接続している半田８１に接合されている。それにより、標準インピーダンス回路の一端が第１電極Ｔ１に接続されている。
貫通孔Ｈの側壁７５において第２主面Ｂｂに近い位置には、第２導体膜Ｍ２（典型的には金属膜）が形成されている。第２導体膜Ｍ２は第２電極Ｔ２に接続されている。第２導体膜Ｍ２は、第２主面Ｂｂ側のメッキ層６８と一体的に形成されたメッキ層であってもよい。第２導体膜Ｍ２は、半田８６（たとえばクリーム半田）を介して、２つの抵抗器Ｄ１，Ｄ２の端子７１ｂ，７２ｂおよびそれらを接続している半田８３に接合されている。それにより、標準インピーダンス回路の他端が第２電極Ｔ２に接続されている。
こうして、第１電極Ｔ１および第２電極Ｔ２の間に、標準インピーダンス回路が接続されている。半田８１，８５は、第１電極Ｔ１の表面よりも突出しないように配置されている。より具体的には、半田８５の表面は、第１電極Ｔ１の表面が含まれる平面に対して、基板Ｂの内方（厚み内）に後退するように窪んだ表面を有している。同様に、半田８３，８６は、第２電極Ｔ２の表面よりも突出しないように配置されている。より具体的には、半田８６の表面は、第２電極Ｔ２の表面が含まれる平面に対して、基板Ｂの内方（厚み内）に後退するように窪んだ表面を有している。
図６は、貫通孔Ｈ内の素子Ｄ１～Ｄ４の配置例を示す。抵抗器Ｄ３は、たとえば、扁平な直方体形状（矩形板状）を有している。これに並列接続されるコンデンサＤ４は、たとえば、直方体形状を有している。コンデンサＤ４の側面と抵抗器Ｄ３の主面とが重ね合わせられ、端子７３ａ，７４ａ；７３ｂ，７４ｂ同士が直付けされる。２つの抵抗器Ｄ１，Ｄ２は、たとえば扁平な直方体形状（たとえば矩形板状）を有しており、実質的に同形同大である。これらの主面同士が重ね合わせられ、端子７１ａ，７２ａ；７１ｂ，７２ｂ同士が直付けされる。この２つの抵抗器Ｄ１，Ｄ２の並列回路と、コンデンサＤ４および抵抗器Ｄ３の並列回路とが端子同士を直付けして接合されることにより、組立体が構成されている。この組立体が、貫通孔Ｈ内に配置されている。
貫通孔Ｈは、コンデンサＤ４および抵抗器Ｄ３を収容する大径部７６と、２つの抵抗器Ｄ１，Ｄ２を収容する小径部７７とを有している。大径部７６および小径部７７は、いずれも円筒形状または多角筒形状であり、同心に配置されている。小径部７７は、大径部７６よりも小径である。大径部７６と小径部７７とは、段部７８によって接続されている。段部７８は、基板Ｂの主面Ｂａ，Ｂｂに沿っているが、これらの主面Ｂａ，Ｂｂに必ずしも平行である必要はない。小径部７７は、組立体のコンデンサＤ４および抵抗器Ｄ３の部分が通り抜けないように径が設定されている。そのため、組立体を貫通孔Ｈに入れたときに、コンデンサＤ４および／または抵抗器Ｄ３が段部７８に引っ掛かり、それによって、組立体が貫通孔Ｈ内で位置決めされる。それにより、標準試料５１の組立性が良くなる。
組立体が貫通孔Ｈ内に位置決めされた状態で、抵抗器Ｄ３およびコンデンサＤ４の第１主面Ｂａ側の端子７３ａおよび７４ａは、第１電極Ｔ１の表面を含む平面から所定距離だけ内方に後退した位置にあり、第１導体膜Ｍ１に対向している。また、抵抗器Ｄ１，Ｄ２の第２主面Ｂｂ側の端子７１ｂ，７２ｂは、第２電極Ｔ２の表面を含む平面から所定距離だけ内方に後退した位置にあり、第２導体膜Ｍ２に対向している。
この実施形態では、第１導体膜Ｍ１の表面は、大径部７６よりもさらに大径の円筒面を形成している。また、第２導体膜Ｍ２の表面は、小径部７７よりもさらに小径の円筒面を形成している。
このような標準試料５１は、測定治具１４内に配置され、第１電極リードＥ１の接点Ｅ１ａを第１電極Ｔ１（または第２電極Ｔ２）に当接させ、かつ第２電極リードＥ２の接点Ｅ２ａを第２電極Ｔ２（第１電極Ｔ１）に当接させた状態とされる。このとき、接点Ｅ１ａ，Ｅ２ａは、貫通孔Ｈを回避した位置（典型的には、平面視における第１および第２電極Ｔ１，Ｔ２の重心位置）で、第１および第２電極Ｔ１，Ｔ２にそれぞれ接することが好ましい。この状態で、標準試料５１に対するインピーダンス測定が行われる。その測定結果が、標準試料５１に内蔵された標準インピーダンス回路の既知の値と整合すれば、測定系が正常に動作していることを確認することができる。このような確認の後に、測定対象２０に対するインピーダンス測定を実施すれば、インピーダンスの正確な測定が可能になる。
このような標準試料５１は、測定治具１４内に配置され、第１電極リードＥ１の接点Ｅ１ａを第１電極Ｔ１（または第２電極Ｔ２）に当接させ、かつ第２電極リードＥ２の接点Ｅ２ａを第２電極Ｔ２（第１電極Ｔ１）に当接させた状態とされる。このとき、接点Ｅ１ａ，Ｅ２ａは、貫通孔Ｈを回避した位置（典型的には、平面視における第１および第２電極Ｔ１，Ｔ２の重心位置）で、第１および第２電極Ｔ１，Ｔ２にそれぞれ接することが好ましい。この状態で、標準試料５１に対するインピーダンス測定が行われる。その測定結果が、標準試料５１に内蔵された標準インピーダンス回路の既知の値と整合すれば、測定系が正常に動作していることを確認することができる。このような確認の後に、測定対象２０に対するインピーダンス測定を実施すれば、インピーダンスの正確な測定が可能になる。
貫通孔Ｈからは素子Ｄも半田も突出していないので、接点Ｅ１ａ，Ｅ２ａがそれらに接触することを回避できる。したがって、貫通孔Ｈ内に形成された標準インピーダンス回路が損傷を受けることを回避できる。
第１および第２電極リードＥ１，Ｅ２の接点Ｅ１ａ，Ｅ２ａは、図２に示すような形状である必要はない。とくに、接点Ｅ１ａ，Ｅ２ａは、図２の場合よりも大きな面積で測定対象２０の電極２０ａ，２０ｂに接するように構成されていてもよい。より具体的には、接点Ｅ１ａ，Ｅ２ａは、電極２０ａ，２０ｂの全面に接触してもよいし、電極２０ａ，２０ｂよりも大きな面積を有していてもよい。また、測定対象２０の電極２０ａ，２０ｂは、測定対象２０の主面全域に亘って形成されていてもよい。
第１および第２電極リードＥ１，Ｅ２の接点Ｅ１ａ，Ｅ２ａは、図２に示すような形状である必要はない。とくに、接点Ｅ１ａ，Ｅ２ａは、図２の場合よりも大きな面積で測定対象２０の電極２０ａ，２０ｂに接するように構成されていてもよい。より具体的には、接点Ｅ１ａ，Ｅ２ａは、電極２０ａ，２０ｂの全面に接触してもよいし、電極２０ａ，２０ｂよりも大きな面積を有していてもよい。また、測定対象２０の電極２０ａ，２０ｂは、測定対象２０の主面全域に亘って形成されていてもよい。
接点Ｅ１ａ，Ｅ２ａが大きな接触面を有するとき、標準試料５１の測定に際して、接点Ｅ１ａ，Ｅ２ａの接触面は、貫通孔Ｈに対向し、貫通孔Ｈを覆ってもよい。このような場合でも、貫通孔Ｈからは素子Ｄも半田も突出していないので、接点Ｅ１ａ，Ｅ２ａの接触面と電極Ｔ１，Ｔ２とを良好な面接触状態とすることができ、貫通孔Ｈ内の素子等が損傷を受けることもない。
図７は、この発明の第２の実施形態に係る標準試料５２の平面図である。この実施形態では、第１電極Ｔ１および第２電極Ｔ２（図４を併せて参照）が、平面視において涙滴形に形成されている。換言すれば、第１および第２電極Ｔ１，Ｔ２の外縁には、電極Ｔ１，Ｔ２の重心位置から離れる方向に突出した凸形状部８８が形成されている。この凸形状部８８の領域に、貫通孔Ｈが形成され、その貫通孔Ｈ内に標準インピーダンス回路を構成する素子Ｄが埋設されている。
このような構成により、第１および第２電極Ｔ１，Ｔ２は、接点Ｅ１ａ，Ｅ２ａ（図２参照）との接触のための広い領域を有することができる。それにより、測定系での測定が一層容易になる。具体的には、接点Ｅ１ａ，Ｅ２ａの接触面が大きいときでも、貫通孔Ｈを回避して第１および第２電極Ｔ１，Ｔ２に接点Ｅ１ａ，Ｅ２ａを接触させることができる。
図８は、この発明の第３の実施形態に係る標準試料５３の図解的な断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに一つの素子Ｄが埋設されている。素子Ｄは、抵抗器であってもよいし、コンデンサであってもよい。貫通孔Ｈは、基板Ｂの主面Ｂａ，Ｂｂに垂直に延びている。素子Ｄは、貫通孔Ｈの延びる方向に長手方向を整合させて縦置き状態で貫通孔Ｈ内に収容されている。基板Ｂの厚さは、素子Ｄの長手方向の長さよりも大きい。素子Ｄは、素子本体７０と一対の端子７０ａ，７０ｂとを含む。一方の端子７０ａは、半田８５を介して、貫通孔Ｈの内壁に形成された第１導体膜Ｍ１（典型的には金属膜）に接合されている。第１導体膜Ｍ１は、基板Ｂの第１主面Ｂａに形成された第１電極Ｔ１に接続されている。素子Ｄの他方の端子７０ｂは、半田８６を介して、貫通孔Ｈの内壁に形成された第２導体膜Ｍ２（典型的には金属膜）に接合されている。第２導体膜Ｍ２は、基板Ｂの第２主面Ｂｂに形成された第２電極Ｔ２に接続されている。こうして、第１電極Ｔ１と第２電極Ｔ２との間に一つの素子Ｄが接続されており、この一つの素子Ｄが、標準インピーダンス回路を形成している。
図９は、この発明の第４の実施形態に係る標準試料５４の構成を説明するための図解的な断面図である。この実施形態の標準試料５４は、図８の構成の標準試料５３を複数個組み合わせて構成された組立体である。より具体的には、標準試料組立体は、複数（この実施形態では３個）の標準試料５３を積層して構成されている。各標準試料５３は、基板Ｂ（Ｂ１，Ｂ２，Ｂ３）と、基板Ｂ１，Ｂ２，Ｂ３に形成された貫通孔Ｈに埋設された素子Ｄ１，Ｄ２，Ｄ３と、基板Ｂ１，Ｂ２，Ｂ３の第１主面Ｂａに形成された第１電極Ｔ１と、基板Ｂ１，Ｂ２，Ｂ３の第２主面Ｂｂに形成された第２電極Ｔ２とを含む。第１および第２電極Ｔ１，Ｔ２と素子Ｄ１～Ｄ３との接続は、図８の場合と同様であるので、図９の各部には図８の対応部分と同じ参照符号を付す。
各基板Ｂ１，Ｂ２，Ｂ３には、位置合わせ孔９０が形成されている。位置合わせ孔９０は、第１および第２電極Ｔ１，Ｔ２の外側に配置されている。この実施形態では、複数の異なる位置に位置合わせ孔９０が形成されている。位置合わせ孔９０は、基板Ｂ１，Ｂ２，Ｂ３を貫通している。より具体的には、位置合わせ孔９０は、基板Ｂ１，Ｂ２，Ｂ３の第１および第２主面Ｂａ，Ｂｂに垂直な方向に沿って基板Ｂ１，Ｂ２，Ｂ３を貫通している。複数の基板Ｂ１，Ｂ２，Ｂ３の位置合わせ孔９０は、対応する位置に形成されている。
複数の標準試料５３は、位置合わせ孔９０を整合させて積層されている。複数の基板Ｂ１，Ｂ２，Ｂ３の対応する位置合わせ孔９０を貫通するように、位置合わせ棒９１が挿入されている。これにより、複数の基板Ｂ１，Ｂ２，Ｂ３の相対位置が規制されており、それによって、複数の基板Ｂ１，Ｂ２，Ｂ３の第１および第２電極Ｔ１，Ｔ２が位置合わせされている。したがって、複数の基板Ｂ１，Ｂ２，Ｂ３は、隣り合う一対の基板Ｂ１，Ｂ２；基板Ｂ２，Ｂ３の第１電極Ｔ１および第２電極Ｔ２が当接し、それらの間が導通している。それにより、最上段の基板Ｂ１の第１電極Ｔ１と、最下段の基板Ｂ３の第２電極Ｔ２との間に、複数の素子Ｄ１～Ｄ３の直列回路からなる標準インピーダンス回路が形成されている。
複数の素子Ｄ１～Ｄ３は、同一種類の素子であってもよいし、異なる種類の素子であってもよい。たとえば、複数の素子Ｄ１～Ｄ３がいずれも抵抗器であってもよいし、複数の素子Ｄ１～Ｄ３の少なくとも一つがコンデンサを含んでいてもよい。
図１０は、この発明の第５の実施形態に係る標準試料５５の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに、複数（図１０の例では３個）の素子Ｄ１～Ｄ３が収容されている。複数の素子Ｄ１～Ｄ３は、この実施形態では直列接続されている。複数の素子Ｄ１～Ｄ３は、貫通孔Ｈの延びる方向、すなわち、第１主面Ｂａに垂直（したがって第２主面Ｂｂにも垂直）な縦方向に長手方向を整合させて縦配置されている。
図１０は、この発明の第５の実施形態に係る標準試料５５の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに、複数（図１０の例では３個）の素子Ｄ１～Ｄ３が収容されている。複数の素子Ｄ１～Ｄ３は、この実施形態では直列接続されている。複数の素子Ｄ１～Ｄ３は、貫通孔Ｈの延びる方向、すなわち、第１主面Ｂａに垂直（したがって第２主面Ｂｂにも垂直）な縦方向に長手方向を整合させて縦配置されている。
縦配置された各素子Ｄ１～Ｄ３は、素子本体７１～７３と、素子本体７１～７３の上下、すなわち、基板Ｂの第１主面Ｂａ側および第２主面Ｂｂ側にそれぞれ配置された一対の端子７１ａ～７３ａ，７１ｂ～７３ｂとを有している。複数の素子Ｄ１～Ｄ３は、縦方向に配列されている。そして、縦方向に隣接する素子Ｄ１～Ｄ３の端子同士を直付け（より具体的には端子同士の半田接合）して直列に接続されている。
貫通孔Ｈの内壁には、第１主面Ｂａの近傍に第１電極Ｔ１に接続された第１導体膜（典型的には金属膜）Ｍ１が形成されており、第２主面Ｂｂの近傍に第２電極Ｔ２に接続された第２導体膜Ｍ２（典型的には金属膜）が形成されている。第１導体膜Ｍ１と第２導体膜Ｍ２とは、互いに分離されている。すなわち、貫通孔Ｈの内壁は、第１導体膜Ｍ１と第２導体膜Ｍ２との間において露出している。第１主面Ｂａに最も近い位置の素子Ｄ１の第１主面Ｂａ側の端子７１ａは、第１導体膜Ｍ１に半田８５によって接続されている。第２主面Ｂｂに最も近い素子Ｄ３の第２主面Ｂｂ側の端子７３ｂは、第２導体膜Ｍ２に半田８６によって接続されている。これにより、複数の素子Ｄ１～Ｄ３の直列回路からなる標準インピーダンス回路が、第１電極Ｔ１および第２電極Ｔ２の間に接続されている。
この実施形態では、複数の素子Ｄ１～Ｄ３は、少なくとも平面視におけるサイズがほぼ同等である。それに応じて、貫通孔Ｈの横断面はいずれの位置においてもほぼ一様な形状を有しており、貫通孔Ｈの内壁面は、段部のない面（たとえば円筒面または多角筒面）となっている。
図１１は、この発明の第６の実施形態に係る標準試料５６の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに、複数（図１１の例では３個）の素子Ｄ１～Ｄ３が収容されている。複数の素子Ｄ１～Ｄ３は、この実施形態では並列接続されている。複数の素子Ｄ１～Ｄ３は、貫通孔Ｈの延びる方向、すなわち、第１主面Ｂａに垂直（したがって第２主面Ｂｂにも垂直）な縦方向に長手方向を整合させて縦配置されている。
図１１は、この発明の第６の実施形態に係る標準試料５６の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに、複数（図１１の例では３個）の素子Ｄ１～Ｄ３が収容されている。複数の素子Ｄ１～Ｄ３は、この実施形態では並列接続されている。複数の素子Ｄ１～Ｄ３は、貫通孔Ｈの延びる方向、すなわち、第１主面Ｂａに垂直（したがって第２主面Ｂｂにも垂直）な縦方向に長手方向を整合させて縦配置されている。
縦配置された各素子Ｄ１～Ｄ３は、素子本体７１～７３と、素子本体７１～７３の上下、すなわち、基板Ｂの第１主面Ｂａ側および第２主面Ｂｂ側にそれぞれ配置された一対の端子７１ａ～７３ａ，７１ｂ～７３ｂとを有している。複数の素子Ｄ１～Ｄ３は、この実施形態では、貫通孔Ｈの延びる方向に関する長さがほぼ等しい。複数の素子Ｄ１～Ｄ３は、横方向、すなわち、第１主面Ｂａに平行（したがって、第２主面Ｂｂにも平行）な方向に配列されている。そして、横方向に隣接する素子Ｄ１，Ｄ２；Ｄ２，Ｄ３の端子同士を直付け（より具体的には端子同士の半田接合）して並列に接続されている。
貫通孔Ｈの内壁には、第１主面Ｂａの近傍に第１電極Ｔ１に接合された第１導体膜Ｍ１（典型的には金属膜）が形成されており、第２主面Ｂｂの近傍に第２電極Ｔ２に接合された第２導体膜Ｍ２（典型的には金属膜）が形成されている。第１導体膜Ｍ１と第２導体膜Ｍ２とは、互いに分離されている。すなわち、貫通孔Ｈの内壁は、第１導体膜Ｍ１と第２導体膜Ｍ２との間において露出している。複数の素子Ｄ１～Ｄ３の第１主面Ｂａ側の端子７１ａ～７３ａは、半田８５によって、第１導体膜Ｍ１に接続されている。同様に、複数の素子Ｄ１～Ｄ３の第２主面Ｂｂ側の端子７１ｂ～７３ｂは、半田８６によって、第２導体膜Ｍ２に接続されている。これにより、複数の素子Ｄ１～Ｄ３の並列回路からなる標準インピーダンス回路が、第１電極Ｔ１および第２電極Ｔ２の間に接続されている。
貫通孔Ｈの横断面形状はいずれの位置においてもほぼ一様であり、貫通孔Ｈのない壁面は段部のない面（たとえば円筒面または多角筒面）となっている。
図１２は、この発明の第７の実施形態に係る標準試料５７の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに、複数（図１２の例では３個）の素子Ｄ１～Ｄ３が収容されている。複数の素子Ｄ１～Ｄ３は、この実施形態では、直並列接続されている。複数の素子Ｄ１～Ｄ３は、貫通孔Ｈの延びる方向、すなわち、第１主面Ｂａに垂直（したがって第２主面Ｂｂにも垂直）な縦方向に長手方向を整合させて縦配置されている。
図１２は、この発明の第７の実施形態に係る標準試料５７の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに、複数（図１２の例では３個）の素子Ｄ１～Ｄ３が収容されている。複数の素子Ｄ１～Ｄ３は、この実施形態では、直並列接続されている。複数の素子Ｄ１～Ｄ３は、貫通孔Ｈの延びる方向、すなわち、第１主面Ｂａに垂直（したがって第２主面Ｂｂにも垂直）な縦方向に長手方向を整合させて縦配置されている。
縦配置された各素子Ｄ１～Ｄ３は、素子本体７１～７３と、素子本体７１～７３の上下、すなわち、基板Ｂの第１主面Ｂａ側および第２主面Ｂｂ側にそれぞれ配置された一対の端子７１ａ～７３ａ，７１ｂ～７３ｂとを有している。複数の素子Ｄ１～Ｄ３のうちの少なくとも２つは、貫通孔Ｈの延びる方向に関する長さがほぼ等しい。この少なくとも２つの素子Ｄ２，Ｄ３は、横方向、すなわち、第１主面Ｂａに平行（したがって第２主面Ｂｂにも平行）な方向に配列されている。そして、横方向に隣接する素子Ｄ２，Ｄ３の端子同士を直付け（より具体的には端子同士の半田接合）して並列に接続されている。この並列接続された少なくとも２つの素子Ｄ２，Ｄ３に対して、少なくとも一つの素子Ｄ１が縦方向に配列されて直列に接続されている。すなわち、当該少なくとも一つの素子Ｄ１の端子が、並列接続された少なくとも２つの素子の一方側（図１２の例では第１主面Ｂａ側）の端子に直付け（より具体的には端子同士の半田接合）されている。こうして、複数の素子Ｄ１～Ｄ３が直並列接続されている。
貫通孔Ｈの内壁には、第１主面Ｂａの近傍に第１電極Ｔ１に接合された第１導体膜Ｍ１（典型的には金属膜）が形成されており、第２主面Ｂｂの近傍に第２電極Ｔ２に接合された第２導体膜Ｍ２（典型的には金属膜）が形成されている。第１導体膜Ｍ１と第２導体膜Ｍ２とは、互いに分離されている。すなわち、貫通孔Ｈの内壁は、第１導体膜Ｍ１と第２導体膜Ｍ２との間において露出している。複数の素子Ｄ１～Ｄ３のうち最も第１主面Ｂａ側に位置する素子Ｄ１の端子７１ａは、半田８５によって第１導体膜Ｍ１に接続されている。
複数の素子Ｄ１～Ｄ３のうち最も第２主面Ｂｂ側に位置する素子Ｄ２，Ｄ３の端子７２ｂ，７３ｂは、半田８６によって第２導体膜Ｍ２に接続されている。これにより、複数の素子Ｄ１～Ｄ３の直並列回路からなる標準インピーダンス回路が、第１電極Ｔ１および第２電極Ｔ２の間に接続されている。
貫通孔Ｈの横断面の形状は、並列接続された素子Ｄ２，Ｄ３に対応する領域と、当該並列接続された複数の素子Ｄ２，Ｄ３に直列接続された素子Ｄ１に対応する領域とでは異なっている。それに応じて、貫通孔Ｈの内壁には、領域間の境界位置に段部７８が形成されている。この段部７８は、複数の素子Ｄ１～Ｄ３の組立体を貫通孔Ｈに配置するときに、並列接続された素子Ｄ２，Ｄ３に当接し、それによって、組立体の位置決めに寄与する。それにより、組立性が向上する。
貫通孔Ｈの横断面の形状は、並列接続された素子Ｄ２，Ｄ３に対応する領域と、当該並列接続された複数の素子Ｄ２，Ｄ３に直列接続された素子Ｄ１に対応する領域とでは異なっている。それに応じて、貫通孔Ｈの内壁には、領域間の境界位置に段部７８が形成されている。この段部７８は、複数の素子Ｄ１～Ｄ３の組立体を貫通孔Ｈに配置するときに、並列接続された素子Ｄ２，Ｄ３に当接し、それによって、組立体の位置決めに寄与する。それにより、組立性が向上する。
図１３は、この発明の第８の実施形態に係る標準試料５８の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに、複数（図１３の例では３個）の素子Ｄ１～Ｄ３が収容されている。複数の素子Ｄ１～Ｄ３は、この実施形態では、直列接続されている。
貫通孔Ｈは、第１主面Ｂａから縦方向（第１主面Ｂａに垂直な方向）に延びる第１部分Ｈａと、第１主面Ｂａ（または第２主面Ｂｂ）に垂直な方向から見る平面視において第１部分Ｈａからずれた位置で第２主面Ｂｂから縦方向（第２主面Ｂｂに垂直な方向）に延びる第２部分Ｈｂと、第１部分Ｈａの下端（第１主面Ｂａから遠い側の端）と第２部分Ｈｂの上端（第２主面Ｂｂから遠い側の端）との間を接続するように、横方向（第１主面Ｂａおよび第２主面Ｂｂに平行な方向）延びる第３部分Ｈｃとを含む。第１素子Ｄ１は、第１部分Ｈａに縦配置されており、第２素子Ｄ２は第２部分Ｈｂに縦配置されており、第３素子Ｄ３は第３部分Ｈｃに横配置されている。
貫通孔Ｈは、第１主面Ｂａから縦方向（第１主面Ｂａに垂直な方向）に延びる第１部分Ｈａと、第１主面Ｂａ（または第２主面Ｂｂ）に垂直な方向から見る平面視において第１部分Ｈａからずれた位置で第２主面Ｂｂから縦方向（第２主面Ｂｂに垂直な方向）に延びる第２部分Ｈｂと、第１部分Ｈａの下端（第１主面Ｂａから遠い側の端）と第２部分Ｈｂの上端（第２主面Ｂｂから遠い側の端）との間を接続するように、横方向（第１主面Ｂａおよび第２主面Ｂｂに平行な方向）延びる第３部分Ｈｃとを含む。第１素子Ｄ１は、第１部分Ｈａに縦配置されており、第２素子Ｄ２は第２部分Ｈｂに縦配置されており、第３素子Ｄ３は第３部分Ｈｃに横配置されている。
第１素子Ｄ１の下端の端子と第３素子Ｄ３の一方の端子とが直付けされている。第２素子Ｄ２の上端の端子と第３素子Ｄ３の他方の端子とが直付けされている。これにより、第１～第３素子Ｄ１～Ｄ３が直列に接続されている。
貫通孔Ｈの内壁には、第１部分Ｈａにおいて第１主面Ｂａの近傍に第１電極Ｔ１に接合された第１導体膜Ｍ１（典型的には金属膜）が形成されており、第２部分Ｈｂにおいて第２主面Ｂｂの近傍に第２電極Ｔ２に接合された第２導体膜Ｍ２（典型的には金属膜）が形成されている。第３部分Ｈｃには導体膜は形成されていない。第１導体膜Ｍ１と第２導体膜Ｍ２とは、互いに分離されている。
貫通孔Ｈの内壁には、第１部分Ｈａにおいて第１主面Ｂａの近傍に第１電極Ｔ１に接合された第１導体膜Ｍ１（典型的には金属膜）が形成されており、第２部分Ｈｂにおいて第２主面Ｂｂの近傍に第２電極Ｔ２に接合された第２導体膜Ｍ２（典型的には金属膜）が形成されている。第３部分Ｈｃには導体膜は形成されていない。第１導体膜Ｍ１と第２導体膜Ｍ２とは、互いに分離されている。
第１素子Ｄ１の上側端子は、半田８５によって、第１導体膜Ｍ１に接続されている。第２素子Ｄ２の下側端子は、半田８６によって、第２導体膜Ｍ２に接続されている。これにより、複数の素子Ｄ１～Ｄ３の直列回路からなる標準インピーダンス回路は、第１電極Ｔ１および第２電極Ｔ２の間に接続されている。
第１素子Ｄ１および第２素子Ｄ２は比較的小さい素子であるのに対して、第３素子Ｄ３は比較的大きな素子である。第３素子Ｄ３が横配置されていることによって、基板Ｂの厚さを小さくすることができる。
第１素子Ｄ１および第２素子Ｄ２は比較的小さい素子であるのに対して、第３素子Ｄ３は比較的大きな素子である。第３素子Ｄ３が横配置されていることによって、基板Ｂの厚さを小さくすることができる。
途中で屈曲した形状（図１３の例ではクランク形状）の貫通孔Ｈを形成するために、この実施形態では、基板Ｂは、第１基板部品ＢＡおよび第２基板部品ＢＢを貼り合わせて構成されている。第１基板部品ＢＡに形成された貫通孔が第１部分Ｈａを形成している。第２基板部品ＢＢに形成された貫通孔が第２部分Ｈｂを形成している。そして、第１基板部品ＢＡと第２基板部品ＢＢとの間に、第１部分Ｈａおよび第２部分Ｈｂに連通する第３部分Ｈｃが区画されている。
図１４は、この発明の第９の実施形態に係る標準試料５９の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈに、複数（図１４の例では３個）の素子Ｄ１～Ｄ３が収容されている。複数の素子Ｄ１～Ｄ３は、この実施形態では、直列に接続されている。貫通孔Ｈは、第１主面Ｂａから縦方向に延びる第１部分Ｈａと、第１主面Ｂａ（または第２主面Ｂｂ）に垂直な方向から見る平面視において第１部分からずれた位置で第２主面Ｂｂから縦方向に延びる第２部分Ｈｂと、第１部分Ｈａの下端と第２部分Ｈｂの上端との間を接続するように横方向に延びる第３部分Ｈｃとを含む。
複数の素子Ｄ１～Ｄ３は、第３部分Ｈｃに横配列されている。この例では、複数の素子Ｄ１～Ｄ３は、第３部分Ｈｃにおいて、直列に接続されている。より具体的には、第１素子Ｄ１の一端子と第２素子Ｄ２の一端子とが直付けされており、第２素子Ｄ２の他の端子と第３素子Ｄ３の一端子とが直付けされている。
第１部分Ｈａの内壁には第１導体膜Ｍ１（典型的には金属膜）が配置されている。第１導体膜Ｍ１は、第１電極Ｔ１に接続されている。さらに、第３部分Ｈｃにおいて第１部分Ｈａに臨む内壁には第２導体膜Ｍ２（典型的には金属膜）が配置されている。第２導体膜Ｍ２は、第１素子Ｄ１において第２素子Ｄ２とは反対側の端子に対向しており、図１４の例では、当該端子に接触している。第１部分には半田８５が配置され、この半田８５は、第１部分Ｈａの大部分を満たし、かつ第３部分Ｈｃに入り込んでいて、第１導体膜Ｍ１および第２導体膜Ｍ２に接し、かつ第１素子Ｄ１の端子に接している。これにより、第１素子Ｄ１の端子は、半田８５および主として第１導体膜Ｍ１を介して第１電極Ｔ１に電気的に接続されている。
第１部分Ｈａの内壁には第１導体膜Ｍ１（典型的には金属膜）が配置されている。第１導体膜Ｍ１は、第１電極Ｔ１に接続されている。さらに、第３部分Ｈｃにおいて第１部分Ｈａに臨む内壁には第２導体膜Ｍ２（典型的には金属膜）が配置されている。第２導体膜Ｍ２は、第１素子Ｄ１において第２素子Ｄ２とは反対側の端子に対向しており、図１４の例では、当該端子に接触している。第１部分には半田８５が配置され、この半田８５は、第１部分Ｈａの大部分を満たし、かつ第３部分Ｈｃに入り込んでいて、第１導体膜Ｍ１および第２導体膜Ｍ２に接し、かつ第１素子Ｄ１の端子に接している。これにより、第１素子Ｄ１の端子は、半田８５および主として第１導体膜Ｍ１を介して第１電極Ｔ１に電気的に接続されている。
第２部分Ｈｂには、金属ポスト９３が埋め込まれている。金属ポスト９３は第２電極Ｔ２に接合されている。第３部分Ｈｃの内壁には金属ポスト９３に接合された第３導体膜Ｍ３（典型的には金属膜）が配置されている。第３導体膜Ｍ３は、第３素子Ｄ３において、第２素子Ｄ２とは反対側の端子に対向している。図１４の例では、当該端子は第３導体膜Ｍ３に接している。第３導体膜Ｍ３と第３素子Ｄ３の端子とを接続するように半田８６が配置されている。これにより、第３素子Ｄ３の端子は、半田８６、第３導体膜Ｍ３および金属ポスト９３を介して第２電極Ｔ２に電気的に接続されている。
第３部分Ｈｃの内壁には、第１素子Ｄ１および第２素子Ｄ２の境界部に第４導体膜Ｍ４（典型的には金属膜）が配置されている。第１素子Ｄ１の端子および第２素子Ｄ２の端子は、第４導体膜Ｍ４に接しており、この第４導体膜Ｍ４を介して（より具体的にはさらにそれらを接合する半田を介して）電気的に接続されている。第３部分Ｈｃの内壁には、さらに、第２素子Ｄ２および第３素子Ｄ３の境界部に第５導体膜Ｍ５（典型的には金属膜）が配置されている。第２素子Ｄ２の端子および第３素子Ｄ３の端子は、第５導体膜Ｍ５に接しており、この第５導体膜Ｍ５を介して（より具体的にはさらにそれらを接合する半田を介して）電気的に接続されている。
こうして、第１素子Ｄ１、第２素子Ｄ２および第３素子Ｄ３の直列回路で構成された標準インピーダンス回路が、第１電極Ｔ１および第２電極Ｔ２の間に接続されている。第１部分Ｈａに配置された半田８５は、第１電極Ｔ１の表面から突出しないように配置されている。
この実施形態では、第１素子Ｄ１、第２素子Ｄ２および第３素子Ｄ３を横配列し、第１および第２主面Ｂａ，Ｂｂに平行な第３部分Ｈｃに収容しているため、基板Ｂの厚さを小さくすることができる。
この実施形態では、第１素子Ｄ１、第２素子Ｄ２および第３素子Ｄ３を横配列し、第１および第２主面Ｂａ，Ｂｂに平行な第３部分Ｈｃに収容しているため、基板Ｂの厚さを小さくすることができる。
途中で屈曲した形状（図１４の例ではクランク形状）の貫通孔Ｈを形成するために、この実施形態では、基板Ｂは、第１基板部品ＢＡおよび第２基板部品ＢＢを貼り合わせて構成されている。
第１基板部品ＢＡに形成された貫通孔が第１部分Ｈａを形成している。第２基板部品ＢＢの一主面には、第３部分Ｈｃに対応した凹所９４が形成されている。この凹所９４と第１基板部品ＢＡの一主面とによって、第３部分Ｈｃが区画されている。凹所９４は、一端部が第１基板部品ＢＡに形成された貫通孔（第１部分Ｈａ）に対向するように形成されている。凹所９４の他端部の底面には、第２部分Ｈｂに対応する貫通孔が形成されている。
第１基板部品ＢＡに形成された貫通孔が第１部分Ｈａを形成している。第２基板部品ＢＢの一主面には、第３部分Ｈｃに対応した凹所９４が形成されている。この凹所９４と第１基板部品ＢＡの一主面とによって、第３部分Ｈｃが区画されている。凹所９４は、一端部が第１基板部品ＢＡに形成された貫通孔（第１部分Ｈａ）に対向するように形成されている。凹所９４の他端部の底面には、第２部分Ｈｂに対応する貫通孔が形成されている。
第１基板部品ＢＡの両主面は平坦面である。第２基板部品ＢＢの両主面も同様に平坦面であり、その一方に凹所９４が形成されている。したがって、第１基板部品ＢＡおよび第２基板部品ＢＢはいずれもシンプルな形態を有しているので、複雑な加工を要しない。
金属ポスト９３に代えて、第２部分Ｈｂの内壁に形成された導体膜（典型的には金属膜）を設けてもよい。この場合には、第２電極Ｔ２には、第２部分Ｈｂに連通する開口を設け、この開口から第２部分Ｈｂの内部を通って第３部分Ｈｃに達し、第３素子Ｄ３の端子に接合する半田を配置することが好ましい。その半田は、第２電極Ｔ２の表面から突出しないように配置することが好ましい。
金属ポスト９３に代えて、第２部分Ｈｂの内壁に形成された導体膜（典型的には金属膜）を設けてもよい。この場合には、第２電極Ｔ２には、第２部分Ｈｂに連通する開口を設け、この開口から第２部分Ｈｂの内部を通って第３部分Ｈｃに達し、第３素子Ｄ３の端子に接合する半田を配置することが好ましい。その半田は、第２電極Ｔ２の表面から突出しないように配置することが好ましい。
図１５は、この発明の第１０の実施形態に係る標準試料６０の構成を説明するための断面図である。この実施形態では、基板Ｂに複数（図１５の例では３個）の貫通孔Ｈ（Ｈ１，Ｈ２，Ｈ３）が形成されており、それらの貫通孔Ｈに複数（図１５の例では３個）の素子Ｄ（Ｄ１～Ｄ３）がそれぞれ収容されている。基板Ｂの第１主面Ｂａには、複数の貫通孔Ｈにそれぞれ対応して設けられ、互いに分離した複数（図１５の例では３個）の第１電極Ｔ１（Ｔ１１，Ｔ１２，Ｔ１３）が設けられている。基板Ｂの第２主面Ｂｂには、複数の貫通孔Ｈにそれぞれ対応して設けられ、互いに分離した複数（図１５の例では３個）の第２電極Ｔ２（Ｔ２１，Ｔ２２，Ｔ２３）が設けられている。
各貫通孔Ｈは、この例では、基板Ｂの第１主面Ｂａおよび第２主面Ｂｂに垂直に延びて形成されており、平面視において、第１主面Ｂａおよび第２主面Ｂｂの同じ位置で開口している。各貫通孔Ｈの内壁には、第１主面Ｂａの近傍に第１導体膜Ｍ１（Ｍ１１，Ｍ１２，Ｍ１３）（典型的には金属膜）が形成されており、第２主面Ｂｂの近傍に第２導体膜Ｍ２（Ｍ２１，Ｍ２２，Ｍ２３）（典型的には金属膜）が形成されていて、これらは互いに分離されている。各第１導体膜Ｍ１は対応する第１電極Ｔ１に接続されており、各第２導体膜Ｍ２は対応する第２電極Ｔ２に接続されている。
素子Ｄ１～Ｄ３は、素子本体７１～７３と、その両端にそれぞれ配置された一対の端子７１ａ～７３ａ，７１ｂ～７３ｂとを含む。素子Ｄ１～Ｄ３は、長手方向を貫通孔Ｈ１，Ｈ２，Ｈ３の延びる方向に整合させてそれぞれ貫通孔Ｈ１，Ｈ２，Ｈ３内に縦配置されている。そして、一方の端子７１ａ～７３ａが第１導体膜Ｍ１に対向し、他方の端子７１ｂ～７３ｂが第２導体膜Ｍ２に対向している。
端子７１ａ～７３ａ，７１ｂ～７３ｂは、半田８５（８５１，８５２，８５３）および８６（８６１，８６２，８６３）を介して第１導体膜Ｍ１および第２導体膜Ｍ２にそれぞれ接合されている。それにより、素子Ｄ１～Ｄ３は、第１電極Ｔ１と第２電極Ｔ２との間に接続されている。半田８５は、第１電極Ｔ１から突出しないように配置されており、半田８６は、第２電極Ｔ２から突出しないように配置されている。また、半田８５，８６同士が貫通孔Ｈ内で接合しないように配置されている。
素子Ｄ１～Ｄ３は、単独で標準インピーダンス回路を構成することができる。また、複数の素子Ｄ１～Ｄ３を任意の組み合わせで並列接続して標準インピーダンス回路を構成することができる。
図１６は、複数の第１電極Ｔ１（Ｔ１１，Ｔ１２，Ｔ１３）の配置例を示す平面図である。平面視における第２電極Ｔ２（Ｔ２１，Ｔ２２，Ｔ２３）の形状および配置も実質的に同様である。この配置例では、第１電極Ｔ１は、平面視涙滴形に形成されており、その凸形状部に貫通孔Ｈ（Ｈ１，Ｈ２，Ｈ３）が配置されている。そして、複数の第１電極Ｔ１の凸形状部を基板Ｂ上の所定位置付近、たとえば基板Ｂの重心位置付近に集合させて、複数の第１電極Ｔ１が基板Ｂ上の当該所定位置まわりに均等配置されている。
図１６は、複数の第１電極Ｔ１（Ｔ１１，Ｔ１２，Ｔ１３）の配置例を示す平面図である。平面視における第２電極Ｔ２（Ｔ２１，Ｔ２２，Ｔ２３）の形状および配置も実質的に同様である。この配置例では、第１電極Ｔ１は、平面視涙滴形に形成されており、その凸形状部に貫通孔Ｈ（Ｈ１，Ｈ２，Ｈ３）が配置されている。そして、複数の第１電極Ｔ１の凸形状部を基板Ｂ上の所定位置付近、たとえば基板Ｂの重心位置付近に集合させて、複数の第１電極Ｔ１が基板Ｂ上の当該所定位置まわりに均等配置されている。
測定治具１４の接点Ｅ１ａ（図２参照）を一つの第１電極Ｔ１に当接させ、かつ対応する一つの第２電極Ｔ２に測定治具１４の接点Ｅ２ａ（図２参照）を当接させることにより、対応する一つの素子Ｄのインピーダンス測定を行うことができる。
測定治具１４の接点Ｅ１ａとして、複数の第１電極Ｔ１から選択した任意の２つに同時に接触可能な形状および大きさのものを用いてもよい。同様に、測定治具１４の接点Ｅ２ａとして、複数の第２電極Ｔ２から選択した任意の２つに同時に接触可能な形状および大きさのものを用いてもよい。たとえば、図１６に参照符号１０１で示すように、２つの第１電極Ｔ１に接触する接点Ｅ１ａと、対応する２つの第２電極Ｔ２に接触する接点Ｅ２ａとを用いることにより、接点Ｅ１ａ，Ｅ２ａによって、２つの素子Ｄ１，Ｄ２が並列接続される。それにより、接点Ｅ１ａ，Ｅ２ａの間に、２つの素子Ｄ１，Ｄ２を並列接続した標準インピーダンス回路を形成することができ、その標準インピーダンス回路に対するインピーダンス測定を行うこともできる。
測定治具１４の接点Ｅ１ａとして、複数の第１電極Ｔ１から選択した任意の２つに同時に接触可能な形状および大きさのものを用いてもよい。同様に、測定治具１４の接点Ｅ２ａとして、複数の第２電極Ｔ２から選択した任意の２つに同時に接触可能な形状および大きさのものを用いてもよい。たとえば、図１６に参照符号１０１で示すように、２つの第１電極Ｔ１に接触する接点Ｅ１ａと、対応する２つの第２電極Ｔ２に接触する接点Ｅ２ａとを用いることにより、接点Ｅ１ａ，Ｅ２ａによって、２つの素子Ｄ１，Ｄ２が並列接続される。それにより、接点Ｅ１ａ，Ｅ２ａの間に、２つの素子Ｄ１，Ｄ２を並列接続した標準インピーダンス回路を形成することができ、その標準インピーダンス回路に対するインピーダンス測定を行うこともできる。
さらに、測定治具１４の接点Ｅ１ａとして、参照符号１０２で示すように、３つの第１電極Ｔ１に同時に接触可能な形状および大きさのものを用い、測定治具１４の接点Ｅ２ａとして、同様に、３つの第２電極Ｔ２に同時に接触可能な形状および大きさのものを用いてもよい。それにより、インピーダンスの測定の際に、接点Ｅ１ａ，Ｅ２ａを利用して、３つの素子Ｄ１～Ｄ３を並列接続した標準インピーダンス回路を形成でき、その標準インピーダンス回路に対するインピーダンス測定を行うことができる。
一つの基板Ｂに分離した状態で設ける素子Ｄは２個であってもよく、４個以上であってもよい。図１７には、２個の素子Ｄを設ける場合の複数（２個）の第１電極Ｔ１の配置例を示す。また、図１８には、４個の素子Ｄを設ける場合の複数（２個）の第１電極Ｔ１の配置例を示す。５個以上の素子Ｄを基板Ｂに設ける場合の第１電極Ｔ１配置についても同様に設計することができる。
複数の素子Ｄが複数の貫通孔Ｈにそれぞれ収容される場合に、任意の２つ以上の素子Ｄの同側の端子を接続するように第１電極Ｔ１が第１主面Ｂａに形成されてもよい。同様に、任意の２つ以上の素子Ｄの同側の端子を接続するように第２電極Ｔ２が第２主面Ｂｂに形成されてもよい。
たとえば、図１９に示すように、第１電極Ｔ１および第２電極Ｔ２を貫通する複数の貫通孔Ｈ（Ｈ１～Ｈ１０）を形成し、これらの複数の貫通孔Ｈの一つ以上に素子Ｄ（Ｄ１～Ｄ１０）を配置する設計を採用することもできる。図１９の構成例では、円形の基板Ｂの主面に円形の電極Ｔ１，Ｔ２が同心配置されている。そして、電極Ｔ１，Ｔ２と同心の円周上に複数の貫通孔Ｈ１～Ｈ１０が等間隔に配置されている。貫通孔Ｈ１～Ｈ１０には、複数の素子Ｄ１～Ｄ１０がそれぞれ埋設されている。この構成により、複数の素子Ｄ１～Ｄ１０を並列接続した標準インピーダンス回路が第１および第２電極Ｔ１，Ｔ２の間に接続されることになる。素子Ｄの個数および種類を適切に選択することにより、多種類の標準インピーダンス回路を作製できる。一つの貫通孔Ｈに２つ以上の素子が埋設され、それらが直列接続、並列接続または直並列接続されていてもよい。
たとえば、図１９に示すように、第１電極Ｔ１および第２電極Ｔ２を貫通する複数の貫通孔Ｈ（Ｈ１～Ｈ１０）を形成し、これらの複数の貫通孔Ｈの一つ以上に素子Ｄ（Ｄ１～Ｄ１０）を配置する設計を採用することもできる。図１９の構成例では、円形の基板Ｂの主面に円形の電極Ｔ１，Ｔ２が同心配置されている。そして、電極Ｔ１，Ｔ２と同心の円周上に複数の貫通孔Ｈ１～Ｈ１０が等間隔に配置されている。貫通孔Ｈ１～Ｈ１０には、複数の素子Ｄ１～Ｄ１０がそれぞれ埋設されている。この構成により、複数の素子Ｄ１～Ｄ１０を並列接続した標準インピーダンス回路が第１および第２電極Ｔ１，Ｔ２の間に接続されることになる。素子Ｄの個数および種類を適切に選択することにより、多種類の標準インピーダンス回路を作製できる。一つの貫通孔Ｈに２つ以上の素子が埋設され、それらが直列接続、並列接続または直並列接続されていてもよい。
図２０は、この発明の第１１の実施形態に係る標準試料６１の構成を説明するための断面図である。この実施形態では、基板Ｂに形成された貫通孔Ｈが、第１主面Ｂａに垂直な方向（したがって第２主面Ｂｂに垂直な方向）に対して傾斜している。それに応じて、素子Ｄが、貫通孔Ｈの延びる方向に長手方向を整合させた斜め配置で貫通孔Ｈ内に収容されている。それ以外の構成については、図８の実施形態と同様である。貫通孔Ｈを斜めに形成することにより、薄い基板Ｂであっても貫通孔Ｈを長くすることができ、それに応じて大きな素子Ｄを薄い基板Ｂ内に収容することができる。したがって、厚さの小さい標準試料６１を実現できる。
この実施形態について、前述の実施形態に関して説明した種々の変形を行い得る。たとえば、複数の素子Ｄを貫通孔Ｈに収容してもよい。そのような複数の素子Ｄは、直列接続されてもよいし、並列接続されてもよいし、直並列接続されてもよい。また、貫通孔Ｈの内壁に段部を設けて、複数の素子Ｄの組立体に対する位置決めを容易にする設計を採用することもできる。さらに、複数の斜め貫通孔Ｈを基板Ｂに形成し、それぞれの貫通孔Ｈに素子Ｄを配置する設計を採用してもよい。
図２１は、この発明の第１２の実施形態に係る標準試料６２の構成を説明するための平面図である。この実施形態の標準試料６２は、第１標準試料部品６２１および第２標準試料部品６２２を含む。第１標準試料部品６２１は、図８に示した標準試料５３と類似した構成を有している。すなわち、第１標準試料部品６２１は、平面視における基板Ｂの形状、電極の形状、貫通孔Ｈの配置等が異なるほかは、図８の標準試料５３とほぼ同等の構成である。第２標準試料部品６２２についても、同様である。
第１標準試料部品６２１および第２標準試料部品６２２の貫通孔Ｈに収容される素子Ｄ（Ｄ１，Ｄ２）は、同種の素子であってもよく、その素子固有値（抵抗値等）は等しくてもよく、異なっていてもよい。また、第１標準試料部品６２１および第２標準試料部品６２２の貫通孔Ｈに収容される素子Ｄは、異種の素子であってもよい。また、貫通孔Ｈに複数の素子Ｄの組立体が収容されてもよい。このような組立体は、複数の素子Ｄの直列回路、並列回路または直並列回路を形成し得る。一つの標準試料部品６２１，６２２に複数個の貫通孔Ｈが形成され、その複数個の貫通孔Ｈに複数個の素子Ｄがそれぞれ収容されていてもよい。
第１標準試料部品６２１および第２標準試料部品６２２は、組み合わせて用いることができる。第１標準試料部品６２１および第２標準試料部品６２２を組み合わせることにより、全体として所定の平面視形状（図２１では円形）の標準試料６２を構成することができる。
第１標準試料部品６２１は、ほぼ半円形の基板Ｂと、この基板Ｂの両主面にそれぞれ形成された電極Ｔ１，Ｔ２とを含む。電極Ｔ１，Ｔ２は、基板Ｂと同心のほぼ半円形に形成されている。この実施形態では、電極Ｔ１，Ｔ２は、基板Ｂよりも小径のほぼ半円形であり、したがって、その円弧部分は、基板Ｂの周縁から間隔を空けた内方に位置している。基板Ｂを貫通する貫通孔Ｈが形成されており、その貫通孔Ｈ内に一つまたは複数の素子Ｄ１が収容されている。ほぼ半円形の基板Ｂの弦に相当する辺１１０には、位置決め用の凸部１１１と、位置決め用の凹部１１２とが形成されている。凸部１１１は、辺１１０の一端部近傍に形成されており、当該辺１１０から外方に突出している。凹部１１２は、辺１１０の他端部近傍に形成されており、当該辺１１０から内方に窪んでいる。第２標準試料部品６２２も同様に構成されており、ほぼ半円形の基板Ｂの弦に相当する辺１２０には、第１標準試料部品６２１の凸部１１１に対応する位置に、当該凸部１１１と整合して嵌まり合う位置決め用の凹部１２２が形成されており、第１標準試料部品６２１の凹部１１２に対応する位置に、当該凹部１１２と整合して嵌まり合う位置決め用の凸部１２１が形成されている。これらの凸部１１１，１２１および凹部１１２，１２２を嵌め合わせて第１標準試料部品６２１および第２標準試料部品６２２を組み合わせることにより、円板状の標準試料６２を組み立てることができる。
第１標準試料部品６２１は、ほぼ半円形の基板Ｂと、この基板Ｂの両主面にそれぞれ形成された電極Ｔ１，Ｔ２とを含む。電極Ｔ１，Ｔ２は、基板Ｂと同心のほぼ半円形に形成されている。この実施形態では、電極Ｔ１，Ｔ２は、基板Ｂよりも小径のほぼ半円形であり、したがって、その円弧部分は、基板Ｂの周縁から間隔を空けた内方に位置している。基板Ｂを貫通する貫通孔Ｈが形成されており、その貫通孔Ｈ内に一つまたは複数の素子Ｄ１が収容されている。ほぼ半円形の基板Ｂの弦に相当する辺１１０には、位置決め用の凸部１１１と、位置決め用の凹部１１２とが形成されている。凸部１１１は、辺１１０の一端部近傍に形成されており、当該辺１１０から外方に突出している。凹部１１２は、辺１１０の他端部近傍に形成されており、当該辺１１０から内方に窪んでいる。第２標準試料部品６２２も同様に構成されており、ほぼ半円形の基板Ｂの弦に相当する辺１２０には、第１標準試料部品６２１の凸部１１１に対応する位置に、当該凸部１１１と整合して嵌まり合う位置決め用の凹部１２２が形成されており、第１標準試料部品６２１の凹部１１２に対応する位置に、当該凹部１１２と整合して嵌まり合う位置決め用の凸部１２１が形成されている。これらの凸部１１１，１２１および凹部１１２，１２２を嵌め合わせて第１標準試料部品６２１および第２標準試料部品６２２を組み合わせることにより、円板状の標準試料６２を組み立てることができる。
インピーダンスを測定するときには、測定治具１４の接点Ｅ１ａを第１標準試料部品６２１の第１電極Ｔ１および第２標準試料部品６２２の第１電極Ｔ１に渡る領域に接触させる。また、測定治具１４の接点Ｅ２ａを第１標準試料部品６２１の第２電極Ｔ２および第２標準試料部品６２２の第２電極Ｔ２に渡る領域に接触させる。それにより、測定時において、第１標準試料部品６２１および第２標準試料部品６２２にそれぞれ内蔵された素子Ｄ１，Ｄ２の並列回路からなる標準インピーダンス回路が形成され、その標準インピーダンス回路のインピーダンスを測定することができる。
同様の半円板形態で内蔵する素子（または複数の素子の組立体）が異なる３個以上の標準試料部品が準備されてもよい。この場合、多数の標準試料部品から任意に選択した２つを組み合わせて標準試料を作製できる。それにより、多種類の標準インピーダンス回路を持つ標準試料を作製することができる。むろん、一つの標準試料部品を単独で標準試料として用いてもよい。
図２２Ａおよび図２２Ｂは、この発明の第１３の実施形態に係る標準試料６３の構成を説明するための平面図である。この実施形態の標準試料６３は、第１標準試料部品６３１、第２標準試料部品６３２、第３標準試料部品６３３および第４標準試料部品６３４を含む。各標準試料部品６３１～６３４は、図８に示した標準試料５３と類似した構成を有している。すなわち、各標準試料部品６３１～６３４は、平面視における基板Ｂの形状、電極Ｔ１，Ｔ２の形状、貫通孔Ｈの配置等が異なるほかは、図８の標準試料５３とほぼ同等の構成である。
第１～第４標準試料部品６３１～６３４の貫通孔Ｈに収容される素子Ｄ（Ｄ１～Ｄ４）は、同種の素子であってもよく、その素子固有値（抵抗値等）は等しくてもよく、異なっていてもよい。また、第１標準試料部品６３１～６３４の貫通孔Ｈに収容される素子Ｄは、異種の素子であってもよい。また、貫通孔Ｈに複数の素子Ｄの組立体が収容されてもよい。このような組立体は、複数の素子Ｄの直列回路、並列回路または直並列回路を形成し得る。一つの標準試料部品に複数個の貫通孔Ｈが形成され、その複数個の貫通孔Ｈに複数個の素子がそれぞれ収容されていてもよい。
第１～第４標準試料部品６３１～６３４は、図２２Ｂに示すように、組み合わせて用いることができる。４つの第１～第４標準試料部品６３１～６３４を組み合わせることにより、所定の平面視形状（図２２Ｂでは四角形、より具体的には矩形）の標準試料６３を構成することができる。
各標準試料部品６３１～６３４は、ほぼ矩形の基板Ｂと、この基板Ｂの両主面にそれぞれ形成された電極Ｔ１，Ｔ２とを含む。電極Ｔ１，Ｔ２は、この実施形態では、基板Ｂの両主面のほぼ全域にそれぞれ形成されており、したがって、ほぼ矩形に形成されている。基板Ｂを貫通する貫通孔Ｈが形成されており、その貫通孔Ｈ内に一つまたは複数の素子Ｄが収容されている。ほぼ矩形の基板Ｂの２辺（たとえば隣り合う２辺）には位置決め用の凸部１３１，１３２が形成されており、他の２辺（たとえば隣り合う２辺）には位置決め用の凹部１３３，１３４が形成されている。凸部１３１，１３２は、辺のほぼ中央部に形成されており、当該辺から外方に突出している。凹部１３３，１３４は、辺のほぼ中央部に形成されており、当該辺から内方に窪んでいる。複数の標準試料部品６３１～６３４の凸部１３１，１３２および凹部１３３，１３４を嵌め合わせて第１～第４標準試料部品６３１～６３４を組み合わせることにより、ほぼ矩形の標準試料６３を組み立てることができる。
各標準試料部品６３１～６３４は、ほぼ矩形の基板Ｂと、この基板Ｂの両主面にそれぞれ形成された電極Ｔ１，Ｔ２とを含む。電極Ｔ１，Ｔ２は、この実施形態では、基板Ｂの両主面のほぼ全域にそれぞれ形成されており、したがって、ほぼ矩形に形成されている。基板Ｂを貫通する貫通孔Ｈが形成されており、その貫通孔Ｈ内に一つまたは複数の素子Ｄが収容されている。ほぼ矩形の基板Ｂの２辺（たとえば隣り合う２辺）には位置決め用の凸部１３１，１３２が形成されており、他の２辺（たとえば隣り合う２辺）には位置決め用の凹部１３３，１３４が形成されている。凸部１３１，１３２は、辺のほぼ中央部に形成されており、当該辺から外方に突出している。凹部１３３，１３４は、辺のほぼ中央部に形成されており、当該辺から内方に窪んでいる。複数の標準試料部品６３１～６３４の凸部１３１，１３２および凹部１３３，１３４を嵌め合わせて第１～第４標準試料部品６３１～６３４を組み合わせることにより、ほぼ矩形の標準試料６３を組み立てることができる。
インピーダンスを測定する時には、測定治具１４の接点Ｅ１ａを第１～第４標準試料部品６３１～６３４がそれぞれ備える４つの第１電極Ｔ１に渡る領域に接触させる。また、測定治具１４の接点Ｅ２ａを第１～第４標準試料部品６３１～６３４がそれぞれ備える４つの第２電極Ｔ２に渡る領域に接触させる。それにより、測定時において、第１～第４標準試料部品６３１～６３４にそれぞれ内蔵された素子Ｄの並列回路からなる標準インピーダンス回路が形成され、その標準インピーダンス回路のインピーダンスを測定することができる。
同様の矩形形状で内蔵する素子（または複数の素子の組立体）が異なる５個以上の標準試料部品が準備されてもよい。この場合、多数の標準試料部品から任意に選択した４つを組み合わせて標準試料を作製できる。それにより、多種類の標準インピーダンス回路を持つ標準試料を作製することができる。むろん、一つの標準試料部品を単独で標準試料として用いてもよく、２つの標準試料部品を嵌め合わせて標準試料として用いてもよく、３つの標準試料部品を嵌め合わせて標準試料として用いてもよい。
図２１、図２２Ａおよび図２２Ｂの構成を変形して、さらに任意の複数個の標準試料部品を組み合わせて一つの標準試料を構成し得ることは自明であろう。たとえば、頂角が７２度の二等辺三角形（または扇形）の平面形状を有する標準試料部品を５個組み合わせて、正五角形（または円形）の標準試料を構成できる。また、頂角が６０度の二等辺三角形（または扇形）の平面形状を有する標準試料部品を６個組み合わせて、正六角形（または円形）の標準試料を構成できる。複数の標準試料部品を組み合わせて構成される標準試料の平面形状は、正多角形または円形である必要もない。
図２３は、この発明の第１４の実施形態に係る標準試料６４の構成を説明するための平面図であり、図２４は、図２３の構成の右側面図である。この実施形態では、基板Ｂは、凹部または貫通孔の一例としての切り欠きＣを有している。切り欠きＣは、基板Ｂの第１主面Ｂａおよび第２主面Ｂｂを貫通し、かつ側面Ｂｃを貫通している。すなわち、切り欠きは、基板Ｂの側面Ｂｃに開放した貫通孔であるということもできる。
切り欠きＣは、この実施形態では、平面視においてほぼ矩形に形成されている。その矩形の一辺に相当する内壁面は、第１主面Ｂａおよび第２主面Ｂｂに垂直な平坦な素子実装面１４０を提供する。素子実装面１４０には、標準インピーダンス回路部品１４５が固定されている。
標準インピーダンス回路部品１４５は、回路基板１５０と、回路基板１５０に実装された一つ以上の素子Ｄ（Ｄ１～Ｄ４）とを含む。この実施形態では、複数の素子Ｄ１～Ｄ４が回路基板１５０上に実装されて標準インピーダンス回路を形成している。回路基板１５０は、第１端子１５１および第２端子１５２を有している。これらの第１端子１５１および第２端子１５２の間に、標準インピーダンス回路が形成されている。標準インピーダンス回路部品１４５は、第１端子１５１を第１主面Ｂａ側に配置し、第２端子１５２を第２主面Ｂｂ側に配置した姿勢で、素子実装面１４０に対向し、当該素子実装面１４０に固定されている。
標準インピーダンス回路部品１４５は、回路基板１５０と、回路基板１５０に実装された一つ以上の素子Ｄ（Ｄ１～Ｄ４）とを含む。この実施形態では、複数の素子Ｄ１～Ｄ４が回路基板１５０上に実装されて標準インピーダンス回路を形成している。回路基板１５０は、第１端子１５１および第２端子１５２を有している。これらの第１端子１５１および第２端子１５２の間に、標準インピーダンス回路が形成されている。標準インピーダンス回路部品１４５は、第１端子１５１を第１主面Ｂａ側に配置し、第２端子１５２を第２主面Ｂｂ側に配置した姿勢で、素子実装面１４０に対向し、当該素子実装面１４０に固定されている。
素子実装面１４０には、第１主面Ｂａ側に第１導体膜Ｍ１（典型的には金属膜）が形成されており、第２主面Ｂｂ側に第２導体膜Ｍ２（典型的には金属膜）が形成されていて、それらは互いから分離されている。第１導体膜Ｍ１は第１電極Ｔ１に接続されている。第２導体膜Ｍ２は第２電極Ｔ２に接続されている。
標準インピーダンス回路部品１４５の第１端子１５１は、第１導体膜Ｍ１に半田８５によって接合されている。半田８５は、第１電極Ｔ１から突出しないように配置されている。標準インピーダンス回路部品１４５の第２端子１５２は、第２導体膜Ｍ２に半田８６によって接合されている。半田８６は、第２電極Ｔ２から突出しないように配置されている。こうして、第１電極Ｔ１および第２電極Ｔ２の間に、標準インピーダンス回路部品１４５が接続されている。
標準インピーダンス回路部品１４５の第１端子１５１は、第１導体膜Ｍ１に半田８５によって接合されている。半田８５は、第１電極Ｔ１から突出しないように配置されている。標準インピーダンス回路部品１４５の第２端子１５２は、第２導体膜Ｍ２に半田８６によって接合されている。半田８６は、第２電極Ｔ２から突出しないように配置されている。こうして、第１電極Ｔ１および第２電極Ｔ２の間に、標準インピーダンス回路部品１４５が接続されている。
図２５は、第１４実施形態の変形例を示す。標準インピーダンス回路を構成する素子Ｄ（Ｄ１～Ｄ４）は、回路基板１５０に実装する代わりに、素子実装面１４０に直接実装してもよい。図２５の例では、素子実装面１４０には、第１導体膜Ｍ１および第２導体膜Ｍ２の間に第３導体膜Ｍ３（典型的には金属膜）が形成されている。
第１導体膜Ｍ１と第３導体膜Ｍ３との間に２つの素子Ｄ１，Ｄ２が接続されている。素子Ｄ１，Ｄ２は、半田８５１，８５２により第１導体膜Ｍ１にそれぞれ接合されている。半田８５１，８５２は、第１電極Ｔ１から突出しないように配置されている。また、素子Ｄ１，Ｄ２は、半田８７１，８７２により第３導体膜Ｍ３にそれぞれ接合されている。
第１導体膜Ｍ１と第３導体膜Ｍ３との間に２つの素子Ｄ１，Ｄ２が接続されている。素子Ｄ１，Ｄ２は、半田８５１，８５２により第１導体膜Ｍ１にそれぞれ接合されている。半田８５１，８５２は、第１電極Ｔ１から突出しないように配置されている。また、素子Ｄ１，Ｄ２は、半田８７１，８７２により第３導体膜Ｍ３にそれぞれ接合されている。
第３導体膜Ｍ３と第２導体膜Ｍ２との間に別の２つの素子Ｄ３，Ｄ４が接続されている。素子Ｄ３，Ｄ４は、半田８６１，８６２により第２導体膜Ｍ２にそれぞれ接合されている。半田８６１，８６２は、第２電極Ｔ２から突出しないように配置されている。また、素子Ｄ３，Ｄ４は、半田８７１，８７２により第３導体膜Ｍ３にそれぞれ接合されている。
こうして、２つの素子Ｄ１，Ｄ２の並列回路と、別の２つの素子Ｄ３，Ｄ４の並列回路とが直列接続されている。すなわち、複数の素子Ｄ１～Ｄ４を直並列接続した標準インピーダンス回路が構成されており、このような標準インピーダンス回路が第１電極Ｔ１および第２電極Ｔ２の間に接続されている。
以上、この発明の具体的な実施形態について説明してきたが、この発明は、さらに他の形態で実施することができる。たとえば、前述の実施形態では、基板の両主面に第１電極および第２電極を配置した標準試料について説明したが、第１電極および第２電極の配置は、測定治具の接点の配置に従う。したがって、基板の一方の主面に第１電極および第２電極が配置されてもよい。
以上、この発明の具体的な実施形態について説明してきたが、この発明は、さらに他の形態で実施することができる。たとえば、前述の実施形態では、基板の両主面に第１電極および第２電極を配置した標準試料について説明したが、第１電極および第２電極の配置は、測定治具の接点の配置に従う。したがって、基板の一方の主面に第１電極および第２電極が配置されてもよい。
また、前述の実施形態では、基板の第１主面および第２主面を貫通する貫通孔（凹部の一例）内に素子が配置される例を示したが、基板を貫通しない凹部内に素子が配置されてもよい。
また、前述の実施形態では、標準インピーダンス回路を構成する素子の例として、抵抗器およびコンデンサを示したが、他の素子の例として、インダクタ（コイルなど）を挙げることができる。すなわち、インダクタを単独で、または他の素子と組み合わせて標準インピーダンス回路を構成してもよい。
また、前述の実施形態では、標準インピーダンス回路を構成する素子の例として、抵抗器およびコンデンサを示したが、他の素子の例として、インダクタ（コイルなど）を挙げることができる。すなわち、インダクタを単独で、または他の素子と組み合わせて標準インピーダンス回路を構成してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ ：測定システム
１４ ：測定治具
２０ ：測定対象
５１～６４ ：標準試料
８１～８６ ：半田
１４５ ：標準インピーダンス回路部品
６２１ ：第１標準試料部品
６２２ ：第２標準試料部品
６３１ ：第１標準試料部品
６３２ ：第２標準試料部品
６３３ ：第３標準試料部品
６３４ ：第４標準試料部品
８５１，８５２，８６１，８６２，８７１，８７２ ：半田
Ｂ，Ｂ１，Ｂ２，Ｂ３ ：基板
ＢＡ ：第１基板部品
ＢＢ ：第２基板部品
Ｂａ ：第１主面
Ｂｂ ：第２主面
Ｃ ：切り欠き
Ｄ，Ｄ１～Ｄ４ ：素子
Ｅ１ ：第１電極リード
Ｅ１ａ ：接点
Ｅ２ ：第２電極リード
Ｅ２ａ ：接点
Ｈ，Ｈ１，Ｈ２，Ｈ３ ：貫通孔
Ｍ１ ：第１導体膜
Ｍ２ ：第２導体膜
Ｔ１ ：第１電極
Ｔ２ ：第２電極
１４ ：測定治具
２０ ：測定対象
５１～６４ ：標準試料
８１～８６ ：半田
１４５ ：標準インピーダンス回路部品
６２１ ：第１標準試料部品
６２２ ：第２標準試料部品
６３１ ：第１標準試料部品
６３２ ：第２標準試料部品
６３３ ：第３標準試料部品
６３４ ：第４標準試料部品
８５１，８５２，８６１，８６２，８７１，８７２ ：半田
Ｂ，Ｂ１，Ｂ２，Ｂ３ ：基板
ＢＡ ：第１基板部品
ＢＢ ：第２基板部品
Ｂａ ：第１主面
Ｂｂ ：第２主面
Ｃ ：切り欠き
Ｄ，Ｄ１～Ｄ４ ：素子
Ｅ１ ：第１電極リード
Ｅ１ａ ：接点
Ｅ２ ：第２電極リード
Ｅ２ａ ：接点
Ｈ，Ｈ１，Ｈ２，Ｈ３ ：貫通孔
Ｍ１ ：第１導体膜
Ｍ２ ：第２導体膜
Ｔ１ ：第１電極
Ｔ２ ：第２電極
Claims (7)
- インピーダンス測定のための標準試料であって、
第１主面と、前記第１主面の反対側の第２主面とを有する基板と、
前記基板に形成された第１電極および第２電極と、
前記基板に埋設されて前記第１電極および前記第２電極の間に接続され、標準インピーダンス回路を構成するための少なくとも一つの素子と、
を含み、
前記第１電極が、前記基板の前記第１主面に形成されており、
前記第２電極が、前記基板の前記第２主面に形成されており、
前記基板が、前記少なくとも一つの素子を収容する凹部を有し、前記凹部内に前記少なくとも一つの素子が埋設されており、前記凹部が、前記基板の前記第１主面および前記第２主面を貫通する貫通孔であり、
前記凹部内に配置され前記凹部内の前記少なくとも一つの素子と前記第１電極とを接続する第１接続部材と、前記凹部内に配置され前記凹部内の前記少なくとも一つの素子と前記第２電極とを接続する第２接続部材と、をさらに含み、
前記第１接続部材が、前記第１電極の表面に対して、前記基板の前記第１主面に直交する方向に突出しておらず、
前記第２接続部材が、前記第２電極の表面に対して、前記基板の前記第２主面に直交する方向に突出しておらず、
前記第１電極の外縁の内方に前記凹部が配置されている、標準試料。 - 前記第１接続部材が、前記凹部の内壁に形成された導体膜を含む、請求項１に記載の標準試料。
- 前記第１接続部材が、前記凹部内に配置された半田を含む、請求項１または２に記載の標準試料。
- 前記第１電極の重心位置から偏心した位置に前記凹部が配置されている、請求項１～３のいずれか一項に記載の標準試料。
- 前記第１電極の外縁が、当該第１電極の重心位置から離れる方向に突出した凸形状部を有し、前記凸形状部に前記凹部が配置されている、請求項１～４のいずれか一項に記載の標準試料。
- 前記少なくとも一つの素子が、前記貫通孔内において、前記基板の厚み方向に配列して互いに結合された少なくとも２つの素子を含む、請求項１～５のいずれか一項に記載の標準試料。
- 前記貫通孔が、前記基板の厚み方向の途中に段部を有する、請求項６に記載の標準試料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019115722A JP7240669B2 (ja) | 2019-06-21 | 2019-06-21 | インピーダンス測定のための標準試料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019115722A JP7240669B2 (ja) | 2019-06-21 | 2019-06-21 | インピーダンス測定のための標準試料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021001810A JP2021001810A (ja) | 2021-01-07 |
| JP7240669B2 true JP7240669B2 (ja) | 2023-03-16 |
Family
ID=73993979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019115722A Active JP7240669B2 (ja) | 2019-06-21 | 2019-06-21 | インピーダンス測定のための標準試料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7240669B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002148323A (ja) | 2000-11-14 | 2002-05-22 | Sony Corp | 測定装置の検査装置および検査方法 |
| US20150168531A1 (en) | 2013-12-13 | 2015-06-18 | Mpi Corporation | Calibration plate |
| JP2015206673A (ja) | 2014-04-21 | 2015-11-19 | 日本電産リード株式会社 | 検査治具、基板検査装置、及び基板検査方法 |
| JP3207998U (ja) | 2016-10-03 | 2016-12-15 | 株式会社Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｉｓｅ Ｌａｂｏｒａｔｏｒｙ | リファレンス回路および装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01250870A (ja) * | 1988-03-31 | 1989-10-05 | Toshiba Corp | インサーキットテスト装置 |
| JP6675679B2 (ja) * | 2015-09-02 | 2020-04-01 | 株式会社クオルテック | 測定システムおよび測定方法 |
-
2019
- 2019-06-21 JP JP2019115722A patent/JP7240669B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002148323A (ja) | 2000-11-14 | 2002-05-22 | Sony Corp | 測定装置の検査装置および検査方法 |
| US20150168531A1 (en) | 2013-12-13 | 2015-06-18 | Mpi Corporation | Calibration plate |
| JP2015206673A (ja) | 2014-04-21 | 2015-11-19 | 日本電産リード株式会社 | 検査治具、基板検査装置、及び基板検査方法 |
| JP3207998U (ja) | 2016-10-03 | 2016-12-15 | 株式会社Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｉｓｅ Ｌａｂｏｒａｔｏｒｙ | リファレンス回路および装置 |
Non-Patent Citations (3)
| Title |
|---|
| 中島稔；山本典央，「固体電解質のインピーダンス測定に及ぼす要因」，株式会社クオルテック，2019年11月15日，http://web.archive.org/web/20220727084936/https://www.qualtec.co.jp/new_qualtec/wp-content/uploads/2021/10/Impedancemeasurement_HP.pdf |
| 中島稔；山本典央；平野真，「2F01 固体電解質に適した交流インピーダンス測定治具および測定システムの開発」，第５６回電池討論会講演要旨集，（公社）電気化学会 電池技術委員会，2015年11月10日，p.426 |
| 中島稔；山本典央；平野真，「固体電解質に適した交流インピーダンス測定治具および測定システムの開発」，株式会社クオルテック，2015年11月12日，http://web.archive.org/web/20160803004232/http://www.qualtec.co.jp/case/%E9%9B%BB%E6%B1%A0%E8%A8%8E%E8%AB%96%E4%BC%9A20151112_HP%E6%8E%B2%E8%BC%89%E7%94%A8.pdf |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021001810A (ja) | 2021-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2649491B2 (ja) | Ｓｍｄ構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板 | |
| JP4157589B1 (ja) | プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 | |
| US20200051717A1 (en) | Current sensing resistor | |
| TWI418820B (zh) | 檢查用治具及接觸件 | |
| US10634634B2 (en) | Micro sensor package and manufacturing method of micro sensor package | |
| JP6652443B2 (ja) | 多層配線基板及びこれを用いたプローブカード | |
| JP2017049148A (ja) | 測定システムおよび測定方法 | |
| US10149980B2 (en) | System and method for implantable electrical connector | |
| JP7240669B2 (ja) | インピーダンス測定のための標準試料 | |
| KR20190100037A (ko) | 검사장치용 배선기판 | |
| US20180100841A1 (en) | Micro Sensor Package and Manufacturing Method Thereof | |
| US6226864B1 (en) | Process for producing printed circuit boards with at least one metal layer, printed circuit board and use thereof | |
| JP2019049498A (ja) | 電子部品検査装置用配線基板 | |
| US9673141B2 (en) | Mounting member, electronic component, and method for manufacturing module | |
| JP4244778B2 (ja) | チップ型電子部品の特性測定装置 | |
| US20220196283A1 (en) | Encapsulated bus circuit for fluid heating systems | |
| JP6978347B2 (ja) | 加熱容器 | |
| KR102368837B1 (ko) | 배선기판 | |
| JP2013051355A (ja) | 貫通配線の検査方法、貫通配線基板の製造方法 | |
| WO2005050677A1 (ja) | 表面実装型複合電子部品及びその製造法 | |
| JP2011237220A (ja) | ガス検出装置 | |
| JP2017181477A (ja) | コンタクトプローブ装置 | |
| JPH1082709A (ja) | 圧力センサおよびその製造方法 | |
| JP2013197104A (ja) | 外部接続導体付き回路基板及びその製造方法 | |
| KR102698002B1 (ko) | 프로브 카드 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7240669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |