JP7239243B2 - リレー制御装置及び方法 - Google Patents

Description

本発明は、リレー制御装置及び方法に関し、より詳しくは、システム誤謬によってプロセッサがリセットされても複数のリレーの動作状態を維持できるリレー制御装置及び方法に関する。

本出願は、２０２０年５月２０日出願の韓国特許出願第１０－２０２０－００６０４３２号に基づく優先権を主張し、該当出願の明細書及び図面に開示された内容は、すべて本出願に組み込まれる。

最近、ノートブックＰＣ、ビデオカメラ、携帯電話などのような携帯用電子製品の需要が急増し、電気自動車、エネルギー貯蔵用蓄電池、ロボット、衛星などの開発が本格化するにつれ、反復的な充放電の可能な高性能二次電池についての研究が活発に進行しつつある。

これによって、モバイル機器、電気自動車、ハイブリッド自動車、電力貯蔵装置、無停電電源装置などに関わる技術開発と需要が増加するにつれ、エネルギー源としての二次電池の需要が急増しつつある。特に、電気車両やハイブリッド自動車に使用される二次電池は、高出力、大容量の二次電池であって、これについての研究が盛んに行われている。

なお、二次電池に対する多くの需要と共に、二次電池に関わる周辺部品や装置についての研究も共に行われている。即ち、複数の二次電池を連結して一つのモジュールに作ったセルアセンブリー、セルアセンブリーの充放電を制御して各二次電池の状態をモニターするＢＭＳ、セルアセンブリーとＢＭＳを一つのパックに作ったバッテリーパック、セルアセンブリーをモーターのような負荷と連結するリレーなど、多様な部品と装置に対する研究が進んでいる。

このようなセルアセンブリーと負荷とを連結するリレーは、電源システムに備えられ得る。また、電源システムは、少なくとも一つのリレーを選択的に開閉することでバッテリーと負荷間の安定的な電源供給を担当し得る。このような電源システムが車両に備えられる場合、電源システムの安全に係わり、車両走行中には、システム的な誤謬によってリレーが開放されず、リレーが閉まった状態に維持されるようにすることが重要である。

そこで、当業界では、システムの誤謬にも拘わらず効果的にリレーを閉状態に維持できる技術が求められている。しかし、このような要求条件は、回路の複雑性を増加させる。

本発明は、上記問題点に鑑みてなされたものであり、システム誤謬が発生してもリレーを閉状態に維持可能なリレー制御装置及び方法を提供することを目的とする。

本発明の他の目的及び長所は、下記の説明によって理解でき、本発明の実施例によってより明らかに理解されるであろう。また、本発明の目的及び長所は、特許請求の範囲に示される手段及びその組合せによって実現することができる。

本発明の一面によるリレー制御装置は、第１リレーの動作状態を制御するための第１制御信号及び第２リレーの動作状態を制御するための第２制御信号を出力するように構成されたプロセッサと、プロセッサと接続してプロセッサの動作状態をモニターし、プロセッサの動作状態によって第１リレー及び第２リレーの動作状態を維持するためのリテイン信号を出力するように構成されたモニタリング部と、プロセッサから第１制御信号及び第２制御信号を受信し、モニタリング部からリテイン信号を受信し、受信した第１制御信号、第２制御信号及びリテイン信号に基づいて第１リレーの動作状態を制御する第１リレー制御信号と、第２リレーの動作状態を制御する第２リレー制御信号と、を出力するように構成されたリレー状態決定部と、を含み得る。

プロセッサは、リレー状態決定部から出力されるリレー制御信号を決定する第３制御信号をさらに出力するように構成され得る。

リレー状態決定部は、プロセッサから受信した第３制御信号の信号レベルに基づいて、第１制御信号、第２制御信号及びリテイン信号の何れかを第１リレー制御信号及び第２リレー制御信号として出力するように構成され得る。

プロセッサは、動作状態がリセット状態である場合、第３制御信号をリレー状態決定部に出力するように構成され得る。

第３制御信号は、信号レベルが第１信号レベルを維持するように予め設定され得る。

リレー状態決定部は、プロセッサから第３制御信号を受信しなかった場合、第１リレー制御信号として第１制御信号を出力し、第２リレー制御信号として第２制御信号を出力するように構成され得る。

リレー状態決定部は、プロセッサから第３制御信号を受信した場合、第１リレー制御信号及び第２リレー制御信号としてリテイン信号を出力するように構成され得る。

モニタリング部は、プロセッサの動作状態がリセット状態である場合、所定の時間の間、リテイン信号の信号レベルを第２信号レベルとして出力し、所定の時間以後にはリテイン信号の信号レベルを第１信号レベルとして出力するように構成され得る。

リレー状態決定部は、リテイン信号の信号レベルが第２信号レベルである場合、第１リレー及び第２リレーの動作状態を維持するように構成され得る。

リレー状態決定部は、リテイン信号の信号レベルが第１信号レベルである場合、第１リレー及び第２リレーの動作状態を変更するように構成され得る。

なお、本発明の他面によるバッテリーパックは、本発明の一面によるリレー制御装置を含み得る。

本発明のさらに他面による自動車は、本発明の一面によるリレー制御装置を含み得る。

本発明のさらに他面によるリレー制御方法は、プロセッサにおいて、第１リレーの動作状態を制御するための第１制御信号及び第２リレーの動作状態を制御するための第２制御信号を出力する第１信号出力段階と、モニタリング部において、プロセッサと接続し、プロセッサの動作状態をモニターし、プロセッサの動作状態によって第１リレー及び第２リレーの動作状態を維持するように構成されたリテイン信号を出力する第２信号出力段階と、リレー状態決定部において、第１制御信号、第２制御信号及びリテイン信号に基づいて第１リレーの動作状態を制御する第１リレー制御信号及び第２リレーの動作状態を制御する第２リレー制御信号を出力するリレー制御信号出力段階と、を含み得る。

本発明のさらに他面によるリレー制御方法は、第２信号出力段階の後、プロセッサにおいて、リレー状態決定部から出力されるリレー制御信号を決定する第３制御信号をさらに出力する第３信号出力段階をさらに含み得る。

リレー制御信号出力段階は、第３制御信号の信号レベルに基づいて、第１制御信号、第２制御信号及びリテイン信号の何れかを第１リレー制御信号及び第２リレー制御信号として出力する段階であり得る。

本発明の一面によると、プロセッサがリセットされる場合に複数のリレーの動作状態を維持させ、プロセッサのリセットによる事故を防止することができる。

また、本発明の一面によると、所定の時間が経過するまでプロセッサの動作状態がリセット状態である場合、複数のリレーの動作状態をターンオフ状態に変更してシステム資源及びエネルギー浪費を防止することができる。

本発明の効果は上述した効果に制限されず、言及されていない本発明の他の効果は請求範囲の記載から当業者により明らかに理解されるだろう。

本明細書に添付される次の図面は、後述する発明の詳細な説明とともに本発明の技術的な思想をさらに理解させる役割をするため、本発明は図面に記載された事項だけに限定されて解釈されてはならない。

本発明の一実施例によるリレー制御装置を概略的に示した図である。 本発明の一実施例によるリレー制御装置の例示的構成を概略的に示した図である。 第３制御信号の信号レベルが第１信号レベルに維持されるときの実施例を概略的に示した図である。 第３制御信号の信号レベルが第１信号レベルに維持されないときの比較例を概略的に示した図である。 本発明の一実施例によるリレー状態決定部をより具体的に示した図である。 本発明の一実施例によるリレー状態決定部の例示的構成を概略的に示した図である。 本発明の一実施例によるリレー状態決定部の他の例示的構成を概略的に示した図である。 本発明の一実施例によるリレー制御方法を概略的に示した図である。

本明細書及び特許請求の範囲に使われた用語や単語は通常的や辞書的な意味に限定して解釈されてはならず、発明者自らは発明を最善の方法で説明するために用語の概念を適切に定義できるという原則に則して本発明の技術的な思想に応ずる意味及び概念で解釈されねばならない。

したがって、本明細書に記載された実施例及び図面に示された構成は、本発明のもっとも望ましい一実施例に過ぎず、本発明の技術的な思想のすべてを代弁するものではないため、本出願の時点においてこれらに代替できる多様な均等物及び変形例があり得ることを理解せねばならない。

また、本発明に関連する公知の機能または構成についての具体的な説明が、本発明の要旨をぼやかすと判断される場合、その説明を省略する。

第１、第２などのように序数を含む用語は、多様な構成要素のうちいずれか一つを残りと区別する目的として使用され、このような用語によって構成要素が限定されることではない。

なお、明細書の全体にかけて、ある部分が、ある構成要素を「含む」とするとき、これは特に反する記載がない限り、他の構成要素を除くことではなく、他の構成要素をさらに含み得ることを意味する。また、明細書に記載の「制御ユニット」のような用語は、少なくとも一つの機能や動作を処理する単位を示し、これはハードウェアやソフトウェア、またはハードウェアとソフトウェアとの結合せにより具現され得る。

さらに、明細書の全体に亘って、ある部分が他の部分と「連結（接続）」されているとするとき、これは、「直接的に連結（接続）」されている場合のみならず、その中間に他の素子を介して「間接的に連結（接続）」されている場合も含む。

以下、添付された図面を参照して本発明の望ましい実施例を詳しく説明する。

図１は、本発明の一実施例によるリレー制御装置１００を概略的に示した図である。図２は、本発明の一実施例によるリレー制御装置１００の例示的な構成を概略的に示した図である。

図１を参照すると、本発明の一実施例によるリレー制御装置１００は、プロセッサ１１０、モニタリング部１２０及びリレー状態決定部１３０を含み得る。

プロセッサ１１０は、第１リレー２００の動作状態を制御するための第１制御信号ＣＳ１及び第２リレー３００の動作状態を制御するための第２制御信号ＣＳ２を出力するように構成され得る。

例えば、第１リレー２００及び第２リレー３００は、バッテリーと負荷を連結するリレーであり得る。より具体的には、第１リレー２００は、ハイサイドリレーとして高電圧側リレーであり得る。そして、第２リレー３００は、ローサイドリレーとして低電圧側リレーであり得る。

プロセッサ１１０は、正常状態であるとき、第１制御信号ＣＳ１を出力して第１リレー２００の動作状態をターンオン状態またはターンオフ状態に制御し得る。そして、プロセッサ１１０は、正常状態であるとき、第２制御信号ＣＳ２を出力して第２リレー３００の動作状態をターンオン状態またはターンオフ状態に制御し得る。ここで、第１リレー２００及び第２リレー３００の各々の動作状態は、第１制御信号ＣＳ１及び第２制御信号ＣＳ２の各々の信号レベルによって制御され得る。

モニタリング部１２０は、プロセッサ１１０と接続し、プロセッサ１１０の動作状態をモニターするように構成され得る。

具体的には、モニタリング部１２０は、プロセッサ１１０と通信可能に接続し得る。そして、モニタリング部１２０は、プロセッサ１１０の動作状態が正常状態であるか、またはリセット状態であるかをモニターし得る。ここで、リセット状態とは、プロセッサ１１０の駆動が再起動する状態を意味する。

例えば、図２の実施例において、モニタリング部１２０は、プロセッサ１１０と接続し、プロセッサ１１０の動作状態をモニターし得る。

また、モニタリング部１２０は、プロセッサ１１０の動作状態によって第１リレー２００及び第２リレー３００の動作状態を維持するためのリテイン信号ＲＳを出力するように構成され得る。

具体的には、リテイン信号ＲＳは、第１リレー２００及び第２リレー３００の動作状態を現在状態に維持するための信号であり得る。例えば、第１リレー２００及び第２リレー３００の動作状態がターンオン状態であり、モニタリング部１２０がリテイン信号ＲＳを出力すると、第１リレー２００及び第２リレー３００の動作状態は、ターンオン状態に維持され得る。逆に、第１リレー２００及び第２リレー３００の動作状態がターンオフ状態であり、モニタリング部１２０がリテイン信号ＲＳを出力すると、第１リレー２００及び第２リレー３００の動作状態は、ターンオフ状態に維持され得る。

リレー状態決定部１３０は、プロセッサ１１０から第１制御信号ＣＳ１及び第２制御信号ＣＳ２を受信するように構成され得る。

例えば、図２の実施例において、リレー状態決定部１３０は、プロセッサ１１０と電気的に接続し、プロセッサ１１０から第１制御信号ＣＳ１及び第２制御信号ＣＳ２を受信し得る。

また、リレー状態決定部１３０は、モニタリング部１２０からリテイン信号ＲＳを受信するように構成され得る。

例えば、図２の実施例において、リレー状態決定部１３０は、モニタリング部１２０と電気的に接続し、モニタリング部１２０からリテイン信号ＲＳを受信し得る。

リレー状態決定部１３０は、受信した第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳに基づいて第１リレー２００の動作状態を制御する第１リレー制御信号ＲＣＳ１と、第２リレー３００の動作状態を制御する第２リレー制御信号ＲＣＳ２と、を出力するように構成され得る。

ここで、第１リレー制御信号ＲＣＳ１は、第１リレー２００に出力され、第１リレー２００の動作状態を決定する信号である。同様に、第２リレー制御信号ＲＣＳ２は、第２リレー３００に出力され、第２リレー３００の動作状態を決定する信号である。

リレー状態決定部１３０は、第１リレー制御信号ＲＣＳ１として第１制御信号ＣＳ１を選択し、第２リレー制御信号ＲＣＳ２として第２制御信号ＣＳ２を選択し得る。逆に、リレー状態決定部１３０は、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳを選択し得る。リレー状態決定部１３０によって選択される第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２は、プロセッサ１１０から受信する第３制御信号ＣＳ３によって決定され得る。

具体的には、プロセッサ１１０は、リレー状態決定部１３０から出力されるリレー制御信号を決定する第３制御信号ＣＳ３をさらに出力するように構成され得る。望ましくは、プロセッサ１１０は、動作状態がリセット状態である場合、第３制御信号ＣＳ３をリレー状態決定部１３０に出力するように構成され得る。

例えば、図２の実施例において、プロセッサ１１０の動作状態がリセット状態になると、プロセッサ１１０は、リレー状態決定部１３０に第３制御信号ＣＳ３を即時に出力し得る。

そして、リレー状態決定部１３０は、プロセッサ１１０から受信した第３制御信号ＣＳ３の信号レベルに基づいて、第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳの何れかを第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２として出力するように構成され得る。

ここで、信号レベルは、ローレベルとハイレベルとに区分され得る。ハイレベルは、予め決められた基準レベル以上の信号レベルを意味し、ローレベルは、０以上基準レベル未満の信号レベルを意味し得る。

即ち、リレー状態決定部１３０は、第３制御信号ＣＳ３の信号レベルがハイレベルであるか、それともローレベルであるかによって、第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳのうち第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２を選択し得る。

本発明の一実施例によるリレー制御装置１００は、プロセッサ１１０が予期せずリセットされる場合にも第１リレー２００及び第２リレー３００の動作状態が維持されるように制御し得る。例えば、リレー制御装置１００が車両に備えられ、車両の運行中にシステム誤謬によってプロセッサ１１０が意図せずにリセットされ得る。このような場合、プロセッサ１１０の動作状態がリセット状態であるから、ターンオン状態である第１リレー２００及び第２リレー３００の動作状態をターンオフ状態に変更するようになると、予想せぬ事故が発生し得る問題がある。したがって、リレー制御装置１００は、プロセッサ１１０がシステム誤謬によってリセットされても、第１リレー２００及び第２リレー３００の動作状態をそのまま維持し、予想せぬ事故を予め防止することができる。

一方、リレー制御装置１００に備えられたプロセッサ１１０は、本発明で行われる多様な制御ロジッグを実行するために当業界に知られたプロセッサ、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＡＳＩＣ）、他のチップセット、論理回路、レジスター、通信モデム、データ処理装置などを選択的に含み得る。また、制御ロジッグがソフトウェアとして具現されるとき、プロセッサ１１０は、プログラムモジュールの集合によって具現され得る。この際、プログラムモジュールはメモリに保存され、プロセッサ１１０によって実行され得る。メモリは、プロセッサ１１０の内部または外部に設けられ得、公知の多様な手段でプロセッサ１１０と接続し得る。

望ましくは、第３制御信号ＣＳ３は、信号レベルが第１信号レベルを維持するように予め設定され得る。ここで、第１信号レベルは、ローレベルを意味し得る。即ち、信号レベルは、第１信号レベルであるローレベルと第２信号レベルであるハイレベルとに分けられ得る。

例えば、図２の実施例で、プロセッサ１１０の動作状態がリセット状態であるとき、プロセッサ１１０から出力される第３制御信号ＣＳ３の信号レベルは第１信号レベル（ローレベル）を維持するように設定され得る。

図３は、第３制御信号ＣＳ３の信号レベルが第１信号レベルに維持されるときの実施例を概略的に示した図である。図４は、第３制御信号ＣＳ３の信号レベルが第１信号レベルに維持されないときの比較例を概略的に示した図である。

具体的には、図３及び図４は、経時によって出力される第１制御信号ＣＳ１、第２制御信号ＣＳ２、第３制御信号ＣＳ３、第１出力値Ｑ１、第２出力値Ｑ２、リテイン信号ＲＳ、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２を示した図である。

図３及び図４において、第１制御信号ＣＳ１、第２制御信号ＣＳ２、第３制御信号ＣＳ３、第１出力値Ｑ１、第２出力値Ｑ２、リテイン信号ＲＳ、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２の各々の信号レベルまたは出力値は、ローレベルを意味する第１信号レベルとハイレベルを意味する第２信号レベルとして説明され得る。

また、図３及び図４において、プロセッサ１１０がｔ１時点で一次リセットされ、ｔ２時点で二次リセットされ、ｔ３時点で三次リセットされたと仮定する。

図３の実施例において、第３制御信号ＣＳ３の信号レベルは、第１信号レベルに維持されるように設定されたため、プロセッサ１１０が一次リセット、二次リセット及び三次リセットされても、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２は、一定に維持され得る。即ち、第１リレー２００及び第２リレー３００の動作状態が維持され得る。

一方、図４の比較例において、第３制御信号ＣＳ３の信号レベルは、初期には第１信号レベルに維持されるが、以後には第２信号レベルに遷移され得る。例えば、ｔ１時点で出力された第３制御信号ＣＳ３の信号レベルは、第１信号レベルであるが、ｔ１１時点で第３制御信号ＣＳ３の信号レベルが第２信号レベルに遷移され得る。これは、図４の比較例では、第３制御信号ＣＳ３の信号レベルが第１信号レベルに維持されるように設定されなかったためであり得る。

より具体的には、図４の比較例において、プロセッサ１１０が一次リセットされた場合、即ち、ｔ１時点からｔ２時点までは、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２が一定に維持され得る。即ち、ｔ１時点からｔ２時点までは、第１リレー２００及び第２リレー３００の動作状態が維持され得る。これは、リレー状態決定部１３０に含まれたフリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２が同一に維持されるためである。

一方、プロセッサ１１０が二次以上リセットされた場合、即ち、ｔ２時点では、第１信号レベルを有する第３制御信号ＣＳ３が出力され、リテイン信号ＲＳが出力されても、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２の信号レベルが変更され得る。これは、ｔ２時点で第３制御信号ＣＳ３の信号レベルが第２信号レベルから第１信号レベルに遷移されることによって、フリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２が変更されたためである。そして、ｔ２１時点で第３制御信号ＣＳ３の信号レベルは、第１信号レベルから第２信号レベルに遷移され得る。

その後、プロセッサ１１０がｔ３時点で三次リセットされた場合、ｔ３時点で第３制御信号ＣＳ３の信号レベルは、第２信号レベルから第１信号レベルに遷移され得る。この場合、フリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２がさらに変更され得る。即ち、ｔ３時点でプロセッサ１１０が三次リセットされたが、フリップフロップ１３１の第１出力値Ｑ１及び第２出力値Ｑ２が変更されたため、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２の信号レベルも変更され得る。そして、ｔ３１時点で第３制御信号ＣＳ３の信号レベルは、第１信号レベルから第２信号レベルに遷移され得る。

したがって、図４の比較例は、プロセッサ１１０が一次リセットされた場合には、第１リレー２００及び第２リレー３００の動作状態を維持させることで予想せぬ事故が防止可能であるが、プロセッサ１１０が二次以上リセットされる場合には、第１リレー２００及び第２リレー３００の動作状態を維持させることができないという問題がある。

一方、図３の実施例のように、本発明の一実施例によるリレー制御装置１００は、プロセッサ１１０が二次以上リセットされる場合にも、第１リレー２００及び第２リレー３００の動作状態を維持させることができる。

リレー状態決定部１３０は、プロセッサ１１０から第３制御信号ＣＳ３を受信しない場合、第１リレー制御信号ＲＣＳ１として第１制御信号ＣＳ１を出力し、第２リレー制御信号ＲＣＳ２として第２制御信号ＣＳ２を出力するように構成され得る。

逆に、リレー状態決定部１３０は、プロセッサ１１０から第３制御信号ＣＳ３を受信した場合、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳを出力するように構成され得る。

望ましくは、プロセッサ１１０の動作状態がリセット状態であるとき、モニタリング部１２０は、リレー状態決定部１３０にリテイン信号ＲＳを出力し、プロセッサ１１０は、リレー状態決定部１３０に第３制御信号ＣＳ３を出力し得る。即ち、リレー状態決定部１３０がプロセッサ１１０から第３制御信号ＣＳ３を受信した場合は、プロセッサ１１０の動作状態がリセット状態の場合であり得る。逆に、リレー状態決定部１３０がプロセッサ１１０から第３制御信号ＣＳ３を受信していない場合は、プロセッサ１１０の動作状態が正常状態の場合であり得る。

したがって、リレー状態決定部１３０は、第３制御信号ＣＳ３を受信した場合、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳを出力することで、第１リレー２００及び第２リレー３００の動作状態を維持させ得る。逆に、リレー状態決定部１３０は、第３制御信号ＣＳ３を受信していない場合、第１リレー制御信号ＲＣＳ１として第１制御信号ＣＳ１を出力し、第２リレー制御信号ＲＣＳ２として第２制御信号ＣＳ２を出力し得る。即ち、リレー状態決定部１３０は、プロセッサ１１０から受信した第１制御信号ＣＳ１及び第２制御信号ＣＳ２に応じて、第１リレー２００及び第２リレー３００の動作状態を各々制御できる。

モニタリング部１２０は、プロセッサ１１０の動作状態がリセット状態である場合、所定の時間の間、リテイン信号ＲＳの信号レベルを第２信号レベルとして出力するように構成され得る。そして、モニタリング部１２０は、所定の時間後には、リテイン信号ＲＳの信号レベルを第１信号レベルとして出力するように構成され得る。

例えば、モニタリング部１２０は、プロセッサ１１０の動作状態がリセット状態と判断された場合、所定の時間の間、第２信号レベル（ハイレベル）を有するリテイン信号ＲＳを出力し、所定の時間後には、第１信号レベル（ローレベル）を有するリテイン信号ＲＳを出力し得る。

前述したように、第１信号レベルは０を含み得る。即ち、モニタリング部１２０は、所定の時間の間、第２信号レベルを有するリテイン信号ＲＳを出力し、所定の時間後には、リテイン信号ＲＳを出力しないことにし得る。

リレー状態決定部１３０は、リテイン信号ＲＳの信号レベルが第２信号レベルである場合、第１リレー２００及び第２リレー３００の動作状態を維持するように構成され得る。そして、リレー状態決定部１３０は、リテイン信号ＲＳの信号レベルが第１信号レベルである場合、第１リレー２００及び第２リレー３００の動作状態を変更するように構成され得る。

例えば、図３の実施例において、ｔ０時点でリテイン信号ＲＳの信号レベルが第２信号レベルから第１信号レベルに変更されると仮定する。そして、プロセッサ１１０の動作状態は、続いてリセット状態であると仮定する。この場合、プロセッサ１１０の動作状態がリセット状態であるため、モニタリング部１２０は、リレー状態決定部１３０にリテイン信号ＲＳを出力し、プロセッサ１１０はリレー状態決定部１３０に第３制御信号ＣＳ３を出力し得る。ここで、リテイン信号ＲＳは、ｔ１時点からｔ０時点まで第２信号レベルを有し、ｔ０時点後からは第１信号レベルを有し得る。そして、第３制御信号ＣＳ３は、ｔ１時点から第１信号レベルを有し得る。これによって、リレー状態決定部１３０は、ｔ１時点からｔ０時点まで第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２として第２信号レベルを有するリテイン信号ＲＳを出力し、第１リレー２００及び第２リレー３００の動作状態をターンオン状態に維持できる。そして、リレー状態決定部１３０は、ｔ０時点からは、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２として第１信号レベルを有するリテイン信号ＲＳを出力し、第１リレー２００及び第２リレー３００の動作状態をターンオフ状態に変更し得る。

即ち、モニタリング部１２０は、プロセッサ１１０の動作状態がリセット状態である場合、所定の時間の間のみに第１リレー２００及び第２リレー３００の動作状態がターンオン状態を維持するように、所定の時間の間に第２信号レベルを有するリテイン信号ＲＳを出力し得る。

例えば、プロセッサ１１０のリセットが続いて繰り返される場合にも、第１リレー２００及び第２リレー３００の動作状態をターンオン状態に続いて維持できない問題がある。この場合、プロセッサ１１０はリセットされている状態であるため、第１制御信号ＣＳ１、第２制御信号ＣＳ２及び第３制御信号ＣＳ３の信号レベルを変更できない。なお、モニタリング部１２０は、出力されるリテイン信号ＲＳの信号レベルを変更して第１リレー２００及び第２リレー３００の動作状態をターンオフ状態に変更し得る。そして、プロセッサ１１０がリセット状態である場合、第１信号レベルを有する第３制御信号ＣＳ３が出力し続けられるため、第１リレー２００及び第２リレー３００の動作状態はターンオフ状態に維持され得る。したがって、プロセッサ１１０が続いてリセットされる状況におけるシステム資源及びエネルギーの浪費が防止される。

図５は、本発明の一実施例によるリレー状態決定部１３０をより具体的に示した図である。図６は、本発明の一実施例によるリレー状態決定部１３０の例示的構成を概略的に示した図である。

図５及び図６を参照すると、リレー状態決定部１３０は、フリップフロップ１３１及びバッファー部１３２を含み得る。

フリップフロップ１３１は、１ビット（Ｂｉｔ）の情報を保管及び維持可能な論理回路である。例えば、図６の実施例で、フリップフロップ１３１は、Ｄフリップフロップ（Ｄ ｆｌｉｐ－ｆｌｏｐ）であり得る。その他にも、フリップフロップ１３１には、ＲＳフリップフロップ、ＪＫフリップフロップまたはＴフリップフロップが適用され得る。以下、説明の便宜のために、フリップフロップ１３１をＤフリップフロップとして説明する。

図６の実施例において、フリップフロップ１３１は、データ端子Ｄ、クラブ端子、第１出力端子Ｑ及び第２出力端子Ｑ'を含み得る。データ端子Ｄに第２制御信号ＣＳ２が入力され、クロック端子Ｃに第３制御信号ＣＳ３が入力され、第２制御信号ＣＳ２及び第３制御信号ＣＳ３の信号レベルによって第１出力端子Ｑから第１出力値Ｑ１が出力され、第２出力端子Ｑ'から第２出力値Ｑ２が出力され得る。第１出力値Ｑ１及び第２出力値Ｑ２は、バッファー部１３２に入力され得る。ここで、第１出力値Ｑ１及び第２出力値Ｑ２は、信号レベルが互いに反対であり得る。即ち、第１出力値Ｑ１の信号レベルが第１信号レベルであれば、第２出力値Ｑ２の信号レベルは第２信号レベルである。

バッファー部１３２は、プロセッサ１１０から第１制御信号ＣＳ１及び第２制御信号ＣＳ２を受信し得る。また、バッファー部１３２は、フリップフロップ１３１から第１出力値Ｑ１及び第２出力値Ｑ２を受信し、モニタリング部１２０からリテイン信号ＲＳを受信し得る。そして、バッファー部１３２は、第１リレー２００の動作状態を制御する第１リレー制御信号ＲＣＳ１を第１リレー２００に出力し得る。また、バッファー部１３２は、第２リレー３００の動作状態を制御する第２リレー制御信号ＲＣＳ２を第２リレー３００に出力し得る。

リレー状態決定部１３０は、フリップフロップ１３１及びバッファー部１３２を含むことで、プロセッサ１１０の動作状態がリセット状態であるとしても、第３制御信号ＣＳ３の信号レベル及びリテイン信号ＲＳの信号レベルによって第１リレー２００及び第２リレー３００の動作状態を維持させることができる。

より具体的には、バッファー部１３２は、複数のバッファーを含み得る。例えば、バッファー部１３２は、第１バッファー、第２バッファー、第３バッファー及び第４バッファーを含み得る。

第１バッファーは、リテイン信号ＲＳ及び第１出力値Ｑ１を受信し、第１出力値Ｑ１の信号レベルによってリテイン信号ＲＳの出力可否が決定されるように構成され得る。例えば、第１出力値Ｑ１の信号レベルが第２信号レベル（ハイレベル）であれば、第１バッファーからリテイン信号ＲＳが出力され得る。逆に、第１出力値Ｑ１の信号レベルが第１信号レベル（ローレベル）であれば、第１バッファーからリテイン信号ＲＳが出力されない。

第２バッファーは、第１制御信号ＣＳ１及び第２出力値Ｑ２を受信し、第２出力値Ｑ２の信号レベルによって第１制御信号ＣＳ１の出力可否が決定されるように構成され得る。例えば、第２出力値Ｑ２の信号レベルが第２信号レベルであれば、第２バッファーから第１制御信号ＣＳ１が出力され得る。逆に、第２出力値Ｑ２の信号レベルが第１信号レベルであれば、第２バッファーから第１制御信号ＣＳ１が出力されない。

そして、第１バッファーの出力ラインと第２バッファーの出力ラインとは互いに統合され得る。即ち、第１バッファー及び第２バッファーは、信号レベルが互いに反対である第１出力値Ｑ１及び第２出力値Ｑ２を各々受信する。これによって、第１バッファーからリテイン信号ＲＳが出力される場合、第２バッファーから第１制御信号ＣＳ１が出力されない。例えば、第１バッファーに入力される第１出力値Ｑ１の信号レベルが第２信号レベル（ハイレベル）である場合、第２バッファーに入力される第２出力値Ｑ２の信号レベルは、第１信号レベル（ローレベル）であるためである。

したがって、第１出力値Ｑ１及び第２出力値Ｑ２の信号レベルによって、第１リレー制御信号ＲＣＳ１は、第１制御信号ＣＳ１またはリテイン信号ＲＳとして出力され得る。そして、プロセッサ１１０がリセット状態である場合、フリップフロップ１３１のクロック端子Ｃに入力される第３制御信号ＣＳ３の信号レベルは、いつも第１信号レベルに設定され得る。この場合、フリップフロップ１３１から出力される第１出力値Ｑ１の信号レベルは、いつも第２信号レベルであり、第２出力値Ｑ２の信号レベルは、いつも第１信号レベルであり得る。これによって、プロセッサ１１０がリセット状態である場合には、第１リレー制御信号ＲＣＳ１として第１バッファーからリテイン信号ＲＳが出力されるため、第１リレー２００の動作状態が維持される。

第３バッファーは、第２制御信号ＣＳ２及び第２出力値Ｑ２を受信し、第２出力値Ｑ２の信号レベルによって第２制御信号ＣＳ２の出力可否が決定されるように構成され得る。例えば、第２出力値Ｑ２の信号レベルが第２信号レベルであれば、第３バッファーから第２制御信号ＣＳ２が出力され得る。逆に、第２出力値Ｑ２の信号レベルが第１信号レベルであれば、第３バッファーから第２制御信号ＣＳ２が出力されない。

第４バッファーは、リテイン信号ＲＳ及び第１出力値Ｑ１を受信し、第１出力値Ｑ１の信号レベルによってリテイン信号ＲＳの出力可否が決定されるように構成され得る。例えば、第１出力値Ｑ１の信号レベルが第２信号レベル（ハイレベル）であれば、第４バッファーからリテイン信号ＲＳが出力され得る。逆に、第１出力値Ｑ１の信号レベルが第１信号レベル（ローレベル）であれば、第４バッファーからリテイン信号ＲＳが出力されない。

第１バッファー及び第２バッファーと同様に、第３バッファーの出力ライン及び第４バッファーの出力ラインも統合され得る。第３バッファーと第４バッファーとは、信号レベルが互いに反対である第２出力値Ｑ２と第１出力値Ｑ１を各々受信する。これによって、第３バッファーから第２制御信号ＣＳ２が出力される場合、第４バッファーからはリテイン信号ＲＳが出力されない。逆に、第３バッファーから第２制御信号ＣＳ２が出力されない場合、第４バッファーからはリテイン信号ＲＳが出力される。即ち、第２リレー制御信号ＲＣＳ２は、第３バッファーから出力される第２制御信号ＣＳ２、または第４バッファーから出力されるリテイン信号ＲＳである。

前述したように、プロセッサ１１０がリセット状態である場合、第３制御信号ＣＳ３の信号レベルに基づいてフリップフロップ１３１から出力される第１出力値Ｑ１の信号レベルは、いつも第２信号レベルであり得る。これによって、プロセッサ１１０がリセット状態である場合には、第２リレー制御信号ＲＣＳ２として第４バッファーからリテイン信号ＲＳが出力されるため、第２リレー３００の動作状態が維持され得る。

図７は、本発明の一実施例によるリレー状態決定部１３０の他の例示的構成を概略的に示した図である。

図５及び図７を参照すると、リレー状態決定部１３０は、ゲート部１３３をさらに含み得る。

ゲート部１３３は、第１リレー２００及び第２リレー３００の少なくとも一つとバッファー部１３２との間に接続するように構成され得る。

図７の実施例において、ゲート部１３３は、バッファー部１３２と第２リレー３００との間に接続し得る。ゲート部１３３は、バッファー部１３２から第３リレー制御信号ＲＣＳ３を受信し、モニタリング部１２０からリテイン信号ＲＳを受信し得る。そして、ゲート部１３３は、第３リレー制御信号ＲＣＳ３及びリテイン信号ＲＳの信号レベルに基づいて、第２リレー制御信号ＲＣＳ２を第２リレー３００に出力し得る。

前述した実施例のように、プロセッサ１１０の動作状態がリセット状態である場合、バッファー部１３２の第４バッファーからリテイン信号ＲＳが出力され得る。即ち、第３リレー制御信号ＲＣＳ３は、第４バッファーから出力されたリテイン信号ＲＳであり得る。この場合、ゲート部１３３にはバッファー部１３２及びモニタリング部１２０によるリテイン信号ＲＳが入力されるため、ゲート部１３３から出力される第２リレー制御信号ＲＣＳ２は、リテイン信号ＲＳであり得る。したがって、第２リレー３００にリテイン信号ＲＳが入力され、第２リレー３００の動作状態が維持可能である。

本発明によるリレー制御装置１００は、ＢＭＳ（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）に適用可能である。即ち、本発明によるＢＭＳは、上述したリレー制御装置１００を含み得る。このような構成において、リレー制御装置１００の各構成要素の少なくとも一部は、従来のＢＭＳに含まれた構成の機能を補完または追加することで具現され得る。例えば、リレー制御装置１００のプロセッサ１１０、モニタリング部１２０及びリレー状態決定部１３０は、ＢＭＳの構成要素として具現され得る。

また、本発明によるリレー制御装置１００は、バッテリーパックに備えられ得る。即ち、本発明によるバッテリーパックは、上述したリレー制御装置１００及び一つ以上のバッテリーセルを含み得る。また、バッテリーパックは、電装品（リレー、ヒューズなど）及びケースなどをさらに含み得る。

ここで、バッテリーセルは、負極端子及び正極端子を備え、物理的に分離可能な一つの独立したセルを意味する。一例で、パウチ型リチウムポリマーセルの一つがバッテリーセルとして看做され得る。また、バッテリーパックは、一つ以上のバッテリーセルが直列及び／または並列で接続して備えられた一つ以上のバッテリーモジュールを含み得る。

また、本発明によるリレー制御装置１００は、自動車に備えられ得る。これによって、リレー制御装置１００は、自動車走行中のシステム的な誤謬によってプロセッサ１１０がリセットされる場合にも、バッテリーと自動車とを連結するリレーが開放されることなく閉状態に維持されるようにリレーを制御できる。

図８は、本発明の一実施例によるリレー制御方法を概略的に示した図である。本発明の一実施例によるリレー制御方法の各段階は、リレー制御装置１００によって行われ得る。

図８を参照すると、リレー制御方法は、第１信号出力段階Ｓ１００、第２信号出力段階Ｓ２００、第３信号出力段階Ｓ３００及びリレー制御信号出力段階Ｓ４００を含み得る。

第１信号出力段階Ｓ１００は、第１リレー２００の動作状態を制御するための第１制御信号ＣＳ１及び第２リレー３００の動作状態を制御するための第２制御信号ＣＳ２を出力する段階であって、プロセッサ１１０によって行われ得る。

第２信号出力段階Ｓ２００は、プロセッサ１１０と接続してプロセッサ１１０の動作状態をモニターし、プロセッサ１１０の動作状態によって第１リレー２００及び第２リレー３００の動作状態を維持するように構成されたリテイン信号ＲＳを出力する段階であって、モニタリング部１２０によって行われ得る。

モニタリング部１２０は、プロセッサ１１０の動作状態をモニターし、プロセッサ１１０の動作状態がリセット状態になると、リレー状態決定部１３０にリテイン信号ＲＳを出力し得る。

第３信号出力段階Ｓ３００は、第２信号出力段階Ｓ２００の後に行われ得る。具体的には、第３信号出力段階Ｓ３００は、リレー状態決定部１３０から出力されるリレー制御信号を決定する第３制御信号ＣＳ３をさらに出力する段階であって、プロセッサ１１０によって行われ得る。

プロセッサ１１０は、動作状態がリセット状態になり次第、リレー状態決定部１３０に第３制御信号ＣＳ３を出力し得る。望ましくは、第３制御信号ＣＳ３の信号レベルは、いつも第１信号レベル（ローレベル）を維持するように設定され得る。

リレー制御信号出力段階Ｓ４００は、第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳに応じて第１リレー２００の動作状態を制御する第１リレー制御信号ＲＣＳ１及び第２リレー３００の動作状態を制御する第２リレー制御信号ＲＣＳ２を出力する段階であって、リレー状態決定部１３０によって行われ得る。

より具体的には、リレー制御信号出力段階Ｓ４００は、第３制御信号ＣＳ３の信号レベルに基づいて、第１制御信号ＣＳ１、第２制御信号ＣＳ２及びリテイン信号ＲＳの何れかを第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２として出力する段階であり得る。

例えば、第３制御信号ＣＳ３の信号レベルが第１信号レベルである場合、第１リレー制御信号ＲＣＳ１及び第２リレー制御信号ＲＣＳ２としてリテイン信号ＲＳが出力され得る。これによって、第１リレー２００及び第２リレー３００は、リテイン信号ＲＳの信号レベルによって動作状態が維持または変更され得る。

具体的には、第１リレー２００及び第２リレー３００の動作状態がターンオン状態であるとき、プロセッサ１１０がリセットされたと仮定する。この場合、リテイン信号ＲＳの信号レベルは、第２信号レベルであり得る。そして、リテイン信号ＲＳが第１リレー２００及び第２リレー３００に入力されるため、第１リレー２００及び第２リレー３００の動作状態は、ターンオン状態に維持され得る。

その後、所定の時間が経過した後にもプロセッサ１１０の動作状態がリセット状態であれば、リテイン信号ＲＳの信号レベルは、第１信号レベルに遷移され得る。この場合、リテイン信号ＲＳが第１リレー２００及び第２リレー３００に入力されるため、第１リレー２００及び第２リレー３００の動作状態は、ターンオフ状態に変更され得る。

したがって、本発明の一実施例によるリレー制御方法は、プロセッサ１１０がリセットされる場合に複数のリレーの動作状態を維持させることでプロセッサ１１０のリセットによる事故を防止することができる。また、所定の時間が経過するまでプロセッサ１１０の動作状態がリセット状態であれば、複数リレーの動作状態をターンオフ状態に変更することでシステム資源及びエネルギー浪費を防止することができる。

以上で説明した本発明の実施例は、必ずしも装置及び方法を通じて具現されることではなく、本発明の実施例の構成に対応する機能を実現するプログラムまたはそのプログラムが記録された記録媒体を通じて具現され得、このような具現は、本発明が属する技術分野における専門家であれば、前述した実施例の記載から容易に具現できるはずである。

以上、本発明を限定された実施例と図面によって説明したが、本発明はこれに限定されず、本発明の属する技術分野で通常の知識を持つ者によって本発明の技術思想と特許請求の範囲の均等範囲内で多様な修正及び変形が可能であることは言うまでもない。

また、上述の本発明は、本発明が属する技術分野における通常の知識を持つ者によって本発明の技術思想から脱しない範囲内で多様な置換、変形及び変更が可能であるため、上述の実施例及び添付された図面によって限定されず、多様な変形が行われるように各実施例の全部または一部を選択的に組み合わせて構成可能である。

１００ リレー制御装置
１１０ プロセッサ
１２０ モニタリング部
１３０ リレー状態決定部
１３１ フリップフロップ
１３２ バッファー部
１３３ ゲート部
２００ 第１リレー
３００ 第２リレー

Claims (11)

1. 第１リレーの動作状態を制御するための第１制御信号及び第２リレーの動作状態を制御するための第２制御信号を出力するように構成されたプロセッサと、
   前記プロセッサと接続して前記プロセッサの動作状態をモニターし、前記プロセッサの動作状態によって前記第１リレー及び前記第２リレーの動作状態を維持するためのリテイン信号を出力するように構成されたモニタリング部と、
   前記プロセッサから前記第１制御信号及び前記第２制御信号を受信し、前記モニタリング部から前記リテイン信号を受信し、受信した前記第１制御信号、前記第２制御信号及び前記リテイン信号に基づいて前記第１リレーの動作状態を制御する第１リレー制御信号と、前記第２リレーの動作状態を制御する第２リレー制御信号と、を出力するように構成されたリレー状態決定部と、を含み、
   前記プロセッサは、
   前記リレー状態決定部から出力されるリレー制御信号を決定する第３制御信号をさらに出力するように構成され、
   前記リレー状態決定部は、
   前記プロセッサから受信した前記第３制御信号の信号レベルに基づいて、前記第１制御信号、前記第２制御信号及び前記リテイン信号の何れかを前記第１リレー制御信号及び前記第２リレー制御信号として出力するように構成された、リレー制御装置。
2. 前記プロセッサは、
   前記プロセッサの動作状態がリセット状態である場合、前記第３制御信号を前記リレー状態決定部に出力するように構成された、請求項１に記載のリレー制御装置。
3. 前記第３制御信号は、
   前記第３制御信号の信号レベルが第１信号レベルを維持するように予め設定された、請求項２に記載のリレー制御装置。
4. 前記リレー状態決定部は、
   前記プロセッサから前記第３制御信号を受信しなかった場合、前記第１リレー制御信号として前記第１制御信号を出力し、前記第２リレー制御信号として前記第２制御信号を出力するように構成された、請求項２または３に記載のリレー制御装置。
5. 前記リレー状態決定部は、
   前記プロセッサから前記第３制御信号を受信した場合、前記第１リレー制御信号及び前記第２リレー制御信号として前記リテイン信号を出力するように構成された、請求項２または３に記載のリレー制御装置。
6. 前記モニタリング部は、
   前記プロセッサの動作状態が前記リセット状態である場合、所定の時間の間、前記リテイン信号の信号レベルを第２信号レベルとして出力し、前記所定の時間以後には前記リテイン信号の信号レベルを第１信号レベルとして出力するように構成された、請求項２から５のいずれか一項に記載のリレー制御装置。
7. 前記リレー状態決定部は、
   前記リテイン信号の信号レベルが前記第２信号レベルである場合、前記第１リレー及び前記第２リレーの動作状態を維持するように構成された、請求項６に記載のリレー制御装置。
8. 前記リレー状態決定部は、
   前記リテイン信号の信号レベルが前記第１信号レベルである場合、前記第１リレー及び前記第２リレーの動作状態を変更するように構成された、請求項６または７に記載のリレー制御装置。
9. 請求項１から８のいずれか一項に記載のリレー制御装置を含む、バッテリーパック。
10. 請求項１から８のいずれか一項に記載のリレー制御装置を含む、自動車。
11. プロセッサにおいて、第１リレーの動作状態を制御するための第１制御信号及び第２リレーの動作状態を制御するための第２制御信号を出力する第１信号出力段階と、
    モニタリング部において、前記プロセッサと接続し、前記プロセッサの動作状態をモニターし、前記プロセッサの動作状態によって前記第１リレー及び前記第２リレーの動作状態を維持するように構成されたリテイン信号を出力する第２信号出力段階と、
    リレー状態決定部において、前記第１制御信号、前記第２制御信号及び前記リテイン信号に基づいて前記第１リレーの動作状態を制御する第１リレー制御信号及び前記第２リレーの動作状態を制御する第２リレー制御信号を出力するリレー制御信号出力段階と、を含み、
    前記第２信号出力段階の後、前記プロセッサにおいて、前記リレー状態決定部から出力されるリレー制御信号を決定する第３制御信号をさらに出力する第３信号出力段階をさらに含み、
    前記リレー制御信号出力段階は、前記第３制御信号の信号レベルに基づいて、前記第１制御信号、前記第２制御信号及び前記リテイン信号の何れかを前記第１リレー制御信号及び前記第２リレー制御信号として出力する段階である、リレー制御方法。

Images