JP7233005B2 - 光電変換素子、およびその製造方法 - Google Patents

光電変換素子、およびその製造方法 Download PDF

Info

Publication number
JP7233005B2
JP7233005B2 JP2019007677A JP2019007677A JP7233005B2 JP 7233005 B2 JP7233005 B2 JP 7233005B2 JP 2019007677 A JP2019007677 A JP 2019007677A JP 2019007677 A JP2019007677 A JP 2019007677A JP 7233005 B2 JP7233005 B2 JP 7233005B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
film
electrode
layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019007677A
Other languages
English (en)
Other versions
JP2019149542A (ja
Inventor
雅哉 平出
学 中田
克弥 能澤
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2019149542A publication Critical patent/JP2019149542A/ja
Application granted granted Critical
Publication of JP7233005B2 publication Critical patent/JP7233005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/20—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本開示は、光電変換素子、およびその製造方法に関する。
半導体基板の上方に光電変換部を配置した撮像装置が知られている。このような構成は、積層型とも呼ばれ、例えば下記の特許文献１から４は、半導体基板の上方に光電変換膜を有する撮像装置を開示している。
積層型の構成では、光電変換部を支持する半導体基板に、信号の読み出しのためのＣＣＤ（Charge Coupled Device）回路またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が設けられる。積層型の構成によれば、光電変換を担う部分が半導体基板の上方に位置するので高い開口率を得やすい。また、Ｓｉでは吸収を示さない近赤外領域においても感度を持たせることが可能という利点も得られる。参考のために、特開２００６－０３２７１４号公報、特開２０１１－２２８６４８号公報、特開２０１５－０５６５５４号公報および特開２００３－２３４４６０号公報の開示内容の全てを本明細書に援用する。
光電変換膜を形成するための材料としては、典型的には、有機材料が用いられる。特許文献１は、光電変換膜である有機材料層のドライエッチングによるパターニング方法を開示している。特許文献２および３は、有機光電変換膜にかかる応力を低減することによる、白傷欠陥の抑制を提案している。ここで、「白傷欠陥」とは、局所的に応力が集中するなどの要因によって光電変換膜が損傷を受け、損傷を受けた箇所に暗電流が生じることにより白い傷のような明るい部分が画像中に生じる現象を指す。
特開２００６－０３２７１４号公報 特開２０１１－２２８６４８号公報 特開２０１５－０５６５５４号公報 特開２００３－２３４４６０号公報
暗電流に起因する白傷欠陥の抑制には、さらなる改善の余地があった。
本開示の限定的ではないある例示的な実施形態に係る光電変換素子の製造方法は、主面を有する半導体基板と、前記主面の上方に位置する第１電極と、前記主面の上方に位置し、１次元または２次元に配列された複数の第２電極と、前記複数の第２電極を少なくとも覆う光電変換膜と、を含む基体を準備する工程と、前記光電変換膜のうち、平面視において前記複数の第２電極と重なる部分を覆う被覆部を含み、かつ導電性を有するマスク層を、前記光電変換膜上に形成する工程と、前記基体および前記マスク層をエッチャントに浸漬することにより前記光電変換膜の一部を除去する工程と、を含む。
包括的または具体的な態様は、素子、デバイス、装置またはシステムで実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、装置、システムおよび方法の任意の組み合わせによって実現されてもよい。
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
本開示の一態様によれば、傷欠陥がより抑制された光電変換素子が提供される。
本開示の実施形態による製造方法によって得られる例示的な光電変換素子の断面を模式的に示す図である。 図１に示す光電変換素子を半導体基板の主面側から見たときの模式的な平面図である。 図２に示す画素の例示的な回路構成を示す図である。 図２に示す画素の例示的なデバイス構造を示す模式的な断面図である。 本開示の実施形態による製造方法によって得られる他の例示的な光電変換素子の断面を模式的に示す図である。 本開示の例示的な実施形態による光電変換素子の製造方法の概要を示すフローチャートである。 本開示の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 本開示の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 光電変換膜の構成の一例を示す模式的な断面図である。 図９に例示する光電変換膜に関するエネルギ図である。 本開示の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 本開示の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 本開示の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 本開示の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 本開示の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 ウェットエッチングによって光電変換膜の一部を除去する工程後における、光電変換膜の側端部を拡大して示す模式的な断面図である。 ウェットエッチングによって光電変換膜の一部を除去する工程後における、光電変換膜の側端部を拡大して示す模式的な断面図である。 本開示の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 対向電極の形成後における、光電変換構造の側端部を拡大して示す模式的な断面図である。 本開示の他の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 本開示の他の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 本開示の他の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 本開示の他の例示的な実施形態による光電変換素子の製造方法を説明するための模式的な断面図である。 比較例１による積層体の構成を示す模式的な断面図である。 エッチング後の積層体の構成を示す模式的な断面図である。
本開示の一態様の概要は以下のとおりである。
［項目１］
本開示の項目１に係る光電変換素子の製造方法は、
主面を有する半導体基板と、前記主面の上方に位置する第１電極と、前記主面の上方に位置し、１次元または２次元に配列された複数の第２電極と、前記複数の第２電極を少なくとも覆う光電変換膜と、を含む基体を準備する工程と、
前記光電変換膜のうち、平面視において前記複数の第２電極と重なる部分を覆う被覆部を含み、かつ導電性を有するマスク層を、前記光電変換膜上に形成する工程と、
前記基体および前記マスク層をエッチャントに浸漬することにより前記光電変換膜の一部を除去する工程と、
を含む。
項目１の構成によれば、光電変換膜の一部の除去がウェットエッチングによって実行されるので、光電変換膜の応力が緩和され、傷欠陥の発生を抑制する効果が得られる。また、ウェットエッチングの適用にあたって導電性のマスク層を用いているので、マスク層のうちエッチング後に残った部分を例えば電荷ブロッキング層または透光性の電極として利用することが可能である。
［項目２］
項目１に記載の光電変換素子の製造方法において、
前記マスク層を形成する工程は、有機材料を用いて前記マスク層を形成する工程を含み、
前記光電変換膜の一部を除去する工程における前記マスク層のエッチングレートは、前記光電変換膜の一部を除去する工程における前記光電変換膜のエッチングレートよりも低くてもよい。
項目２の構成によれば、ウェットエッチングにおいて光電変換膜を優先的に溶解させることができるのでマスク層の材料に有機材料を用いながらも、ウェットエッチング後に光電変換膜上にマスク層を残すことができる。
［項目３］
項目２に記載の光電変換素子の製造方法において、
前記有機材料は、光電変換材料であってもよい。
項目３の構成によれば、マスク層の一部である被覆部のうち、エッチング後に残った部分を光電変換構造の一部、例えば電荷ブロッキング層として利用することが可能である。
［項目４］
項目１に記載の光電変換素子の製造方法において、
前記マスク層を形成する工程は、酸化物半導体材料を用いて前記マスク層を形成する工程を含んでいてもよい。
項目４の構成によれば、マスク層の一部である被覆部のうち、エッチング後に残った部分を光電変換構造の一部、例えば電荷ブロッキング層として利用することが可能であり、より高い電圧を有機光電変換膜に印加させて光電変換効率を向上させるという利点が得られる。
［項目５］
項目２から４のいずれかに記載の光電変換素子の製造方法は、
前記光電変換膜の一部を除去する工程の後に、前記被覆部を覆い、かつ前記被覆部を前記第１電極に電気的に接続する透光性の第３電極を形成する工程をさらに含んでいてもよい。
項目５の構成によれば、被覆部を透光性の対向電極として利用し得る。
［項目６］
項目１に記載の光電変換素子の製造方法において、
前記マスク層を形成する工程は、透明導電性材料を用いて前記マスク層を形成する工程を含んでいてもよい。
項目６の構成によれば、マスク層の一部である被覆部を透光性の電極として利用することが可能である。
［項目７］
項目６に記載の光電変換素子の製造方法は、
前記光電変換膜の一部を除去する工程の後に、前記被覆部を前記第１電極に電気的に接続する第３電極を形成する工程をさらに含んでいてもよい。
項目７の構成によれば、被覆部をその一部に含む対向電極を形成することができる。
［項目８］
項目１から７のいずれかに記載の光電変換素子の製造方法において、
前記半導体基板は、前記複数の第２電極に電気的に接続された読み出し回路を含んでいてもよい。
［項目９］
項目１から８のいずれかに記載の光電変換素子の製造方法において、
前記基体を準備する工程は、
前記主面の上方に前記複数の第２電極を形成する工程と、
前記複数の第２電極を形成する工程の後に、前記主面の上方に前記光電変換膜を形成する工程と、
を含んでいてもよい。
［項目１０］
本開示の項目１０に係る光電変換素子は、
主面を有する半導体基板と、
前記主面の上方に位置する第１電極と、
前記主面の上方に位置し、１次元または２次元に配列された複数の第２電極と、
前記複数の第２電極を少なくとも覆う光電変換膜と、
前記光電変換膜のうち、平面視において前記複数の第２電極と重なる部分を覆う被覆部を含む導電層と、を備える。
前記主面に垂直な断面において、前記導電層は、前記光電変換膜の側端部よりも、前記導電層の表面に沿って外側方向に延びている。
［項目１１］
項目１０に記載の光電変換素子において、
前記断面において、前記光電変換膜はテーパー形状の側面を有していてもよい。
［項目１２］
項目１０に記載の光電変換素子において、
前記導電層は、有機材料により構成されていてもよい。
［項目１３］
項目１２に記載の光電変換素子において、
前記有機材料は、光電変換材料であってもよい。
［項目１４］
項目１０に記載の光電変換素子において、
前記導電層は、酸化物半導体材料により構成されていてもよい。
［項目１５］
項目１２から１４のいずれかに記載の光電変換素子は、
前記被覆部を覆い、かつ前記被覆部を前記第１電極に電気的に接続する透光性の第３電極をさらに備えていてもよい。
［項目１６］
項目１０に記載の光電変換素子において、
前記導電層は、透明導電性材料により構成されていてもよい。
［項目１７］
項目１６に記載の光電変換素子は、
前記被覆部を前記第１電極に電気的に接続する第３電極をさらに備えていてもよい。
［項目１８］
項目１０から１７のいずれかに記載の光電変換素子において、
前記半導体基板は、前記複数の第２電極に電気的に接続された読み出し回路を含んでいてもよい。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
図１は、本開示の実施形態による製造方法によって得られる例示的な光電変換素子の断面を模式的に示す。図１に示す光電変換素子１００Ａは、概略的には、主面１９０ａを有する半導体基板１９０と、半導体基板１９０の主面１９０ａ側に配置された第１電極１１０および複数の第２電極１２０と、複数の第２電極１２０を覆う光電変換構造１３０Ａと、光電変換構造１３０Ａの上面１３０ａを少なくとも覆う透光性の対向電極１４０とを含む。対向電極１４０は、酸化インジウム錫（ＩＴＯ）などに代表される透明導電材料から形成される。なお、本明細書における「透光性」および「透明」の用語は、光電変換構造１３０Ａが吸収可能な波長の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。また、本明細書における「上方」、「上面」および「下面」などの用語は、部材間の相対的な配置を示すために用いられており、本開示の光電変換素子の姿勢を限定する意図ではない。
図１においては図示が省略されているが、光電変換構造１３０Ａを支持する半導体基板１９０には、光電変換素子１００Ａを駆動させるための駆動回路、照度に応じた信号の読み出しのための読み出し回路などが形成されている。半導体基板１９０は、その全体が半導体である基板に限定されず、複数の第２電極１２０が形成される側の表面に半導体層が設けられた絶縁基板などであってもよい。
図１に模式的に示すように、対向電極１４０は、第１電極１１０の上方まで延び、第１電極１１０に接続されている。すなわち、対向電極１４０は、第１電極１１０を介して、光電変換素子１００Ａの動作時に所定の電圧を対向電極１４０に印加することができるように構成されている。
後述するように、複数の第２電極１２０は、主面１９０ａの上方に１次元または２次元に配列される。第２電極１２０の各々には、読み出し回路が接続される。図示する例において、光電変換素子１００Ａは、積層型の撮像装置と同様の構成を有しており、デジタルカメラ、光センサなどとして利用可能である。
この例では、光電変換構造１３０Ａは、複数の第２電極１２０を覆う光電変換層１３２と、光電変換層１３２上の有機層１３４とを含んでいる。有機層１３４は、例えば正孔ブロッキング層または電子ブロッキング層などの電荷ブロッキング層であり得る。有機層１３４が光電変換の機能を有していてもよい。
図１に例示する構成において、光電変換素子１００Ａは、保護層１５０と、層間絶縁層１６０とをさらに含む。保護層１５０は、透光性の絶縁材料から形成され、対向電極１４０を覆う。層間絶縁層１６０は、主面１９０ａと光電変換構造１３０Ａとの間に位置する。図１に模式的に示すように、層間絶縁層１６０は、互いに隣接する２つの第２電極１２０を電気的に分離する。また、層間絶縁層１６０は、第１電極１１０と複数の第２電極１２０とを電気的に分離する。
図２は、光電変換素子１００Ａを半導体基板１９０の主面１９０ａ側から見たときの模式的な平面図である。説明の便宜のために、図２では、図１を参照して説明した構成のうち、光電変換構造１３０Ａ、対向電極１４０および保護層１５０を除いた構造を図示している。
図２に模式的に示すように、光電変換素子１００Ａは、複数の画素１０を含む撮像領域５００を有する。ここで、撮像領域５００は、それぞれが第２電極１２０と第２電極１２０に接続された読み出し回路とを含む単位である画素１０の繰り返し構造を有する領域であるといってよい。この例では、複数の第２電極１２０が半導体基板１９０の主面１９０ａ側に複数の行および列状に配列されており、したがって、半導体基板１９０の主面１９０ａ側に矩形状の撮像領域５００が形成されている。複数の第２電極１２０の配置は、図２に例示するようなマトリクス状に限定されない。例えば、複数の第２電極１２０を１次元に配列することにより、光電変換素子１００Ａをラインセンサとして用いてもよい。複数の第２電極１２０の数も任意である。
他方、第１電極１１０は、撮像領域５００の外側の周辺領域５１０に位置し、半導体基板１９０に形成された回路または配線を介して不図示の電圧供給回路に接続される。第１電極１１０には、光電変換素子１００Ａの動作時、所定の電圧が印加される。
図２に模式的に示すように、光電変換素子１００Ａは、複数の画素１０の行ごとに設けられた複数の行信号線Ｒ0，Ｒ1，…，Ｒi，…，Ｒm-1と、複数の画素１０の列ごとに設けられた複数の出力信号線Ｓ0，Ｓ1，…，Ｓj，…，Ｓn-1とを有する。ここで、ｍは、０以上の整数であり、同一行に属する１以上の画素１０は、対応する行信号線に電気的に接続される。ｎは、０以上の整数であり、同一列に属する１以上の画素１０は、対応する出力信号線に電気的に接続される。
行信号線Ｒ0，Ｒ1，…，Ｒi，…，Ｒm-1は、例えばアドレス信号線である。これら行信号線は、行走査回路を構成するトランジスタなどが形成された行ドライバ領域５２０まで延び、例えば行走査回路に接続される。出力信号線Ｓ0，Ｓ1，…，Ｓj，…，Ｓn-1は、列走査回路を構成するトランジスタなどが形成された列ドライバ領域５３０まで延びる。出力信号線Ｓ0，Ｓ1，…，Ｓj，…，Ｓn-1には、画素１０から読み出された出力信号に対し、相関二重サンプリングに代表される雑音抑圧信号処理、アナログ－デジタル変換などを行う列走査回路が接続され得る。
図３は、画素１０の例示的な回路構成を示す。簡単のために、ここでは、複数の画素１０のうち第ｉ行第ｊ列に位置する画素を取り出して示している。
図３に示す画素１０は、第２電極１２０、対向電極１４０および光電変換構造１３０Ａを含む光電変換部５４０と、第２電極１２０に接続された読み出し回路５５０とを有する。対向電極１４０は、図３において不図示の第１電極１１０を介して配線１４２に接続されており、動作時、不図示の電圧供給回路から所定の電圧の供給を受ける。配線１４２を介して対向電極１４０に所定の電圧を印加して、対向電極１４０の電位を画素電極として機能する第２電極１２０の電位よりも例えば高くすることにより、光の入射によって光電変換構造１３０Ａに生成された電荷のうち、正の電荷を信号電荷として第２電極１２０によって収集することができる。
図３に例示する構成において、読み出し回路５５０は、信号検出トランジスタ３２およびアドレストランジスタ３４を有する。信号検出トランジスタ３２およびアドレストランジスタ３４は、典型的には、半導体基板１９０に形成された電界効果トランジスタである。以下では、トランジスタとしてｎチャンネルＭＯＳＦＥＴを用いた例を説明する。
信号検出トランジスタ３２のゲートは、第２電極１２０に接続され、ドレインは、ソースフォロワ電源として機能する電源線２２に接続される。光電変換部５４０と信号検出トランジスタ３２のゲートとの間のノード４４は、光電変換部５４０で生成された信号電荷を蓄積する電荷蓄積領域の少なくとも一部を構成する。アドレストランジスタ３４は、信号検出トランジスタ３２と出力信号線Ｓjとの間に接続され、アドレストランジスタ３４がオンとされることにより、照度に応じた電圧信号が出力信号線Ｓjに読み出される。
図示する例において、読み出し回路５５０は、第１リセットトランジスタ３６、第２リセットトランジスタ３８、第１容量素子４１および第２容量素子４２をも含む。さらに、この例では、光電変換素子１００Ａは、複数の画素１０の列ごとに配置された反転増幅器２４を有する。反転増幅器２４の反転入力端子は、出力信号線Ｓjに接続されており、非反転入力端子には、動作時、所定の参照電圧Ｖｒｅｆが印加される。図示するように、第１リセットトランジスタ３６および第２リセットトランジスタ３８は、反転増幅器２４の出力端子に接続されたフィードバック線２５と、第２電極１２０との間に直列に接続される。
第１容量素子４１は、ソースおよびドレインの一方が第２電極１２０に接続された第１リセットトランジスタ３６に並列に接続される。第２容量素子４２は、一方の電極が、第１リセットトランジスタ３６と第２リセットトランジスタ３８との間のノード４６に接続される。第２容量素子４２の他方の電極は、蓄積制御線５２に接続されており、動作時、第２容量素子４２の他方の電極には、所定の電圧が印加される。なお、典型的には、第２容量素子４２は、第１容量素子４１よりも大きな容量値を有する。
第１リセットトランジスタ３６のゲートに接続された第１リセット制御線２６および第２リセットトランジスタ３８のゲートに接続された第２リセット制御線２８の電位の制御により、信号検出トランジスタ３２の出力信号の一部または全部を電気的に帰還させるフィードバックループを形成することができる。フィードバックループの形成により、第１リセットトランジスタ３６および第２リセットトランジスタ３８のオフに伴って発生するｋＴＣノイズの影響を低減することが可能である。帰還を利用したこのようなノイズキャンセルの詳細は、特開２０１７－０４６３３３号公報に説明されている。また、図３に例示するような回路構成によれば、第１リセットトランジスタ３６をゲイン切替え用のトランジスタとしても機能させ得る。このようなモード切り替えの詳細も、特開２０１７－０４６３３３号公報に説明されている。参考のために、特開２０１７－０４６３３３号公報の開示内容の全てを本明細書に援用する。
図４は、画素１０の例示的なデバイス構造を模式的に示す。半導体基板１９０は、不純物領域１９１、１９２、１９３、１９４、１９５と、画素１０ごとに設けられた読み出し回路５５０を画素１０間で電気的に分離する素子分離領域１９６とを有する。不純物領域１９１、１９２、１９３、１９４、１９５は、典型的には、Ｎ型の拡散領域である。なお、図４では、図面が過度に複雑となることを避けるために、読み出し回路５５０を構成する要素のうち、信号検出トランジスタ３２、アドレストランジスタ３４および第１リセットトランジスタ３６を代表して示している。
信号検出トランジスタ３２は、不純物領域１９１、１９２、１９３、１９４、１９５のうち、不純物領域１９３および不純物領域１９４と、ゲート絶縁層を介して半導体基板１９０上に配置されたゲート電極３２ｅとを含む。アドレストランジスタ３４は、半導体基板１９０上のゲート絶縁層およびゲート電極と、不純物領域１９４および不純物領域１９５とを含む。この例では、アドレストランジスタ３４は、不純物領域１９４を信号検出トランジスタ３２と共有している。
第１リセットトランジスタ３６は、不純物領域１９１および不純物領域１９２と、半導体基板１９０上のゲート絶縁層およびゲート電極とを含む。図４に模式的に示すように、素子分離領域１９６は、第１リセットトランジスタ３６と信号検出トランジスタ３２との間にも設けられる。
層間絶縁層１６０は、各々が例えば二酸化シリコンから形成された複数の絶縁層を含み、半導体基板１９０に形成された読み出し回路５５０を覆う。画素１０は、第２電極１２０を読み出し回路５５０に電気的に接続する導電構造１７０を層間絶縁層１６０の内部に有する。導電構造１７０は、銅などの金属から形成されたビア、ポリシリコンから形成されたプラグなどを含み、図４に模式的に示すように、第２電極１２０と、不純物領域１９１および信号検出トランジスタ３２のゲート電極３２ｅとを互いに電気的に接続する。
光電変換部５４０の対向電極１４０は、被写体からの光が到来する側に位置する。対向電極１４０は、典型的には、複数の画素１０に跨って連続した単一の電極層の形で設けられる。光電変換構造１３０Ａも、複数の画素１０に跨って連続した単一の光電変換構造の形で設けられ得る。対向電極１４０の、光電変換構造１３０Ａとは反対側の主面上には、カラーフィルタなどの光学フィルタ１８２、マイクロレンズ１８４などが配置され得る。
図５は、本開示の実施形態による製造方法によって得られる他の例示的な光電変換素子の断面を模式的に示す。図５に示す光電変換素子１００Ｂと、図１を参照して説明した光電変換素子１００Ａとの主な相違点は、光電変換素子１００Ｂが、光電変換構造１３０Ａに代えて光電変換構造１３０Ｂを有する点である。
図５に模式的に示すように、光電変換構造１３０Ｂは、複数の第２電極１２０を覆う光電変換層１３２と、光電変換層１３２上の酸化物半導体層１３６とを含んでいる。酸化物半導体層１３６は、上述の有機層１３４と同様に、例えば正孔ブロッキング層として機能し得る。酸化物半導体層１３６が光電変換の機能を有していてもよい。光電変換構造１３０Ｂが、例えば電子ブロッキング層としての酸化物半導体層を含んでいてもよい。
（光電変換素子の例示的な製造方法）
図６は、本開示の例示的な実施形態による光電変換素子の製造方法の概要を示すフローチャートである。図６に例示された光電変換素子の製造方法は、概略的には、半導体基板、複数の電極および光電変換膜を含む基体を準備する工程（図６の工程Ｓ１）と、光電変換膜の一部を覆う導電性のマスク層を光電変換膜上に形成する工程（図６の工程Ｓ２）と、基体およびマスク層をエッチャントに浸漬することにより、光電変換膜のうちマスク層に覆われていない部分を除去する工程（図６の工程Ｓ３）とを含む。
＜基体を準備する工程＞
まず、主面を有する半導体基板と、主面の上方に位置する複数の電極と、複数の電極を少なくとも覆う光電変換膜と、を含む基体を準備する。基体は、購入によって準備されてもよいし、以下に説明するように、半導体基板の一方の主面側に複数の電極および光電変換膜を順次に形成することによって準備されてもよい。
ここでは、まず、支持基板としてのｎ型シリコン基板を準備し、ｎ型シリコン基板の一方の主面上にｐウェル層を形成する。その後、ｐウェル層が形成された主面側に信号検出トランジスタ３２などを形成することにより、読み出し回路５５０を形成する。これにより、半導体基板１９０が得られる。読み出し回路５５０の形成には、公知の半導体プロセスを適用できる。上述したように、半導体基板１９０は、その全体が半導体である基板に限定されない。例えば、支持基板として、ガラス基板、石英基板なども用い得る。基板内部および／または基板上に電子回路を設置できる基板であれば支持基板として用いることができる。ｎ型シリコン基板に代えて、ｐ型シリコン基板を用いてもよい。
次に、図７に示すように、半導体基板１９０の主面１９０ａ側に画素電極としての複数の第２電極１２０を形成する。こここでは、複数の第２電極１２０の形成の工程において、主面１９０ａ側に第１電極１１０も形成する。
典型的には、読み出し回路５５０が形成された主面１９０ａを覆う絶縁膜を形成し、その後、絶縁膜上に第１電極１１０および複数の第２電極１２０を形成する。図２を参照しながら説明したように、複数の第２電極１２０が撮像領域５００に配置されることに対し、第１電極１１０は、周辺領域５１０に配置される。
第１電極１１０および複数の第２電極１２０の形成には、物理的気相堆積法（ＰＶＤ）および化学的気相堆積法（ＣＶＤ）を適用できる。第１電極１１０および第２電極１２０の材料としては、半導体集積回路の分野で一般的に使用されている配線材料を用い得る。第１電極１１０および第２電極１２０の材料の例は、Ａｇ、Ｐｔ、Ａｕなどの貴金属、または、ＩＴＯなどの透明導電材料である。第１電極１１０および第２電極１２０の材料が共通である必要はない。
より微細な電極パターンを形成する場合には、例えば、電極材料の堆積後にドライエッチングによって不要な部分を除去することによって第１電極１１０および第２電極１２０を形成してもよい。第１電極１１０および第２電極１２０の材料にＡｌ、Ｔｉ、Ｍｏ、Ｔａ、Ｗもしくはこれらの１種以上を含む合金、導電性を有する珪化物もしくは窒化物、または、多結晶Ｓｉを適用することにより、ドライエッチングによる高精度なパターニングが可能になる。
第１電極１１０および第２電極１２０の形成後、互いに隣接する２つの第２電極１２０の間、および、第１電極１１０と第２電極１２０との間を絶縁材料で充填し、第１電極１１０、第２電極１２０および絶縁材料の層の表面が整合するようにこれらの表面を処理する。これにより、図７に模式的に示すように、層間絶縁層１６０を形成することができる。なお、図７では、あたかも第１電極１１０の下面および第２電極１２０の下面が主面１９０ａに接しているように描かれているが、これは、第１電極１１０および第２電極１２０の配置をあくまでも模式的に示しているに過ぎない。図４を参照して説明したように、第１電極１１０および第２電極１２０は、層間絶縁層１６０の内部に配置された導電構造によって読み出し回路５５０に電気的に接続され得る。特に、第２電極１２０の各々は、対応する信号検出トランジスタ３２のゲートにプラグなどによって接続されることにより、対応する読み出し回路５５０に電気的に接続される。
次に、複数の第２電極１２０を少なくとも覆う光電変換膜を形成する。ここでは、まず、図８に示すように、半導体基板１９０の主面１９０ａ側の全体を覆う光電変換膜１３０ｒを形成する。以下に説明する例では、光電変換膜１３０ｒの材料として有機材料を用いる。光電変換膜１３０ｒは、典型的には、有機ｐ型半導体と、有機ｎ型半導体とを含む。光電変換膜１３０ｒの形成には、乾式の成膜法および湿式の成膜法のいずれも用い得る。乾式成膜法としては、例えば真空蒸着法を適用でき、湿式成膜法としては、インクジェット法、スプレー法、ノズルプリント法、スピンコート法、ディップコート法、キャスト法、ダイコート法、ロールコート法、バーコート法、グラビアコート法などを適用できる。光電変換膜１３０ｒの形成により、図８に示すように、主面１９０ａ側に光電変換膜１３０ｒを有する基体２００が得られる。
図９は、光電変換膜１３０ｒの構成の一例を模式的に示す。この例では、光電変換膜１３０ｒは、有機材料から形成された複数の層を含む積層構造を有する。この積層構造は、電子ブロッキング膜１４、ｐ型半導体膜１３ｐ、混合膜１３ｘ、ｎ型半導体膜１３ｎおよび正孔ブロッキング膜１６が第２電極１２０側から順に積層された構成を有している。ｐ型半導体膜１３ｐは、混合膜１３ｘと電子ブロッキング膜１４との間に位置し、正孔輸送層として機能する。ｎ型半導体膜１３ｎは、混合膜１３ｘと正孔ブロッキング膜１６との間に位置し、電子輸送層として機能する。図９は、光電変換によって生成される正および負の電荷のうち、正の電荷を第２電極１２０によって収集し、正孔を信号電荷として利用する構成における例である。なお、光電変換によって生成される正および負の電荷のうち、負の電荷を第２電極１２０によって収集し、電子を信号電荷として利用する構成の場合、光電変換膜１３０ｒに含まれる各膜の積層順は反転する。すなわち、正孔ブロッキング膜１６、ｎ型半導体膜１３ｎが第２電極１２０側に配置され、電子ブロッキング膜１４、ｐ型半導体膜１３ｐが第２電極１２０とは反対側に配置される。
図１０は、図９に例示する光電変換膜１３０ｒに関するエネルギ図である。図１０中の矩形の下側の辺は、各層の材料に関する最高被占分子軌道（ＨＯＭＯ）の準位を模式的に表現している。矩形の上側の辺は、各層の材料に関する最低空分子軌道（ＬＵＭＯ）のエネルギ準位を模式的に表現している。図１０中の太い横線は、対向電極１４０および第２電極１２０の例示的なフェルミ準位を模式的に表現している。以下では、最高被占分子軌道の準位を単にＨＯＭＯ準位を呼ぶことがあり、最低空分子軌道のエネルギ準位をＬＵＭＯ準位と呼ぶことがある。
図１０に示すように、典型的には、電子ブロッキング膜１４のＨＯＭＯ準位は、ｐ型半導体膜１３ｐのＨＯＭＯ準位よりも低く、電子ブロッキング膜１４のＬＵＭＯ準位は、ｐ型半導体膜１３ｐのＬＵＭＯ準位よりも高い。電子ブロッキング膜１４は、例えば、有機ｐ型半導体である、４，４’－ビス［Ｎ－（ナフチル）－Ｎ－フェニル－アミノ］ビフェニル（α－ＮＰＤ）等の芳香族アミン化合物、スチルベン誘導体、ピラゾリン誘導体、ポルフィン誘導体、フタロシアニン誘導体、トリアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、フルオレン誘導体、アミノ置換カルコン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、またはシラザン誘導体などから形成される。電子ブロッキング膜１４は、第２電極１２０から光電変換膜１３０ｒに電子が注入されることによる暗電流を低減させる機能を有する。
有機ｐ型半導体は、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質を有する有機化合物を指す。より詳細には、２つの有機化合物を接触させて用いたときに、イオン化ポテンシャルの小さい方の有機化合物をいう。したがって、電子供与性を示す有機化合物であればいずれの有機化合物も有機ｐ型半導体として用い得る。
有機ｐ型半導体の例は、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、α－セキシチオフェン（α－６Ｔ）およびＰ３ＨＴなどのチオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（例えば、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ルブレンなどのテトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、ならびに含窒素ヘテロ環化合物を配位子として有する金属錯体などである。これらに限らず、有機ｎ型半導体として用いる有機化合物よりもイオン化ポテンシャルの小さい有機化合物であれば有機ｐ型半導体として用い得る。
正孔ブロッキング膜１６は、対向電極１４０から光電変換膜１３０ｒに正孔が注入されることによる暗電流を低減させる機能を有する。正孔ブロッキング膜１６の材料としては、例えば有機ｎ型半導体を用いることができる。後述するように、正孔ブロッキング層を形成するための材料として酸化物半導体材料を用いることもできる。
正孔ブロッキング膜１６を形成するための有機材料として、例えば、フラーレン、フラーレン誘導体、銅フタロシアニン、3,4,9,10-ペリレンテトラカルボン酸二無水物（ＰＴＣＤＡ）、アセチルアセトネート錯体、ＢＣＰ、Ａｌｑなどを用いることができる。正孔ブロッキング膜１６は、上述の有機層１３４の一例である。正孔ブロッキング膜１６の、可視域から近赤外域における透過率が高いと、ｐ型半導体膜１３ｐ、混合膜１３ｘおよびｎ型半導体膜１３ｎを含む積層構造１３Ｌに、より多くの光を到達させることができる。正孔ブロッキング膜１６の材料として、積層構造１３Ｌが吸収を示す波長に大きな吸収をもたない材料を選択してもよい。あるいは、正孔ブロッキング膜１６の厚さをなるべく小さくしてもよい。正孔ブロッキング膜１６の厚さは、積層構造１３Ｌの具体的な構成および対向電極１４０の厚さなどに依存するが、正孔ブロッキング膜１６の厚さが２ｎｍ以上５０ｎｍ以下の範囲にあってもよい。
有機ｎ型半導体は、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質を有する有機化合物を指す。より詳細には、２つの有機化合物を接触させて用いたときに、電子親和力の大きい方の有機化合物をいう。したがって、電子受容性を示す有機化合物であればいずれの有機化合物も有機ｎ型半導体として用い得る。
有機ｎ型半導体の例は、Ｃ60およびＣ70などのフラーレン、フェニルＣ61酪酸メチルエステル（ＰＣＢＭ）などのフラーレン誘導体、縮合芳香族炭素環化合物（例えば、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、または硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピロリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピンなど）、サブフタロシアニン（ＳｕｂＰｃ）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、ペリレンテトラカルボキシルジイミド化合物（ＰＴＣＤＩ）、ならびに含窒素ヘテロ環化合物を配位子として有する金属錯体などである。これらに限らず、有機ｐ型半導体として用いる有機化合物よりも電子親和力の大きい有機化合物であれば有機ｎ型半導体として用い得る。
光電変換膜１３０ｒ中に電子ブロッキング膜１４を設ける場合、第２電極１２０の材料は、例えば上述の材料の中から電子ブロッキング膜１４との間の接合強度、安定性、電子親和力の差およびイオン化ポテンシャルの差などを考慮して選ばれる。対向電極１４０の材料についても同様に、隣接する層との間の接合強度、安定性、イオン化ポテンシャルの差および電子親和力の差などを考慮して公知の材料から選択することができる。なお、正孔ブロッキング膜１６を設けず、対向電極１４０の仕事関数が例えば４．８ｅＶ程度と比較的大きい場合、対向電極１４０と積層構造１３Ｌとの間のポテンシャル障壁が小さくなり、対向電極１４０からの積層構造１３Ｌへの正孔注入が起こりやすくなる。その結果として、暗電流が増大する可能性がある。しかしながら、本実施形態では、対向電極１４０と積層構造１３Ｌとの間に正孔ブロッキング膜１６を介在させているので、暗電流抑制の効果が期待できる。
積層構造１３Ｌが有機半導体材料から構成される場合、光電変換膜１３０ｒは、電子供与性の有機化合物および電子受容性の有機化合物の積層構造、換言すれば、ヘテロ接合を含んでいてもよい。あるいは、バルクへテロ接合構造を有する層を含んでいてもよい。光電変換膜１３０ｒは、これらの組み合わせであってもよい。
光電変換膜１３０ｒに入射した光は、電子供与性の有機化合物および電子受容性の有機化合物のいずれか一方またはそれらの両方によって吸収され得る。光電変換構造１３０Ａがバルクへテロ接合構造層を含むことにより、光電変換膜におけるキャリア拡散長が短いという欠点を補い、光電変換効率を向上させることができる。バルクへテロ接合構造は、特許第５５５３７２７号公報において詳細に説明されている。参考のために、特許第５５５３７２７号公報の開示内容の全てを本明細書に援用する。
＜導電性のマスク層を光電変換膜上に形成する工程＞
次に、光電変換膜１３０ｒ上にマスク層を形成する。後述するように、本開示の実施形態では、ウェットエッチングによって光電変換膜１３０ｒの一部を除去することにより、光電変換膜１３０ｒをその一部に含む光電変換構造１３０Ａを形成する。マスク層は、光電変換膜１３０ｒのうち撮像領域５００に位置する部分を保護するエッチマスクとして機能する。
本開示のある実施形態では、有機材料および／または透明導電性材料から、光電変換膜１３０ｒのうち、平面視において、複数の第２電極１２０と重なる部分を少なくとも覆うマスク層を形成する。例えば、上述の正孔ブロッキング膜１６のうち、例えば撮像領域５００上に位置する部分以外の部分を選択的に除去して、正孔ブロッキング膜１６の残余の部分をマスク層として利用し得る。すなわち、正孔ブロッキング膜１６のパターニングにより、図１１に示すような、被覆部５６０をその一部に含むマスク層１６Ｃを形成することができる。後述するように、有機材料、酸化物半導体材料および透明導電性材料の１種以上から、光電変換膜のうち複数の第２電極１２０と重なる部分を少なくとも覆うマスク層を形成してもよい。
正孔ブロッキング膜１６のパターニングは、例えば、真空蒸着法または塗布法によって正孔ブロッキング膜１６を形成した後、フォトリソグラフィーおよびエッチングを適用して、正孔ブロッキング膜１６のうち、例えば撮像領域５００上に位置する部分以外の部分を選択的に除去することによって実行することができる。インクジェット法、オフセット印刷法、グラビア印刷法、フレキソ印刷法、またはスクリーン印刷法によって有機光電変換材料のパターンを直接的に形成してもよい。あるいは、マスクを介した真空蒸着法によって有機光電変換材料のパターンを形成してもよい。レジスト、現像液またはリムーバーによる光電変換膜への影響の観点からは、フォトリソグラフィーを適用した場合と比較して、マスクを介した真空蒸着法の適用が有利である。なお、正孔ブロッキング膜１６のうち、周辺領域５１０に位置する部分の全てを除去することは、必須ではない。マスク層１６Ｃは、被覆部５６０のほかに、周辺領域５１０に位置する部分を有し得る。
図１１に模式的に示すように、マスク層１６Ｃの被覆部５６０は、光電変換膜１３０ｑのうち、平面視において、複数の第２電極１２０と重なる部分を覆う。ここで、光電変換膜１３０ｑは、電子ブロッキング膜１４、ｐ型半導体膜１３ｐ、混合膜１３ｘおよびｎ型半導体膜１３ｎから構成される積層構造である。なお、正孔ブロッキング膜１６のパターニング後においても、マスク層１６Ｃの被覆部５６０は、正孔ブロッキング膜としての機能を保持し得る。したがって、電子ブロッキング膜１４、ｐ型半導体膜１３ｐ、混合膜１３ｘ、ｎ型半導体膜１３ｎおよびマスク層１６Ｃの被覆部５６０の積層構造の全体を光電変換膜と呼ぶこともできる。
有機材料からマスク層を形成する場合、マスク層の材料としては、後述のウェットエッチングの工程で用いるエッチャントに対して光電変換膜１３０ｑの材料よりも低いエッチングレートを示す有機化合物が用いられる。これにより、ウェットエッチングにおいて光電変換膜１３０ｑを優先的に溶解させることができ、ウェットエッチング後に光電変換膜１３０ｑ上に被覆部５６０を残すことが可能になる。
特に、正孔ブロッキング膜１６の一部をマスク層１６Ｃとして利用する場合には、光電変換膜１３０ｒの形成の工程において、光電変換膜１３０ｑのウェットエッチングに用いるエッチャントに対するエッチングレートが光電変換膜１３０ｑよりも低くなるような有機材料を用いて正孔ブロッキング膜１６を形成する。上述のように、有機層１３４としての正孔ブロッキング膜１６は、光電変換の機能を有し得る。すなわち、正孔ブロッキング膜１６を構成する材料は、有機光電変換材料であり得る。換言すれば、マスク層１６Ｃの材料として光電変換材料を用い得る。
有機材料に代えて、透明導電性材料からマスク層を形成してもよい。透明導電性材料をハードマスク材料として利用する場合であれば、まず、スパッタリングまたは塗布法により光電変換膜１３０ｒ上に透明導電性材料を堆積した後、フォトリソグラフィーおよびエッチングを適用して、透明導電性材料の膜のうち、周辺領域５１０上に位置する部分を選択的に除去する。マスク層を形成するための透明導電性材料としては、対向電極１４０の材料と同様の透明導電性材料を用い得る。マスク層の形成に有機材料を用いる場合と同様に、インクジェット法によって光電変換膜１３０ｒ上に透明導電性材料のパターンを直接的に形成してもよい。あるいは、マスクを介した真空蒸着法によって透明導電性材料のパターンを形成してもよい。レジスト、現像液またはリムーバーによる光電変換膜への影響の観点からは、フォトリソグラフィーを適用した場合と比較して、マスクを介した真空蒸着法の適用が有利である。
透明導電性材料の膜のパターニングにより、透明導電性材料の膜のうち、例えば撮像領域５００上に位置する部分以外の部分を選択的に除去して、図１２に示すように、被覆部５６０を有する導電性のマスク層１４０Ｃを形成することができる。図１１を参照して説明した例と同様に、マスク層１４０Ｃの被覆部５６０は、光電変換膜１３０ｒのうち、平面視において、複数の第２電極１２０と重なる部分を覆う。図１１を参照して説明した例と同様に、透明電極材料の膜のうち、周辺領域５１０に位置する部分の全てを除去することは、必須ではない。マスク層１４０Ｃは、被覆部５６０のほかに、周辺領域５１０に位置する部分を含んでいてもよい。
あるいは、正孔ブロッキング膜１６および正孔ブロッキング膜１６上の透明導電性材料の膜の両方をパターニングすることによってマスク層を形成してもよい。例えば、図１３に示すように、正孔ブロッキング膜１６の一部である有機層１６ｍと、透明導電性材料の膜の一部である透明導電層１４０ｍとを含む被覆部５６０を有するマスク層１４６Ｃを光電変換膜１３０ｑ上に形成してもよい。マスク層１４６Ｃの被覆部５６０は、やはり、光電変換膜１３０ｑのうち、平面視において、複数の第２電極１２０と重なる部分を覆っている。
＜ウェットエッチングによって光電変換膜の一部を除去する工程＞
次に、基体２００およびマスク層をエッチャントに浸漬することにより、光電変換膜の一部を除去する。例えば、図１１に示すような、正孔ブロッキング膜１６から形成されたマスク層１６Ｃを有する基体２００Ａをエッチャント３００に浸漬する。上述したように、ここでは、エッチャント３００に対するマスク層１６Ｃのエッチングレートは、光電変換膜１３０ｑのエッチングレートと比較して小さい。そのため、エッチャント３００への浸漬により、図１４に模式的に示すように、光電変換膜１３０ｑのうち、マスク層１６Ｃで覆われていない部分を選択的に除去して、被覆部５６０に応じた形状の光電変換構造１３０Ａを形成することができる。被覆部５６０のうちウェットエッチングの工程の完了後に残る部分、および、光電変換膜１３０ｑのうちウェットエッチングの工程の完了後に残る部分は、それぞれ、図１に示す有機層１３４および光電変換層１３２に相当する。この例では、被覆部５６０のうちウェットエッチングの工程の完了後に残る部分を正孔ブロッキング層として機能させ得る。
マスク層１６Ｃのエッチングレートよりも光電変換膜１３０ｑのエッチングレートが大きければ、任意の液体をエッチャント３００として用い得る。マスク層１６Ｃおよび光電変換膜１３０ｑに対するエッチングレートは、エッチャントの分子極性、芳香環の有無などのパラメーターによりエッチングレートを制御できる。エッチャント３００の例は、アセトン、または、アセトンおよびエタノールの混合溶液である。
図１２に示す基体２００Ｂまたは図１３に示す基体２００Ｃを用いる場合には、基体２００Ａに代えて、これらをエッチャント３００に浸漬すればよい。例えば、基体２００Ｂをエッチャント３００に浸漬することにより、図１５Ａに模式的に示すように、光電変換膜１３０ｒのうち被覆部５６０に覆われていない部分を選択的に除去して、被覆部５６０に応じた形状の光電変換構造１３０Ａを形成することができる。基体２００Ｃをエッチャント３００に浸漬することによりウェットエッチングを実行する場合には、図１４を参照して説明した例と同様に、マスク層１４６Ｃ中の有機層１６ｍよりも光電変換膜１３０ｑの方のエッチングレートが大きくなるような液体をエッチャント３００として用いればよい。
図１５Ｂおよび図１５Ｃは、図１４に示す、ウェットエッチングによって光電変換膜１３０ｑの一部を除去する工程後における、光電変換膜１３０ｑの側端部を拡大して示す断面図である。ウェットエッチングは等方的なエッチングであるため、エッチャント３００により、光電変換膜１３０ｑのマスク層１６Ｃに覆われた部分が、マスク層１６Ｃの側面よりも水平方向に沿って内側にエッチングされる。その結果、図１５Ｂおよび図１５Ｃに示すように、マスク層１６Ｃが、光電変換膜１３０ｑの側端部よりも、マスク層１６Ｃの表面に沿って外側方向に延びている形状が得られる。主面１９０ａに垂直な断面において、光電変換膜１３０ｑの側面は、図１５Ｂに示すような直線状のテーパー形状、または図１５Ｃに示すような曲線状のテーパー形状を有する。なお、図１５Ａに示す、透明導電性材料から形成されたマスク層１４０Ｃを用いてウェットエッチングによって光電変換膜１３０ｒの一部を除去する工程を行った場合も、光電変換膜１３０ｒの側面は同様の形状となる。
＜透光性の電極を形成する工程＞
ここでは、まず、図１１に示す基体２００Ａをエッチャント３００に浸漬することによって光電変換構造１３０Ａを形成した場合について次の工程を説明する。ウェットエッチングによって光電変換膜１３０ｑおよびマスク層１６Ｃの被覆部５６０とから光電変換構造１３０Ａを得た後、図１６Ａに示すように、被覆部５６０として利用した部分を覆う、透光性の第３電極としての対向電極１４０を形成する。対向電極１４０は、少なくとも第１電極１１０の位置まで延び、第１電極１１０の上面１１０ａをも覆う。対向電極１４０の形成により、正孔ブロッキング膜１６と、第１電極１１０とが対向電極１４０を介して電気的に接続される。
対向電極１４０の形成には、例えば高周波マグネトロンスパッタリングを適用できる。例えば、１ＰａのＡｒ雰囲気下でＩＴＯなどの透明電極材料を堆積させる。
図１２に示す基体２００Ｂまたは図１３に示す基体２００Ｃをエッチャント３００に浸漬することによって光電変換構造１３０Ａを形成した場合であれば、透明電極材料の堆積により、透光性の被覆部５６０をその一部に含む対向電極１４０を形成して、図１６Ａに示す例と同様の構造を得ることができる。
図１６Ｂは、図１６Ａに示す、対向電極１４０の形成後における、光電変換構造１３０Ａの側端部を拡大して示す断面図である。エッチャント３００を用いて光電変換膜１３２の一部を除去する工程により、光電変換膜１３２の有機層１３４で覆われた部分が、有機層１３４の側面から水平方向に沿って内側にエッチングされるため、対向電極１４０と光電変換膜１３２の側面との間に空隙５７０が生じる。
典型的には、対向電極１４０の形成後、半導体基板１９０上の構造を覆う保護層１５０を形成する。保護層１５０の形成により、外気に直接曝されることによる光電変換構造１３０Ａの劣化を抑制できる。保護層１５０の例は、酸化アルミニウム、酸化珪素、窒化珪素または窒化酸化珪素の単層膜またはこれらの２種以上を含む積層膜である。保護層１５０の形成には、スパッタリングなどのＰＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法、原子層堆積（ＡＬＤ）法などを適用できる。あるいは、高周波マグネトロンスパッタリングを適用してもよい。例えば、ＡｒおよびＯ2の１Ｐａの雰囲気下で、対向電極１４０を覆うように酸化アルミニウムを堆積させることにより、保護層１５０を形成してもよい。
以上の工程により、図１に示す光電変換素子１００Ａが得られる。ここでは、電子ブロッキング膜１４の材料および正孔ブロッキング膜１６の材料として有機材料を適用した例を説明したが、以下に説明するように、酸化物半導体から電子ブロッキング層および／または正孔ブロッキング層を形成してもよい。この場合、例えば酸化物半導体層、または、酸化物半導体層と透明導電層１４０ｍとの組をマスク層として利用し得る。
＜基体を準備する工程＞
次に、本開示の一態様に係る光電変換素子の他の製造方法を説明する。上述の例と同様に、まず、主面を有する半導体基板と、主面の上方に位置する複数の電極と、複数の電極を少なくとも覆う光電変換膜と、を含む基体を準備する。例えば、半導体基板１９０を準備し、半導体基板１９０の主面１９０ａ側に複数の第２電極１２０と、第１電極１１０とを形成する。さらに、層間絶縁層１６０を形成する。これにより、図７に示す構造を得る。
次に、複数の第２電極１２０を少なくとも覆う光電変換膜を形成する。ここでは、まず、半導体基板１９０の主面１９０ａ側に、複数の第２電極１２０上を少なくとも覆う電子ブロッキング層１４ｓを形成する。電子ブロッキング層１４ｓの材料の例は、酸化カルシウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化ストロンチウム銅、酸化ニオブ、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化イリジウムなどである。
このような材料を適用する場合、上述のエッチャント３００を用いても電子ブロッキング層１４ｓは除去されない。そのため、電子ブロッキング層１４ｓの材料の堆積または塗布の段階でパターニングを実行する。例えば、真空蒸着法または塗布法によって電子ブロッキング層１４ｓの材料を付与した後、フォトリソグラフィーおよびエッチングを適用して、電子ブロッキング層１４ｓの材料の膜のうち、周辺領域５１０上に位置する部分を選択的に除去する。あるいは、マスクを介した真空蒸着法、スパッタ法によって酸化物半導体のパターンを形成してもよい。これにより、図１７に示すように、撮像領域５００となるべき領域を覆う電子ブロッキング層１４ｓを形成することができる。
電子ブロッキング層１４ｓを酸化物半導体材料から形成することにより、電子ブロッキング層１４ｓを有機材料から形成した場合と比較して抵抗が小さくなることにより、電子ブロッキング層１４ｓでの電圧降下が小さいため、より高い電圧を有機光電変換膜に印加させ得る。そのため、第２電極１２０と対向電極１４０との間に印加するバイアスを変えることなく、光電変換効率を向上させ得る。また、電子ブロッキング層１４ｓの材料に酸化物半導体材料を用いることにより、後の工程で塗布法により電子ブロッキング層１４ｓ上に有機膜を形成した場合であっても、有機膜の材料の溶液による電子ブロッキング層１４ｓの溶解の心配がない。したがって、光電変換構造として機能する積層構造の形成がより容易である。
次に、主面１９０ａ側にｐ型半導体膜１３ｐ、混合膜１３ｘおよびｎ型半導体膜１３ｎを形成する。このとき、図１８に示すように、電子ブロッキング層１４ｓ上だけでなく、周辺領域５１０となるべき領域を覆うようにｐ型半導体膜１３ｐ、混合膜１３ｘおよびｎ型半導体膜１３ｎが形成されてもかまわない。これにより、電子ブロッキング層１４ｓ、ｐ型半導体膜１３ｐ、混合膜１３ｘ、およびｎ型半導体膜１３ｎを含む光電変換膜１３０ｓを主面１９０ａ側に有する基体２１０が得られる。
＜導電性のマスク層を光電変換膜上に形成する工程＞
次に、図１９に示すように、ｐ型半導体膜１３ｐ、混合膜１３ｘおよびｎ型半導体膜１３ｎの積層構造のうち、平面視において、複数の第２電極１２０と重なる部分を少なくとも覆うマスク層１６Ｄを形成する。マスク層１６Ｄとして、ここでは、酸化物半導体層を形成する。酸化物半導体層のうち、撮像領域５００となるべき領域上に位置する部分が被覆部５６０として機能する。後述するように、エッチングの工程の完了後、酸化物半導体層のうち被覆部５６０に相当する部分を正孔ブロッキング層として機能させ得る。
マスク層１６Ｄの材料の例は、酸化チタン、酸化スズ、酸化インジウム、酸化タングステン、酸化ニオブ、酸化亜鉛などの酸化物半導体である。マスク層１６Ｄとしての正孔ブロッキング層の形成には、電子ブロッキング層１４ｓと同様の方法を適用できる。例えば、真空蒸着法または塗布法によって酸化物半導体材料をｎ型半導体膜１３ｎ上に付与した後、フォトリソグラフィーおよびエッチングを適用して、酸化物半導体材料の膜のうち、周辺領域５１０上に位置する部分を選択的に除去する。あるいは、マスクを介した真空蒸着法、スパッタ法によって酸化物半導体のパターンを形成してもよい。また、インクジェット法、オフセット印刷法、グラビア印刷法、フレキソ印刷法、またはスクリーン印刷法によって酸化物半導体のパターンを直接的に形成してもよい。これにより、被覆部５６０を有するマスク層１６Ｄを形成することができる。
＜ウェットエッチングによって光電変換膜の一部を除去する工程＞
次に、基体２１０およびマスク層１６Ｄをエッチャント３００に浸漬することにより、光電変換膜１３０ｓの一部を除去する。マスク層１６Ｄは、エッチャント３００に不溶である。エッチャント３００への浸漬により、図２０に模式的に示すように、光電変換膜１３０ｓのうち、マスク層１６Ｄで覆われていない部分を選択的に除去して、被覆部５６０に応じた形状の光電変換構造１３０Ｂを形成することができる。被覆部５６０のうちウェットエッチングの工程の完了後に残る部分、および、光電変換膜１３０ｓのうちウェットエッチングの工程の完了後に残る部分は、それぞれ、図５に示す酸化物半導体層１３６および光電変換層１３２に相当する。この例では、被覆部５６０のうちウェットエッチングの工程の完了後に残る部分を正孔ブロッキング層１６ｓとして機能させ得る。
図２０に示す光電変換構造１３０Ｂに関するエネルギ図は、図１０を参照して説明した例におけるエネルギ図と同様であり得る。ただし、ここでは、電子ブロッキング層１４ｓおよび正孔ブロッキング層１６ｓの材料として酸化物半導体を用いているので、電子ブロッキング膜１４および正孔ブロッキング膜１６を表す矩形の上側の辺の位置をそれぞれ電子ブロッキング層１４ｓおよび正孔ブロッキング層１６ｓに関する伝導帯の底と読み替え、下側の辺の位置をそれぞれ電子ブロッキング層１４ｓおよび正孔ブロッキング層１６ｓに関する価電子帯の上端と読み替えればよい。正孔ブロッキング層１６ｓの材料に酸化物半導体材料を用いることにより、電子ブロッキング層１４ｓを酸化物半導体材料から形成した場合と同様に、抵抗が小さく電圧降下が小さいため、より高い電圧を有機光電変換膜に印加させて光電変換効率を向上させることができる。
＜透光性の電極を形成する工程＞
次に、図１６Ａを参照して説明した例と同様に、被覆部５６０を覆う、透光性の第３電極としての対向電極１４０を形成する。以上の工程により、図５に示す光電変換素子１００Ｂが得られる。この例のように、正孔ブロッキング層１６ｓとしての酸化物半導体材料の層をエッチマスクとして利用してもよい。なお、図１３を参照して説明した例と同様に、マスク層１６Ｄの被覆部５６０上に透明導電層１４０ｍを形成し、マスク層１６Ｄおよび透明導電層１４０ｍをエッチマスクとして利用して光電変換膜１３０ｓのエッチングを実行してもよい。
以上の実施形態においては、電子ブロッキング層が第２電極１２０側に配置され、正孔ブロッキング層が対向電極１４０側に配置されている。反対に、正孔ブロッキング層が第２電極１２０側に配置され、電子ブロッキング層が対向電極１４０側に配置される場合においても、電子ブロッキング層または透明電極層をエッチマスクとして利用して光電変換膜のエッチングを実行することができる。
本開示の実施形態によれば、光電変換膜のエッチングに、例えば有機材料、透明導電性材料および酸化物半導体材料の少なくともいずれかから形成されたマスク層を用いるので、エッチング後にエッチマスクを除去する工程を省略することができる。特に、マスク層の材料に有機光電材料を用いることにより、マスク層の一部である被覆部５６０のうち、エッチング後に残った部分を光電変換構造１３０Ａの一部、例えば電荷ブロッキング層として利用することが可能である。また、マスク層の材料に透明導電材料を用いることにより、被覆部５６０をその一部に含む対向電極１４０を形成することができる。
なお、本開示の実施形態では、ウェットエッチングの適用により、光電変換膜１３０ｒまたは光電変換膜１３０ｑのパターニングを実行している。ウェットエッチングの適用によれば、実施例を参照して後述するように、暗電流を抑制して白傷欠陥の発生を抑制し得る。したがって、歩留まり向上の効果が得られる。これは、光電変換膜の形成の直後には、光電変換膜１３０ｒ、１３０ｑと第２電極１２０との界面、および、光電変換膜１３０ｒ、１３０ｑとマスク層との界面に応力差が生じている状態であるが、ウェットエッチングの実行により、応力が緩和されるためであると推測される。
本開示の実施形態では、光電変換膜を含むデバイスとして機能可能な構造に対して、ウェットエッチングにより、光電変換膜に対する選択的なパターニングを実行し、エッチマスクをウェットエッチング後にも導電構造として利用している。したがって、光電変換構造における応力を緩和された状態としながら、エッチマスクを残した状態で光電変換素子を得ることができる。なお、光電変換膜のエッチングに一般に用いられているドライエッチングに代えてウェットエッチングを適用することにより、ドライエッチングによって形成される表面付近での感度の劣化を回避することができる。
白傷欠陥は、光電変換構造中に、周囲と比較して比較的大きな暗電流が発生することによって生じる。したがって、光電変換構造を流れる暗電流の大きさによって、白傷欠陥の多寡を評価可能である。ここでは、光電変換素子に適用される光電変換構造を模したサンプルを製作し、各サンプルにおける暗電流の大きさを測定することにより、本開示の実施形態による、白傷欠陥抑制の効果を検討した。
（参考例１、比較例１）
以下の手順により、参考例１および比較例１のサンプルを作製した。まず、１５０ｎｍの厚さのＩＴＯ膜を下部電極として一方の主面上に有する、厚さが０．７ｍｍのガラス基板を準備した。次に、上述の第２電極１２０に相当する電極としての下部電極上に、下記の構造式に示す（ＯＣ2Ｈ5）8Ｓｎ（ＯＳｉ（Ｃ6Ｈ13）3）2Ｎｃと、ＰＣＢＭ（フロンティアカーボン株式会社社製）との混合溶液から塗布法により混合膜を形成した。成膜に用いた混合溶液中、（ＯＣ2Ｈ5）8Ｓｎ（ＯＳｉ（Ｃ6Ｈ13）3）2ＮｃおよびＰＣＢＭの重量比は、１：９であり、３０ｍｇ／ｍｌのクロロホルム溶液を用いた。なお、下記構造式中、Ｅｔは、Ｃ2Ｈ5を表し、Ｈｅｘは、Ｃ6Ｈ13を表す。このときに得られた混合膜の厚さは、およそ２５０ｎｍであった。
Figure 0007233005000001
さらに、真空蒸着法により、金属製の第１のシャドーマスクを介して、光電変換層としての上記の混合膜の一部の領域上にＣ60を５０ｎｍの厚さで堆積した。その後、スパッタリング法により、より小さな開口が設けられた第２のシャドーマスクを介して、厚さがおよそ３０ｎｍのＩＴＯ膜を上部電極としてＣ60の層上に形成した。Ｃ60の層は、正孔ブロッキング層の役割を果たす。図２１は、このときに得られた積層体の構成を模式的に示す。
上部電極と下部電極との間に５Ｖのバイアスを印加させた状態で、キーサイト・テクノロジーズ・インク製 半導体デバイス・パラメータ・アナライザ Ｂ１５００Ａを用いて、上部電極と下部電極との間に生じる電流密度を窒素雰囲気下で測定したところ、２．３×１０-4（ｍＡ／ｃｍ2）の値が得られた。このときに得られた測定値を比較例１のサンプルに関する暗電流の値とした。
次に、上述の積層体を窒素雰囲気下でアセトンに浸漬させることにより、光電変換層としての混合膜のウェットエッチングを実行した。５分経過後、エッチャントとしてのアセトンから積層体を取り出し、参考例１のサンプルとした。
図２２は、エッチング後の積層体の構成を模式的に示す。図２２に模式的に示すように、参考例１のサンプルでは、混合膜のうち、Ｃ60の層に覆われていない部分がウェットエッチングによって除去された。このときの混合膜のエッチングレートは、５０ｎｍ／ｍｉｎであった。ここで、Ｃ60は、アセトンに不溶である。Ｃ60の層のエッチングレートは、０ｎｍ／ｍｉｎと考えてよい。
比較例１のときと同様にして、参考例１のサンプルについて上部電極と下部電極との間に生じる電流密度を窒素雰囲気下で測定したところ、７．５×１０-5（ｍＡ／ｃｍ2）の値が得られた。
（参考例２、比較例２）
まず、比較例１のサンプルと同様にして、図２１に示す構成と同様の構成を有する積層体を準備した。次に、比較例１のときと同様にして、上部電極と下部電極との間に生じる電流密度を窒素雰囲気下で測定し、暗電流の大きさとして１．０×１０-4（ｍＡ／ｃｍ2）の測定値を得た。このときに得られた暗電流の値を比較例２のサンプルに関する測定値とした。
次に、積層体を窒素雰囲気下でアセトンとエタノールとの混合溶液に浸漬させることにより、光電変換層としての混合膜のウェットエッチングを実行し、図２２に示す構成と同様の構成を有する積層体を作製した。このときに用いた混合溶液におけるアセトンおよびエタノールの比率は、体積比で３：１である。積層体を混合溶液に６分間浸漬させた後、エッチャントとしての混合溶液から積層体を取り出し、参考例２のサンプルとした。混合膜のエッチングレートは、４０ｎｍ／ｍｉｎであった。参考例１、比較例１および２の各例のときと同様にして、上部電極と下部電極との間に生じる電流密度を窒素雰囲気下で測定し、暗電流の大きさとして１．６×１０-5（ｍＡ／ｃｍ2）の測定値を得た。
（参考例３、比較例３）
比較例１、２のサンプルと同様にして、図２１に示す構成と同様の構成を有する積層体を準備した。次に、比較例１、２のときと同様にして、上部電極と下部電極との間に生じる電流密度を窒素雰囲気下で測定し、暗電流の大きさとして３．５×１０-3（ｍＡ／ｃｍ2）の測定値を得た。このときに得られた暗電流の値を比較例３のサンプルに関する測定値とした。
エッチャントとしてアセトンおよびエタノールの体積比が２：１である混合溶液を用い、積層体の浸漬の時間を８分に変更したこと以外は参考例２のサンプルと同様にして混合膜の選択的なウェットエッチングを実行し、参考例３のサンプルを作製した。混合膜のエッチングレートは、３０ｎｍ／ｍｉｎであった。上述の各例のときと同様にして、上部電極と下部電極との間に生じる電流密度を窒素雰囲気下で測定し、暗電流の大きさとして２．５×１０-4（ｍＡ／ｃｍ2）の測定値を得た。
（参考例４、比較例４）
比較例１から３のサンプルと同様にして、図２１に示す構成と同様の構成を有する積層体を準備した。次に、比較例１、２および３のときと同様にして、上部電極と下部電極との間に生じる電流密度を窒素雰囲気下で測定し、暗電流の大きさとして４．２×１０-5（ｍＡ／ｃｍ2）の測定値を得た。このときに得られた暗電流の値を比較例４のサンプルに関する測定値とした。
エッチャントとしてアセトンおよびエタノールの体積比が１：１である混合溶液を用い、積層体の浸漬の時間を１２．５分に変更したこと以外は参考例２、３のサンプルと同様にして混合膜の選択的なウェットエッチングを実行し、参考例４のサンプルを作製した。混合膜のエッチングレートは、２０ｎｍ／ｍｉｎであった。上述の各例のときと同様にして、上部電極と下部電極との間に生じる電流密度を窒素雰囲気下で測定し、暗電流の大きさとして１．９×１０-5（ｍＡ／ｃｍ2）の測定値を得た。
下記の表１は、参考例１から４および比較例１から４の各サンプルについての暗電流の測定値を示す。
Figure 0007233005000002
表１から、比較例１から４のサンプルについては暗電流の測定値がある程度バラついているものの、対応する参考例の各サンプルに関する暗電流の測定値を参照すると、いずれのサンプルにおいてもウェットエッチングの実施により暗電流の値が低下することがわかった。つまり、光電変換膜に対するウェットエッチングの実行によって暗電流の値が低下し、白傷欠陥抑制の効果を得られることがわかった。暗電流の値の低下は、ウェットエッチングの実行によって混合膜の応力が緩和されたために生じたと推測される。このことは、光電変換膜を含む構造がエッチャントに浸漬されている状態においては光電変換膜中の分子が動きやすい状態にあり、エッチャントから引き揚げ、乾燥させる過程において分子が安定な状態に再配列した可能性を示唆しており、光電変換膜内にエッチャントが一部浸透していた可能性がある。
上述の参考例１から４は、光電変換膜としての混合膜よりもエッチングレートの低い有機層であるＣ60層をエッチマスクとして利用する場合に相当するといえる。ただし、上部電極としてのＩＴＯ膜をエッチマスクとして利用する場合、および、正孔ブロッキング層の材料としてＣ60に代えて酸化物半導体材料を適用した場合でも同様の効果が得られることが期待できる。本開示の実施形態によれば、光電変換膜と他の部材との界面に生じる応力の緩和と、エッチングによる光電変換膜の一部の除去とを同時に達成し得る。
本開示の光電変換素子は、イメージセンサ、太陽電池などに適用可能であり、例えば、暗電流の影響を受けやすい赤外域の光を検出するためのイメージセンサに好適に適用できる。
１０ 画素
１４ 電子ブロッキング膜
１４ｓ 電子ブロッキング層
１６ 正孔ブロッキング膜
１６ｓ 正孔ブロッキング層
１６Ｃ、１６Ｄ、１４０Ｃ、１４６Ｃ マスク層
１６ｍ、１３４ 有機層
１００Ａ、１００Ｂ 光電変換素子
１１０ 第１電極
１２０ 第２電極
１３０Ａ、１３０Ｂ 光電変換構造
１３０ｑ、１３０ｒ、１３０ｓ 光電変換膜
１３２ 光電変換層
１３６ 酸化物半導体層
１４０ 対向電極
１４０ｍ 透明導電層
１５０ 保護層
１６０ 層間絶縁層
１９０ 半導体基板
１９１、１９２、１９３、１９４、１９５ 不純物領域
２００、２００Ａ、２００Ｂ、２００Ｃ、２１０ 基体
３００ エッチャント
５４０ 光電変換部
５５０ 読み出し回路
５６０ 被覆部

Claims (9)

  1. 主面を有する半導体基板と、前記主面の上方に位置する第１電極と、前記主面の上方に位置し、１次元または２次元に配列された複数の第２電極と、前記複数の第２電極を少なくとも覆う光電変換膜と、を含む基体を準備する工程と、
    前記光電変換膜のうち、平面視において前記複数の第２電極と重なる部分を覆う被覆部を含み、かつ導電性を有するマスク層を、前記光電変換膜上に形成する工程と、
    前記基体および前記マスク層をエッチャントに浸漬することにより前記光電変換膜の一部を除去する工程と、
    前記光電変換膜の一部を除去する工程の後に、前記被覆部を前記第１電極に電気的に接続する第３電極を形成する工程と、
    を含み、
    前記光電変換膜は、第１有機材料を含んでいる、
    光電変換素子の製造方法。
  2. 前記マスク層を形成する工程は、第２有機材料を用いて前記マスク層を形成する工程を含み、
    前記光電変換膜の一部を除去する工程における前記マスク層のエッチングレートは、前記光電変換膜の一部を除去する工程における前記光電変換膜のエッチングレートよりも低い、
    請求項１に記載の光電変換素子の製造方法。
  3. 前記第２有機材料は、光電変換材料である、
    請求項２に記載の光電変換素子の製造方法。
  4. 前記マスク層を形成する工程は、酸化物半導体材料を用いて前記マスク層を形成する工程を含む、
    請求項１に記載の光電変換素子の製造方法。
  5. 前記光電変換膜の一部を除去する工程の後に、前記被覆部を覆う透光性の第３電極を形成する工程をさらに含む、
    請求項２から４のいずれかに記載の光電変換素子の製造方法。
  6. 前記マスク層を形成する工程は、透明導電性材料を用いて前記マスク層を形成する工程を含む、
    請求項１に記載の光電変換素子の製造方法。
  7. 前記光電変換膜の一部を除去する工程の後に、前記被覆部を前記第１電極に電気的に接続する第３電極を形成する工程をさらに含む、
    請求項６に記載の光電変換素子の製造方法。
  8. 前記半導体基板は、前記複数の第２電極に電気的に接続された読み出し回路を含む、
    請求項１から７のいずれかに記載の光電変換素子の製造方法。
  9. 前記基体を準備する工程は、
    前記主面の上方に前記複数の第２電極を形成する工程と、
    前記複数の第２電極を形成する工程の後に、前記主面の上方に前記光電変換膜を形成する工程と、
    を含む、
    請求項１から８のいずれかに記載の光電変換素子の製造方法。
JP2019007677A 2018-02-26 2019-01-21 光電変換素子、およびその製造方法 Active JP7233005B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018031899 2018-02-26
JP2018031899 2018-02-26

Publications (2)

Publication Number Publication Date
JP2019149542A JP2019149542A (ja) 2019-09-05
JP7233005B2 true JP7233005B2 (ja) 2023-03-06

Family

ID=67686132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019007677A Active JP7233005B2 (ja) 2018-02-26 2019-01-21 光電変換素子、およびその製造方法

Country Status (3)

Country Link
US (2) US11031568B2 (ja)
JP (1) JP7233005B2 (ja)
CN (1) CN110197875A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783805B (zh) * 2021-12-01 2022-11-11 天光材料科技股份有限公司 光電半導體之結構
WO2023176245A1 (ja) * 2022-03-17 2023-09-21 パナソニックＩｐマネジメント株式会社 撮像素子、撮像装置及び撮像素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071481A (ja) 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP2011077184A (ja) 2009-09-29 2011-04-14 Fujifilm Corp 検出素子
WO2014007132A1 (ja) 2012-07-05 2014-01-09 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2014060315A (ja) 2012-09-19 2014-04-03 Fujifilm Corp 有機固体撮像素子およびその製造方法
JP2014127545A (ja) 2012-12-26 2014-07-07 Sony Corp 固体撮像素子およびこれを備えた固体撮像装置
JP2016039328A (ja) 2014-08-08 2016-03-22 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2016076567A (ja) 2014-10-06 2016-05-12 ソニー株式会社 撮像装置、製造装置、製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225967A (ja) * 1990-01-31 1991-10-04 Taiyo Yuden Co Ltd 薄膜素子の製造方法
JP2003234460A (ja) 2002-02-12 2003-08-22 Nippon Hoso Kyokai <Nhk> 積層型光導電膜および固体撮像装置
JP4729275B2 (ja) 2004-07-16 2011-07-20 富士フイルム株式会社 有機材料層のパターニング方法およびこれを用いた電子デバイス
JP2010098249A (ja) 2008-10-20 2010-04-30 Fujifilm Corp 光電変換素子，光電変換素子の製造方法及び撮像素子
CN102576805A (zh) 2009-10-30 2012-07-11 住友化学株式会社 有机光电转换元件及其制造方法
JP2011228648A (ja) 2010-03-31 2011-11-10 Fujifilm Corp 撮像素子
JP2015012239A (ja) 2013-07-01 2015-01-19 ソニー株式会社 撮像素子および電子機器
JP6138639B2 (ja) 2013-09-12 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
CN106575187B (zh) * 2014-08-04 2019-12-13 Lg伊诺特有限公司 触摸窗
JP6307771B2 (ja) 2014-12-26 2018-04-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN105742303B (zh) 2014-12-26 2020-08-25 松下知识产权经营株式会社 摄像装置
JP6027633B2 (ja) * 2015-01-13 2016-11-16 日本写真印刷株式会社 タッチ入力センサの製造方法及び感光性導電フィルム
KR102277379B1 (ko) * 2015-02-25 2021-07-14 삼성디스플레이 주식회사 터치 패널 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071481A (ja) 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP2011077184A (ja) 2009-09-29 2011-04-14 Fujifilm Corp 検出素子
WO2014007132A1 (ja) 2012-07-05 2014-01-09 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2014060315A (ja) 2012-09-19 2014-04-03 Fujifilm Corp 有機固体撮像素子およびその製造方法
JP2014127545A (ja) 2012-12-26 2014-07-07 Sony Corp 固体撮像素子およびこれを備えた固体撮像装置
JP2016039328A (ja) 2014-08-08 2016-03-22 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2016076567A (ja) 2014-10-06 2016-05-12 ソニー株式会社 撮像装置、製造装置、製造方法

Also Published As

Publication number Publication date
US11711932B2 (en) 2023-07-25
US20190267560A1 (en) 2019-08-29
CN110197875A (zh) 2019-09-03
US20210265583A1 (en) 2021-08-26
JP2019149542A (ja) 2019-09-05
US11031568B2 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
JP4802286B2 (ja) 光電変換素子及び撮像素子
JP5087304B2 (ja) 固体撮像素子の製造方法
US10861904B2 (en) Imaging device including a photoelectric converter and a voltage application circuit
JP5288640B2 (ja) 撮像素子及びその製造方法
JP2016225456A (ja) 撮像装置および光電変換膜の製造方法
WO2018110050A1 (ja) 光電変換素子、撮像素子、積層型撮像素子及び固体撮像装置
WO2020162095A1 (ja) 光電変換素子および撮像装置
US11711932B2 (en) Photoelectric conversion element including first electrode, second electrodes, photoelectric conversion film, and conductive layer and method for manufacturing the same
JP7190715B2 (ja) 撮像装置
JP2018125495A (ja) 光電変換素子および撮像装置
US20210273019A1 (en) Imaging device, method for manufacturing imaging device, and imaging apparatus
JP5876265B2 (ja) 有機撮像素子
US11723224B2 (en) Imaging apparatus
US20230045956A1 (en) Photoelectric conversion element and imaging apparatus
US20210273020A1 (en) Imaging device, method for manufacturing imaging device, and imaging apparatus
US20230354626A1 (en) Imaging device
WO2023074230A1 (ja) 撮像装置
WO2021033518A1 (ja) 光センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R151 Written notification of patent or utility model registration

Ref document number: 7233005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151