JP7213166B2 - 電力変換装置およびプレス装置 - Google Patents

Description

本発明は、電力変換装置およびプレス装置に関し、例えば、倍電圧整流回路を含む電力変換装置、および当該電力変換装置を含むプレス装置に関する。

特許文献１には、整流回路、インダクタ、直列接続された２個のスイッチング素子、直列接続された２個のＤＣリンクコンデンサ、および逆流防止用のダイオードを備え、全波整流モードと倍電圧整流モードとを切り替え可能な倍電圧整流回路が示される。倍電圧整流モードでは、全波整流モードの略２倍の直流電圧が出力される。当該回路では、全波整流モードから倍電圧整流モードへ切り替える際に、ＤＣリンクコンデンサに急激に電荷が貯まるため、スイッチング素子等に過大な突入電流が流れる恐れがある。そこで、当該回路では、インダクタに流れる電流を検出する電流検出部と、当該電流が所定の範囲内となるようにスイッチング素子を制御するスイッチング制御部とが設けられる。

特開２０１８－１７４６４２号公報

例えば、直流電圧（直流電力）を交流電圧（交流電力）へ変換する電力変換装置は、モータの可変速制御等を目的として広く使用されている。このような電力変換装置は、一般的に、商用電源（２００Ｖの三相交流電圧等）を直流電圧に変換する整流回路と、当該直流電圧を受けて任意の電圧や周波数をもつ三相交流電圧を出力するインバータ回路とを備える。整流回路は、商用電源からの三相交流電圧を全波整流する全波整流回路である場合が多い。この場合、整流回路から出力される直流電圧は、整流回路に入力される各線間電圧実効値の略√２倍となる。

一般的に、インバータ回路の出力電圧の上限は、入力される直流電圧によって定まる。このため、インバータ回路は、入力される直流電圧の大きさによっては、モータを高速回転させるために必要な電圧を十分に生成できない場合がある。具体的には、モータの回転速度が上昇すると、誘起電圧は高くなり、逆に駆動電流（ひいてはトルク）は低下する。このため、モータを高速回転させつつ必要なトルクを確保するためには、インバータ回路に対して、より高い直流電圧を入力する必要がある。

このような課題に対して、例えば、特許文献１に示されるように、全波整流モードと、その略２倍の直流電圧を出力する倍電圧整流モードとを切り替え可能な倍電圧整流回路を用いることが考えられる。さらに、全波整流モードから倍電圧整流モードへのモード切り替えに伴う過電流を防止するため、特許文献１に示されるような電流検出部およびスイッチング制御部を設けることが考えられる。

しかし、例えば、このようなモード切り替えの際に、モータから倍電圧整流回路への回生電力が生じた場合、特許文献１の方式では、過電流を防止できない恐れがある。具体的には、回路電力に伴う回生電流は、ＤＣリンクコンデンサに流れるが、インダクタには流れない。このため、インダクタに流れる電流を所定の範囲内に制限した場合であっても、ＤＣリンクコンデンサに流れる電流を制限できるとは限らず、ＤＣリンクコンデンサに過電流が生じ得る。一般的に使用される電解コンデンサでは、電流リプルによってその寿命が決まるため、過電流によって寿命が低下する恐れがある。

本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、ＤＣリンクコンデンサに対する過電流を防止可能な電力変換装置およびプレス装置を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

本発明の代表的な実施の形態による電力変換装置は、倍電圧整流回路を含む。倍電圧整流回路は、整流回路と、ＤＣリンクコンデンサと、スイッチング素子と、第１および第２の電流検出回路と、制御回路とを有する。整流回路は、入力された交流電圧を整流することで直流電圧に変換する。ＤＣリンクコンデンサは、出力ノード対の間に直列接続される第１および第２のコンデンサを含み、出力ノード対の出力電圧として、第２の整流モード時に第１の整流モード時の略２倍の直流電圧を保持する。スイッチング素子は、第２の整流モード時に、第１のコンデンサおよび第２のコンデンサが個々に充電されるように、第１のコンデンサと第２のコンデンサの共通接続ノードを所定のノードに接続する。第１の電流検出回路は、スイッチング素子に流れるスイッチ電流を検出し、第２の電流検出回路は、出力ノード対に接続される負荷の負荷電流を検出する。制御回路は、第１の整流モードから第２の整流モードへのモード切り替え期間において、スイッチ電流および負荷電流に基づいてスイッチング素子をスイッチング制御する。

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、倍電圧整流回路を含む電力変換装置において、ＤＣリンクコンデンサに対する過電流を防止することが可能になる。

本発明の実施の形態１による電力変換装置周りの構成例を示す回路図である。 図１において、倍電圧整流回路内の制御回路の主要部の構成例を示すブロック図である。 図２におけるゲート信号生成器の処理内容の一例を示すフロー図である。 図１および図２において、倍電圧整流回路の動作例を示す波形図である。 本発明の実施の形態２によるプレス装置の構成例を示す概略図である。 図５Ａのプレス装置における制御動作の一例を示すタイムチャートである。 本発明の実施の形態３による電力変換装置において、図１の倍電圧整流回路における制御回路の主要部の構成例を示すブロック図である。 図６におけるゲート信号生成器の処理内容の一例を示すフロー図である。 図６の制御回路が行う制御動作の一例を示すタイムチャートである。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
《電力変換装置の構成》
図１は、本発明の実施の形態１による電力変換装置周りの構成例を示す回路図である。図１には、三相交流電源１１と、倍電圧整流回路１２と、上位制御回路１３と、インバータ回路（例えば三相インバータ回路）１４と、負荷（例えば三相モータ）１５とが示される。この内、倍電圧整流回路１２およびインバータ回路１４は、電力変換装置１０を構成する。倍電圧整流回路１２は、全波整流モードまたは倍電圧整流モードのいずれか一方で選択的に動作し、倍電圧整流モード時には全波整流モード時と比べて略２倍の出力電圧Ｖｏを出力する。

倍電圧整流回路１２は、整流回路１０１と、ＤＣリンクコンデンサ１０２と、ハーフブリッジ回路（スイッチング回路）１０３と、インダクタ１０４と、電圧センサ（電圧検出回路）１０６，１０９と、電流センサ（電流検出回路）１０７，１０８と、制御回路（スイッチング制御回路）１１０とを備える。整流回路１０１は、三相交流電源１１から入力された交流電圧（ここでは三相交流電圧）Ｖｕ，Ｖｖ，Ｖｗを整流することで直流電圧に変換する。具体的には、整流回路１０１は、ここでは、２個のダイオードブリッジ１０１ａ，１０１ｂを備える。

ダイオードブリッジ１０１ａは、単独で動作する場合には、各相の上アームダイオードＤｈおよび下アームダイオードＤｌによって三相交流電圧（Ｖｕ，Ｖｖ，Ｖｗ）を全波整流し、ＤＣリンクコンデンサ１０２を全波整流電圧に充電する。ダイオードブリッジ１０１ｂは後述のように、ダイオードブリッジ１０１ａのいずれかの相の上アームダイオードＤｈもしくは下アームダイオードＤｌとダイオードブリッジ１０１ｂのいずれかの相の下アームダイオードＤｌもしくは上アームダイオードＤｈが導通することで、ＤＣリンクコンデンサ１０２を倍電圧整流電圧（全波整流電圧の略２倍）に充電する。

ＤＣリンクコンデンサ１０２は、ダイオードブリッジ１０１ａの出力ノード対（Ｎｐ１，Ｎｎ１）の間に直列接続される２個のコンデンサ１０２ａ，１０２ｂを備える。ＤＣリンクコンデンサ１０２は、全波整流モード時には、出力ノード対（Ｎｐ１，Ｎｎ１）の出力電圧Ｖｏとして、ダイオードブリッジ１０１ａからの直流電圧を保持する。一方、ＤＣリンクコンデンサ１０２は、倍電圧整流モード時には、出力電圧Ｖｏとして、後述するハーフブリッジ回路１０３を介して全波整流モード時の略２倍の直流電圧を保持する。

ハーフブリッジ回路１０３は、倍電圧整流モード時に、ＤＣリンクコンデンサ１０２内の２個のコンデンサ１０２ａ，１０２ｂが個々に全波整流電圧まで充電されるように、２個のコンデンサ１０２ａ，１０２ｂの共通接続ノードＮｃを所定のノードに接続する。この例では、ハーフブリッジ回路１０３は、ダイオードブリッジ１０１ｂの出力ノード対（Ｎｐ２，Ｎｎ２）の間に直列接続される２個のスイッチング素子ＳＷ１，ＳＷ２を有する。

スイッチング素子ＳＷ１は、２個のコンデンサ１０２ａ，１０２ｂの共通接続ノードＮｃをダイオードブリッジ１０１ｂの出力ノード対の一方（Ｎｐ２）にインダクタ１０４を介して接続する。一方、スイッチング素子ＳＷ２は、当該共通接続ノードＮｃをダイオードブリッジ１０１ｂの出力ノード対の他方（Ｎｎ２）にインダクタ１０４を介して接続する。

これにより、スイッチング素子ＳＷ１がオンに制御された際には、ダイオードブリッジ１０１ｂの高電位側の出力ノードＮｐ２と、ダイオードブリッジ１０１ａの低電位側の出力ノードＮｎ１との間で、インダクタ１０４を介したコンデンサ１０２ｂの充電経路が形成される。一方、スイッチング素子ＳＷ２がオンに制御された際には、ダイオードブリッジ１０１ａの高電位側の出力ノードＮｐ１と、ダイオードブリッジ１０１ｂの低電位側の出力ノードＮｎ２との間で、インダクタ１０４を介したコンデンサ１０２ａの充電経路が形成される。その結果、コンデンサ１０２ａ，１０２ｂの各々が三相交流電圧の線間電圧の振幅近傍まで充電され、出力電圧Ｖｏは、全波整流モード時の略２倍となる。

ここで、インダクタ１０４を設けることによる効果を述べる。例えば、ＤＣリンクコンデンサ１０２の電圧が全波整流電圧となっている場合において、スイッチング素子ＳＷ２がオン（スイッチング素子ＳＷ１がオフ）した際、インダクタ１０４が設けられない場合、コンデンサ１０２ａには充電電圧（全波整流電圧のおよそ１/２）のおよそ２倍の電圧が印加されるため、コンデンサ１０２ａに突入電流が流れてしまう。ここで、インダクタ１０４を設けることにより、電流の変化率を小さくでき、コンデンサ１０２ａへの突入電流を抑制できる。コンデンサ１０２ｂについても同様である。

電圧センサ１０６は、三相交流電源１１からの三相交流電圧Ｖｕ，Ｖｖ，Ｖｗを検出し、その検出値Ｖｕ’，Ｖｖ’，Ｖｗ’を信号線１１３を介して制御回路１１０へ出力する。電圧センサ１０９は、倍電圧整流回路１２の出力ノード対（すなわち、ＤＣリンクコンデンサ１０２が接続される出力ノード対（Ｎｐ１，Ｎｎ１））の出力電圧Ｖｏを検出し、その検出値Ｖｏ’を信号線１１６を介して制御回路１１０へ出力する。

電流センサ１０７は、インダクタ１０４に流れるインダクタ電流ＩＬを検出することで、スイッチング素子ＳＷ１，ＳＷ２に流れるスイッチ電流を検出し、その検出値ＩＬ’を信号線１１４を介して制御回路１１０へ出力する。電流センサ１０８は、倍電圧整流回路１２の出力ノード対（Ｎｐ１，Ｎｎ１）にインバータ回路１４を介して接続される負荷１５の負荷電流Ｉｌｄを検出し、その検出値Ｉｌｄ’を信号線１１５を介して制御回路１１０へ出力する。

この例では、電流センサ１０８は、インバータ回路１４の低電位側の入力ノードに設置されるが、これに限らず、負荷電流Ｉｌｄを検出できる箇所に設置されればよい。すなわち、電流センサ１０８の設置箇所は、例えば、インバータ回路１４の高電位側の入力ノードや、または、インバータ回路１４の内部や、あるいは、負荷（三相モータ）１５の駆動ノードＮｍｔ等であってもよい。

なお、電圧センサ（電圧検出回路）１０６，１０９は、例えば、所定の電圧レンジ内で検出対象の電圧に比例するアナログ電圧を出力する分圧抵抗等を含み、加えて、当該アナログ電圧をディジタル値に変換するアナログディジタル変換器等を含んでもよい。電流センサ（電流検出回路）１０７，１０８は、例えば、検出対象の電流に比例するアナログ電圧を出力するカレントトランスまたは電流検出用抵抗等を含み、加えて、当該アナログ電圧をディジタル値に変換するアナログディジタル変換器等を含んでもよい。

制御回路（スイッチング制御回路）１１０は、入力された各検出値Ｖｕ’，Ｖｖ’，Ｖｗ’，Ｖｏ’，ＩＬ’，Ｉｌｄ’と、入力されたモード切り替え信号ＭＤとに基づいて、信号線１１７を介してハーフブリッジ回路１０３内のスイッチング素子ＳＷ１，ＳＷ２をスイッチング制御する。モード切り替え信号ＭＤは、全波整流モードか倍電圧整流モードかを選択する信号である。

具体的には、制御回路１１０は、倍電圧整流モード時に、三相交流電圧Ｖｕ，Ｖｖ，Ｖｗにおける各相の電圧関係に基づいてハーフブリッジ回路１０３（スイッチング素子ＳＷ１，ＳＷ２）をスイッチング制御（ターンオン／ターンオフ）する。さらに、制御回路１１０は、特に全波整流モードから倍電圧整流モードへのモード切り替え期間において、インダクタ電流（スイッチ電流）ＩＬおよび負荷電流Ｉｌｄ（厳密には、その各検出値ＩＬ’，Ｉｌｄ’）に基づいてスイッチング素子ＳＷ１，ＳＷ２をスイッチング制御する。具体的には、制御回路１１０は、必要に応じてスイッチング素子ＳＷ１，ＳＷ２を両方共にオフにする。なお、制御回路１１０は、全波整流モード時には、各スイッチング素子ＳＷ１，ＳＷ２をオフに固定する。

ここで、制御回路１１０は、代表的には、マイクロコントローラ（マイコン）等で構成される。この場合、例えば、電圧センサ１０６，１０９および電流センサ１０８内のアナログディジタル変換器等は、マイコン内に実装可能である。ただし、制御回路１１０は、マイコンに限らず、一部または全てが、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等で構成されてもよい。すなわち、制御回路１１０は、ソフトウェア、またはハードウェア、あるいは、その組み合わせで適宜構成されればよい。

スイッチング素子ＳＷ１，ＳＷ２は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、またはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）や、あるいはサイリスタ等によって構成される。各信号線１１３～１１７は、有線に限らず、無線であってもよい。また、電圧センサ１０６は、この例では、三相交流電圧Ｖｕ，Ｖｖ，Ｖｗを検出したが、これに限らず、例えば、各相の線間電圧等を検出してもよい。

インバータ回路（三相インバータ回路）１４は、広く知られているように、三相の出力ノード（駆動ノードＮｍｔ）と高電位側の電源入力ノード（Ｎｐ１）との間にそれぞれ接続される上段スイッチング素子と、三相の出力ノードと低電位側の電源入力ノード（Ｎｎ１）との間にそれぞれ接続される下段スイッチング素子とを備える。これによって、インバータ回路１４は、倍電圧整流回路１２からの出力電圧Ｖｏを任意の電圧や周波数を有する交流電圧（三相交流電圧）に変換し、当該交流電圧で負荷（例えば三相サーボモータ等）１５を制御する。

上位制御回路１３は、負荷（例えば三相サーボモータ等）１５の動作シーケンス等を制御し、当該動作シーケンス等に基づいて、倍電圧整流回路１２へ信号線１３１を介してモード切り替え信号ＭＤを出力する。また、上位制御回路１３は、例えば、インバータ回路１４のＰＷＭ（Pulse Width Modulation）制御等も行う。上位制御回路１３も、代表的には、マイコン等で構成される。

《制御回路の詳細》
図２は、図１において、倍電圧整流回路内の制御回路の主要部の構成例を示すブロック図である。図３は、図２におけるゲート信号生成器の処理内容の一例を示すフロー図である。図２の制御回路１１０Ａ（１１０）は、概略的には、インダクタ電流（スイッチ電流）ＩＬ（厳密にはその検出値ＩＬ’）と、力行方向または回生方向の負荷電流Ｉｌｄ（厳密にはその検出値Ｉｌｄ’）とに基づいてＤＣリンクコンデンサ１０２に流れるコンデンサ電流Ｉｃｐを算出する。そして、制御回路１１０Ａは、算出したコンデンサ電流Ｉｃｐが所定の上限値Ｉｌｍｔを超えないように、ゲート信号Ｇ１，Ｇ２を介してスイッチング素子ＳＷ１，ＳＷ２を制御する。

具体的には、制御回路１１０Ａ（１１０）は、線間電圧演算器２０１と、線間電圧比較器２０２と、ゲート信号生成器（スイッチング信号生成器）２０３Ａと、加算器２０４と、電流比較器２０５とを備える。これらの各部は、例えば、マイコン内のＣＰＵ（Central Processing Unit）を用いたプログラム処理等によって実装される。

線間電圧演算器２０１は、入力された三相交流電圧の検出値Ｖｕ’，Ｖｖ’，Ｖｗ’から、ＵＶ相の線間電圧Ｖｕｖ，ＶＷ相の線間電圧Ｖｖｗ、およびＷＵ相の線間電圧Ｖｗｕの値を算出する。線間電圧比較器２０２は、各線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの絶対値を比較し、線間電圧が最大となる相を選定する。そして、線間電圧比較器２０２は、線間電圧が最大となる相が他相へ遷移するタイミングで、相遷移信号Ｓｓｗを出力する。具体的には、線間電圧が最大となる相は、通常、三相交流電圧Ｖｕ，Ｖｖ，Ｖｗにおける６０°の周期毎に遷移し、これに伴い、相遷移信号Ｓｓｗは、当該６０°の周期毎に出力される。

加算器２０４は、入力されたインダクタ電流（スイッチ電流）の検出値ＩＬ’と負荷電流の検出値Ｉｌｄ’とを加算（詳細には、検出値Ｉｌｄ’の逆極性を加算）することで、ＤＣリンクコンデンサ１０２に流れるコンデンサ電流Ｉｃｐの値を算出する。この例では、負荷電流の検出値Ｉｌｄ’は、力行時には正極となり、回生時には負極となる。その結果、コンデンサ電流Ｉｃｐの値は、力行時には低くなり、回生時には高くなる。電流比較器２０５は、加算器２０４で算出されたコンデンサ電流Ｉｃｐの値と、予め設定された上限値Ｉｌｍｔとを比較する。そして、電流比較器２０５は、コンデンサ電流Ｉｃｐの値が上限値Ｉｌｍｔに達した場合に、ターンオフ信号Ｓｏｆｆを出力（アサート）する。

ゲート信号生成器（スイッチング信号生成器）２０３Ａは、例えば、図３に示されるような処理フローを所定の制御周期毎に繰り返し実行する。所定の制御周期は、三相交流電圧における６０°の周期よりも十分に短い期間（例えば、一桁以上短い期間等）に設定される。図３において、ゲート信号生成器２０３Ａは、モード切り替え信号ＭＤによって全波整流モードと倍電圧整流モードのいずれが選択されているかを判別する（ステップＳ１０１）。ゲート信号生成器２０３Ａは、ステップＳ１０１で全波整流モードが選択されている場合、ゲート信号Ｇ１，Ｇ２を介してスイッチング素子ＳＷ１，ＳＷ２をオフに固定し、処理を終了する（ステップＳ１０２）。

一方、ゲート信号生成器２０３Ａは、ステップＳ１０１で倍電圧整流モードが選択されている場合、ターンオフ信号Ｓｏｆｆが出力されているか否か（アサートレベルか否か）を判定する（ステップＳ１０３）。ステップＳ１０３でターンオフ信号Ｓｏｆｆが出力されている場合、ゲート信号生成器２０３Ａは、ステップＳ１０２においてスイッチング素子ＳＷ１，ＳＷ２をオフに固定する。ステップＳ１０３でターンオフ信号Ｓｏｆｆが出力されていない場合（ネゲートレベルの場合）、ゲート信号生成器２０３Ａは、相遷移信号Ｓｓｗを受信したか否かを判定する（ステップＳ１０４）。

ゲート信号生成器２０３Ａは、ステップＳ１０４で相遷移信号Ｓｓｗを受信した場合、ゲート信号Ｇ１，Ｇ２を介して所定のスイッチング素子ＳＷ１，ＳＷ２をターンオン／ターンオフし、処理を終了する（ステップＳ１０５）。具体的には、ゲート信号生成器２０３Ａは、例えば、相遷移信号Ｓｓｗに応じて、三相交流電圧Ｖｕ，Ｖｖ，Ｖｗにおける６０°の周期毎にスイッチング素子ＳＷ１，ＳＷ２を交互（相補的）にターンオン／ターンオフする。一方、ゲート信号生成器２０３Ａは、ステップＳ１０４で相遷移信号Ｓｓｗを受信していない場合、処理を終了する。

ここで、具体例として、ある制御周期において、相遷移信号Ｓｓｗに応じて、所定のスイッチング素子（ＳＷ１またはＳＷ２）がターンオンされた場合を想定する（ステップＳ１０４，Ｓ１０５）。当該スイッチング素子は、その後の制御周期において、次の相遷移信号Ｓｓｗを受信した場合にはターンオフされる（ステップＳ１０４，Ｓ１０５）。ただし、当該スイッチング素子は、次の相遷移信号Ｓｓｗを受信する前であっても、ターンオフ信号Ｓｏｆｆが出力された場合（コンデンサ電流Ｉｃｐが上限値Ｉｌｍｔに達した場合）には、強制的にターンオフされる（ステップＳ１０３，Ｓ１０２）。

このようにして、図２の制御回路１１０Ａは、コンデンサ電流Ｉｃｐが所定の上限値Ｉｌｍｔを超えないように、各スイッチング素子ＳＷ１，ＳＷ２をスイッチング制御する。これにより、倍電圧整流モード（特に、全波整流モードから倍電圧整流モードへのモード切り替え期間）において、ＤＣリンクコンデンサ１０２に負荷１５からの回生電力に伴う回生電流（すなわち充電電流）が流れる場合であっても、ＤＣリンクコンデンサ１０２に対する過電流を防止できる。

なお、図１における倍電圧整流回路１２の回路方式（回路トポロジ）は、様々なものが知られており、図２に示したような、インダクタ電流（スイッチ電流）ＩＬおよび負荷電流ＩＬに基づく制御方式は、それらの各回路方式に対しても同様に適用可能である。例えば、図１では整流回路１０１として、三相交流電圧を全波整流することで直流電圧に変換するダイオードブリッジ（言い換えれば全波整流回路）１０１ａ，１０１ｂを用いた。ただし、例えば、全波整流回路の代わりに半波整流回路を用いたり、三相の代わりに単相を用いる等、交流電圧を直流電圧に整流する整流回路であれば様々なものに代替え可能である。

また、図１では、２個のダイオードブリッジ１０１ａ，１０１ｂを備える整流回路１０１を用いる前提で、ＤＣリンクコンデンサ１０２の共通接続ノードＮｃは、ハーフブリッジ回路１０３を介して２個のダイオードブリッジの一方（１０１ｂ）に接続された。ただし、共通接続ノードＮｃの接続先は、倍電圧整流回路の回路方式に応じて適宜変更可能である。例えば、特許文献１に示されるように、１個のダイオードブリッジからなる整流回路を用いる場合、共通接続ノードＮｃの接続先は、ハーフブリッジ回路を介して当該ダイオードブリッジの出力ノード対であってもよい。

ただし、図１の回路方式を用いることで、例えば、特許文献１の回路方式を用いる場合と比較して、次にような効果が得られる。

特許文献１の回路方式では、１個のダイオードブリッジで全波整流モードと倍電圧整流モードの切り替えを可能にするため、当該ダイオードブリッジからＤＣリンクコンデンサへの電流経路内に、インダクタや逆流防止用のダイオードといった付加回路が設けられる。この付加回路には、全波整流モード時にも電流が流れるため、全波整流モードでは本来生じる必要がない損失が生じてしまう。一方、図１の回路方式では、全波整流モード時には、このような付加回路を含まない本来の全波整流回路（ダイオードブリッジ１０１ａおよびＤＣリンクコンデンサ１０２からなる回路）が形成されるため、特許文献１の場合のような損失は生じない。

《倍電圧整流回路の動作》
図４は、図１および図２において、倍電圧整流回路の動作例を示す波形図である。図４には、負荷電流Ｉｌｄと、ゲート信号Ｇ１，Ｇ２と、コンデンサ電流Ｉｃｐと、スイッチング素子ＳＷ２のスイッチ電流Ｉｓｗ２（インダクタ電流ＩＬ）と、出力電圧Ｖｏの各波形とが示される。負荷電流Ｉｌｄに関しては、説明の簡素化のため、例えばインバータ回路１４のＰＷＭ制御に伴う高周波成分を無視した模式的な波形が示される。また、この例では、コンデンサ電流Ｉｃｐは、スイッチング素子ＳＷ２に対応するコンデンサ１０２ａに流れる電流を表す。

期間Ｔ１では、倍電圧整流回路１２は、全波整流モードで動作しており、インバータ回路１４は、負荷１５に電力を供給する力行動作を行っている。このため、負荷電流Ｉｌｄは正（図１に示すＩｌｄの矢印方向）に流れている。また、全波整流モードであるため、ハーフブリッジ回路１０３のスイッチング動作は、停止状態である。したがって、ゲート信号Ｇ１，Ｇ２は、オフレベル（ここでは‘Ｌ’レベル）であり、スイッチ電流Ｉｓｗ２は、ゼロである。コンデンサ電流Ｉｃｐは、ダイオードブリッジ１０１ａで全波整流された電流であり、出力電圧Ｖｏとして全波整流電圧を維持するのに必要な電流である。

次いで、時刻ｔ１２において、倍電圧整流回路１２は、モード切り替え信号ＭＤに応じて、全波整流モードから倍電圧整流モードへ切り替わる。この例では、この切り替え直後の期間Ｔ２において、負荷１５からの回生電力が生じている。すなわち、期間Ｔ２では、負荷１５からインバータ回路１４を介してＤＣリンクコンデンサ１０２へ回生電流が流れており、これに伴い、負荷電流Ｉｌｄは負極となる。

また、期間Ｔ２では、倍電圧整流モードへの切り替えに伴い、ハーフブリッジ回路１０３のスイッチング制御が行われる。具体的には、スイッチング素子ＳＷ１，ＳＷ２のゲート信号Ｇ１，Ｇ２が交互に出力される。これに伴い、スイッチ電流Ｉｓｗ２が流れ、コンデンサ電流Ｉｃｐは、スイッチ電流Ｉｓｗ２と負荷電流（回生電流）Ｉｌｄの合成電流となる。この際、スイッチ電流Ｉｓｗ２と負荷電流Ｉｌｄは、共に、コンデンサ１０２ａを充電する方向に流れるため、コンデンサ電流Ｉｃｐは、スイッチ電流Ｉｓｗ２よりも大きくなる。

ここで、図２に示したように、コンデンサ電流Ｉｃｐには、上限値Ｉｌｍｔが設定されている。図２の制御回路１１０Ａは、図４に示されるように、コンデンサ電流Ｉｃｐが上限値Ｉｌｍｔに達した場合、スイッチ電流Ｉｓｗ２が上限値Ｉｌｍｔ未満であっても、ゲート信号Ｇ２を強制的にオフレベル（‘Ｌ’レベル）に制御することでスイッチング素子ＳＷ２をターンオフする。これによって、コンデンサ１０２ａ（コンデンサ１０２ｂも同様）に対する過電流を防止することが可能になる。その上で、期間Ｔ２では、上限値Ｉｌｍｔ内のコンデンサ電流ＩｃｐでＤＣリンクコンデンサ１０２が充電されるため、出力電圧Ｖｏは、期間Ｔ１における全波整流電圧から徐々に上昇する。

続いて、時刻ｔ２３において、負荷１５からの回生電力が生じなくなり、回生の期間である期間Ｔ２から力行の期間である期間Ｔ３へ移行する。期間Ｔ３では、負荷電流Ｉｌｄは、力行に伴い再び正極となる。期間Ｔ３において、スイッチング素子ＳＷ１，ＳＷ２は、ＤＣリンクコンデンサ１０２に対し、倍電圧化（昇圧）に伴う電流に加えて、力行に伴う電流を供給する必要がある。このため、図４に示されるように、スイッチ電流Ｉｓｗ２は、期間Ｔ１の場合と比べて“ΔＩ”上昇する。その結果、期間Ｔ３においてもＤＣリンクコンデンサ１０２に対する過電流が生じ得る。

そこで、図２の制御回路１１０Ａは、期間Ｔ３においても、期間Ｔ２の場合と同様に、コンデンサ電流Ｉｃｐが上限値Ｉｌｍｔを超えないように、各スイッチング素子ＳＷ１，ＳＷ２をスイッチング制御する。これによって、コンデンサ１０２ａ，１０２ｂに対する過電流を防止することが可能になる。また、期間Ｔ３では、期間Ｔ２の場合と異なり負荷１５に負荷電流Ｉｌｄを供給する必要があるため、出力電圧Ｖｏの上昇速度は、期間Ｔ２の場合よりも低下する。

次いで、時刻ｔ３４において、出力電圧Ｖｏは倍電圧（全波整流電圧の略２倍の電圧）に到達し、定常期間である期間Ｔ４へ移行する。この場合、期間Ｔ２，Ｔ３は、全波整流モードから倍電圧整流モードへのモード切り替え期間（言い換えれば、全波整流電圧から倍電圧への昇圧期間）となる。期間Ｔ４では、昇圧が完了しているため、ＤＣリンクコンデンサ１０２には、負荷電流Ｉｌｄに応じた電流が流れる。このため、期間Ｔ４では、コンデンサ電流Ｉｃｐは、期間Ｔ３の場合と比較して低下し、通常であれば、上限値Ｉｌｍｔに達することはない。その結果、ゲート信号Ｇ１，Ｇ２は、図４に示されるように、強制的にターンオフされることなく、図２の相遷移信号Ｓｓｗに応じて定期的に切り替わる。

このように、図２の制御回路１１０Ａは、上限値Ｉｌｍｔを用いたスイッチング制御を、少なくともモード切り替え期間（期間Ｔ２，Ｔ３）で有効化すればよい。ただし、実装上は、制御回路１１０Ａは、上限値Ｉｌｍｔを用いたスイッチング制御を、期間Ｔ４を含めた倍電圧整流モードの選択期間（期間Ｔ２～Ｔ４）で有効化してもよい。

《実施の形態１の主要な効果》
以上、実施の形態１の電力変換装置を用いることで、代表的には、ＤＣリンクコンデンサ１０２に対する過電流を防止することが可能になる。また、ＤＣリンクコンデンサ１０２に対する過電流を防止しつつ出力電圧Ｖｏを昇圧することが可能になる。そして、過電流を防止できる結果、電力変換装置１０、ひいてはそれを含んだシステムの信頼性を向上できる。ここで、例えば、特許文献１の方式を用いた場合、図４の期間Ｔ３のような力行の期間では過電流を防止できるが、期間Ｔ２のような回生の期間では過電流を防止できない恐れがある。実施の形態１の方式を用いると、力行の期間に加えて回生の期間でも、過電流を防止できる。

（実施の形態２）
《プレス装置の概略》
図５Ａは、本発明の実施の形態２によるプレス装置の構成例を示す概略図である。図５Ｂは、図５Ａのプレス装置における制御動作の一例を示すタイムチャートである。図５Ａのプレス装置５００は、スライド５０５と、ボルスタ５０７と、モータ（サーボモータ）１５と、電力変換装置１０とを備える。ボルスタ５０７には、下型５０８が取り付けられ、下型５０８を介して加工対象物５０９が設置される。スライド５０５は、加工対象物５０９を挟んでボルスタ５０７と対向するように配置される。スライド５０５には、上型５０６が取り付けられる。

モータ（サーボモータ）１５は、スライド５０５を待機位置Ｐ１とプレス位置Ｐ０との間で動かす（上下運動させる）ことで、ボルスタ５０７とスライド５０５との間隔を制御する。電力変換装置１０は、図１に示したように、倍電圧整流回路１２およびインバータ回路１４を含み、モータ１５の回転を制御する。加工対象物５０９は、スライド５０５の位置がモータ１５を介してプレス位置Ｐ０に制御された際に、上型５０６および下型５０８の形状に基づいて所定の形状に加工される。

図５Ｂには、メカ位置（すなわち、スライド５０５の位置）５０１と、モータ回転速度５０２と、インバータ電力５０３と、出力電圧（Ｖｏ）５０４の時系列な変化が示される。図５Ｂにおける期間Ｔ１～Ｔ４は、図４に示した期間Ｔ１～Ｔ４に対応する。期間Ｔ１は、加工対象物５０９を加圧している期間であり、メカ位置５０１はプレス位置Ｐ０である。このため、モータ回転速度５０２は、略ゼロである。また、電力変換装置１０は、加圧のため力行動作を行っており、インバータ電力５０３は、正極（力行）である。倍電圧整流回路１２は、全波整流モードで動作し、出力電圧（Ｖｏ）５０４は、全波整流電圧となる。

次いで、時刻ｔ１２において、加圧が完了し、期間Ｔ２へ移行する。期間Ｔ２以降は、メカ位置５０１を待機位置Ｐ１へ戻す期間である。この際には、スループット向上のため、モータ回転速度５０２を上昇させ、メカ位置を迅速に待機位置Ｐ１へ戻すことが望まれる。ただし、モータ回転速度５０２を上昇させると誘起電圧が大きくなる。このため、モータ回転速度５０２の上限が出力電圧（Ｖｏ）５０４（インバータ回路１４の入力電圧）の大きさで制約され、目標速度まで加速できない場合がある。そこで、時刻ｔ１２では、全波整流モードから倍電圧整流モードへのモード切り替えが行われる。これに応じて、倍電圧整流回路１２は、出力電圧（Ｖｏ）５０４の昇圧を開始する。

一方、期間Ｔ２では、インバータ電力５０３は負極になっており、モータ１５からインバータ回路１４への回生電力が生じている。この現象は、スプリングバックと呼ばれ、時刻ｔ１２で加圧を停止した際に、加工対象物５０９からスライド５０５に向けた弾性力が働くことに起因する。この倍電圧整流モードへのモード切り替え期間（昇圧期間）で回生電力が生じると、図４で述べたように、図１のＤＣリンクコンデンサ１０２に対して過電流が生じ得る。前述した実施の形態１の方式を用いることで、当該過電流を防止できる。

続いて、時刻ｔ２３において、回生電力はゼロになり、期間Ｔ３へ移行する。期間Ｔ３では、メカ位置５０１を待機位置Ｐ１に向けて上昇させるため、インバータ電力５０３は正極（力行）となる。この際には、期間Ｔ１の場合と異なり、加工対象物５０９を加圧する必要がなく、メカ位置５０１を上昇させるだけでよいため、インバータ電力５０３は小さくなる。ただし、期間Ｔ３においても、図４で述べたように、図１のＤＣリンクコンデンサ１０２に対して過電流が生じ得る。前述した実施の形態１の方式を用いることで、当該過電流を防止できる。

次いで、時刻ｔ３４において、出力電圧（Ｖｏ）５０４は倍電圧に到達し（すなわち昇圧が完了し）、期間Ｔ４へ移行する。期間Ｔ４では、出力電圧（Ｖｏ）５０４は倍電圧となっているため、モータ１５を速い回転速度で回転させることができ、メカ位置５０１を待機位置Ｐ１に向けて迅速に上昇させることが可能となる。その後、時刻ｔ５において、メカ位置５０１は待機位置Ｐ１に到達し、これに応じて、モータ１５の回転駆動を停止することで一連の動作が終了する。

なお、期間Ｔ４では、時刻ｔ５に達する直前にも、モータ１５の減速に伴い回生電力が生じ得る。ただし、この際には、期間Ｔ２の場合と異なり、出力電圧（Ｖｏ）５０４の倍電圧化は既に完了しているため、図１のＤＣリンクコンデンサ１０２に対して倍電圧化（昇圧）のための充電電流を供給する必要はない。このため、通常であれば、ＤＣリンクコンデンサ１０２に対する過電流は生じない。

《実施の形態２の主要な効果》
以上、実施の形態２のプレス装置を用いることで、実施の形態１の場合と同様の効果が得られる。さらに、電力変換装置１０内のＤＣリンクコンデンサ１０２に対する過電流を防止しつつ、プレス装置５００を効率的（高スループット）で動作させることが可能になる。また、過電流を防止できることで、電力変換装置１０を含めたプレス装置５００の信頼性を向上できる。

ここで、図１の倍電圧整流回路１２を用いた場合、例えば、特許文献１の回路方式と比較して、ダイオードブリッジ１０１ｂを追加することに伴う回路面積の増大が懸念される。ただし、例えば、前述したプレス装置５００のような用途では、図５Ｂの期間Ｔ４に示されるように、倍電圧整流モード時に必要とされるインバータ電力５０３は小さくてよい。このため、ダイオードブリッジ１０１ｂは、ダイオードブリッジ１０１ａと比較して、小さいサイズで構成することも可能である。その結果、回路面積の増大を抑制できる。

（実施の形態３）
《制御回路の詳細》
図６は、本発明の実施の形態３による電力変換装置において、図１の倍電圧整流回路における制御回路の主要部の構成例を示すブロック図である。図７は、図６におけるゲート信号生成器の処理内容の一例を示すフロー図である。図６に示す制御回路１１０Ｂは、図２の構成例に対して、さらに回生検出回路６０１を備える。また、これに伴い、制御回路１１０Ｂは、図２の場合とは若干動作が異なるゲート信号生成器（スイッチング信号生成器）２０３Ｂを備える。

回生検出回路６０１は、負荷電流Ｉｌｄが回生方向（すなわち回生電流）であり、かつ、その回生電流が予め定めた所定の基準値Ｉｔｈよりも大きいか否かを判定する。回生検出回路６０１は、回生電流が基準値Ｉｔｈよりも大きい場合には、回生検出信号ＲＤＥＴを出力し（アサートし）、基準値Ｉｔｈよりも小さい場合には、回生検出信号ＲＤＥＴを出力しない（ネゲートする）。

モード切り替え信号ＭＤに基づく倍電圧整流モードの選択期間（特に、全波整流モードから倍電圧整流モードへのモード切り替え期間）において、ゲート信号生成器２０３Ｂは、回生検出信号ＲＤＥＴの出力時（アサートレベル時）には、スイッチング制御を無効化することでスイッチング素子ＳＷ１，ＳＷ２をオフにする。一方、ゲート信号生成器２０３Ｂは、回生検出信号ＲＤＥＴの非出力時（ネゲートレベル時）には、スイッチング制御を有効化する。具体的には、ゲート信号生成器２０３Ｂは、図７に示されるような処理を行う。図７に示すフローは、図３に示したフローと比較して、ステップＳ１０１とステップＳ１０３の間にステップＳ２０１が挿入されている。

ステップＳ２０１において、ゲート信号生成器２０３Ｂは、ステップＳ１０１で倍電圧整流モードが選択されている場合、回生検出状態か否かを判別する。すなわち、ゲート信号生成器２０３Ｂは、回生検出信号ＲＤＥＴが出力されているか否か（アサートレベルかネゲートレベルか）を判別する。ゲート信号生成器２０３Ｂは、回生検出信号ＲＤＥＴがアサートレベルの場合、スイッチング制御を無効化し、ステップＳ１０２において、ゲート信号Ｇ１，Ｇ２を介して各スイッチング素子ＳＷ１，ＳＷ２をオフに固定する。一方、ゲート信号生成器２０３Ｂは、回生検出信号ＲＤＥＴがネゲートレベルの場合、スイッチング制御を有効化し、ステップＳ１０３の処理へ移行する。

図８は、図６の制御回路が行う制御動作の一例を示すタイムチャートである。図８のタイムチャートは、例えば、図４および図５Ｂの期間Ｔ２，Ｔ３に対応するタイムチャートである。図８の例では、時刻ｔ１で倍電圧整流モードが選択され、回生電流（負極性の負荷電流Ｉｌｄ）８０１は、時刻ｔ１～ｔ２の期間で基準値Ｉｔｈよりも大きくなっている。この期間では、回生検出回路６０１は回生検出信号（ＲＤＥＴ）８０２をアサートし、これに伴い、ゲート信号生成器２０３Ｂは、スイッチング制御を無効化する。

一方、時刻ｔ２以降の期間では、回生電流８０１は、基準値Ｉｔｈよりも小さくなっている。この期間では、回生検出回路６０１は回生検出信号（ＲＤＥＴ）８０２をネゲートし、これに伴い、ゲート信号生成器２０３Ｂは、スイッチング制御を有効化する。ゲート信号生成器２０３Ｂは、スイッチング制御を有効化した場合、実施の形態１の場合と同様に、コンデンサ電流Ｉｃｐが上限値Ｉｌｍｔを超えないようにスイッチング制御を行う。

《実施の形態３の主要な効果》
以上、実施の形態３の電力変換装置を用いることで、実施の形態１の場合と同様の効果が得られる。さらに、実施の形態１の場合と比較して、回生電流を出力電圧Ｖｏの昇圧に有効利用でき、回生電流のみで昇圧を行っている期間（図８の時刻ｔ１～ｔ２の期間）において、スイッチング制御に伴うスイッチング電流をゼロにできる。その結果、電力変換装置の効率を高めることが可能になる。なお、例えば、図４の期間Ｔ２において、コンデンサ電流Ｉｃｐは、実施の形態１の方式では上限値Ｉｌｍｔに制御されるのに対して、実施の形態３の方式では、通常、上限値ｌｌｍｔ未満となる。このため、昇圧期間（図４の期間Ｔ２，Ｔ３）を短くする観点では、実施の形態１の方式が有益となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

例えば、ここでは、電力変換装置のプレス装置への適用例を示したが、勿論、これに限らず、全波整流モードと倍電圧整流モードとを適宜切り替えて動作し、かつ、負荷からの回生電力が生じ得る各種装置（システム）に対して同様に適用可能である。この際に、特に、負荷がモータである場合には、回生電力が生じ易い。

１０…電力変換装置、１２…倍電圧整流回路、１４…インバータ回路、１５…負荷、１０１…整流回路、１０１ａ，１０１ｂ…ダイオードブリッジ、１０２…ＤＣリンクコンデンサ、１０２ａ，１０２ｂ…コンデンサ、１０３…ハーフブリッジ回路、１０４…インダクタ、１０６，１０９…電圧センサ（電圧検出回路）、１０７，１０８…電流センサ（電流検出回路）、１１０，１１０Ａ，１１０Ｂ…制御回路、５００…プレス装置、５０５…スライド、５０７…ボルスタ、ＳＷ１，ＳＷ２…スイッチング素子、ＭＤ…モード切り替え信号、Ｎｃ…共通接続ノード、Ｎｐ１，Ｎｐ２，Ｎｎ１，Ｎｎ２…出力ノード

Claims (8)

1. 倍電圧整流回路を含む電力変換装置であって、
   前記倍電圧整流回路は、
   入力された交流電圧を整流することで直流電圧に変換する整流回路と、
   出力ノード対の間に直列接続される第１のコンデンサおよび第２のコンデンサを含み、前記出力ノード対の出力電圧として、第２の整流モード時に第１の整流モード時の略２倍の前記直流電圧を保持するＤＣリンクコンデンサと、
   前記第２の整流モード時に、前記第１のコンデンサと前記第２のコンデンサが個々に充電されるように、前記第１のコンデンサと前記第２のコンデンサの共通接続ノードを所定のノードに接続するスイッチング素子と、
   前記スイッチング素子に流れるスイッチ電流を検出する第１の電流検出回路と、
   前記出力ノード対に接続される負荷の負荷電流を検出する第２の電流検出回路と、
   前記第１の整流モードから前記第２の整流モードへのモード切り替え期間において、前記スイッチ電流および前記負荷電流に基づいて前記スイッチング素子をスイッチング制御する制御回路と、
   を有する、
   電力変換装置。
2. 請求項１記載の電力変換装置において、
   前記制御回路は、前記スイッチ電流と、力行方向または回生方向の前記負荷電流とに基づいて前記ＤＣリンクコンデンサに流れるコンデンサ電流を算出し、前記コンデンサ電流が所定の上限値を超えないように前記スイッチング素子をスイッチング制御する、
   電力変換装置。
3. 請求項２記載の電力変換装置において、
   前記制御回路は、前記モード切り替え期間において、前記負荷電流が前記回生方向であり、かつ所定の基準値よりも大きいか否かを判定し、前記所定の基準値よりも大きい場合には前記スイッチング素子をオフにし、前記所定の基準値よりも小さい場合には前記スイッチング素子のスイッチング制御を有効化する、
   電力変換装置。
4. 請求項１記載の電力変換装置において、
   前記倍電圧整流回路は、さらに、インダクタを有し、
   前記整流回路は、
   前記入力された交流電圧を全波整流することで第１の出力ノード対に前記直流電圧を出力する第１のダイオードブリッジと、
   前記入力された交流電圧を全波整流することで第２の出力ノード対に前記直流電圧を出力する第２のダイオードブリッジと、
   を有し、
   前記ＤＣリンクコンデンサは、前記第１の出力ノード対の間に接続され、
   前記スイッチング素子は、
   前記共通接続ノードを前記第２の出力ノード対の一方に前記インダクタを介して接続する第１のスイッチング素子と、
   前記共通接続ノードを前記第２の出力ノード対の他方に前記インダクタを介して接続する第２のスイッチング素子と、
   を有する、
   電力変換装置。
5. 請求項１記載の電力変換装置において、
   さらに、前記出力ノード対の前記出力電圧を交流電圧に変換し、当該交流電圧でモータを制御するインバータ回路を有する、
   電力変換装置。
6. 加工対象物が設置されるボルスタと、
   前記加工対象物を挟んで前記ボルスタと対向するように配置されるスライドと、
   前記スライドを動かすことで前記ボルスタと前記スライドとの間隔を制御するサーボモータと、
   倍電圧整流回路およびインバータ回路を含み、前記サーボモータを制御する電力変換装置と、
   を有するプレス装置であって、
   前記倍電圧整流回路は、
   入力された交流電圧を整流することで直流電圧に変換する整流回路と、
   出力ノード対の間に直列接続される第１のコンデンサおよび第２のコンデンサを含み、前記出力ノード対の出力電圧として、第２の整流モード時に第１の整流モード時の略２倍の前記直流電圧を保持するＤＣリンクコンデンサと、
   前記第２の整流モード時に、前記第１のコンデンサと前記第２のコンデンサが個々に充電されるように、前記第１のコンデンサと前記第２のコンデンサの共通接続ノードを所定のノードに接続するスイッチング素子と、
   前記スイッチング素子に流れるスイッチ電流を検出する第１の電流検出回路と、
   前記サーボモータに流れる負荷電流を検出する第２の電流検出回路と、
   前記第１の整流モードから前記第２の整流モードへのモード切り替え期間において、前記スイッチ電流および前記負荷電流に基づいて前記スイッチング素子をスイッチング制御する制御回路と、
   を有し、
   前記インバータ回路は、前記出力ノード対の前記出力電圧を交流電圧に変換し、当該交流電圧で前記サーボモータを制御する、
   プレス装置。
7. 請求項６記載のプレス装置において、
   前記制御回路は、前記スイッチ電流と、力行方向または回生方向の前記負荷電流とに基づいて前記ＤＣリンクコンデンサに流れるコンデンサ電流を算出し、前記コンデンサ電流が所定の上限値を超えないように前記スイッチング素子をスイッチング制御する、
   プレス装置。
8. 請求項７記載のプレス装置において、
   前記制御回路は、前記モード切り替え期間において、前記負荷電流が前記回生方向であり、かつ所定の基準値よりも大きいか否かを判定し、前記所定の基準値よりも大きい場合には前記スイッチング素子をオフにし、前記所定の基準値よりも小さい場合には前記スイッチング素子のスイッチング制御を有効化する、
   プレス装置。

Images