JP7207602B2 - パッケージおよびその製造方法 - Google Patents

パッケージおよびその製造方法 Download PDF

Info

Publication number
JP7207602B2
JP7207602B2 JP2022502117A JP2022502117A JP7207602B2 JP 7207602 B2 JP7207602 B2 JP 7207602B2 JP 2022502117 A JP2022502117 A JP 2022502117A JP 2022502117 A JP2022502117 A JP 2022502117A JP 7207602 B2 JP7207602 B2 JP 7207602B2
Authority
JP
Japan
Prior art keywords
frame
package
joint
manufacturing
short side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022502117A
Other languages
English (en)
Other versions
JPWO2022029838A1 (ja
Inventor
博正 田野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2022029838A1 publication Critical patent/JPWO2022029838A1/ja
Application granted granted Critical
Publication of JP7207602B2 publication Critical patent/JP7207602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6694—Optical signal interface included within high-frequency semiconductor device housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、高周波信号デバイス用のパッケージおよびその製造方法に関する。
デジタルコヒーレント光伝送をはじめとする、高速差動信号を処理するデバイスにおいて、２つの接地線を、互いに隣り合う２つの信号線を挟んで配置した差動コプレーナ線路を備えた、高周波信号デバイス用パッケージが用いられている。
この種のパッケージにおいては、ＯＩＦ（Optical Internetworking Forum）によって定められた規格を満たす必要がある。このパッケージの規格として、ＣＤＭ（Coherent Driver Modulator)、およびＩＣＲ（Intradyne Coherent Receiver）がある（非特許文献１，非特許文献２，非特許文献３参照）。
Physical and Link Layer (PLL) Working Group, Implementation Agreement for High Bandwidth Coherent Driver Modulator, Implementation Agreement created and approved by the Optical Internetworking Forum, 2018. Physical and Link Layer (PLL) Working Group, "Implementation Agreement for Intradyne Coherent Receivers IA # ＯＩＦ-DPC-RX-01.1", Implementation Agreement to be revised and approved by the Optical Internetworking Forum, 2011. Physical and Link Layer (PLL) Working Group, "Implementation Agreement for Intradyne Coherent Receivers IA # ＯＩＦ-DPC-RX-01.2", Implementation Agreement to be revised and approved by the Optical Internetworking Forum, 2013.
ＯＩＦ標準仕様書に記載のＩＣＲでは、ＤＣリードピンがパッケージ長手方向左右両サイドにそれぞれ２０本備えられているが、ＣＤＭでは片側の一辺に４０本を備える。４０本のリードピンと接続するＤＣ線路を、それぞれ独立にセラミクスパッケージ筐体を構成する導体層で配線するためには、片側にＤＣリードピンをすべて寄せたことにより、ＩＣＲで必要とするＤＣ線路のための導体層の層数と比較して、ＣＤＭでは倍近く増えてしまう。これは、各導体層の間に配置される絶縁層としてのセラミクス層数も、おおよそ２倍近くまで増えることを意味する。一般的に、セラミクスパッケージはセラミクスパッケージ筐体を構成する層数に対してコストは比例関係にある。よって、ＣＤＭのコストは、ＩＣＲコストと比較してパッケージが占めるコストが比較的大きくなってしまっており、その低減が求められている。
上述したように、従来、ＣＤＭは、ＩＣＲと比較して同じ絶縁体材料を使うにも関わらず、その絶縁体による積層数が増えてしまうことから低コストでのパッケージ製造が難しいという課題があった。
本発明は、以上のような問題点を解消するためになされたものであり、より低コストで、ＣＤＭのパッケージが製造できるようにすることを目的とする。
本発明に係るパッケージの製造方法は、長辺と短辺とを備える長方形の床部と、床部の互いに向かい合う位置関係にある２つの短辺のそれぞれの部分に配置された第１短側面および第２短側面と、床部の互いに向かい合う位置関係にある２つの長辺のそれぞれの部分に配置された第１長側面および第２長側面とを備え、第１短側面の内側の内部端子部に配列され、内部に実装される高周波光デバイスが接続される複数の高周波内側端子と、第１短側面の外側の床部の外側の第１外部端子部に配列され、内側端子に接続してリードピンが接続される複数の高周波外側端子と、第１長側面の外側の第２外部端子部に配列された複数のＤＣ電極端子とを備えるパッケージを製造する方法であって、第１短側面および第１長側面の部分を備え、複数のＤＣ電極端子の各々が接続する複数の導体層および複数の導体層の各々の間に配置された複数の絶縁層が積層され、平面視で略Ｌ字型の第１フレームを作製する第１工程と、第２短側面および第２長側面の部分を備える平面視で略Ｌ字型の第２フレームを作製する第２工程と、床部となる板状のベース材を作製する第３工程と、第１フレームと第２フレームとベース材とを組み合わせてパッケージとする第４工程とを備える。
本発明に係るパッケージは、長辺と短辺とを備える長方形の床部と、床部の互いに向かい合う位置関係にある２つの短辺のそれぞれの部分に配置された第１短側面および第２短側面と、床部の互いに向かい合う位置関係にある２つの長辺のそれぞれの部分に配置された第１長側面および第２長側面とを備え、第１短側面の内側の内部端子部に配列され、内部に実装される高周波光デバイスが接続される複数の高周波内側端子と、第１短側面の外側の床部の外側の第１外部端子部に配列され、高周波内側端子に接続してリードピンが接続される複数の高周波外側端子と、第１長側面の外側の第２外部端子部に配列された複数のＤＣ電極端子とを備えるパッケージであって、第１短側面および第１長側面の部分を備え、複数のＤＣ電極端子の各々が接続する複数の導体層および複数の導体層の各々の間に配置された複数の絶縁層が積層され、平面視で略Ｌ字型の第１フレームと、第２短側面および第２長側面の部分を備える平面視で略Ｌ字型の第２フレームと、床部となる板状のベース材とを備える。
以上説明したように、本発明によれば、複数の導体層と複数の絶縁層との多層構造は、第１フレームの部分となり限定的となるので、より低コストで、ＣＤＭのパッケージが製造できる。
図１Ａは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｂは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｃは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｄは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｅは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｆは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｇは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｈは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｉは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図１Ｊは、本発明の実施の形態１に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ａは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｂは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｃは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｄは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｅは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｆは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｇは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｈは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｉは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す斜視図である。 図２Ｊは、本発明の実施の形態２に係るパッケージの製造方法を説明するための途中工程のパッケージの状態を示す平面図である。
以下、本発明の実施の形態に係るパッケージおよびその製造方法について説明する。
［実施の形態１］
はじめに、本発明の実施の形態１に係るパッケージの製造方法について、図１Ａ～図１Ｊを参照して説明する。
まず、平面視で略Ｌ字型の第１フレームを作製する（第１工程）。
例えば、図１Ａ，図１Ｂに示すように、２つの第１フレーム１０１となるフレーム集合体１２１を、複数一体とした集合体１２０を作製する。フレーム集合体１２１は、２つの第１フレーム１０１を平面視で互いに１８０°回転した状態で一体としたものである。
例えば、Ａｌ2Ｏ3などの所定の金属酸化物の粉体（例えば平均粒径０．５～０．６μｍ）に、ポリビニル系のバインダーおよび界面活性剤を加え、これらが２－プロパノールなどの有機溶媒からなる分散媒体に分散されているスラリーを作製する。作製したスラリーを、例えばよく知られたドクターブレード法により成形してスラリーの層を形成し、このスラリーの層より分散媒体を除去することで乾燥し、グリーンシートを形成する。
一方で、タングステンなどの金属微粒子が分散した導電ペーストを塗布することなどにより形成した、導体層シートを作製する。導体層シートには、導電ペーストにより形成される、配線パターンとなるペーストパターンが形成されている。
次に、複数の導電シートとグリーンシートとを交互に積層することなどにより、前述した集合体１２０となる焼結前の多層シートを作製する。この後、多層シートを９００～１０００℃程度の加熱で焼成することなどにより、複数の導体層および複数の導体層の各々の間に配置された複数の絶縁層が積層された第１フレーム１０１が、複数一体とされた集合体１２０を得ることができる。
このようにして作製した集合体１２０を、例えば、図１Ｃに示すように複数に分割し、分割した各々の集合体１２０を、各々のフレーム集合体１２１に分割する（図１Ｄ）。これらの結果、図１Ｅに示すように、第１短側面（側壁）１０１ａおよび第１長側面（側壁）１０１ｂの部分を備える、平面視で略Ｌ字型の第１フレーム１０１が作製できる。第１短側面１０１ａと第１長側面１０１ｂとは、例えば、平面視で、互いに垂直な関係となっている。
各々の第１フレーム１０１においては、複数のＤＣ電極端子の各々が接続する複数の導体層、および複数の導体層の各々の間に配置された複数の絶縁層が積層されている。ＤＣ電極端子については、後述する。また、第１短側面１０１ａの内側の内部端子部１０２には、複数の高周波内側端子１０３が形成されている。また、この例において、各々の第１フレーム１０１は、後述する第２フレーム１０５との接合のための第１継手１０４を有している。実施の形態１では、フレーム集合体１２１を分割することで、２つの第１フレーム１０１が作製できる。第１フレーム１０１は、セラミクスの層と導体層とが積層された焼結体から構成されたものとなる。
次に、図１Ｆに示すように、第２短側面（側壁）１０５ａおよび第２長側面（側壁）１０５ｂを備える平面視で略Ｌ字型の第２フレーム１０５を作製する（第２工程）。第２短側面１０５ａと第２長側面１０５ｂとは、例えば、平面視で、互いに垂直な関係となっている。この例では、第２フレーム１０５が、第１フレーム１０１との接合のための第２継手１０７を備えている。第２フレーム１０５は、第２短側面１０５ａに、貫通穴１０８を備える。貫通穴１０８は、パッケージに収容（搭載）される高周波光デバイスの光信号入出力用の窓として使用することができる。また、床部となる板状のベース材１０６を作製する（第３工程）。床部については、後述する。第２フレーム１０５およびベース材１０６は、例えば、鉄とコバルトとニッケルとの合金からなるコバール構成することができる。コバールはセラミクスと線膨張係数が近い特徴を備えた合金である。また、ベース材１０６は、パッケージ内部に実装する高周波光デバイスの放熱性の観点から、銅とタングステンとの合金からなるＣｕＷが多用されるケースもある。ＣｕＷは熱伝導率が高く、かつ、線膨張係数が低い特徴を備えており、セラミクスやコバールの周辺材料として使用可能である。
次に、図１Ｇに示すように、第１長側面１０１ｂの外側面に、複数のＤＣ電極端子１０９を形成する。次いで、図１Ｈに示すように、第１フレーム１０１と第２フレーム１０５とベース材１０６とを組み合わせてパッケージとする（第４工程）。この例では、第１フレーム１０１の第１継手１０４と第２フレーム１０５の第２継手１０７とをほぞ接合することで、第１フレーム１０１と第２フレーム１０５とを組み合わせる。この例では、ほぞ接合としているが、平面同士による銀ろう等を用いての永久接続でも実現可能であることは言うまでもない。例えば、第１フレーム１０１の、第２フレーム１０５との接合部に第１接合面を設け、第２フレーム１０５の、第１フレーム１０１との接合部に第２接合面を設け、第１接合面と第２接合面とを永久接合することで、第１フレーム１０１と第２フレーム１０５とを組み合わせることができる。
このパッケージは、まず、長辺と短辺とを備える長方形の床部１０６ａと、床部１０６ａの短辺の部分に配置された第１短側面１０１ａおよび第２短側面１０５ａと、床部１０６ａの長辺の部分に配置された第１長側面１０１ｂおよび第２長側面１０５ｂとを備える。第１短側面１０１ａおよび第２短側面１０５ａは、床部１０６ａの互いに向かい合う位置関係にある２つの短辺のそれぞれの部分に配置されている。第１長側面１０１ｂおよび第２長側面１０５ｂは、床部１０６ａの互いに向かい合う位置関係にある２つの長辺のそれぞれの部分に配置されている。
また、このパッケージは、第１短側面１０１ａの内側の内部端子部１０２に配列され、内部に実装される高周波光デバイスが接続される複数の高周波内側端子１０３を備える。また、このパッケージは、第１短側面１０１ａの側の床部１０６ａの外側の第１外部端子部に配列され、高周波内側端子１０３に接続してリードピンが接続される複数の高周波外側端子（不図示）を備える。また、このパッケージは、第１長側面１０１ｂの外側の第２外部端子部に配列された複数のＤＣ電極端子１０９を備える。
ここで、このパッケージは、前述したように、平面視で略Ｌ字型の第１フレーム１０１と、平面視で略Ｌ字型の第２フレーム１０５と、床部１０６ａとなるベース材１０６とから構成されている。第１フレーム１０１は、第１短側面１０１ａおよび第１長側面１０１ｂの部分を備え、複数のＤＣ電極端子１０９の各々が接続する複数の導体層および複数の導体層の各々の間に配置された複数の絶縁層が積層されている。一方、第２フレーム１０５は、第２短側面１０５ａおよび第２長側面１０５ｂの部分を備え、絶縁層と導体層とを交互に積層した構造とはされていない。
また、この例では、第１フレーム１０１は、第２フレーム１０５との接合部に設けられた第１継手１０４を有し、第２フレーム１０５は、第１フレーム１０１との接合部に設けられた第２継手１０７を有し、第１フレーム１０１の第１継手１０４と第２フレーム１０５の第２継手１０７とでほぞ接合されている。なお、この例では、ほぞ接合としているが、前述同様に、平面同士による銀ろう等を用いての永久接続でも実現可能であることは言うまでもない。
実施の形態１に係るパッケージでは、第１フレーム１０１と第２フレーム１０５とにより囲われた床部１０６ａの上のバスタブ構造の中に、高周波光デバイスや光部品が搭載可能となっている。
なお、図１Ｉ、図１Ｊに示すように、複数のＤＣ電極端子１０９の各々には、ＤＣリードピン１１０が接続される。また、第１短側面１０１ａの側の床部１０６ａの外側の第１外部端子部１１１には、複数の高周波外側端子１１２が配列され、複数の高周波外側端子１１２の各々には、ＲＦリードピン１１３が接続される。
上述したように、実施の形態１によれば、複数の導体層と複数の絶縁層との多層構造は、第１フレームの部分のみとなるので、より低コストで、ＣＤＭのパッケージが製造できるようになる。
［実施の形態２］
次に、本発明の実施の形態２に係るパッケージの製造方法について、図２Ａ～図２Ｊを参照して説明する。
まず、平面視で略Ｌ字型の第１フレームを作製する（第１工程）。
例えば、図２Ａ，図２に示すように、複数の第１フレーム１０１’となるフレーム集合体１２１ａを、複数一体とした集合体１２０ａを作製する。フレーム集合体１２１ａは、複数の第１フレーム１０１’の各々が、内部端子部１０２が外側から見えるように、平面視でパッケージの長辺の方向に平行移動した位置関係を保持して積層されて、接続部１２２で接続して一体とされている。
例えば、Ａｌ2Ｏ3などの所定の金属酸化物の粉体にポリビニル系のバインダーおよび界面活性剤を加え、これらが分散媒体に分散されているスラリーを作製する。作製したスラリーを成形してスラリーの層を形成し、このスラリーの層より分散媒体を除去することで乾燥し、グリーンシートを形成する。
一方で、タングステンなどの金属微粒子が分散した導電ペーストを塗布することなどにより形成した、導体層シートを作製する。導体層シートには、導電ペーストにより形成される、配線パターンとなるペーストパターンが形成されている。
次に、複数の導電シートとグリーンシートとを交互に積層することなどにより、前述した集合体１２０ａとなる焼結前の多層シートを作製する。この後、多層シートを９００～１０００℃程度の加熱で焼成することなどにより、複数の導体層および複数の導体層の各々の間に配置された複数の絶縁層が積層された第１フレーム１０１’が、接続部１２２で接続して複数一体とされた集合体１２０ａを得ることができる。
このようにして作製した集合体１２０ａを、例えば、図２Ｃに示すように複数に分割し、分割した各々の集合体１２０ａを、接続部１２２を分離して各々のフレーム集合体１２１ａに分割する（図２Ｄ）。これらの結果、図２Ｅに示すように、平面視で略Ｌ字型の第１フレーム１０１’が作製できる。第１フレーム１０１’は、セラミクスの層と導体層とが積層された焼結体から構成されたものとなる。
次に、図２Ｆに示すように、第２短側面１０５ａ、第２長側面１０５ｂ、およびスペーサ１１４を備える平面視で略Ｌ字型の第２フレーム１０５’を作製する（第２工程）。第２短側面１０５ａと第２長側面１０５ｂとは、例えば、平面視で、互いに垂直な関係となっている。この例では、第２フレーム１０５’が、第１フレーム１０１’との接合のための第２継手１０７を備えている。また、第２フレーム１０５’は、第２短側面１０５ａに、貫通穴１０８を備える。貫通穴１０８は、パッケージに収容（搭載）される光モジュールの光信号入出力用の窓として使用することができる。なお、スペーサ１１４は、第２フレーム１０５’と一体に形成することもでき、各々別体に形成することもできる。
また、床部となる板状のベース材１０６を作製する（第３工程）。実施の形態２では、ベース材１０６が、薄板平板突起構造であるフランジ１１５を備える。第２フレーム１０５’、スペーサ１１４、およびベース材１０６は、例えば、コバールとニッケルとの合金から構成することができる。また、ベース材１０６は、放熱性の観点から、銅とタングステンとの合金から構成することもできる。フランジ１１５は、１つに限らず、ベース材１０６の第２短側面側、第２長辺側において、ベース材１０６の底面位置と合致する状態で、複数設けることができる。
次に、図２Ｇに示すように、第１長側面１０１ｂの外側面に、複数のＤＣ電極端子１０９を形成する。ここで、フレーム集合体１２１ａは、第１短側面１０１ａおよび第１長側面１０１ｂの部分を備える、第１短側面１０１ａと第１長側面１０１ｂとは、例えば、平面視で、互いに垂直な関係となっている。
第１フレーム１０１’は、複数のＤＣ電極端子１０９の各々が接続する複数の導体層、および複数の導体層の各々の間に配置された複数の絶縁層が積層されている。また、第１短側面１０１ａの内側の内部端子部１０２には、複数の高周波内側端子１０３が形成されている。また、この例において、各々の第１フレーム１０１’は、後述する第２フレーム１０５’との接合のための第１継手１０４を有している。
次いで、図２Ｈ，図２Ｉに示すように、第１フレーム１０１’と、第２フレーム１０５’と、ベース材１０６と、スペーサ１１４とを組み合わせてパッケージとする（第４工程）。この例では、第１フレーム１０１’の第１継手１０４と第２フレーム１０５’の第２継手１０７とをほぞ接合することで、第１フレーム１０１’と第２フレーム１０５’とを組み合わせる。また、この例では、スペーサ１１４は、内部端子部１０２とベース材１０６との間に配置される。
また、スペーサ１１４が当接する内部端子部１０２の下側面には、導体層が形成され、両者の間で導通可能とされている。従って、内部端子部１０２には、複数のＧｒｏｕｎｄｅｄ－ＧＳＳＧ差動高周波線路端（高周波内側端子１０３）が備えられており、この線路端と内部に搭載される電子デバイスが互いに電気的に接続され高周波信号が伝搬する。スペーサ１１４とパッケージ内部のグランド導体薄膜面が電気的に接続されているので、ＧＳＳＧ差動高周波線路端を構成するグランド電位が確実にパッケージグランドと一致させることが可能になり、本パッケージの高周波特性が安定して得られることが期待される。具体的には、複数のＧＳＳＧ差動高周波線路間でのクロストーク抑圧低減への寄与である。
ここで、このパッケージは、まず、長辺と短辺とを備える長方形の床部１０６ａと、床部１０６ａの短辺の部分に配置された第１短側面１０１ａおよび第２短側面１０５ａと、床部１０６ａの長辺の部分に配置された第１長側面１０１ｂおよび第２長側面１０５ｂとを備える。第１短側面１０１ａおよび第２短側面１０５ａは、床部１０６ａの互いに向かい合う位置関係にある２つの短辺のそれぞれの部分に配置されている。第１長側面１０１ｂおよび第２長側面１０５ｂは、床部１０６ａの互いに向かい合う位置関係にある２つの長辺のそれぞれの部分に配置されている。
また、このパッケージは、第１短側面１０１ａの内側の内部端子部１０２に配列され、収容される素子が接続される複数の高周波内側端子１０３を備える。また、このパッケージは、第１短側面１０１ａの側の床部１０６ａの外側の第１外部端子部に配列され、高周波内側端子１０３に接続してリードピンが接続される複数の高周波外側端子（不図示）を備える。また、このパッケージは、第１長側面１０１ｂの外側の第２外部端子部に配列された複数のＤＣ電極端子１０９を備える。
上述したように、このパッケージは、第１フレーム１０１’は、前述した実施の形態１と同様に、複数のＤＣ電極端子１０９の各々が接続する複数の導体層および複数の導体層の各々の間に配置された複数の絶縁層が積層されている。一方、第２フレーム１０５’は、第２短側面１０５ａおよび第２長側面１０５ｂの部分を備え、絶縁層と導体層とを交互に積層した構造とはされていない。
実施の形態２に係るパッケージでも、前述した実施の形態１と同様に、第１フレーム１０１’と第２フレーム１０５’とにより囲われた床部１０６ａの上のバスタブ構造の中に、高周波光デバイスや光部品が搭載可能となっている。
なお、図２Ｊに示すように、複数のＤＣ電極端子１０９の各々には、ＤＣリードピン１１０が接続される。また、第１短側面１０１ａの側の床部１０６ａの外側の第１外部端子部１１１には、複数の高周波外側端子１１２が配列され、複数の高周波外側端子１１２の各々には、ＲＦリードピン１１３が接続される。
上述したように、実施の形態２によれば、複数の導体層と複数の絶縁層との多層構造は、第１フレームの部分のみとなるので、より低コストで、ＣＤＭのパッケージが製造できるようになる。
また、実施の形態２では、ベース材１０６が、フランジ１１５を備えるので、パッケージが実装される実装基板に実装するときの、リードピンやはんだへの応力荷重の発生を抑制できるようになる。
例えば、高周波光デバイスや光部品がパッケージに搭載された光モジュールを、実装基板に実装する場合、一般的にはんだ実装される。ＲＦリードピンやＤＣリードピンがはんだによって、実装基板上に固定される。一般的に、実装基板の方がパッケージよりも線膨張係数が大きい。このため、環境温度の変化に伴い、実装基板の熱膨張あるいは熱収縮発生時において、リードピンによるはんだ実装密度が比較的低いエリアにおいて、リードピン、およびリードピンを固定するはんだへの応力荷重が発生する。最悪の場合には、これらに破断が発生し、ＲＦリードピンがオープン状態となり高周波信号の伝搬を阻害する。
上述した問題に対し、ベース材と一体となるフランジを用い、このフランジを実装基板にはんだなどによって接続固定することで、上記の応力荷重の発生が抑圧できるようになる。これによって、ＲＦリードピンがオープンとなる状態にならず、環境温度の変化に対して安定な光モジュールが提供できるようになる。
以上に説明したように、本発明によれば、複数の導体層と複数の絶縁層との多層構造は、第１フレームの部分となるので、より低コストで、ＣＤＭのパッケージが製造できる用になる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
１０１…第１フレーム、１０１ａ…第１短側面、１０１ｂ…第１長側面、１０２…内部端子部、１０３…高周波内側端子、１０４…第１継手、１０５…第２フレーム、１０５ａ…第２短側面、１０５ｂ…第２長側面、１０６…ベース材、１０７…第２継手、１０８…貫通穴、１０９…ＤＣ電極端子、１１０…ＤＣリードピン、１１１…第１外部端子部、１１２…高周波外側端子、１１３…ＲＦリードピン、１２０…集合体、１２１…フレーム集合体。

Claims (12)

  1. 長辺と短辺とを備える長方形の床部と、前記床部の互いに向かい合う位置関係にある２つの短辺のそれぞれの部分に配置された第１短側面および第２短側面と、前記床部の互いに向かい合う位置関係にある２つの長辺のそれぞれの部分に配置された第１長側面および第２長側面とを備え、
    前記第１短側面の内側の内部端子部に配列され、内部に実装される高周波光デバイスが接続される複数の高周波内側端子と、
    前記第１短側面の外側の前記床部の外側の第１外部端子部に配列され、前記高周波内側端子に接続してリードピンが接続される複数の高周波外側端子と、
    前記第１長側面の外側の第２外部端子部に配列された複数のＤＣ電極端子と
    を備えるパッケージを製造する方法であって、
    前記第１短側面および前記第１長側面の部分を備え、前記複数のＤＣ電極端子の各々が接続する複数の導体層および前記複数の導体層の各々の間に配置された複数の絶縁層が積層され、平面視で略Ｌ字型の第１フレームを作製する第１工程と、
    前記第２短側面および前記第２長側面の部分を備える平面視で略Ｌ字型の第２フレームを作製する第２工程と、
    前記床部となる板状のベース材を作製する第３工程と、
    前記第１フレームと前記第２フレームと前記ベース材とを組み合わせて前記パッケージとする第４工程と
    を備えるパッケージの製造方法。
  2. 請求項１記載のパッケージの製造方法において、
    前記第１工程は、２つの前記第１フレームを平面視で互いに１８０°回転した状態で一体としたフレーム集合体を作製し、前記フレーム集合体を２つの前記第１フレームに分割することで、前記第１フレームを作製する
    ことを特徴とするパッケージの製造方法。
  3. 請求項１記載のパッケージの製造方法において、
    前記第１工程は、複数の前記第１フレームの各々が、前記内部端子部が外側から見えるように、平面視で前記パッケージの前記長辺の方向に平行移動した位置関係を保持して積層され、接続部で一体とされたフレーム集合体を作製し、前記接続部を除去して各々の前記第１フレームに分割することで、前記第１フレームを作製する
    ことを特徴とするパッケージの製造方法。
  4. 請求項２または３記載のパッケージの製造方法において、
    前記第１工程は、複数の前記フレーム集合体が一体とされた集合体を作製し、前記集合体を各々の前記フレーム集合体に分割することで、前記フレーム集合体を作製する
    ことを特徴とするパッケージの製造方法。
  5. 請求項１～４のいずれか１項に記載のパッケージの製造方法において、
    前記第４工程は、
    前記第１フレーム、前記第２フレーム、前記ベース材、および前記内部端子部と前記ベース材との間に配置されるスペーサとを組み合わせて前記パッケージとする
    ことを特徴とするパッケージの製造方法。
  6. 請求項５記載のパッケージの製造方法において、
    前記スペーサは、前記第２フレームと一体に形成されていることを特徴とするパッケージの製造方法。
  7. 請求項１～６のいずれか１項に記載のパッケージの製造方法において、
    前記第１フレームは、前記第２フレームとの接合部に設けられた第１継手、あるいは第１接合面を有し、
    前記第２フレームは、前記第１フレームとの接合部に設けられた第２継手、あるいは第２接合面を有し、
    前記第４工程は、前記第１フレームの第１継手と前記第２フレームの第２継手とをほぞ接合、あるいは前記第１フレームの第１接合面と前記第２フレームの第２接合面と永久接合することで、前記第１フレームと前記第２フレームとを組み合わせる
    ことを特徴とするパッケージの製造方法。
  8. 請求項１～７のいずれか１項に記載のパッケージの製造方法において、
    前記ベース材は、第２短側面側、第２長辺側において、前記ベース材の底面位置と合致する薄板平板突起構造を少なくとも１つ以上備える
    ことを特徴とするパッケージの製造方法。
  9. 長辺と短辺とを備える長方形の床部と、前記床部の互いに向かい合う位置関係にある２つの短辺のそれぞれの部分に配置された第１短側面および第２短側面と、前記床部の互いに向かい合う位置関係にある２つの長辺のそれぞれの部分に配置された第１長側面および第２長側面とを備え、
    前記第１短側面の内側の内部端子部に配列され、内部に実装される高周波光デバイスが接続される複数の高周波内側端子と、
    前記第１短側面の外側の前記床部の外側の第１外部端子部に配列され、前記高周波内側端子に接続してリードピンが接続される複数の高周波外側端子と、
    前記第１長側面の外側の第２外部端子部に配列された複数のＤＣ電極端子と
    を備えるパッケージであって、
    前記第１短側面および前記第１長側面の部分を備え、前記複数のＤＣ電極端子の各々が接続する複数の導体層および前記複数の導体層の各々の間に配置された複数の絶縁層が積層され、平面視で略Ｌ字型の第１フレームと、
    前記第２短側面および前記第２長側面の部分を備える平面視で略Ｌ字型の第２フレームと、
    前記床部となる板状のベース材と
    を備えることを特徴とするパッケージ。
  10. 請求項９記載のパッケージにおいて、
    前記内部端子部と前記ベース材との間に配置されるスペーサをさらに備える
    ことを特徴とするパッケージ。
  11. 請求項１０記載のパッケージにおいて、
    前記スペーサは、前記第２フレームと一体に形成されていることを特徴とするパッケージ。
  12. 請求項９～１１のいずれか１項に記載のパッケージにおいて、
    前記第１フレームは、前記第２フレームとの接合部に設けられた第１継手、あるいは第１接合面を有し、
    前記第２フレームは、前記第１フレームとの接合部に設けられた第２継手、あるいは第２接合面を有し、
    前記第１フレームの第１継手と前記第２フレームの第２継手とでほぞ接合、あるいは前記第１フレームの第１接合面と前記第２フレームの第２接合面と永久接合されている
    ことを特徴とするパッケージ。
JP2022502117A 2020-08-03 2020-08-03 パッケージおよびその製造方法 Active JP7207602B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/029665 WO2022029838A1 (ja) 2020-08-03 2020-08-03 パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2022029838A1 JPWO2022029838A1 (ja) 2022-02-10
JP7207602B2 true JP7207602B2 (ja) 2023-01-18

Family

ID=80117163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022502117A Active JP7207602B2 (ja) 2020-08-03 2020-08-03 パッケージおよびその製造方法

Country Status (5)

Country Link
US (1) US12322668B2 (ja)
EP (1) EP4191657A4 (ja)
JP (1) JP7207602B2 (ja)
CN (1) CN114503251A (ja)
WO (1) WO2022029838A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011271A (ja) 2012-06-28 2014-01-20 Kyocera Corp 素子収納用パッケージおよび実装構造体
JP2017117899A (ja) 2015-12-22 2017-06-29 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージ
JP2017120901A (ja) 2015-12-25 2017-07-06 京セラ株式会社 光半導体素子収納用パッケージおよび光半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
US9237662B2 (en) * 2010-09-28 2016-01-12 Kyocera Corporation Device housing package and electronic apparatus employing the same
JP6030371B2 (ja) * 2012-07-27 2016-11-24 京セラ株式会社 素子収納用パッケージおよび実装構造体
CN204303794U (zh) * 2012-10-30 2015-04-29 京瓷株式会社 元件收纳用封装件以及安装构造体
WO2015029880A1 (ja) 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
CN105144370B (zh) * 2013-09-25 2017-11-14 京瓷株式会社 电子部件收纳用封装件以及电子装置
WO2015088028A1 (ja) * 2013-12-13 2015-06-18 京セラ株式会社 素子収納用パッケージおよび実装構造体
US20190057959A1 (en) * 2015-06-06 2019-02-21 Monolithic 3D Inc. Semiconductor device and structure with thermal isolation
JP2018164040A (ja) * 2017-03-27 2018-10-18 東芝メモリ株式会社 半導体装置
TWI672791B (zh) * 2018-05-07 2019-09-21 財團法人工業技術研究院 晶片封裝結構及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011271A (ja) 2012-06-28 2014-01-20 Kyocera Corp 素子収納用パッケージおよび実装構造体
JP2017117899A (ja) 2015-12-22 2017-06-29 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージ
JP2017120901A (ja) 2015-12-25 2017-07-06 京セラ株式会社 光半導体素子収納用パッケージおよび光半導体装置

Also Published As

Publication number Publication date
US12322668B2 (en) 2025-06-03
US20220384285A1 (en) 2022-12-01
JPWO2022029838A1 (ja) 2022-02-10
CN114503251A (zh) 2022-05-13
EP4191657A4 (en) 2024-05-01
EP4191657A1 (en) 2023-06-07
WO2022029838A1 (ja) 2022-02-10

Similar Documents

Publication Publication Date Title
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
EP3053187B1 (en) High power rf circuit
CN104364897B (zh) 元件收纳用封装件以及安装结构体
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP2016146439A (ja) 高周波用半導体素子収納用パッケージ
CN117936483A (zh) 接合构造体、半导体封装件以及半导体装置
JP2020005018A (ja) 差動伝送線路、配線基板および半導体用パッケージ
JP7207602B2 (ja) パッケージおよびその製造方法
CN100565870C (zh) 一种耦合组件及其制造方法
JP2007535168A (ja) リードを備える溶融結合アセンブリ
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
CN116235293A (zh) 布线基体以及电子装置
JP2001257415A (ja) 光半導体装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
TW202135376A (zh) 射頻（ｒｆ）能量傳輸線轉變結構
TWI866244B (zh) 電路板結構
JP2006210672A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3638528B2 (ja) 半導体素子収納用パッケージ
WO2025063160A1 (ja) 配線構造体および電子モジュール
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP3628254B2 (ja) 半導体素子収納用パッケージ
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2000049509A (ja) 配線基板とその接続構造
JP2758814B2 (ja) 高周波半導体素子実装用パッケージおよびそれを用いた実装装置
JP5257763B2 (ja) 多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221219

R150 Certificate of patent or registration of utility model

Ref document number: 7207602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150