JP7207602B2 - パッケージおよびその製造方法 - Google Patents
パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP7207602B2 JP7207602B2 JP2022502117A JP2022502117A JP7207602B2 JP 7207602 B2 JP7207602 B2 JP 7207602B2 JP 2022502117 A JP2022502117 A JP 2022502117A JP 2022502117 A JP2022502117 A JP 2022502117A JP 7207602 B2 JP7207602 B2 JP 7207602B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- package
- joint
- manufacturing
- short side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6694—Optical signal interface included within high-frequency semiconductor device housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
はじめに、本発明の実施の形態1に係るパッケージの製造方法について、図1A~図1Jを参照して説明する。
次に、本発明の実施の形態2に係るパッケージの製造方法について、図2A~図2Jを参照して説明する。
Claims (12)
- 長辺と短辺とを備える長方形の床部と、前記床部の互いに向かい合う位置関係にある2つの短辺のそれぞれの部分に配置された第1短側面および第2短側面と、前記床部の互いに向かい合う位置関係にある2つの長辺のそれぞれの部分に配置された第1長側面および第2長側面とを備え、
前記第1短側面の内側の内部端子部に配列され、内部に実装される高周波光デバイスが接続される複数の高周波内側端子と、
前記第1短側面の外側の前記床部の外側の第1外部端子部に配列され、前記高周波内側端子に接続してリードピンが接続される複数の高周波外側端子と、
前記第1長側面の外側の第2外部端子部に配列された複数のDC電極端子と
を備えるパッケージを製造する方法であって、
前記第1短側面および前記第1長側面の部分を備え、前記複数のDC電極端子の各々が接続する複数の導体層および前記複数の導体層の各々の間に配置された複数の絶縁層が積層され、平面視で略L字型の第1フレームを作製する第1工程と、
前記第2短側面および前記第2長側面の部分を備える平面視で略L字型の第2フレームを作製する第2工程と、
前記床部となる板状のベース材を作製する第3工程と、
前記第1フレームと前記第2フレームと前記ベース材とを組み合わせて前記パッケージとする第4工程と
を備えるパッケージの製造方法。 - 請求項1記載のパッケージの製造方法において、
前記第1工程は、2つの前記第1フレームを平面視で互いに180°回転した状態で一体としたフレーム集合体を作製し、前記フレーム集合体を2つの前記第1フレームに分割することで、前記第1フレームを作製する
ことを特徴とするパッケージの製造方法。 - 請求項1記載のパッケージの製造方法において、
前記第1工程は、複数の前記第1フレームの各々が、前記内部端子部が外側から見えるように、平面視で前記パッケージの前記長辺の方向に平行移動した位置関係を保持して積層され、接続部で一体とされたフレーム集合体を作製し、前記接続部を除去して各々の前記第1フレームに分割することで、前記第1フレームを作製する
ことを特徴とするパッケージの製造方法。 - 請求項2または3記載のパッケージの製造方法において、
前記第1工程は、複数の前記フレーム集合体が一体とされた集合体を作製し、前記集合体を各々の前記フレーム集合体に分割することで、前記フレーム集合体を作製する
ことを特徴とするパッケージの製造方法。 - 請求項1~4のいずれか1項に記載のパッケージの製造方法において、
前記第4工程は、
前記第1フレーム、前記第2フレーム、前記ベース材、および前記内部端子部と前記ベース材との間に配置されるスペーサとを組み合わせて前記パッケージとする
ことを特徴とするパッケージの製造方法。 - 請求項5記載のパッケージの製造方法において、
前記スペーサは、前記第2フレームと一体に形成されていることを特徴とするパッケージの製造方法。 - 請求項1~6のいずれか1項に記載のパッケージの製造方法において、
前記第1フレームは、前記第2フレームとの接合部に設けられた第1継手、あるいは第1接合面を有し、
前記第2フレームは、前記第1フレームとの接合部に設けられた第2継手、あるいは第2接合面を有し、
前記第4工程は、前記第1フレームの第1継手と前記第2フレームの第2継手とをほぞ接合、あるいは前記第1フレームの第1接合面と前記第2フレームの第2接合面と永久接合することで、前記第1フレームと前記第2フレームとを組み合わせる
ことを特徴とするパッケージの製造方法。 - 請求項1~7のいずれか1項に記載のパッケージの製造方法において、
前記ベース材は、第2短側面側、第2長辺側において、前記ベース材の底面位置と合致する薄板平板突起構造を少なくとも1つ以上備える
ことを特徴とするパッケージの製造方法。 - 長辺と短辺とを備える長方形の床部と、前記床部の互いに向かい合う位置関係にある2つの短辺のそれぞれの部分に配置された第1短側面および第2短側面と、前記床部の互いに向かい合う位置関係にある2つの長辺のそれぞれの部分に配置された第1長側面および第2長側面とを備え、
前記第1短側面の内側の内部端子部に配列され、内部に実装される高周波光デバイスが接続される複数の高周波内側端子と、
前記第1短側面の外側の前記床部の外側の第1外部端子部に配列され、前記高周波内側端子に接続してリードピンが接続される複数の高周波外側端子と、
前記第1長側面の外側の第2外部端子部に配列された複数のDC電極端子と
を備えるパッケージであって、
前記第1短側面および前記第1長側面の部分を備え、前記複数のDC電極端子の各々が接続する複数の導体層および前記複数の導体層の各々の間に配置された複数の絶縁層が積層され、平面視で略L字型の第1フレームと、
前記第2短側面および前記第2長側面の部分を備える平面視で略L字型の第2フレームと、
前記床部となる板状のベース材と
を備えることを特徴とするパッケージ。 - 請求項9記載のパッケージにおいて、
前記内部端子部と前記ベース材との間に配置されるスペーサをさらに備える
ことを特徴とするパッケージ。 - 請求項10記載のパッケージにおいて、
前記スペーサは、前記第2フレームと一体に形成されていることを特徴とするパッケージ。 - 請求項9~11のいずれか1項に記載のパッケージにおいて、
前記第1フレームは、前記第2フレームとの接合部に設けられた第1継手、あるいは第1接合面を有し、
前記第2フレームは、前記第1フレームとの接合部に設けられた第2継手、あるいは第2接合面を有し、
前記第1フレームの第1継手と前記第2フレームの第2継手とでほぞ接合、あるいは前記第1フレームの第1接合面と前記第2フレームの第2接合面と永久接合されている
ことを特徴とするパッケージ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/029665 WO2022029838A1 (ja) | 2020-08-03 | 2020-08-03 | パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2022029838A1 JPWO2022029838A1 (ja) | 2022-02-10 |
JP7207602B2 true JP7207602B2 (ja) | 2023-01-18 |
Family
ID=80117163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022502117A Active JP7207602B2 (ja) | 2020-08-03 | 2020-08-03 | パッケージおよびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US12322668B2 (ja) |
EP (1) | EP4191657A4 (ja) |
JP (1) | JP7207602B2 (ja) |
CN (1) | CN114503251A (ja) |
WO (1) | WO2022029838A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014011271A (ja) | 2012-06-28 | 2014-01-20 | Kyocera Corp | 素子収納用パッケージおよび実装構造体 |
JP2017117899A (ja) | 2015-12-22 | 2017-06-29 | Ngkエレクトロデバイス株式会社 | 電子部品収納用パッケージ |
JP2017120901A (ja) | 2015-12-25 | 2017-07-06 | 京セラ株式会社 | 光半導体素子収納用パッケージおよび光半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317830A (ja) * | 2004-04-30 | 2005-11-10 | Elpida Memory Inc | 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法 |
US9237662B2 (en) * | 2010-09-28 | 2016-01-12 | Kyocera Corporation | Device housing package and electronic apparatus employing the same |
JP6030371B2 (ja) * | 2012-07-27 | 2016-11-24 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
CN204303794U (zh) * | 2012-10-30 | 2015-04-29 | 京瓷株式会社 | 元件收纳用封装件以及安装构造体 |
WO2015029880A1 (ja) | 2013-08-28 | 2015-03-05 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
CN105144370B (zh) * | 2013-09-25 | 2017-11-14 | 京瓷株式会社 | 电子部件收纳用封装件以及电子装置 |
WO2015088028A1 (ja) * | 2013-12-13 | 2015-06-18 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
US20190057959A1 (en) * | 2015-06-06 | 2019-02-21 | Monolithic 3D Inc. | Semiconductor device and structure with thermal isolation |
JP2018164040A (ja) * | 2017-03-27 | 2018-10-18 | 東芝メモリ株式会社 | 半導体装置 |
TWI672791B (zh) * | 2018-05-07 | 2019-09-21 | 財團法人工業技術研究院 | 晶片封裝結構及其製造方法 |
-
2020
- 2020-08-03 EP EP20948557.2A patent/EP4191657A4/en active Pending
- 2020-08-03 US US17/765,662 patent/US12322668B2/en active Active
- 2020-08-03 WO PCT/JP2020/029665 patent/WO2022029838A1/ja active IP Right Grant
- 2020-08-03 JP JP2022502117A patent/JP7207602B2/ja active Active
- 2020-08-03 CN CN202080068689.5A patent/CN114503251A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014011271A (ja) | 2012-06-28 | 2014-01-20 | Kyocera Corp | 素子収納用パッケージおよび実装構造体 |
JP2017117899A (ja) | 2015-12-22 | 2017-06-29 | Ngkエレクトロデバイス株式会社 | 電子部品収納用パッケージ |
JP2017120901A (ja) | 2015-12-25 | 2017-07-06 | 京セラ株式会社 | 光半導体素子収納用パッケージおよび光半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US12322668B2 (en) | 2025-06-03 |
US20220384285A1 (en) | 2022-12-01 |
JPWO2022029838A1 (ja) | 2022-02-10 |
CN114503251A (zh) | 2022-05-13 |
EP4191657A4 (en) | 2024-05-01 |
EP4191657A1 (en) | 2023-06-07 |
WO2022029838A1 (ja) | 2022-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6633656B2 (ja) | 配線基板、光半導体素子パッケージおよび光半導体装置 | |
EP3053187B1 (en) | High power rf circuit | |
CN104364897B (zh) | 元件收纳用封装件以及安装结构体 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
JP2016146439A (ja) | 高周波用半導体素子収納用パッケージ | |
CN117936483A (zh) | 接合构造体、半导体封装件以及半导体装置 | |
JP2020005018A (ja) | 差動伝送線路、配線基板および半導体用パッケージ | |
JP7207602B2 (ja) | パッケージおよびその製造方法 | |
CN100565870C (zh) | 一种耦合组件及其制造方法 | |
JP2007535168A (ja) | リードを備える溶融結合アセンブリ | |
JP5721359B2 (ja) | 半導体装置用基体、およびそれを備えた半導体装置 | |
CN116235293A (zh) | 布线基体以及电子装置 | |
JP2001257415A (ja) | 光半導体装置 | |
JP5709427B2 (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 | |
TW202135376A (zh) | 射頻(rf)能量傳輸線轉變結構 | |
TWI866244B (zh) | 電路板結構 | |
JP2006210672A (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
WO2025063160A1 (ja) | 配線構造体および電子モジュール | |
WO2020218608A1 (ja) | 配線基板、電子部品用パッケージおよび電子装置 | |
JP3628254B2 (ja) | 半導体素子収納用パッケージ | |
JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP2000049509A (ja) | 配線基板とその接続構造 | |
JP2758814B2 (ja) | 高周波半導体素子実装用パッケージおよびそれを用いた実装装置 | |
JP5257763B2 (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220816 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7207602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |