JP2020005018A - 差動伝送線路、配線基板および半導体用パッケージ - Google Patents

差動伝送線路、配線基板および半導体用パッケージ Download PDF

Info

Publication number
JP2020005018A
JP2020005018A JP2018119728A JP2018119728A JP2020005018A JP 2020005018 A JP2020005018 A JP 2020005018A JP 2018119728 A JP2018119728 A JP 2018119728A JP 2018119728 A JP2018119728 A JP 2018119728A JP 2020005018 A JP2020005018 A JP 2020005018A
Authority
JP
Japan
Prior art keywords
line
dielectric
differential
dielectric layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018119728A
Other languages
English (en)
Other versions
JP6971921B2 (ja
Inventor
白崎 隆行
Takayuki Shirasaki
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018119728A priority Critical patent/JP6971921B2/ja
Publication of JP2020005018A publication Critical patent/JP2020005018A/ja
Application granted granted Critical
Publication of JP6971921B2 publication Critical patent/JP6971921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

【課題】 電気長の差に起因した伝送損失の低減に有効な差動伝送線路等を提供すること。【解決手段】 それぞれ第1端1aおよび第2端1bを有し、第1端1aと第2端1bとの間において第1方向Xに曲がった湾曲部分1cを有する互いに平行な一対の信号線路1を含む差動線路1Aと、差動線路1Aを挟んで、一対の信号線路1と間をあけて位置している接地導体層2と、湾曲部分1cにおいて一対の信号線路1のうち第1方向X側に位置している内側の信号線路1と、内側の信号線路1に隣り合う接地導体層2との間に位置している誘電体3とを備える差動伝送線路10等である。【選択図】 図1

Description

本発明は、互いに平行な一対の信号線路を含む差動伝送線路、外部接続用のピン端子を有する半導体用パッケージおよび半導体装置に関する。
高周波信号を伝送する伝送線路として、互いに逆位相の信号が伝送される一対の信号線路を含む差動線路が知られている。通常、差動線路の幅方向の両側には、差動線路の一対の信号線路の両方をまとめて挟むように接地導体層が配置されて、差動伝送線路を構成している。電位が異なる導体間の短絡を防ぐために、一対の信号線路同士は互いに距離をあけて位置し、差動線路と接地導体層とも互いに間をあけて位置している。
差動伝送線路は、例えばセラミック板等の絶縁基板上に配置されて配線基板を構成する。配線基板は、例えば光半導体素子または半導体集積回路素子等の半導体素子を実装する半導体用パッケージに実装され、半導体素子と外部電気回路とを電気的に接続する導電路の一部を構成する。
特開2008−10673号公報 特開2004−304233号公報
上記差動線路を含む差動伝送線路等においては、例えば半導体素子と外部電気回路との電気的な接続を容易とするために、一対の信号線路の長さ方向の一部を一方向に曲げる場合がある。つまり、差動線路が、その長さ方向の一部において湾曲している。このような場合には、差動線路が曲がった一方向側の信号線路、つまり内側の信号線路と、それと反対側の外側の信号線路とでは、線路の長さが互いに異なる。この長さの差に起因して、高周波信号の伝送損失が生じる可能性がある。
本発明の1つの態様の差動伝送線路は、それぞれ第1端および第2端を有し、前記第1端と前記第2端との間において第1方向に曲がった湾曲部分を有する互いに平行な一対の信号線路を含む差動線路と、該差動線路を挟んで、前記一対の信号線路と間をあけて位置している接地導体層と、前記湾曲部分において前記一対の信号線路のうち前記第1方向側に位置している内側の信号線路と、内側の前記信号線路に隣り合う前記接地導体層との間に位置している誘電体とを備える。
本発明の1つの態様の配線基板は、上面を有する絶縁基板と、該絶縁基板の前記上面に位置しており、それぞれ第1端および第2端を有し、前記第1端と前記第2端との間において第1方向に曲がった湾曲部分を有する互いに平行な一対の信号線路を含む差動線路と、該差動線路を挟んで、前記一対の信号線路と間をあけて位置している接地導体層と、前記湾曲部分において前記一対の信号線路のうち前記第1方向側に位置している内側の前記信号線路と内側の前記信号線路に隣り合う前記接地導体層との間に位置している誘電体層とを含む差動伝送線路と備える。
本発明の1つの態様の半導体装置は、上記構成の配線基板と、半導体素子の収容部を有
する筐体と、該筐体の前記収容部に位置しており、前記配線基板の前記差動線路と電気的に接続された伝送線路とを備える。
本発明の1つの態様の伝送線路によれば、誘電体の存在により、内側の信号線路において信号の伝送速度が遅くなり、電気長が長くなる。そのため、一対の信号線路の湾曲部分における内側の信号線路と外側の信号線路との物理長の差を打ち消すことができる。したがって、伝送損失の低減に有効な差動伝送線路を提供することができる。
本発明の1つの態様の配線基板によれば、誘電体層の存在により、内側の信号線路において信号の伝送速度が低くなり、電気長が長くなる。そのため、一対の信号線路の湾曲部分における内側の信号線路と外側の信号線路との物理長の差を打ち消すことができる。したがって、伝送損失の低減に有効な差動伝送線路を有する配線基板を提供することができる。
本発明の1つの態様の半導体装置によれば、上記構成の配線基板を含むことから、高周波信号の伝送損失の低減に有効な半導体用パッケージを提供することができる。
(a)は本発明の実施形態の差動伝送線路および配線基板を示す平面図であり、(b)は(a)から誘電体(層)を除いた状態を示す平面図である。 図1に示す配線基板を上側から見た斜視図である。 (a)は、図2に示す配線基板の変形例を示す斜視図であり、(b)は(a)の要部を拡大して示す斜視図である。 (a)および(b)は、それぞれ、図1に示す配線基板の変形例を示す平面図である。 図2に示す配線基板の変形例を示す斜視図である。 (a)は本発明の他の実施形態の配線基板を示す平面図であり、(b)は(a)に示す配線基板を上側から見た斜視図である。 本発明の実施形態の半導体用パッケージを上側から見た斜視図である。
本発明の実施形態の差動伝送線路、配線基板および半導体用パッケージについて、添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明上の便宜的なものであり、実際に差動伝送線路、配線基板または半導体用パッケージが使用されるときの上下を限定するものではない。また、以下の説明におけるインピーダンスは、特性インピーダンスを意味する。
図1(a)は本発明の実施形態の差動伝送線路および配線基板を示す平面図であり、図1(b)は図1(a)から誘電体または誘電体層を除いた状態を示す平面図である。図2は図1に示す配線基板を上側から見た斜視図である。図3(a)は、図2に示す配線基板の変形例を示す斜視図であり、図3(b)は図3(a)の要部を拡大して示す斜視図である。図4(a)および(b)は、それぞれ、図1に示す配線基板の変形例を示す平面図である。図5は図2に示す配線基板の変形例を示す斜視図である。図6(a)は本発明の他の実施形態の配線基板を示す平面図であり、図6(b)は図6(a)に示す配線基板を上側から見た斜視図である。図7は、本発明の実施形態の半導体用パッケージを上側から見た斜視図である。
実施形態の差動伝送線路10は、例えば、半導体素子と外部電気回路等の他の電気回路とを電気的に接続する導電路として用いられる。以下に説明する実施形態の差動伝送線路10
は、絶縁基板11上に配置されて配線基板20を構成している。配線基板20は、半導体素子が実装される半導体用パッケージ30において半導体素子と外部電気回路等とを電気的に接続する接続部材として用いられている。
ただし、上記は説明のための便宜的な形態である。差動伝送線路10は、絶縁基板11上に位置するものには限定されず、種々の形態において高周波信号(数十GHz以上等)の信号伝送用に用いられて構わない。配線基板20も、上記の用途には限定されず、例えば、電子部品搭載用基板として単独で用いられるものでも構わない。
実施形態の差動伝送線路10は、互いに平行な一対の信号線路1を含む差動線路1Aと、接地導体層2と、誘電体3とを有している。一対の信号線路1は、それぞれ第1端aおよび第2端1bを有している。また、それぞれの信号線路1は、第1端1aと第2端1bとの間において第1方向Xに曲がった湾曲部分1cを有している。湾曲部分1c以外において一対の信号線路1はそれぞれ直線状であり、平行である。湾曲部分1cにおいても、一対の信号線路1同士の間の距離は直線状の部分と同じく一定であり、互いに平行状の位置関係にある。
接地導体層2は、差動線路1Aを挟んで、一対の信号線路1と間をあけて(電気的に短絡しないように)位置している。接地導体層2は、図1等に示す例では2つの接地線路(接地線路としては符号なし)によって構成されている。これらの2つの接地線路のそれぞれは、信号線路1の長さ方向に直交する幅方向において、差動線路1Aを挟む両側に位置している。
誘電体3は、湾曲部分1cにおいて、一対の信号線路1のうち第1方向X側に位置している内側の信号線路1と、内側の信号線路に隣り合う接地導体層2との間に位置している。なお、以下の説明において、一対の信号線路1のうち第1方向X側(いわゆるカーブの内側)に位置するものを単に内側の信号線路1という場合がある。また、他の信号線路1を単に外側の信号線路1という場合がある。
この実施形態において、誘電体3は誘電材料からなる誘電体層3Aとして実現されている。前述したように、この差動伝送線路10は絶縁基板11上に位置して実施形態の配線基板20を構成している。差動伝送線路10に含まれる誘電体3は、この絶縁基板11上に位置する誘電体層3Aに相当する。以下において、簡単のため、誘電体3を誘電体層3Aと特に区別せずに誘電体層3Aという場合がある。
差動伝送線路10は、例えば上記のように半導体素子と外部電気回路とを電気的に接続する導電路として用いられる。差動線路1Aは、この信号を伝送する導電路である。差動線路1Aが有する一対の信号線路1は、それぞれ互いに逆位相の電流が流れて、その電位差で信号を伝送する差動伝送を行なう。
信号線路1の第1端1aおよび第2端1bは、それぞれ、例えば、半導体素子と電気的に接続される接続端部および外部電気回路と電気的に接続される接続端部である。また、信号線路1は、第1端1aと第2端1bとの間(図1等に示す例では長さ方向の中央付近)において湾曲部分1cを有している。言い換えれば、信号線路1が長さ方向の途中で90度方向等に曲がっている。信号線路1が湾曲部分1cを有していることにより、例えば、半導体素子が接続される方向と外部電気回路が接続される方向とが互いに異なるようなときでも、それらの電気的接続を行わせることができる。
差動線路1Aを挟む接地導体層2は、それぞれの信号線路1の特性インピーダンスの調整および電磁ノイズの低減等の機能を有している。このような機能を考慮して、接地導体
層2は、差動線路1A(個々の信号線路1)の長さ方向の全長にわたって、信号線路1のそれぞれに沿って位置している。
誘電体3は、一対の信号線路1同士の間で伝送されるそれぞれの信号に対する電気長を互いに同じ値に調整する機能を有している。すなわち、湾曲部分1cにおいては、内側の信号線路1の物理長が、外側の信号線路1の物理長よりも短い。仮に誘電体3がないとすると、内側の信号線路1の電気長も外側の信号線路1の電気長よりも短くなる。この電気長の差に起因して、内側の信号線路1と外側の信号線路1との間で位相がずれて、差動伝送線路10として伝送損失を生じる可能性がある。これに対して、誘電体3が存在していることにより、内側の信号線路1において信号の伝送速度を遅くして電気長を長くすることができる。そのため、一対の信号線路1の湾曲部分1cにおける内側の信号線路1と外側の信号線路1との物理長の差を打ち消して、電気長を互いに同じ程度にすることができる。したがって、伝送損失の低減に有効な差動伝送線路10を提供することができる。
なお、誘電体3は、この実施形態では絶縁基板11上に位置して配線基板20を構成するものとしているため、上記のように誘電体層3Aである。ただし、誘電体3は、このような誘電体層3Aには限定されず、信号線路1と接地導体層2との間に位置することができる他の形態のものであればよい。誘電体3の他の形態としては、例えば、誘電体粒子を含むガラス等の被覆材、および導線状の信号線路(図示せず)を被覆するエポキシなどの被覆材等が挙げられる。
誘電体3を形成する誘電材料は、仮に誘電体3がないとしたときに内側の信号線路1と接地導体層2との間に位置する空気等のものを超える比誘電率であるものを用いることができる。具体的には、誘電体3は、アルミナ(比誘電率が8〜10程度)およびガラス(比誘電率が4〜10程度)等の無機材料、エポキシ樹脂(比誘電率が3〜5程度)等の樹脂材料等を用いることができる。また、誘電体3は、チタン酸バリウム(比誘電率が1200〜1500程度)の、いわゆる誘電体セラミックからなるものでもよい。
湾曲部分1cにおいて誘電体3が位置する範囲は、誘電体3が有する比誘電率、信号線路1を伝送される信号の周波数および湾曲部分の曲率等の条件に応じて適宜設定することができる。つまり、湾曲部分1cにおける一対の信号線路1間の物理長の差と、信号伝送が遅延することによる内側の信号線路の電気長の延びとが同じ程度になるように、誘電体3の存在範囲を設定すればよい。
配線基板20は、例えば上記構成の差動伝送線路10と、差動伝送線路10が位置する上面を有する絶縁基板11とによって基本的に構成されている。この場合、差動伝送線路10は絶縁基板11の上面に位置する誘電体層3Aを有する。絶縁基板11は、例えば平面視で矩形状であり、平板状である。
すなわち、実施形態の配線基板20は、上面を有する絶縁基板11と、絶縁基板11の上面に位置している、互いに平行な一対の信号線路1を含む差動線路1Aと、その上面に位置する接地導体層2と、信号線路1と接地導体層2との間において絶縁基板11の上面に位置する誘電体層3Aとを有している。信号線路1のそれぞれは、第1端1aおよび第2端1bを有し、第1端1aと第2端1bとの間において第1方向Xに曲がった湾曲部分1cを有している。第1方向Xは、例えば矩形状の絶縁板11の1つの外辺に対して直交する方向である。つまり、差動線路1Aが約90度曲がっている。この曲がりは、90度には限定されず、外部電気回路等との接続位置等の条件に応じて適宜設定することができる。
また、接地導体層2は、差動線路1Aを挟んで、信号線路1の幅方向における両側に位置している。接地導体層2は、電気的な短絡抑制のため、一対の信号線路1と間をあけて
位置している。
また、誘電体層3Aは、湾曲部分1cにおいて、一対の信号線路1のうち前記第1方向X側に位置している内側の信号線路1とその内側の信号線路1に隣り合う接地導体層2との間に位置している。配線基板20に関する以下の説明においても、前述した差動伝送線路10に関する説明と同様に、第1方向X側の信号線路1を単に内側の信号線路1という場合があり、他の信号線路1を単に外側の信号線路1という場合がある。
絶縁基板11は、差動線路1Aおよび接地導体層2を互いに電気的に絶縁させた状態で、一定の位置関係に固定する基体としての機能を有している。絶縁基板11は、例えば、上記のように矩形平板状であり、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化ケイ素質焼結体、炭化ケイ素質焼結体、ムライト質焼結体およびガラスセラミック焼結体等から適宜選択された電気絶縁性の材料で形成されている。絶縁基板11は、これらのセラミック材料からなるものには限定されない。例えば、絶縁基板11は、エポキシ樹脂、ポリイミド樹脂およびポリアミド樹脂等の樹脂材料を含むものでもよく、これらの樹脂材料にガラスクロスまたは無機物フィラー等が加えられた複合材料を含むものでもよい。
絶縁基板11は、酸化アルミニウム質焼結体からなるものであるときには、以下の工程を含む製造方法で製作することができる。まず、酸化アルミニウム、酸化ケイ素および酸化カルシウム等の原料粉末を有機溶剤およびバインダとともに混練してスラリーを作製する。次に、このスラリーをドクターブレード法またはリップコータ法等の成形法で帯状のセラミックグリーンシートに成形する。その後、セラミックグリーンシートを所定の形状および寸法に切断して複数のシートを作製し、必要に応じて複数のシートを作製した後、1300〜1600℃程度の温度で焼成する。以上の工程によって、絶縁基板11を製作することができる。
また、絶縁基板11がエポキシ樹脂からなる場合であるときには、未硬化のエポキシ樹脂材料を、絶縁基板11と同様の内部空間を有する成型金型内に充填して加熱硬化させる方法で、絶縁基板11を製作することができる。
信号線路1は、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、クロム、チタンおよびコバルト等の金属材料から適宜選択された金属材料により形成されている。また、信号線路1は、これらの金属材料を含む合金材料により形成されたものでもよい。信号線路1は、メタライズ層、めっき層および蒸着層等の種々の形態で形成されたものとすることができる。信号線路1は、例えばタングステンのメタライズ層である場合には、次に示す各工程で形成することができる。
まず、タングステンの粉末を有機溶剤およびバインダとともに混練して金属ペーストを作製する。次に、この金属ペーストをスクリーン印刷法等の方法で絶縁基板11となるシート表面に印刷する。その後、この金属ペーストをシートとともに同時焼成する。以上の方法によって信号線路1を形成することができる。このタングステンのメタライズ層は、その露出表面にニッケルおよび金等のめっき層が被着されてもよい。めっき層の被着により、信号線路1の酸化腐食抑制、信号線路1に対するはんだの濡れ性およびボンディングワイヤのボンディング性等の特性を向上させることができる。はんだおよびボンディングワイヤは、例えば、信号線路1と外部電気回路とを電気的に接続する導電性接続材である。
誘電体層3Aは、湾曲部分1cにおいて内側の信号線路1と外側の信号線路1との電気長を同じ長さに揃える機能を有している。この機能は、前述した差動伝送線路10の誘電体3の場合と同様である。すなわち、湾曲部分1cにおいて、誘電体層3Aの存在により内側の信号線路の信号の伝送速度が遅くなる。そのため、内側の信号線路1の電気長が長く
なり、外側の信号線路1よりも物理長が短い内側の信号線路1の電気長が長くなる。これにより、湾曲部分1cにおける一対の信号線路1間で、互いの物理長の差が打ち消され、同じ電気長に揃えられる。したがって、一対の信号線路1間における位相のずれが低減され、伝送損失が低減される。
誘電体層3Aは、例えば前述した実施形態の差動伝送線路10が有する誘電体3と同様の誘電材料によって形成されている。誘電体層3Aは、絶縁基板11と一体的に形成されたものでもよく、絶縁基板11とは別に製作された層状のものが絶縁基板11の上面に接合されてなるものでもよい。この場合、誘電体層3Aは、絶縁基板11と同じまたはそれ以上の比誘電率を有するものであれば、内側の信号線路1における信号伝送を効果的に遅延させることができる。すなわち、この場合には、内側の信号線路1と接地導体層2との間には空気と絶縁基板11の表面部分とが位置している。この空気の部分を誘電体層3Aで置換するため、内側の信号線路1の伝送速度を遅くすることができる。
誘電体層3Aは、例えば、酸化アルミニウム質焼結体からなる絶縁基板11に含まれているのと同様のアルミナを含むものであれば、次の方法で形成することができる。まず、絶縁基板11と同様の酸化アルミニウムおよび酸化ケイ素等の原料粉末を有機溶剤およびバインダと混練してセラミックペーストを作製する。次に、このセラミックペーストを、信号配線1となる金属ペーストを印刷した、絶縁基板11となるシート表面に所定パターンに印刷する。その後、このセラミックペーストを金属ペーストおよびシートと同時焼成してアルミナを含む焼結体とする。以上の工程によって、アルミナを含む誘電体層3Aを絶縁基板11上面の所定位置に形成することができる。
誘電体層3Aは、絶縁基板11を形成する材料と同じ材料を含むものであれば、上記のように絶縁基板11との一体的な形成が容易である。また、誘電体層3Aと絶縁基板11との接合強度の向上にも有効である。したがって、配線基板20の生産性および信頼性等を考慮すれば、誘電体層3Aは、絶縁基板11を形成する材料と同じ材料を含むものが適している。
誘電体層3Aが絶縁基板11と異なる材料からなるときには、例えば絶縁基板11とは別に作成した層状の誘電材料を、ガラス、セラミック、ろう材または樹脂材料等の接合材を介して絶縁基板11の上面に接合すればよい。この場合には、誘電体層3Aの比誘電率を絶縁基板11の比誘電率よりも大きくすることが容易である。そのため、内側の信号線路1の信号伝送速度を効果的に低減して電気長を延ばすことも容易である。なお、絶縁基板11とは別に作成した層状の誘電材料は、例えばチタン酸バリウムの薄層であり、例えば、チタン酸バリウムの粉末をバインダ等とともに成形したシートを焼成する製造方法で、作製することができる。
配線基板20において、湾曲部分1cのうち誘電体層3Aが位置する範囲(誘電体層3Aの、信号線路1に沿った長さ)は、前述した差動伝送線路10における誘電体3の場合と同様に設定することができる。すなわち、誘電体層3Aを形成する材料の比誘電率、信号線路1を伝送される信号の周波数および湾曲部分の曲率等の条件に応じて、信号線路1に沿う誘電体層3Aの長さを設定する。
上記の配線基板20において、絶縁基板11が第1誘電体材料を含んでいるとともに、誘電体層3Aが第1誘電体材料よりも誘電率が大きい第2誘電体材料を含んでいてもよい。例えば、絶縁基板11が酸化アルミニウム質焼結体からなる場合であれば、絶縁基板11は第1誘電体材料としてアルミナを含有している。また、このときに、例えば図3に示すように、絶縁基板11の上面が、誘電体層3Aが位置する部分において凹部4を有していてもよい。さらに、その凹部4内に誘電体層3A(図3では図示せず)が厚み方向の少なくとも一部が位置していてもよい。この厚み方向の一部とは、例えば誘電体層3Aの厚み方向の中央部よりも下側の部分である。
この場合には、上下方向において、内側の信号線路1と接地導体層2との間に存在する誘電体層3Aの範囲をより大きくすることができる。そのため、信号線路1に対する誘電体層3Aによる信号伝送の遅延の効果を高めることができる。したがって、内側の信号線路の電気長をより容易に、長くする方向に調整することができ、伝送損失低減に有利な配線基板20とすることができる。
また、この場合には、凹部4内に誘電体層3Aの厚み方向の一部が埋まった形態であるため、アンカー効果により誘電体層3Aの絶縁基板11に対する接合の強度を高めることもできる。なお、アンカー効果による誘電体層3Aと絶縁基板11との接合強度向上の効果は、誘電体層3Aが絶縁基板11と同じ材料からなる場合でも得ることができる。したがって、単に誘電体層3Aと絶縁基板11との接合強度を高めるために、絶縁基板11が凹部4を有するものとしても構わない。
配線基板20は、上記各例において、例えば図4(a)に示すように、誘電体層3Aが、絶縁基板11の上面から湾曲部分1cにおける内側の信号線路1にかけて覆うように位置しているものでもよい。この場合には、内側の信号線路1に対して、より広い範囲で、より近い位置で誘電体層3Aが存在する。そのため、信号線路1に対する誘電体層3Aによる信号伝送の遅延の効果を高めることができる。したがって、内側の信号線路1の電気長をより容易に、長くする方向に調整することができ、伝送損失低減に有利な配線基板20とすることができる。
また、この場合には、信号線路1から絶縁基板11の上面にかけて一体的に誘電体層3Aが被覆した構造になる。そのため、誘電体層3Aにより、信号線路1の絶縁基板11上面に対する接合の強度を向上させる効果も得ることができる。したがって、配線基板20としての信頼性向上に対して有利である。このような効果は、誘電体層3Aが絶縁基板11と同じ誘電材料を含み、誘電体層3Aと絶縁基板11とが同時焼成等の方法で一体的に形成されているときには、より容易に得られる。
配線基板20は、上記各例において、例えば図4(b)に示すように、誘電体層3Aが、絶縁基板11の上面から湾曲部分1cにおける内側の信号線路1に隣り合う接地導体層2上にかけて覆うように位置していてもよい。
この場合には、内側の信号線路1と接地導体層2との間に存在する誘電体層3Aの平面視における範囲を大きくすることが容易である。そのため、信号線路1に対する誘電体層3Aによる信号伝送の遅延の効果を高めることができる。これにより、内側の信号線路1の電気長をより容易に、長くする方向に調整することができ、伝送損失低減に有利な配線基板20とすることができる。
また、この場合には、絶縁基板11の上面から接地導体層2の上面にかけて一体的に誘電体層3Aが被覆した構造になる。そのため、誘電体層3Aにより、接地導体層2の絶縁基板11上面に対する接合の強度を向上させる効果も得ることができる。したがって、配線基板20としての信頼性向上に対して有利である。
なお、例えば図6に示す例のように、誘電体層3Aは、湾曲部分1cにおいて、絶縁基板11の上面から内側の信号線路1および接地導体層2の両方にかけて、それぞれの少なくとも一部を覆うものでもよい。この場合にも、上記のようなそれぞれの効果(電気長の調整の容易性および信頼性の向上)を有効に得ることができる。さらに、それらの電気長の調整による伝送特性の向上および信頼性の向上の効果を高めることも容易である。
なお、誘電体層3Aが存在する範囲は、例えば、誘電体層3Aとなるセラミックペーストの塗布範囲を調整することによって、容易に上記それぞれの形態に設定することができる。この場合、誘電体層3Aが内側の信号線路1を越えて外側の信号線路1の方向に広がると、外側の信号線路1でも信号伝送の遅延が生じてしまう。つまり、外側の信号線路1でも電気長を長くする作用が生じてしまうので、一対の信号線路の電気長を揃える効果が低くなる可能性がある。そのため、例えば誘電体層3Aとなるセラミックペースト塗布時の位置精度等も考慮して、誘電体層3Aは、内側の信号線路1の幅方向の一部を覆う程度に設定されていればよい。
配線基板20は、上記各例において、例えば図1(a)に示すように、誘電体層3Aが、一対の信号線路1の湾曲部分1cの両端から湾曲部分に続く両方向の直線状の部分にかけて延在していてもよい。なお、この直線状の部分は、信号線路1が外部電気回路等に接続される部分であり、以下、接続部分1dという。この場合には、接続部分1dで信号伝送遅延の割合を微調整できるので、内側の誘電体層3Aの電気長の調整精度を高めることが容易になる。また、このときに、湾曲部分1cの両端から接続部分1dに向かう両方向で、誘電体層3Aが互いに同じ長さになるように延在していてもよい。
内外の信号線路間の位相ずれは、物理的な長さの差が生じる湾曲部分1cで発生する。よって、位相ずれが発生している箇所を中心に電気長を補正することによって、より精度の高い電気長の調整が行えると同時に、より伝送損失を改善することができる。つまり、位相ずれが生じる前や生じた後で電気長を補正するよりも、位相ずれが発生している箇所および近い個所で補正したほうが、伝送損失の低減効果を高くすることができる。
上記実施形態の配線基板20について、一例を挙げて効果を具体的に説明する。効果の確認は、Sパラメータを用いたシミュレーションにより行なった。このシミュレーション例において、絶縁基板11は酸化アルミニウム質焼結体からなり、平面視において1辺の長さが6mmの正方形板状のものとした。一対の信号線路1は、それぞれ線幅が75μmであり、隣接する接地導体層との間隔が75μmであり、内側と外側の信号線路の間隔が105μmであり、接地導体層2の線幅は200μmのものに設定した。
湾曲部分1cにおいて、信号線路1が90°の角度で湾曲するものとし、内側の信号線路1の曲率半径を371μmとし、外側の信号線路1の曲率半径を958μmとした。
誘電体層3Aは、内側の信号線路1と内側の信号線路に隣り合う接地導体層2との間に位置しており、湾曲部分1cから互いに同じ距離になるように第1端1aおよび第2端1b2の長さは4240μm(線状パターン)であり、材質はアルミナとした。
また、比較例として誘電体層3Aを有していないこと以外は上記各条件と同じ条件に設定された配線基板(図示せず)を設定した。以上の条件で、信号線路1を伝送される信号の周波数を70GHzとして伝送損失をシミュレーションで求めた。
伝送損失はS21で確認した。その結果、実施形態の配線基板20では、伝送損失が0.1dB程度であったのに対して、比較例の配線基板では伝送損失が1dB程度であった。以上の結果より、実施形態の配線基板20およびこれが有する差動伝送線路10における伝送損失低減の効果を確認することができた。
なお、前述した曲率半径は、内側、外側それぞれの信号線路1の線幅の中央部分においての長さである。また、誘電体層3Aの長さも同様に、線幅の中央部分においての長さを示している。
図6(a)は本発明の他の実施形態の配線基板を示す平面図であり、図6(b)は図6(a)に示す配線基板を上側から見た斜視図である。図6に示す例では、2つの差動伝送線路10が1つの絶縁基板11の上面に互いに隣接し合って位置している。それぞれの差動伝送線路10は、上記実施形態の各例のいずれかの配線基板20が有する差動伝送線路10と同様の形態である。
図6に示す例のように、絶縁基板11の上面に2つの差動伝送線路10が互いに平行に位置していてもよい。2つの差動伝送線路10は、それぞれの信号線路1の接続部分1d同士が互いに平行であり、湾曲部分1cにおいて互いに隣り合う外辺間の距離が一定である。つまり、湾曲部分1cにおいて、接続部分1dと同じ隣接間隔で互いに平行状の位置関係にある。
この場合には、2つの差動伝送線路10が1つの絶縁基板11に配置されているため、差動線路1Aおよび差動伝送線路10の配置の密度を大きくすることができる。これにより、例えば、配線基板20と電気的に接続される半導体素子の高集積化等への対応に有効である。なお、図6に示す例では、2つの差動伝送線路10の間に位置する接地導体層2が、それぞれの差動伝送線路10の接地導体層2として共有されている。これにより、接地導体層2を配置するスペースが低減されるため、差動伝送線路10の配置の密度を向上させることもできる。
この実施形態においては、2つの差動伝送線路10のうち第1方向X側に位置する内側の差動伝送線路10が有する誘電体層3Aは、2つの差動伝送線路10のうち第1方向X側と反対側に位置する外側の差動伝送線路10が有する誘電体層3Aよりも誘電率が高い。この誘電率の差は、実用上、比誘電率の差とみなすことができる。
これにより、内側の信号線路1の物理長がより短くなる内側の差動伝送線路10において、より効果的に内側の信号線路1の電気長を長くすることができる。そのため、2つの差動伝送線路の両方において、一対の信号線路1間の電気長を揃えることが容易であり、伝送損失を効果的に低減することができる。したがって、この場合には、差動伝送線路10の配置の密度および伝送特性の向上の両方に有効な配線基板20とすることができる。
なお、2つの差動伝送線路10における誘電体層3Aの誘電率の差は、それぞれの差動線路1Aを伝送される信号の周波数、湾曲部分1cにおける各信号線路1の曲率(湾曲部分1cにおける線路長)等の条件に応じて、適宜設定することができる。例えば、内側の差動伝送線路10の誘電体層3Aがアルミナであるときに、外側の差動伝送線路10の誘電体層3Aはムライト(比誘電率が6〜7程度)またはガラス等が用いられ、上記比誘電率の差は、比誘電率の差として3〜5程度に設定される。
前述したように、図7は本発明の実施形態の半導体用パッケージ30を上側から見た斜視図である。この半導体用パッケージ30は、上記いずれかの構成の配線基板20と、半導体素子の収容部21aを有する筐体21とを有している。配線基板20は、筐体21の壁部分に設けられた開口部22を塞いで位置している。この例における配線基板20は、収容部21aの内外を導通する入出力端子として機能する。また、この半導体用パッケージ30は、筐体21の収容部21aに位置している伝送線路23を有している。伝送線路23は、配線基板20の差動線路1Aと電気的に接続されている。伝送線路23のうち差動線路1Aが接続されている部分以外の部分に、収容部21aに収容される半導体素子24が電気的に接続される。半導体用パッケージ30に半導体素子24が収容され、蓋体等の封止材(図示せず)で収容部21aが封止されて、半導体装置40が形成される。
半導体用パッケージ30および半導体装置40において、配線基板20は収容部内外を電気的に接続する機能(上記入出力端子の機能)を有する。配線基板20の差動伝送線路10のうち収容部21a内に位置する部分が、伝送線路23を介して半導体素子24と電気的に接続される。また、差動伝送線路10のうち収容部21外に位置する部分が外部電気回路と電気的に接続される。これらの電気的接続は、例えば、ボンディングワイヤ、はんだ、導電性接着剤およびフレキシブル基板等の導電性の接続材を介して行なわせることができる。
筐体21は、例えば平面視で矩形状(図7に示す例では細長い長方形状)であり、直方体状である。直方体状の筐体21の上面に凹状の収容部21aの開口が位置している。筐体21のうち収容部21aを囲む部分が上記壁部分である。半導体素子24は、例えば収容部21aの底面に搭載される。また、半導体素子24は、搭載用の基台(いわゆるサブマウント)を介して収容部21aの底面に搭載されてもよい。
例えば、半導体素子24が光電変換機能を有する光半導体素子であるときに、貫通孔25に光ファイバが挿入されて固定される。これにより、半導体素子24と外部との光信号による接続が可能になる。この半導体素子24は配線基板20を介して外部に接続される。
この例における筐体21は、短辺側の壁部分に、収容部21aの内外に開口した貫通孔25を有している。この貫通孔25は、例えば光ファイバ等の接続材を挿入して位置決め固定する機能を有している。貫通孔25に光ファイバが挿入され、その光ファイバの端部分が半導体素子24の受光部または発光部に接続される。これにより、半導体素子24(光半導体素子)と外部との間で光信号の送受が可能になる。
筐体21は、例えば、鉄−ニッケル−クロム合金(JIS規格のSUS304、SUS310等)、鉄−ニッケル−クロム−モリブデン合金(JIS規格のSUS303、SUS316等)等のステンレス鋼、鉄−ニッケル−コバルト合金および銅−亜鉛合金等の金属材料から適宜選択された材料によって形成されている。
筐体21の貫通孔25は、例えば、ドリルによる孔あけ加工等により形成される。貫通孔25の筐体21外側開口の周囲にフェルール等を含む筒状の固定部材の一端が接合されてもよく、または貫通孔25に固定部材がはめ込まれて接合されてもよい。筒状の固定部材が有する長さ方向の貫通孔内に光ファイバが挿入され、固定部材を介して光ファイバが筐体21に対して位置決め固定される。
筐体21は、筐体21を形成する金属材料の原材料に、圧延、打ち抜き、放電、切削および研磨等の金属加工法から適宜選択した加工を施すことによって製作することができる。この場合、筐体21は、収容部21aの底面を含む板状の部分と、板状の部分の上面の外周に位置する枠状の部分(壁部分)とを別々に作製した後、これらを互いに接合させる方法で製作しても構わない。板状の部分と枠部状の部分とは、例えば、ろう材を介した接合等の接合法で接合させることができる。
また、筐体21は、その露出表面にニッケルおよび金等のめっき層を被着させてもよい。金めっき層等によって、筐体21の酸化の抑制およびろう材の濡れ性向上等の効果を得ることができる。一例を挙げれば、厚さ0.5〜9μmのニッケル層と厚さ0.5〜9μmの金層とが、順次電気めっき法等のめっき法により筐体21の表面に被着される。これによって、筐体21が酸化腐食するのを抑制することができる。
なお、筐体21は、全体的に一体成形されたものでもよい。この一体成形の方法としては材料の原材料に上記のような金属加工を施す方法が挙げられる。筐体21が全体的に一体成型されたものである場合は、上記板状の部分と枠状の部分との境界部分における機械的な
強度の向上およびこれらの位置精度の向上等の点において有利である。
1・・信号線路
1a・・第1端
1b・・第2端
1A・・差動線路
1c・・湾曲部分
1d・・接続部分
2・・接地導体層
3・・誘電体
3A・・誘電体層
4・・凹部
10・・差動伝送線路
11・・絶縁基板
20・・配線基板
21・・筐体
21a・・収容部
22・・開口部
23・・伝送線路
24・・半導体素子
25・・貫通孔
30・・半導体用パッケージ
40・・半導体装置
X・・第1方向

Claims (8)

  1. それぞれ第1端および第2端を有し、前記第1端と前記第2端との間において第1方向に曲がった湾曲部分を有する互いに平行な一対の信号線路を含む差動線路と、
    該差動線路を挟んで、前記一対の信号線路と間をあけて位置している接地導体層と、
    前記湾曲部分において前記一対の信号線路のうち前記第1方向側に位置している内側の信号線路と、内側の前記信号線路に隣り合う前記接地導体層との間に位置している誘電体とを備える差動伝送線路。
  2. 上面を有する絶縁基板と、
    該絶縁基板の前記上面に位置しており、それぞれ第1端および第2端を有し、前記第1端と前記第2端との間において第1方向に曲がった湾曲部分を有する互いに平行な一対の信号線路を含む差動線路と、
    該差動線路を挟んで、前記一対の信号線路と間をあけて位置している接地導体層と、
    前記湾曲部分において前記一対の信号線路のうち前記第1方向側に位置している内側の前記信号線路と内側の前記信号線路に隣り合う前記接地導体層との間に位置している誘電体層とを含む差動伝送線路と備える配線基板。
  3. 前記絶縁基板が第1誘電体材料を含んでいるとともに、前記誘電体層が前記第1誘電体材料よりも誘電率が大きい第2誘電体材料を含んでおり、
    前記絶縁基板の前記上面が、前記誘電体層が位置する部分において凹部を有しているとともに、該凹部内に前記誘電体層の厚み方向の少なくとも一部が位置している請求項2記載の配線基板。
  4. 前記誘電体層が、前記絶縁基板の上面から前記湾曲部分における内側の前記信号線路にかけて覆うように位置している請求項2または請求項3記載の配線基板。
  5. 前記誘電体層が、前記絶縁基板の上面から前記湾曲部分における内側の前記信号線路に隣り合う前記接地導体層上にかけて覆うように位置している請求項2〜請求項4のいずれか1項記載の配線基板。
  6. 前記誘電体層が、前記一対の信号線路の湾曲部分の両端から前記湾曲部分に続く両方向の接続部分にかけて、前記両方向で互いに同じ長さになるように延在している請求項2〜請求項5のいずれか1項記載の配線基板。
  7. 前記絶縁基板の上面に2つの前記差動伝送線路が互いに平行に位置しており、
    2つの前記差動伝送線路のうち前記第1方向側に位置する内側の前記差動伝送線路が有する前記誘電体層は、2つの前記差動伝送線路のうち前記第1方向側と反対側に位置する外側の前記差動伝送線路が有する前記誘電体層よりも誘電率が高い請求項2〜請求項6のいずれか1項記載の配線基板。
  8. 請求項2〜請求項7のいずれか1項記載の配線基板と、
    半導体素子の収容部を有する筐体と、
    該筐体の前記収容部に位置しており、前記配線基板の前記差動線路と電気的に接続された伝送線路とを備える半導体装置。
JP2018119728A 2018-06-25 2018-06-25 差動伝送線路、配線基板および半導体用パッケージ Active JP6971921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018119728A JP6971921B2 (ja) 2018-06-25 2018-06-25 差動伝送線路、配線基板および半導体用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018119728A JP6971921B2 (ja) 2018-06-25 2018-06-25 差動伝送線路、配線基板および半導体用パッケージ

Publications (2)

Publication Number Publication Date
JP2020005018A true JP2020005018A (ja) 2020-01-09
JP6971921B2 JP6971921B2 (ja) 2021-11-24

Family

ID=69100571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018119728A Active JP6971921B2 (ja) 2018-06-25 2018-06-25 差動伝送線路、配線基板および半導体用パッケージ

Country Status (1)

Country Link
JP (1) JP6971921B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021146517A1 (en) * 2020-01-17 2021-07-22 Amphenol Corporation Bend compensation for conductive traces on printed circuit boards
WO2023053255A1 (ja) * 2021-09-29 2023-04-06 日本電信電話株式会社 高周波線路接続構造
US11723146B2 (en) 2021-09-21 2023-08-08 Kioxia Corporation Printing wiring board and electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021146517A1 (en) * 2020-01-17 2021-07-22 Amphenol Corporation Bend compensation for conductive traces on printed circuit boards
US11665814B2 (en) 2020-01-17 2023-05-30 Amphenol Corporation Bend compensation for conductive traces on printed circuit boards
US11723146B2 (en) 2021-09-21 2023-08-08 Kioxia Corporation Printing wiring board and electronic device
US11991821B2 (en) 2021-09-21 2024-05-21 Kioxia Corporation Printed wiring board and electronic device
WO2023053255A1 (ja) * 2021-09-29 2023-04-06 日本電信電話株式会社 高周波線路接続構造

Also Published As

Publication number Publication date
JP6971921B2 (ja) 2021-11-24

Similar Documents

Publication Publication Date Title
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
JP6971921B2 (ja) 差動伝送線路、配線基板および半導体用パッケージ
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
CN111034372B (zh) 布线基板与柔性基板的连接构造及电子器件收纳用封装体
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2017098070A (ja) 電子装置
WO2020138209A1 (ja) 配線基体、電子部品収納用パッケージおよび電子装置
JP4249601B2 (ja) 配線基板
WO2021166498A1 (ja) 配線基体および電子装置
JP4272570B2 (ja) 高周波用伝送線路
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2019175939A (ja) 半導体素子用パッケージおよび半導体装置
JP4247999B2 (ja) 高周波線路−導波管変換器
JP7036687B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
WO2022230848A1 (ja) 電子部品実装用パッケージ及び電子装置
JP2002190541A (ja) 高周波回路用パッケージ
WO2024075816A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP5334746B2 (ja) 素子収納用パッケージ、並びに実装構造体
WO2024014433A1 (ja) 配線構造体および電子モジュール
JP6965060B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2024072552A (ja) 薄膜回路基板、電子部品実装用パッケージ、および電子モジュール
JP4535894B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211102

R150 Certificate of patent or registration of utility model

Ref document number: 6971921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150