JP7206754B2 - 増幅装置、無線通信装置及び増幅装置の制御方法 - Google Patents

増幅装置、無線通信装置及び増幅装置の制御方法 Download PDF

Info

Publication number
JP7206754B2
JP7206754B2 JP2018182637A JP2018182637A JP7206754B2 JP 7206754 B2 JP7206754 B2 JP 7206754B2 JP 2018182637 A JP2018182637 A JP 2018182637A JP 2018182637 A JP2018182637 A JP 2018182637A JP 7206754 B2 JP7206754 B2 JP 7206754B2
Authority
JP
Japan
Prior art keywords
amplifier
gate bias
signal
amplifiers
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018182637A
Other languages
English (en)
Other versions
JP2020053890A (ja
Inventor
收 黒田
巧 高屋敷
祐二 長田
大輝 春日井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018182637A priority Critical patent/JP7206754B2/ja
Priority to US16/563,602 priority patent/US10622953B1/en
Publication of JP2020053890A publication Critical patent/JP2020053890A/ja
Application granted granted Critical
Publication of JP7206754B2 publication Critical patent/JP7206754B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Description

本発明は、増幅装置、無線通信装置及び増幅装置の制御方法に関する。
従来、入力信号を分配する分配手段と、前記分配手段で分配された各入力信号を増幅する複数の増幅手段と、前記複数の増幅手段の出力信号を合成する合成手段とを備えた電力増幅装置が知られている（例えば、特許文献１参照）。
特開２０１７－１７５４２４号公報
しかしながら、複数の増幅器を並列接続した場合、それぞれの増幅器から出力される信号の振幅又は位相がずれると、各出力信号の合成損失が発生し、増幅装置の効率が低下するおそれがある。
そこで、本開示は、効率低下を防止できる増幅装置、無線通信装置及び増幅装置の制御方法を提供する。
本開示は、
入出力が並列に接続される第１増幅器と第２増幅器とを含む複数の増幅器であって、前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器である複数の増幅器と、
前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、
前記複数の方向性結合器に含まれる第１方向性結合器から取り出された信号の位相を反転させる移相器と、
前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器から取り出された信号とを合成する合成回路と、
前記合成回路の出力信号が最小になるように前記第２増幅器の前記ピーク増幅器のゲートバイアスを調整し、前記合成回路の出力信号が最小になるように調整された前記第２増幅器の前記ピーク増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器の前記ピーク増幅器のゲートバイアスを調整する制御部とを備える、増幅装置を提供する。
また、本開示は、
増幅装置と、前記増幅装置により増幅された後の信号を送信するアンテナとを備える無線通信装置であって、
前記増幅装置は、
入出力が並列に接続される第１増幅器と第２増幅器とを含む複数の増幅器であって、前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器である複数の増幅器と、
前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、
前記複数の方向性結合器に含まれる第１方向性結合器の出力信号の位相を反転させる移相器と、
前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器の出力信号とを合成する合成回路と、
前記合成回路の出力信号が最小になるように前記第２増幅器の前記ピーク増幅器のゲートバイアスを調整し、前記合成回路の出力信号が最小になるように調整された前記第２増幅器の前記ピーク増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器の前記ピーク増幅器のゲートバイアスを調整する制御部とを備える、無線通信装置を提供する。
また、本開示は、
入出力が並列に接続される第１増幅器と第２増幅器とを含む複数の増幅器であって、前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器である複数の増幅器と、前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、前記複数の方向性結合器に含まれる第１方向性結合器から取り出された信号の位相を反転させる移相器と、前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器から取り出された信号とを合成する合成回路とを備える増幅装置の制御方法であって、
制御部は、前記合成回路の出力信号が最小になるように前記第２増幅器の前記ピーク増幅器のゲートバイアスを調整し、前記合成回路の出力信号が最小になるように調整された前記第２増幅器の前記ピーク増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器の前記ピーク増幅器のゲートバイアスを調整する、増幅装置の制御方法を提供する。
本開示の技術によれば、増幅装置の効率低下を防止できる。
一比較形態の無線通信装置の構成例を示す図である。 位相と振幅が同じ２つの信号を合成した場合の一例を示すベクトル図である。 位相と振幅が異なる２つの信号を合成した場合の一例を示すベクトル図である。 第１実施形態の無線通信装置の構成例を示す図である。 位相と振幅の調整後に２つの信号を合成した場合の一例を示すベクトル図である。 差分信号演算処理の一例を説明するための図である。 差分信号演算処理の処理手順の一例を示すフローチャートである。 第２実施形態の無線通信装置の構成例を示す図である。
以下、本開示に係る実施形態について説明する。
本実施形態の増幅装置は、例えば、無線基地局装置等の無線通信装置に使用される。無線基地局装置は、ＲＲＨ（Remote Radio Head）又はＲＲＥ（Remote Radio Equipment）と呼ばれることがある。無線基地局装置は、外部の制御装置から供給されるベースバンド信号に対して、変調、アップコンバート及び増幅等の処理を行い、増幅処理の後に得られる送信信号をアンテナを介して無線送信する。本実施形態の増幅装置は、少なくともこの増幅処理を行う機能を備える。
本実施形態の増幅装置は、例えば、ＭＭＩＣ（Monolithic Microwave Integrated Circuit；モノリシックマイクロ波集積回路）上に形成される増幅回路を有する。増幅装置がＭＭＩＣ上に形成される増幅回路を有することは、高周波高出力用の増幅装置を小型化する点で有利である。
本実施形態の増幅装置は、例えば、ＧａＮ（窒化ガリウム）デバイス等のトランジスタを用いて形成される複数のパワーアンプによって信号を増幅する増幅回路を有する。ＧａＮデバイスは、他の半導体デバイス（例えば、Ｓｉ－ＬＤＭＯＳ（シリコン横方向拡散金属酸化膜半導体）やＧａＡｓ－ＦＥＴ（ガリウム砒素電界効果トランジスタ）等）と比較し、バンドギャップが広くて移動度も高いため、優れた高周波出力特性を有する。
次に、本実施形態の無線通信装置と比較するため、一比較形態の無線通信装置の構成について説明する。
図１は、一比較形態の無線通信装置の構成例を示す図である。図１に示す無線通信装置１００は、主に、デジタル信号処理部１４０、増幅部１３０、結合器（カプラ）３４、アイソレータ３５、フィルタ部３６及びアンテナ３７を備える。
デジタル信号処理部１４０は、不図示の外部の制御装置から供給されるベースバンド信号に対して歪補償処理を施すことによって、増幅部１３０により増幅された後の送信信号に生ずる非線形歪を補償する歪補償部４１を有する。歪補償部４１は、結合器３４からのフィードバック信号と外部の制御装置から供給されるベースバンド信号との差分に基づいて、当該ベースバンド信号に対して歪補償処理を行う。歪補償部４１による歪補償処理が施されたベースバンド信号（歪補償処理後のベースバンド信号）は、増幅部１３０に供給される。
増幅部１３０は、歪補償処理後のベースバンド信号をデジタル信号からアナログ信号に変換するＤＡ（Digital to Analog）コンバータ３８と、ＤＡコンバータ３８から出力されるアナログのベースバンド信号をアップコンバートするアップコンバータ３９とを備える。増幅部１３０は、アップコンバータ３９によりアップコンバートされたベースバンド信号を増幅することによって、増幅前のベースバンド信号よりも出力レベルの高い送信信号を生成し、生成した送信信号を結合器３４に出力する。
結合器３４は、増幅部１３０により増幅された後の送信信号をアイソレータ３５に出力する一方で、当該送信信号の一部を分波し、分波した送信信号を歪補償部４１にフィードバックする。
アイソレータ３５は、結合器３４から出力された送信信号をフィルタ部３６へ通過させるとともに、フィルタ部３６から結合器３４に向かう反射波等の信号を遮断する。
フィルタ部３６は、アイソレータ３５から供給される送信信号の雑音を除去し、アンテナ３７に出力する。これにより、増幅前のベースバンド信号よりも出力レベルの高い送信信号がアンテナ３７を介して無線通信装置の外部に送信される。
増幅部１３０は、送信信号の高出力化を図るため、分配器３２、増幅回路３１及び合成器３３を備える。増幅回路３１は、入出力が並列に接続される複数の増幅器（図１の場合、第１増幅器１０及び第２増幅器２０）を有する。
分配器３２は、アップコンバータ３９によりアップコンバートされたベースバンド信号を複数の増幅器１０，２０に分配する。複数の増幅器１０，２０は、それぞれに分配されたベースバンド信号を増幅して出力する。複数の増幅器１０，２０の各出力信号は、インピーダンス整合の後、合成器３３により合成される。合成器３３は、複数の増幅器１０，２０の各出力信号を合成することによって得られる送信信号を結合器３４に出力する。
図２に示すように、第１増幅器１０から出力される信号（送信波ａ）と第２増幅器２０から出力される信号（送信波ｂ）とが、同位相かつ同振幅で合成器３３により合成された場合、理想的には、出力電力が２倍の合成後送信波ｃが得られる。
しかしながら、図３に示すように、位相又は振幅が相違する送信波ａと送信波ｂとを合成すると、合成損失が大きくなり、合成後送信波ｃの電力減少と増幅装置の効率低下という問題が発生するおそれがある。なお、図３は、位相と振幅の両方が異なっている場合を示す。特に、増幅装置の高効率化を図るため、増幅器１０，２０の少なくとも一方に、キャリア増幅器Ｃとピーク増幅器Ｐとを有するドハティ増幅器を採用する場合がある。ドハティ増幅器はＡ級増幅器と比較して位相と振幅のばらつきが大きいため、高効率化を図るためにドハティ増幅器を採用しても、増幅装置の効率がかえって低下するおそれがある。
そこで、このような問題を解消するため、本実施形態の増幅装置は、相互に並列接続された複数の増幅器のうち、一方の増幅器の位相と振幅を変化させ、一方の増幅器の増幅特性を他方の増幅器の増幅特性に近づけることにより、最適な合成を実現させるものである。
例えば、本実施形態の増幅装置は、並列接続される複数の増幅器の出力部のそれぞれに方向性結合器を搭載する。各送信波は、搭載された方向性結合器により取り出される。また、増幅装置は、その取り出された各送信波のうち一方の送信波の位相を反転させる位相反転回路を搭載する。位相反転した一方の送信波ともう一方の送信波とを合成回路により合成することで、各送信波はキャンセルされ、各送信波の差分信号が得られる。また、キャリア増幅器及びピーク増幅器を有するドハティ増幅器は、そのゲートバイアスを変化させることで、送信波の位相と振幅が変化する特性を有する。本実施形態の増幅装置は、その特性を利用し、合成回路により得られた差分信号が常に最小になるように、増幅器（主に、ピーク増幅器）のゲートバイアスを変化させる制御部を備える。
本実施形態の増幅装置は、このような構成を有することにより、常に最適な送信波合成を可能にし、温度等の環境が変化しても、最適な合成を実現できる。
次に、本実施形態の増幅装置の構成例について、より詳細に説明する。
図４は、第１の実施形態の増幅装置１１１を備える無線通信装置１０１の構成例を示す図である。図１に示す構成と同様の構成については同一の符号を付し、その構成の説明については、上述の説明を援用することで、省略又は簡略する。
図４に示す無線通信装置１０１は、主に、デジタル信号処理部４０、増幅部３０、結合器（カプラ）３４、アイソレータ３５、フィルタ部３６及びアンテナ３７を備える。
デジタル信号処理部４０は、不図示の外部の制御装置から供給されるベースバンド信号に対して歪補償処理を施すことによって、増幅部３０により増幅された後の送信信号に生ずる非線形歪を補償する歪補償部４１を有する。デジタル信号処理部４０は、更に、差分信号演算部７及びゲートバイアス演算部８を備える。差分信号演算部７及びゲートバイアス演算部８の各機能については後述する。デジタル信号処理部４０の各部の機能は、例えば、メモリに読み出し可能に記憶されるプログラムによってＣＰＵ（Central Processing Unit）が動作することにより実現される。
増幅部３０は、アップコンバータ３９によりアップコンバートされたベースバンド信号を増幅することによって、増幅前のベースバンド信号よりも出力レベルの高い送信信号を生成し、生成した送信信号を結合器３４に出力する。
増幅部３０は、送信信号の高出力化を図るため、分配器３２、増幅回路３１及び合成器３３を備える。増幅回路３１は、入出力が並列に接続される複数の増幅器（図４の場合、第１増幅器１０及び第２増幅器２０）を有する。
第１増幅器１０は、例えば、入出力が並列に接続されるキャリア増幅器１１とピーク増幅器１２とを有するドハティ増幅器であり、第２増幅器２０は、例えば、入出力が並列に接続されるキャリア増幅器２１とピーク増幅器２２とを有するドハティ増幅器である。
キャリア増幅器１１，２１は、例えば、入力電力が比較的小さい領域で線形性を備えるＡＢ級バイアスのパワーアンプであり、分配器３２から入力された信号の電力を増幅し、増幅後の信号を出力する。一方、ピーク増幅器１２，２２は、例えば、入力電力が比較的大きい場合にのみ使用されるＣ級バイアスのパワーアンプであり、分配器３２から入力された信号の電力を増幅し、増幅後の信号を出力する。
入力信号の振幅レベルが比較的小さい領域では、キャリア増幅器１１，２１のみが増幅動作する一方で、ピーク増幅器１２，２２の増幅動作は停止していることにより、入力信号が小振幅レベルの領域での低消費電力化が図られている。入力信号の振幅レベルが大きくなるにつれて、ピーク増幅器１２，２２は増幅動作を徐々に行うため、キャリア増幅器とピーク増幅器のそれぞれから出力される信号が合成され、比較的高出力の送信信号が出力される。入力信号の振幅レベルがさらに増加し、最大振幅レベルが入力される領域では、キャリア増幅器とピーク増幅器の両方から飽和電力の信号が出力される。したがって、増幅回路３１の電力付加効率（ＰＡＥ）を高めることができる。
図４に示す第１の実施形態の増幅装置１１１は、例えば、方向性結合器１，２、移相器３、合成回路４、フィルタ５、ＡＤ（Analog to Digital）コンバータ６、差分信号演算部７及びゲートバイアス演算部８を備える。
第１方向性結合器１は、第１増幅器１０の出力部と合成器３３の第１入力部との間の信号ラインに挿入され、第１増幅器１０の出力信号の一部（送信波ｄ）を取り出すデバイスである。
第２方向性結合器２は、第２増幅器２０の出力部と合成器３３の第２入力部との間の信号ラインに挿入され、第２増幅器２０の出力信号の一部（送信波ｆ）を取り出すデバイスである。
移相器３は、第１方向性結合器１から取り出された信号（送信波ｄ）の位相を反転させる位相反転回路である。移相器３は、送信波ｄの位相を反転させた信号（送信波ｅ）を出力する。
合成回路４は、送信波ｅと送信波ｆとを合成する合成器である。合成回路４は、送信波ｅと送信波ｆとの合成により得られる差分信号（差分波ｇ）を出力する。
フィルタ５は、差分波ｇの周波数帯域以外の周波数成分を除去するバンドパスフィルタ回路である。
ＡＤコンバータ６は、フィルタ５から出力されるアナログの差分信号（差分波ｇ）をデジタルの差分信号ｈに変換して出力する回路である。
差分信号演算部７は、差分波ｇ（言い換えれば、差分信号ｈ）のレベルを最小に調整するパラメータｉを演算する。パラメータｉは、増幅器１０，２０のうち少なくとも一方の増幅器のゲートバイアスを制御するための値である。
ゲートバイアス演算部８は、差分信号演算部７により算出されたパラメータｉに応じて、増幅器（主に、ピーク増幅器１２，２２）のゲートバイアスｊを制御する制御信号を出力する。差分信号演算部７及びゲートバイアス演算部８は、合成器の出力信号が最小になるように複数の増幅器のうち少なくとも一つの増幅器のゲートバイアスを制御する制御部の一例である。
次に、図４に示す第１の実施形態の増幅装置１１１の動作例について説明する。
［増幅器１０，１１の送信波の取り出し動作］
増幅器１０から出力される送信波ａは、第１方向性結合器１の結合ポートから出力され、増幅器２０から出力される送信波ｂは、第１方向性結合器１の結合ポートから出力される。一方、第１方向性結合器１の取り出しポートから取り出された送信波ｄは、移相器３によって、位相が反転される。合成回路４は、位相が送信波ｄに対して反転した送信波ｅと、第２方向性結合器２の取り出しポートから取り出された送信波ｆとを合成することで、各々の送信波をキャンセルする処理を行う。
［各送信波の差分検出動作］
合成回路４で完全にキャンセルできなかった送信波は、差分波ｇとして取り出される。差分波ｇは、その差分波ｇ以外のノイズをカットするためのフィルタ５を経由して、ＡＤコンバータ６に入力される。アナログの差分信号（差分波ｇ）は、ＡＤコンバータ６によってデジタル変換される。
［差分信号補正演算動作］
差分信号演算部７は、ＡＤコンバータ６から出力される差分信号ｈが常に最小になるようにゲートバイアスを変化させるパラメータｉをゲートバイアス演算部８に指示する。差分信号演算部７は、パラメータｉの演算処理を行う場合、ゲートバイアスの変化量の調整方法を粗調整から微調整に移行させることで、差分信号ｈを最小にするパラメータｉ（言い換えれば、ゲートバイアス）の最適値を探索する。
［ゲートバイアス可変補正動作］
ドハティ増幅器の場合、キャリア増幅器のゲートバイアスを変更する場合に比べて、ピーク増幅器のゲートバイアスを変更する方が、ドハティ増幅器から出力される信号の振幅及び位相を大きく変化させやすい。この特性を活かし、差分信号演算部７及びゲートバイアス演算部８は、差分波ｇが常に最小になるように第２増幅器２０のピーク増幅器２２のゲートバイアスｊを例えば０．２Ｖの調整ステップで調整し、第２増幅器２０の位相及び振幅を変化させる。その結果、送信波ｂの位相及び振幅が送信波ａに近づき、最適な合成後送信波ｃが得られる（図５参照）。
また、差分信号演算部７及びゲートバイアス演算部８は、差分波ｇが最小になるように調整されたピーク増幅器２２のゲートバイアスｊを固定した状態で、差分波ｇが常に最小になるように第１増幅器１０のピーク増幅器１２のゲートバイアスｊを調整してもよい。例えば、差分信号演算部７及びゲートバイアス演算部８は、差分波ｇが常に最小になるようにピーク増幅器１２のゲートバイアスｊを例えば０．１Ｖの調整ステップで調整し、第１増幅器１０の位相及び振幅を変化させる。その結果、送信波ｂの位相及び振幅が送信波ａに更に近づき、より最適な合成後送信波ｃが得られる（図５参照）。
したがって、第１の実施形態によれば、位相及び振幅が一致するように調整された送信波ａと送信波ｂとが合成器３３により合成されるので、合成損失の増大を抑制でき、合成後送信波ｃの電力減少と増幅装置の効率低下を防止できる。また、無線通信装置の運用中に、温度等の環境の変化によって送信波ａと送信波ｂとの位相又は振幅がずれてきても、両送信波の位相及び振幅をほぼ一致させた状態で合成できる。よって、運用中に環境が変化しても、合成後送信波ｃの電力減少と増幅装置の効率低下を防止できる。
次に、差分信号演算部７が行う差分信号演算処理についてより詳細に説明する。
図６は、差分信号演算部７が差分信号演算処理を行うことにより、ゲートバイアス演算部８がピーク増幅器２２又はピーク演算器１２のゲートバイアスを変化させたときの差分信号ｈの値の動きを示す。差分信号演算部７は、ゲートバイアス演算部８に対して、差分信号ｈの値が最小になるようにゲートバイアスｊを粗調整させてから、差分信号ｈの値が最小になるようにゲートバイアスｊを微調整させる差分信号演算処理を行う。差分信号演算部７は、例えば、局所探索法の一つである山登り法（山下り法）を用いて、差分信号ｈの値を最小にするゲートバイアスｊ（言い換えれば、差分信号ｈの値を最小にするゲートバイアスｊに調整するためのパラメータｉ）を探索する。
図７は、差分信号演算処理の処理手順の一例を示すフローチャートである。差分信号演算部７がこの処理を行うことで、増幅装置１１１の制御方法が実現される。次に、図７の詳細について、図６を参照して説明する。なお、図７の説明において使用する数値は、単なる一例である。図７は、山登り法（山下り法）を用いて、最適なゲートバイアスｊ（パラメータｉ）を算出する流れを示す。
ステップＳ１０，Ｓ２０は、粗調整のための処理手順を示す。
差分信号演算部７は、最初に、ゲートバイアス演算部８に対してゲートバイアスｊの粗調整を指示する場合、ピーク増幅器２２のゲートバイアスｊを初期値から＋０．２Ｖ変化させるようにゲートバイアス演算部８に対して指示する。ゲートバイアスｊを初期値から＋方向に振るのか－方向に振るのかは、予め設計的に決められている。
差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを初期値から＋０．２Ｖ変化させた状態で、差分信号ｈの前回値と今回値とを比較する（ステップＳ１０）。
ピーク増幅器２２のゲートバイアスｊを初期値から＋０．２Ｖ変化させた状態で、差分信号ｈが前回値よりも今回値の方が大きい場合、差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを初期値から－０．２Ｖ変化させるよう指示する（ステップＳ２０）。そして、ピーク増幅器２２のゲートバイアスｊを初期値から－０．２Ｖ変化させた状態で、差分信号ｈが前回値よりも今回値の方が大きい場合、差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを初期値に戻すよう指示する。この場合、差分信号演算部７は、前回値と今回値との差分がないとみなし、ゲートバイアスｊの粗調整値をその初期値に設定し、処理ステップをステップＳ３０に移行する。一方、ピーク増幅器２２のゲートバイアスｊを初期値から－０．２Ｖ変化させた状態で、差分信号ｈが前回値よりも今回値の方が小さい場合、差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを更に－０．２Ｖ変化させるよう指示する（ステップＳ２０）。差分信号演算部７は、差分信号ｈが前回値よりも今回値の方が大きくなるまで繰り返し、大きくなることが検出されたら、ゲートバイアスｊの粗調整値を直前の前回値のゲートバイアスｊに設定して、処理ステップをステップＳ３０に移行する。
他方、ピーク増幅器２２のゲートバイアスｊを初期値から＋０．２Ｖ変化させた状態で、差分信号ｈが前回値よりも今回値の方が小さい場合、差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを更に＋０．２Ｖ変化させるよう指示する（ステップＳ２０）。差分信号演算部７は、差分信号ｈが前回値よりも今回値の方が大きくなるまで繰り返し、大きくなることが検出されたら、ゲートバイアスｊの粗調整値を直前の前回値のゲートバイアスｊに設定して、処理ステップをステップＳ３０に移行する。
ステップＳ３０，Ｓ４０は、微調整のための処理手順を示す。
差分信号演算部７は、ゲートバイアス演算部８に対してゲートバイアスｊの微調整を指示する場合、ピーク増幅器２２のゲートバイアスｊを粗調整値から＋０．０５Ｖ変化させるようにゲートバイアス演算部８に対して指示する（ステップＳ３０）。ゲートバイアスｊを粗調整値から＋方向に振るのか－方向に振るのかは、予め設計的に決められている。つまり、ゲートバイアスｊの１回あたりの調整幅は、粗調整に比べて微調整の方が、狭く設定されている。
差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを粗調整値から＋０．０５Ｖ変化させた状態で、差分信号ｈの前回値と今回値とを比較する（ステップＳ４０）。
ピーク増幅器２２のゲートバイアスｊを粗調整値から＋０．０５Ｖ変化させた状態で、差分信号ｈが前回値よりも今回値の方が大きい場合、差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを粗調整値から－０．０５Ｖ変化させるよう指示する（ステップＳ３０）。そして、ピーク増幅器２２のゲートバイアスｊを粗調整値から－０．０５Ｖ変化させた状態で、差分信号ｈが前回値よりも今回値の方が大きい場合、差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを粗調整値に戻すよう指示する。この場合、差分信号演算部７は、前回値と今回値との差分がないとみなし、ゲートバイアスｊの最終調整値をその粗調整値に設定し、本処理フローを終了させる。一方、ピーク増幅器２２のゲートバイアスｊを粗調整値から－０．０５Ｖ変化させた状態で、差分信号ｈが前回値よりも今回値の方が小さい場合、差分信号演算部７は、ピーク増幅器２２のゲートバイアスｊを更に－０．０５Ｖ変化させるよう指示する（ステップＳ３０）。差分信号演算部７は、差分信号ｈが前回値よりも今回値の方が大きくなるまで繰り返し、大きくなることが検出されたら、ゲートバイアスｊの最終調整値を直前の前回値のゲートバイアスｊに設定して、本処理フローを終了させる。
他方、ピーク増幅器２２のゲートバイアスｊを初期値から＋０．０５Ｖ変化させた状態で、差分信号ｈが前回値よりも今回値の方が小さい場合、差分信号演算部７は、ピーク増幅器１２のゲートバイアスｊを更に＋０．０５Ｖ変化させるよう指示する（ステップＳ３０）。差分信号演算部７は、差分信号ｈが前回値よりも今回値の方が大きくなるまで繰り返し、大きくなることが検出されたら、ゲートバイアスｊの最終調整値を直前の前回値のゲートバイアスｊに設定して、本処理フローを終了させる。
このように導出されたピーク増幅器２２のゲートバイアスｊの最終調整値が、差分波ｇを最小にする最適なゲートバイアスｊに相当する。
さらに、差分信号演算部７は、第２増幅器２０のピーク増幅器２２のゲートバイアスｊを上記の最終調整値に固定した状態で、差分波ｇが常に最小になるように第１増幅器１０のピーク増幅器１２のゲートバイアスｊを調整してもよい。ピーク増幅器１２のゲートバイアスｊの調整方法は、図７と同じでよい。そのため、図７の上述の説明を援用することで、ピーク増幅器１２のゲートバイアスｊの調整方法の詳細な説明については省略する。例えば、ピーク増幅器１２のゲートバイアスｊの１回あたりの調整幅は、粗調整の場合も微調整の場合も、ピーク増幅器２２のゲートバイアスｊの１回あたりの調整幅に比べて、狭く設定されている。これにより、より最適な合成後送信波ｃを増幅装置１１１から出力させるピーク増幅器１２のゲートバイアスｊをより高精度に導出できる。
図８は、第２の実施形態の増幅装置１１２を備える無線通信装置１０２の構成例を示す図である。図１，４に示す構成と同様の構成については同一の符号を付し、その構成の説明については、上述の説明を援用することで、省略又は簡略する。
図４に示す第１の実施形態では、増幅器の並列数が２であるのに対し、図８に示す第２の実施形態では、増幅器の並列数が３である点で異なる。また、図８に示す増幅装置１１２は、第３方向性結合器５３と、スイッチ回路５４とを有する。
増幅装置１１２は、相互に並列に接続される３つの増幅器１０，２０，５０を備える。第３増幅器５０は、増幅器１０，２０と同じ特性を有し、例えば、入出力が並列に接続されるキャリア増幅器５１とピーク増幅器５２とを有するドハティ増幅器である。
第３方向性結合器５３は、第３増幅器５０の出力部と合成器３３の第３入力部との間の信号ラインに挿入され、第３増幅器５０の出力信号の一部（送信波ｆ５３）を取り出すデバイスである。
複数の増幅器１０，２０，５０の各出力信号（送信波ａ，ｂ，ｋ）は、インピーダンス整合の後、合成器３３により合成される。合成器３３は、複数の増幅器１０，２０，５０の各出力信号を合成することによって得られる送信信号を結合器３４に出力する。
差分信号演算部７及びゲートバイアス演算部８は、第１の実施形態と同様に、送信波ｅと送信波ｆとの差分波ｇが最小になるようにピーク増幅器２２のゲートバイアスｊを調整する。その後、差分信号演算部７及びゲートバイアス演算部８は、差分波ｇが最小になるようにピーク増幅器１２のゲートバイアスｊを調整する。次に、差分信号演算部７は、送信波ｅと送信波ｆ５３とが合成回路４で合成されるように、スイッチ回路５４を切り替える。差分信号演算部７及びゲートバイアス演算部８は、第１の実施形態と同様に、送信波ｅと送信波ｆ５３との差分波ｇが最小になるようにピーク増幅器５２のゲートバイアスｊを調整する。
これにより、より最適な合成後送信波ｃを増幅装置１１２から出力させるピーク増幅器１２，２２，５２のゲートバイアスｊをより高精度に導出できる。
以上、増幅装置、無線通信装置及び増幅制御方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
例えば、上述の説明では、無線基地局装置を例に挙げているが、本発明は、レーダー装置等の他の無線通信装置に適用することも可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
入出力が並列に接続される複数の増幅器と、
前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、
前記複数の方向性結合器に含まれる第１方向性結合器から取り出された信号の位相を反転させる移相器と、
前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器から取り出された信号とを合成する合成回路と、
前記合成器の出力信号が最小になるように前記複数の増幅器のうち少なくとも一つの増幅器のゲートバイアスを制御する制御部とを備える、増幅装置。
（付記２）
前記複数の増幅器は、入出力が並列に接続される第１増幅器と第２増幅器とを含み、
前記制御部は、前記合成回路の出力信号が最小になるように前記第２増幅器のゲートバイアスを制御する、付記１に記載の増幅装置。
（付記３）
前記制御部は、前記合成回路の出力信号が最小になるように前記第２増幅器のゲートバイアスを制御して、前記第２増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器のゲートバイアスを制御する、付記２に記載の増幅装置。
（付記４）
前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器であり、
前記制御部は、前記合成回路の出力信号が最小になるように前記ピーク増幅器のゲートバイアスを制御する、付記２又は３に記載の増幅装置。
（付記５）
前記制御部は、山登り法を用いて、前記合成器の出力信号が最小になるように前記複数の増幅器のうち少なくとも一つの増幅器のゲートバイアスを制御する、付記１から４のいずれか一項に記載の増幅装置。
（付記６）
増幅装置と、前記増幅装置により増幅された後の信号を送信するアンテナとを備える無線通信装置であって、
前記増幅装置は、
入出力が並列に接続される複数の増幅器と、
前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、
前記複数の方向性結合器に含まれる第１方向性結合器の出力信号の位相を反転させる移相器と、
前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器の出力信号とを合成する合成回路と、
前記合成回路の出力信号が最小になるように前記複数の増幅器のうち少なくとも一つの増幅器のゲートバイアスを制御する制御部とを備える、無線通信装置。
（付記７）
前記複数の増幅器は、入出力が並列に接続される第１増幅器と第２増幅器とを含み、
前記制御部は、前記合成回路の出力信号が最小になるように前記第２増幅器のゲートバイアスを制御する、付記６に記載の無線通信装置。
（付記８）
前記制御部は、前記合成回路の出力信号が最小になるように前記第２増幅器のゲートバイアスを制御して、前記第２増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器のゲートバイアスを制御する、付記７に記載の無線通信装置。
（付記９）
前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器であり、
前記制御部は、前記合成回路の出力信号が最小になるように前記ピーク増幅器のゲートバイアスを制御する、付記７又は８に記載の無線通信装置。
（付記１０）
前記制御部は、山登り法を用いて、前記合成器の出力信号が最小になるように前記複数の増幅器のうち少なくとも一つの増幅器のゲートバイアスを制御する、付記６から９のいずれか一項に記載の無線通信装置。
（付記１１）
入出力が並列に接続される複数の増幅器と、前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、前記複数の方向性結合器に含まれる第１方向性結合器から取り出された信号の位相を反転させる移相器と、前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器から取り出された信号とを合成する合成回路とを備える増幅装置の制御方法であって、
制御部は、前記合成回路の出力信号が最小になるように前記複数の増幅器のうち少なくとも一つの増幅器のゲートバイアスを制御する、増幅装置の制御方法。
（付記１２）
前記複数の増幅器は、入出力が並列に接続される第１増幅器と第２増幅器とを含み、
前記制御部は、前記合成回路の出力信号が最小になるように前記第２増幅器のゲートバイアスを制御する、付記１１に記載の増幅装置の制御方法。
（付記１３）
前記制御部は、前記合成回路の出力信号が最小になるように前記第２増幅器のゲートバイアスを制御して、前記第２増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器のゲートバイアスを制御する、付記１２に記載の増幅装置の制御方法。
（付記１４）
前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器であり、
前記制御部は、前記合成回路の出力信号が最小になるように前記ピーク増幅器のゲートバイアスを制御する、付記１２又は１３に記載の増幅装置の制御方法。
（付記１５）
前記制御部は、山登り法を用いて、前記合成器の出力信号が最小になるように前記複数の増幅器のうち少なくとも一つの増幅器のゲートバイアスを制御する、付記１１から１４のいずれか一項に記載の増幅装置の制御方法。
１ 第１方向性結合器
２ 第２方向性結合器
３ 移相器
４ 合成回路
１０ 第１増幅器
１１，２１，５１ キャリア増幅器
１２，２２，５２ ピーク増幅器
２０ 第２増幅器
２１ キャリア増幅器
２２ ピーク増幅器
３０，１３０ 増幅部
３１ 増幅回路
３２ 分配器
３３ 合成器
３４ 結合器
３５ アイソレータ
３６ フィルタ部
３７ アンテナ
３８ ＤＡコンバータ
３９ アップコンバータ
４０，１４０ デジタル信号処理部
５０ 第３増幅器
５３ 第３方向性結合器
５４ スイッチ回路
１００，１０１，１０２ 無線通信装置
１１１，１１２ 増幅装置

Claims (3)

  1. 入出力が並列に接続される第１増幅器と第２増幅器とを含む複数の増幅器であって、前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器である複数の増幅器と、
    前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、
    前記複数の方向性結合器に含まれる第１方向性結合器から取り出された信号の位相を反転させる移相器と、
    前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器から取り出された信号とを合成する合成回路と、
    前記合成回路の出力信号が最小になるように前記第２増幅器の前記ピーク増幅器のゲートバイアスを調整し、前記合成回路の出力信号が最小になるように調整された前記第２増幅器の前記ピーク増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器の前記ピーク増幅器のゲートバイアスを調整する制御部とを備える、増幅装置。
  2. 増幅装置と、前記増幅装置により増幅された後の信号を送信するアンテナとを備える無線通信装置であって、
    前記増幅装置は、
    入出力が並列に接続される第１増幅器と第２増幅器とを含む複数の増幅器であって、前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器である複数の増幅器と、
    前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、
    前記複数の方向性結合器に含まれる第１方向性結合器の出力信号の位相を反転させる移相器と、
    前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器の出力信号とを合成する合成回路と、
    前記合成回路の出力信号が最小になるように前記第２増幅器の前記ピーク増幅器のゲートバイアスを調整し、前記合成回路の出力信号が最小になるように調整された前記第２増幅器の前記ピーク増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器の前記ピーク増幅器のゲートバイアスを調整する制御部とを備える、無線通信装置。
  3. 入出力が並列に接続される第１増幅器と第２増幅器とを含む複数の増幅器であって、前記第１増幅器及び前記第２増幅器は、それぞれ、キャリア増幅器とピーク増幅器とを有するドハティ増幅器である複数の増幅器と、前記複数の増幅器の各々の出力信号を取り出す複数の方向性結合器と、前記複数の方向性結合器に含まれる第１方向性結合器から取り出された信号の位相を反転させる移相器と、前記移相器の出力信号と前記複数の方向性結合器に含まれる第２方向性結合器から取り出された信号とを合成する合成回路とを備える増幅装置の制御方法であって、
    制御部は、前記合成回路の出力信号が最小になるように前記第２増幅器の前記ピーク増幅器のゲートバイアスを調整し、前記合成回路の出力信号が最小になるように調整された前記第２増幅器の前記ピーク増幅器のゲートバイアスを固定した状態で、前記合成回路の出力信号が最小になるように前記第１増幅器の前記ピーク増幅器のゲートバイアスを調整する、増幅装置の制御方法。
JP2018182637A 2018-09-27 2018-09-27 増幅装置、無線通信装置及び増幅装置の制御方法 Active JP7206754B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018182637A JP7206754B2 (ja) 2018-09-27 2018-09-27 増幅装置、無線通信装置及び増幅装置の制御方法
US16/563,602 US10622953B1 (en) 2018-09-27 2019-09-06 Amplification device, radio communication apparatus, and amplification control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018182637A JP7206754B2 (ja) 2018-09-27 2018-09-27 増幅装置、無線通信装置及び増幅装置の制御方法

Publications (2)

Publication Number Publication Date
JP2020053890A JP2020053890A (ja) 2020-04-02
JP7206754B2 true JP7206754B2 (ja) 2023-01-18

Family

ID=69946622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018182637A Active JP7206754B2 (ja) 2018-09-27 2018-09-27 増幅装置、無線通信装置及び増幅装置の制御方法

Country Status (2)

Country Link
US (1) US10622953B1 (ja)
JP (1) JP7206754B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185967A (ja) 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JP2002124840A (ja) 2000-10-13 2002-04-26 Mitsubishi Electric Corp ドハティ型増幅器
JP2006135528A (ja) 2004-11-04 2006-05-25 Nec Network & Sensor Systems Ltd 電力増幅器および電力増幅方法
JP2009260658A (ja) 2008-04-16 2009-11-05 Mitsubishi Electric Corp 電力増幅器
JP2010273018A (ja) 2009-05-20 2010-12-02 Sumitomo Electric Ind Ltd 増幅装置、無線基地局、及び増幅装置の制御方法
JP2011048893A (ja) 2009-08-28 2011-03-10 Hitachi Global Storage Technologies Netherlands Bv ヘッド・ジンバル・アセンブリ
JP2011151787A (ja) 2010-01-20 2011-08-04 Pohang Univ Of Science & Technology Academy-Industry Cooperation 分布ドハティ電力増幅器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6799020B1 (en) 1999-07-20 2004-09-28 Qualcomm Incorporated Parallel amplifier architecture using digital phase control techniques
WO2003003569A1 (en) * 2001-06-29 2003-01-09 Remec, Inc. Balanced distortion reduction circuit
KR100553252B1 (ko) 2002-02-01 2006-02-20 아바고테크놀로지스코리아 주식회사 휴대용 단말기의 전력 증폭 장치
WO2011048893A1 (ja) * 2009-10-23 2011-04-28 日本碍子株式会社 ドハティ増幅器用合成器
US9225291B2 (en) 2013-10-29 2015-12-29 Freescale Semiconductor, Inc. Adaptive adjustment of power splitter
EP3235202A4 (en) * 2014-12-19 2018-08-15 ZTE Corporation Efficient output power combining digital microwave radio system
US20170019191A1 (en) * 2015-07-16 2017-01-19 LGS Innovations LLC Self-interference cancellation antenna systems and methods
JP6258386B2 (ja) 2016-03-24 2018-01-10 日本電信電話株式会社 電力増幅装置および電力増幅制御方法
JP2018050167A (ja) * 2016-09-21 2018-03-29 株式会社村田製作所 電力増幅モジュール
US10630242B2 (en) * 2016-12-29 2020-04-21 Nxp Usa, Inc. Doherty amplifiers with passive phase compensation circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185967A (ja) 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JP2002124840A (ja) 2000-10-13 2002-04-26 Mitsubishi Electric Corp ドハティ型増幅器
JP2006135528A (ja) 2004-11-04 2006-05-25 Nec Network & Sensor Systems Ltd 電力増幅器および電力増幅方法
JP2009260658A (ja) 2008-04-16 2009-11-05 Mitsubishi Electric Corp 電力増幅器
JP2010273018A (ja) 2009-05-20 2010-12-02 Sumitomo Electric Ind Ltd 増幅装置、無線基地局、及び増幅装置の制御方法
JP2011048893A (ja) 2009-08-28 2011-03-10 Hitachi Global Storage Technologies Netherlands Bv ヘッド・ジンバル・アセンブリ
JP2011151787A (ja) 2010-01-20 2011-08-04 Pohang Univ Of Science & Technology Academy-Industry Cooperation 分布ドハティ電力増幅器

Also Published As

Publication number Publication date
US10622953B1 (en) 2020-04-14
JP2020053890A (ja) 2020-04-02
US20200106402A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
US7170344B2 (en) Multi-band predistorter using power series representation
JP2007053540A (ja) ドハティ型増幅器
EP3648343B1 (en) Doherty amplifier and amplification circuit
JP7279391B2 (ja) 電力増幅回路及びアンテナ装置
JP2015002538A (ja) 増幅装置
JP3985649B2 (ja) 送信方法及び送信装置
JPH09246873A (ja) 歪み補償回路
JP7206754B2 (ja) 増幅装置、無線通信装置及び増幅装置の制御方法
JP5754362B2 (ja) 増幅器
US6720829B2 (en) Distortion-compensated amplifying circuit
JP4441239B2 (ja) 電圧制御可変移相器
US6940346B2 (en) Feedforward amplifier, communication apparatus, feedforward amplification method, program and medium
JP2014017670A (ja) 送信装置、及び送信方法
KR100371531B1 (ko) 에러 피드백을 이용한 피드포워드 선형 전력 증폭기
JP4500671B2 (ja) 歪生成器及び低歪増幅器
JP4628175B2 (ja) 増幅器
JP2010226249A (ja) 増幅装置
JP2001094359A (ja) 歪み補償増幅器
JP5153666B2 (ja) フィードフォワード歪補償増幅器
JP2002374129A (ja) プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体
JP2005151185A (ja) 高出力広帯域信号を合成する方法及び増幅器
JP2001284975A (ja) フィードフォワード増幅器
JP2005236875A (ja) フィードフォワード型歪補償増幅器
JPH0832359A (ja) 電力制御回路
JP2003258562A (ja) 歪み補償付き増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221219

R150 Certificate of patent or registration of utility model

Ref document number: 7206754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150