JP7205639B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7205639B2
JP7205639B2 JP2021546627A JP2021546627A JP7205639B2 JP 7205639 B2 JP7205639 B2 JP 7205639B2 JP 2021546627 A JP2021546627 A JP 2021546627A JP 2021546627 A JP2021546627 A JP 2021546627A JP 7205639 B2 JP7205639 B2 JP 7205639B2
Authority
JP
Japan
Prior art keywords
protective layer
electrode layer
semiconductor device
dielectric film
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021546627A
Other languages
English (en)
Other versions
JPWO2021054207A1 (ja
Inventor
陽平 山口
智行 芦峰
康裕 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021054207A1 publication Critical patent/JPWO2021054207A1/ja
Application granted granted Critical
Publication of JP7205639B2 publication Critical patent/JP7205639B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関する。
従来、半導体装置におけるキャパシタ構造としては、特開２０１９－３３１５４号公報（特許文献１）に記載されたものがある。このキャパシタ構造は、基板の絶縁膜上に設けられている。キャパシタ構造は、絶縁膜上の一部に配置された第２電極層と、第２電極層を被覆する層間絶縁膜（誘電体膜）と、層間絶縁膜上の一部に配置された金属膜と、金属膜上に配置された第１電極層と、第１電極層の端部から絶縁膜にわたり連続的に被覆する保護絶縁膜（保護層）とを備える。
特開２０１９－３３１５４号公報
近年、半導体装置に高電圧を印加する機会が増加するに伴い、半導体装置に対して、高耐電圧性（高い絶縁破壊強度）の要求が高まっている。しかしながら、このような高電圧下では、高い耐湿性と高い絶縁破壊強度を実現することは容易ではない。
そこで、本開示の目的は、高い耐湿性と高い絶縁破壊強度を備えた半導体装置を提供することにある。
本発明者らは、上記課題を解決するために鋭意検討した結果以下の知見を得た。まず、本発明者らは、高い耐湿性を得るために、半導体基板上の一部上に設けた誘電体膜上、該誘電体膜の中央部に第１電極層を形成し、第１電極層の外側に位置する該誘電体膜の厚さを薄くすることにより耐湿性を向上させることができることを確認した。しかしながら、第１電極層の外側に位置する該誘電体膜の厚さを薄くすると、例えば、第１電極層の第２外周端と、半導体基板の第１主面との間の耐電圧性が低下することが分かった。そこで、さらに検討を進めた結果、保護層を、比誘電率が低い（よって、高い絶縁破壊強度を示す）第１保護層と該第１保護層よりも耐湿性が高い第２保護層とにより構成することにより、高い耐湿性と高い絶縁破壊強度を両立できることがわかった。本開示に係る発明は、本発明者らが独自に得た上記知見に基づくものであり本開示は、以下の態様を含む。
前記課題を解決するため、本開示の一態様である半導体装置は、
互いに対向する第１主面および第２主面を有する半導体基板と、
前記第１主面の一部上に配置された誘電体膜と、
前記誘電体膜の一部上に配置された第１電極層と、
前記第１電極層の端部から前記誘電体膜の第１外周端にわたり連続的に被覆する保護層と
を備え、
前記誘電体膜は、前記第１電極層が配置されている電極層配置部と、前記保護層に被覆されている保護層被覆部とを有し、
前記誘電体膜の前記保護層被覆部の前記第１外周端における厚みは、前記誘電体膜の前記電極層配置部の厚みに比べ小さく、
前記保護層は、前記第１保護層の第２外周端と前記保護層被覆部の少なくとも一部とを連続的に被覆する第１保護層と、前記第１保護層上に配置された第２保護層とを有し、
前記第１保護層は、前記第２保護層より低い比誘電率を有し、
前記第２保護層は、前記第１保護層より高い耐湿性を有する。
前記態様によれば、保護層は、第２保護層より低い比誘電率を有する第１保護層と、第１保護層上に配置され、第１保護層より高い耐湿性を有する第２保護層とを有する。このように、保護層は、異なる機能（高い絶縁破壊強度および耐湿性）を備える層を複数有する。これにより、半導体装置は耐湿性および耐電圧性を兼ね備える。より具体的に説明すると、誘電体膜の保護層被覆部の第１外周端における厚みは、誘電体膜の電極層配置部の厚みに比べ小さい。このように誘電体膜が、その保護層被覆部として、少なくとも第１外周端において比較的厚みの薄い薄膜領域を有することにより、誘電体膜の端部（保護層被覆部）上に配置される第２保護層の段部の段差を小さくすることができる。段部の段差を小さくすると、第２保護層の歪みが低下し、誘電体膜の端部周辺において第２保護層内に生じる内部応力を低下させることができる。その結果、誘電体膜の端部周辺における第２保護層においてクラックの発生を抑制することができる。よって、前記態様は、クラックを介して水分が誘電体膜へ浸入することを防止し、誘電体膜の耐電圧性の低下（絶縁破壊強度の低下）を抑制することができる。誘電体膜の保護層被覆部を薄膜領域とすることで、上述のように、クラックを起因とする誘電体膜の端部近傍の耐電圧性の低下が抑制される一方で、薄膜領域では誘電体膜の厚みが減少するため、第１電極層の第２外周端と半導体基板の第１主面との間の耐電圧性が低下することがあった。これに対して、第２保護層よりも比誘電率が低く、第１電極層の第２外周端を被覆する第１保護層が設けることにより、第１電極層の第２外周端と半導体基板の第１主面との間の耐電圧性の低下を抑制できる。さらに、低い比誘電率を有する保護層は比較的高い絶縁破壊強度を有し得、第１保護層が比較的低い比誘電率（比較的高い絶縁破壊強度）を有することにより、第１電極層の端部と半導体基板の第１主面との間の絶縁破壊を効果的に抑制でき、誘電体膜の絶縁破壊を抑制することができる。以上から、前記態様の半導体装置は、耐湿性および耐電圧性を兼ね備える。
また、半導体装置の一態様では、
前記第１保護層は、前記第１電極層の前記端部から前記保護層被覆部の少なくとも一部にわたり連続的に被覆する。
前記態様によれば、第１保護層は、第１電極層の端部から誘電体膜の少なくとも一部にわたり連続的に被覆する。つまり、第１保護層は第２保護層よりも低い比誘電率を有し、第１保護層が第１電極層を被覆する面積が増加する。このため、第１電極層の端部と半導体基板の第１主面との間の誘電体膜の絶縁破壊をより効果的に抑制することができる。
また、半導体装置の一態様では、
前記第１保護層は、前記第１電極層の前記第２外周端から前記保護層被覆部の前記第１外周端にわたり連続的に被覆する。
前記態様によれば、第１保護層は、第１電極層の第２外周端から保護層被覆部の第１外周端にわたり連続的に被覆し、第１保護層が第１電極層を被覆する面積を増加させる。このため、第１電極層の端部と半導体基板の第１主面との間の誘電体膜の絶縁破壊をより効果的に抑制することができる。
また、半導体装置の一態様では、半導体装置は、前記第１保護層と前記第２保護層との間に配置され、前記第１保護層を被覆する第１金属膜をさらに備える。
前記態様によれば、半導体装置は、第１金属膜をさらに備える。第１金属膜は、第１保護層と第２保護層との間に配置され、第１保護層を被覆する。第１金属膜は、金属からなるため、水分を通過させにくい。よって、第２保護層にクラックが生じた場合であっても、水分がクラックを介して誘電体膜に浸入することを防止する。したがって、前記態様は、第１電極層の端部と半導体基板の第１主面との間の誘電体膜の絶縁破壊をより効果的に抑制することができる。また、第１金属膜は、第１保護層と第２保護層との間に配置される。このため、保護層の表面の沿面距離が増加し、保護層表面での沿面放電の発生がより効果的に抑制される。
また、半導体装置の一態様では、前記第１保護層は、前記第２保護層および前記第１金属膜で被覆されている。
前記態様によれば、第１保護層は、第２保護層および第１金属膜で被覆されている。このため、第１保護層は、第１保護層の外面全域において、比較的高い耐湿性を有する第２保護層および第１金属膜により耐湿保護される。よって、前記態様は、外部の水分が第１保護層を介して誘電体膜に浸入することを防止し、誘電体膜の絶縁破壊をより効果的に抑制することができる。
また、半導体装置の一態様では、
前記第１保護層は、１以上の角部を含む段部を有し、
前記第１金属膜は、少なくとも１つの前記角部を被覆する。
前記態様によれば、第１保護層は１以上の角部を含む段部を有する。このため、該角部の周辺において、第２保護層内に内部応力が生じやすい。その結果、第２保護層にクラックが生じることがある。しかし、前記態様では、第１金属膜は、比較的高い耐湿性を有し、第１保護層の少なくとも１以上の角部を被覆するため、水分がクラックを介して誘電体膜に浸入することを防止する。よって、前記態様は、誘電体膜の絶縁破壊を抑制する。
また、半導体装置の一態様では、
前記第１金属膜は、前記電極層配置部と前記保護層被覆部とに跨るように配置される。
前記態様によれば、第１金属膜が、電極層配置部と保護層被覆部とに跨るように配置されることにより、第１保護層への水分の侵入を効果的に防止することができる。
また、半導体装置の別の一態様では、
前記第１金属膜は、前記電極層配置部と前記保護層被覆部との境界よりも内側に配置されている。
前記態様によれば、第１金属膜が、第１保護層の少なくとも１つの角部を被覆し、電極層配置部と保護層被覆部との境界よりも内側に配置されていることにより、第１保護層への水分侵入を効果的に防止し、保護層表面での沿面放電の発生を効果的に防止することができる。
また、半導体装置の一態様では、
前記第１電極層は、前記第１保護層に被覆されている前記端部と、中央部とを有し、
前記第１金属膜は、前記第１電極層と電気的に接続し、さらに前記第１電極層の前記中央部上に露出している。
前記態様によれば、第１金属膜は、さらに第１電極層の中央部上に配置される。このため、第１金属膜は、第１保護層を耐湿保護して上記の誘電体膜の絶縁破壊を抑制する。また、第１金属膜は、第１電極層の中央部上に露出するように配置される。このため、第１金属膜は、誘電体膜の絶縁破壊を抑制するとの機能に加え、外部接続電極としても機能する。
また、半導体装置の一態様によれば、
前記第１保護層の第３外周端は、前記第２保護層で被覆され、
前記第１金属膜は、前記第３外周端以外の前記第１保護層を連続的に被覆し、
前記第１保護層の厚みは、前記誘電体膜の前記電極層配置部の厚みと同じかそれより大きい。
前記態様によれば、第１保護層の厚みは、誘電体膜の電極層配置部の厚みと同じかそれより大きい。かかる場合、第１保護層が応力緩和層として機能して、応力に起因する第２保護層の剥離やクラックの発生を抑制する。よって、前記態様は、クラックを介して水分が誘電体膜内に浸入することを一層防止し、誘電体膜の絶縁破壊強度の低下を一層抑制することができる。また、第１金属膜は、第１保護層と第２保護層との間に配置され、第２外周端以外の第１保護層を連続的に被覆する。第１保護層は、比較的高い耐湿性を有する第１金属膜および第２保護層で二重に覆われている。よって、水分が第１保護層に浸入してさらに誘電体膜の保護層被覆部に浸入することが防止される。前記態様では、誘電体膜の絶縁破壊強度の低下をさらに抑制することができる。さらに、第１金属膜は、第１保護層と第２保護層との間に配置されるため、保護層の表面の沿面距離が増加し、保護層表面での沿面放電が抑制される。
また、半導体装置の一態様によれば、
半導体装置は、第２金属膜をさらに備え、
前記第２金属膜は、前記第１保護層の第３外周端を被覆し、開口部により前記第１金属膜から離間している。
前記態様によれば、第１保護層の第３外周端を被覆し、開口部により第１金属膜と離間している第２金属膜をさらに備える。つまり、第１，第２金属膜は、開口部を除き、第１保護層を連続的に被覆する。さらに、第１，第２金属膜および第１保護層を第２保護層が被覆する。このように、第１保護層は、比較的高い耐湿性を有する第１，第２金属膜および第２保護層で二重に覆われている。よって、水分が第１保護層に浸入してさらに誘電体膜の保護層被覆部に浸入することが防止される。前記態様は、誘電体膜の絶縁破壊をさらに抑制することができる。また、前記態様は、第１保護層の第３外周端を除き第１金属膜で連続的に被覆する場合に比べ、例えば、第１保護層の第３外周端における剥がれを効果的に防止することができる。
また、半導体装置の一態様によれば、
半導体装置は、前記第１電極層と、前記第１金属膜との間に配置された拡散防止膜をさらに備える。
前記態様によれば、拡散防止膜が第１電極層と第１金属膜との間に配置される。つまり、第１電極層と第１金属膜とが接触しないため、第１電極層を構成する成分が第１金属膜に拡散することを防止できる。これにより、半導体装置が安定して動作し得る。
また、半導体装置の一態様によれば、
前記第１電極層は、ポリシリコンからなり、
前記拡散防止膜は、Ａｌ－Ｓｉ系合金からなり、
前記第１金属膜は、Ａｌからなる。
前記態様によれば、第１電極層を構成するポリシリコン（より詳細には、ポリシリコンのＳｉ）が第１金属膜を構成するＡｌに拡散することを防止する。これにより、半導体装置が安定して動作し得る。
また、半導体装置の一態様では、
前記半導体基板の電気抵抗率は、０．００１Ωｃｍ以上１００Ωｃｍ以下である。
前記態様によれば、半導体基板が抵抗として機能するＣＲ素子を作製することができる。
また、半導体装置の一態様では、
前記第１保護層は、酸化物であり、
前記第２保護層は、窒化物である。
前記態様によれば、第１保護層は酸化物であり、第２保護層は窒化物である。このため、第１保護層は比較的高い絶縁破壊強度を有し、第２保護層は、比較的高い耐湿性を有する。よって、前記態様は、優れた絶縁破壊強度および優れた耐湿性を兼ね備える。
また、半導体装置の一態様では、
前記第１保護層は、半導体基板の主成分の酸化物からなり、
前記第２保護層は、半導体基板の主成分の窒化物からなる。
前記態様によれば、第１，第２保護層は、それぞれ半導体基板の主成分の酸化物および窒化物からなる。このため、第１保護層および第２保護層と半導体基板の第１主面との間の密着性が向上する。
また、半導体装置の一態様では、
前記半導体基板は、前記誘電体膜の前記電極層配置部が配置された前記第１主面にトレンチを有し、
前記誘電体膜の前記電極層配置部は、前記トレンチの内面を被覆して凹部を形成するように前記第１主面に連続的に配置され、
前記第１電極層は、前記凹部に入り込む入込部を有する。
半導体装置は、トレンチ構造を有するため、トレンチ構造を有しない半導体装置に比べ、誘電体膜と第１電極層との間の界面の面積が増加する。その結果、半導体装置の電気容量を増加させることができる。
本開示の一態様によれば、高い耐湿性と高い絶縁破壊強度を備えた半導体装置を提供することができる。
半導体装置の第１実施形態を示す断面図である。 図１のＡ部拡大図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の第２実施形態を示す部分拡大断面図である。 半導体装置の第３実施形態を示す部分拡大断面図である。 半導体装置の第４実施形態を示す部分拡大断面図である。 半導体装置の第５実施形態を示す部分拡大断面図である。 半導体装置の第６実施形態を示す部分拡大断面図である。 半導体装置の第７実施形態を示す部分拡大断面図である。 半導体装置の第８実施形態を示す部分拡大断面図である。 半導体装置の第９実施形態を示す断面図である。 図１１のＢ部拡大図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。 半導体装置の製造方法について説明する説明図である。
以下、本開示の一態様である半導体装置を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。また、半導体装置内の構成要素の寸法（より具体的には、厚み、長さおよび幅等）は、走査型電子顕微鏡にて撮影したＳＥＭ画像に基づいて測定した。
＜第１実施形態＞
［構成］
図１は、本開示の第１実施形態に係る半導体装置の断面を模式的に示した図である。図２は、図１のＡ部拡大図である。図１および図２に示すように、半導体装置１は、互いに対向する第１主面１１および第２主面１２を有する半導体基板１０と、第１主面１１の一部上に配置された誘電体膜２０と、誘電体膜２０の（第１主面１１と反対側の）一部上に配置された第１電極層３０と、第１電極層３０の端部３２から誘電体膜２０の第１外周端２６ａにわたり連続的に被覆する保護層９０とを備える。誘電体膜２０は、第１電極層３０が配置されている電極層配置部２１と、保護層９０に被覆されている保護層被覆部２２とを有する。
なお、図中、半導体装置１の厚みに平行な方向をＺ方向とし、順Ｚ方向を上側、逆Ｚ方向を下側とする。半導体装置１のＺ方向に直交する平面において、図が記載された紙面に平行な方向をＸ方向とし、図が記載された紙面に直交する方向をＹ方向とする。Ｘ方向、Ｙ方向、およびＺ方向は、互いに直交する。
本明細書において、保護層被覆部２２の第１外周端２６ａとは、Ｚ方向から保護層被覆部２２を見た場合の保護層被覆部２２の外周の端をいう。また、後述する第１電極層３０の第２外周端３３とは、Ｚ方向から第１電極層３０を見た場合の第１電極層３０の外周の端をいう。
保護層９０は、第１電極層３０の第２外周端３３と保護層被覆部２２の少なくとも一部を被覆する第１保護層５０と、第１保護層５０上に配置された第２保護層７０とを有する。第１保護層５０は、第２保護層７０よりも低い比誘電率を有する。一般的に低い比誘電率を有する保護層は比較的高い絶縁破壊強度を有する。第２保護層７０は、第１保護層５０よりも高い耐湿性を有する。つまり、保護層９０は、比較的高い絶縁破壊強度（耐電圧性、電気絶縁性）を有する第１保護層５０と、比較的高い耐湿性を有する第２保護層７０とを有する。このように、保護層９０は、異なる機能（絶縁破壊強度および耐湿性）を備える層を複数有する。これにより、保護層９０は、層ごとに機能を分離して有するため、保護層９０は、高電圧下であっても絶縁破壊強度および耐湿性を兼ね備える。他方、本発明とは異なり、保護層が単層からなる場合、高電圧下において保護層が絶縁破壊強度および耐湿性をいずれも十分に満足することは困難である。保護層が単層からなる場合、保護層は単一（１種）の材質からなり、絶縁破壊強度および耐湿性はトレードオフの関係にあり得る。１種の材質では、絶縁破壊強度および耐湿性のいずれかに優れる材質はあるものの、両性質を十分に満足できないからである。
また、誘電体膜２０の保護層被覆部２２の第１外周端２６ａにおける厚みは、誘電体膜２０の電極層配置部２１の厚みに比べ小さい。つまり、誘電体膜２０の保護層被覆部２２は、電極層配置部２１に比べて、少なくとも第１外周端２６ａにおいて厚みの薄い薄膜領域として理解される。ここで、保護層９０の下に配置された誘電体膜２０の表面形状により、その上に積層される保護層９０の表面形状が決定され得る。このため、誘電体膜２０の保護層被覆部２２を薄膜領域にすることにより、保護層被覆部の厚みを電極層配置部の厚みと同じにした場合に比べ、誘電体膜２０の第１外周端２６ａに対応する、第２保護層７０の段部７１の段差（より詳細には、後述する第２側面７４ｂの長さＬｂ）を小さくする。その結果、誘電体膜２０の第１外周端２６ａに対応する、第２保護層７０の段部７１の角部（より詳細には、後述する第２角部７５ｂ）付近において、クラックの発生を抑制することができる。
より具体的には、誘電体膜２０の保護層被覆部２２の第１外周端２６ａにおけるの厚みＴｂは、誘電体膜２０の電極層配置部２１の厚みＴａ（保護層被覆部２２を薄膜領域にしない場合、より詳細には、誘電体膜２０の保護層被覆部２２の厚みを電極層配置部２１の厚みと同じにした場合での、保護層被覆部２２の第１外周端２６ａにおける厚みとして理解され得る）に比べ、ΔＴ（＝Ｔａ－Ｔｂ）小さい。つまり、保護層被覆部２２は、薄膜領域にしない場合に比べ、少なくとも第１外周端２６ａにおいてΔＴ低い上面２４を有する。
第２保護層７０の表面形状は、第２保護層７０の下層の誘電体膜２０の保護層被覆部２２の表面形状により決定され得るため、誘電体膜２０の保護層被覆部２２の表面形状に対応し、これと略同一となる。このため、第２保護層７０の第２上面７３ｂは、誘電体膜２０の保護層被覆部２２を薄膜領域にしない場合に比べ、少なくとも第１外周端２６ａにおいてΔＴ低い。
つまり、第２保護層７０の第２側面７４ｂの長さＬｂは上記Ｔｂに対応し、誘電体膜２０の保護層被覆部２２を薄膜領域にしない場合の第２側面７４ｂの長さＬａは上記Ｔａに対応し、よってＬｂはＬａに比べ、ΔＴ短い（なお、図２においては、Ｌａが第１電極層３０の厚みと同じである場合、換言すれば、電極層配置部２１の厚みが第１電極層３０の厚みと同じである場合を示しているが、本実施形態はこれに限定されない）。第２上面７３ｂと、第２上面７３ｂから１段下がった第３上面７３ｃとの間の第２側面７４ｂとして理解される第２段差は、誘電体膜２０の保護層被覆部２２全体を薄膜領域にしない場合に比べ、小さくなる。その結果、第２保護層７０の段部７１において第２段差の割合が減少する。段部７１における第２段差の割合が減少したことにより、保護層被覆部２２の角部２７に対応する第２角部７５ｂ周辺において、第２保護層７０内に生じる内部応力が減少する。
これにより、第２保護層７０の第２上面７３ｂと第２側面７４ｂとから構成される第２角部７５ｂ周辺の第２保護層７０で、第２側面７４ｂの長さＬｂを短くしたことにより、第２角部７５ｂ周辺にて第２保護層７０内に生じる内部応力が低減される。これにより、第２角部７５ｂ周辺の第２保護層７０でクラックの発生が抑制される。また、角部２７（第２角部７５ｂに対応する）周辺の第２保護層７０で、クラックの発生が抑制される。
第２保護層７０において、クラックは段部７１で発生し、より詳細には、応力が集中し易い角部（図示する態様では第１角部７５ａ、第２角部７５ｂ、第３角部７５ｃ）付近において、代表的には角部を起点として、発生する傾向がある。第２保護層７０のこれらクラックのうち、誘電体膜２０の第１外周端２６ａに対応する角部（図示する態様では第２角部７５ｂ）付近に発生したクラックを介して、水分（より具体的には、大気中の水分）が誘電体膜２０に侵入し易いと考えられる。換言すれば、誘電体膜２０の第１外周端２６ａに対応する、第２保護層７０の段部７１の角部（第２角部７５ｂ）付近でのクラックの発生を抑制できれば、誘電体膜２０への水分の侵入を効果的に防止でき、ひいては、誘電体膜２０の耐圧劣化を効果的に抑制できる。
本実施形態の半導体装置１によれば、上述のように、誘電体膜２０の第１外周端２６ａに対応する、第２保護層７０の段部７１の角部（第２角部７５ｂ）付近において、クラックの発生を抑制することができる。これにより、半導体装置１は、第２保護層７０のクラックを介して水分（より具体的には、大気中の水分）が誘電体膜２０へ浸入することが防止される。よって、本実施形態では、誘電体膜２０の絶縁破壊強度の低下（誘電体膜の耐電圧性の劣化）を抑制する。
さらに、第１保護層５０は、第２保護層７０より低い比誘電率、ひいては、第２保護層７０より高い絶縁破壊強度を有し、第１電極層３０の第２外周端３３と保護層被覆部２２の少なくとも一部とを連続的に被覆する。このため、第１電極層３０の第２外周端３３と半導体基板１０の第１主面１１との間の絶縁破壊を抑制し、誘電体膜２０の絶縁破壊強度の低下を抑制することができる。
（半導体装置）
半導体装置１は、上述のように、誘電体膜２０の絶縁破壊強度の低下を抑制できるため、１００Ｖ以上の高電圧（より具体的には、６００Ｖ以上のさらなる高電圧）を印加しても動作し得る。つまり、半導体装置１は、１００Ｖ以上の定格電圧、さらに６００Ｖ以上の定格電圧に耐え得る耐電圧性を有する。
半導体装置１は、例えば、コンデンサである。半導体装置１は、例えば、高周波デジタル回路のデカップリングコンデンサ（バイパスコンデンサ）として用いられ、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクス、医療用・産業用・通信用機械などの電子機器に用いられる。ただし、半導体装置１の用途はこれに限られず、例えば、フィルタ回路や整流平滑回路などにも用いることもできる。
半導体装置１は、半導体基板１０の第２主面１２に配置された第２電極層４０をさらに備えていてよい。図示する態様では、外部接続電極として機能する第１電極層３０および第２電極層４０は、半導体基板１０を介して互いに対向して配置されている。なお、半導体装置１は、第１電極層３０および第２電極層４０にそれぞれ電気的に接続する外部接続電極をさらに備えてもよい。半導体装置１では、ワイヤまたははんだバンプによって、第１電極層３０および第２電極層４０（あるいは、存在する場合には外部接続電極）を図示しない回路基板の配線に電気的に接続することができる。
しかしながら、第２電極層４０は、半導体基板１０と誘電体膜２０との間に配置されてもよい。このとき、外部接続電極として機能する第１電極層３０と、第２電極層４０に電気的に接続された外部接続電極とが同一ＸＹ平面上に互いに離間されて配置されてもよい。
（半導体基板）
半導体基板１０は、互いに対向する第１主面１１と第２主面１２とを有する。半導体基板１０の断面形状は、図１に示すように、略矩形である。
半導体基板１０の材質は、例えば、シリコン（Ｓｉ）、ＳｉＣ、およびＧａＮのいずれかであり得る。半導体基板１０は、導電性を調整する等の目的で、不純物（ドーパント）をドーピングすることができる。電子を供給するドーパント（ドナー）は、例えば、１５族の元素（より具体的には、リン等）である。正孔を供給するドーパント（アクセプター）は、１３族の元素（より具体的には、ホウ素等）である。半導体基板１０は、ｎ型半導体基板、またはｐ型半導体基板であってもよい。半導体基板１０の電気抵抗率は、例えば、０．００１Ωｃｍ～１００Ωｃｍである。半導体基板１０の電気抵抗率が上記数値範囲内であると、半導体装置１により、半導体基板１０が抵抗として機能するＣＲ素子（コンデンサ－抵抗複合素子）を作製することができる。
半導体基板１０の厚みは、例えば、１００μｍ～７００μｍである。
なお、本明細書において、厚みは、Ｚ方向の長さをいう。
（誘電体膜）
誘電体膜２０は、第１主面１１の一部上に配置されている。誘電体膜２０は、第１電極層３０が配置されている電極層配置部２１と、保護層９０（第２保護層７０及び第１保護層５０）に被覆されている保護層被覆部２２とを有する。
誘電体膜２０の電極層配置部２１は、主として電気容量を調整する。誘電体膜２０の保護層被覆部２２は、主として半導体基板１０と、第１電極層３０との間の電気絶縁性を確保する。
誘電体膜２０の材質は、例えば、Ｓｉ系物質（より具体的には、シリコン酸化物（ＳｉＯ２）等）である。誘電体膜２０は、好ましくはシリコン酸化物からなる。誘電体膜２０がシリコン酸化物からなると、半導体装置１の電気容量を高めることができる。
誘電体膜２０の保護層被覆部２２の第１外周端２６ａにおける厚みＴｂは、誘電体膜２０の電極層配置部２１の厚みＴａに比べ小さい。誘電体膜２０の電極層配置部２１の厚みＴａは、例えば、０．１μｍ～３μｍである。
誘電体膜２０の保護層被覆部２２の断面形状は、図１および図２に示すように、例えば、略矩形であってよい。言い換えれば、図１および図２に示す構成では、誘電体膜２０は、保護層被覆部２２全体に薄膜領域を有する。しかしながら、本発明においては、保護層被覆部２２の第１外周端２６ａにおける厚さが電極層配置部２１の厚さより小さければよく、保護層被覆部２２は電極層配置部２１の側から第１外周端２６ａに向かって徐々に（例えば連続的または階段状に）薄くなるような断面形状であってもよい。より具体的には、電極層配置部２１の最小厚みは、保護層被覆部２２の最大厚み以上である。例えば、保護層被覆部２２の第１外周端２６ａにおける厚みは実質的に０であってよい。誘電体膜２０の保護層被覆部２２（薄膜領域）は、半導体装置１の製造方法で後述するように、例えば、オーバーエッチングにより形成される。誘電体膜２０の保護層被覆部２２の上面２４は、オーバーエッチングにより形成されると、オーバーエッチング以外の方法で形成された場合に比べ、粗くなる。このため、誘電体膜２０の保護層被覆部２２の上面２４は、保護層９０との接触面積が大きくなり、保護層９０との密着性が向上する。
誘電体膜２０の保護層被覆部２２の幅（上面２４の長さ）は、例えば、３０μｍ以下である。誘電体膜２０の保護層被覆部２２の長さが３０μｍ以下であると、第１電極層３０の端面（第２外周端３３）と、第１主面１１との間の絶縁性が向上する。保護層被覆部２２の幅は、保護層被覆部２２の厚みよりも大きい。
（第１電極層）
第１電極層３０は、第２電極層４０と電界を形成する。第１電極層３０は、誘電体膜２０の一部である電極層配置部２１上に配置される。第１電極層３０は、誘電体膜２０及び半導体基板１０を挟んで第２電極層４０と対向する。第１電極層３０は、保護層９０に被覆されている端部３２と、中央部３１とを有する。中央部３１は、保護層９０に被覆されておらず露出しているため、外部接続電極としても機能する。例えば、第１電極層３０は、ワイヤやはんだバンプによって回路基板に電気的に接続することができる。
第１電極層３０の材質は、例えば、金属および他の導電性材料（より具体的には、導電性樹脂、およびポリシリコン等）である。金属は、例えば、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｗ（タングステン）、Ｐｔ（プラチナ）、およびＴｉ（チタン）等ならびにこれらの合金である。第１電極層３０は、これらの金属からなる層を複数有することができる。また、これらの金属の中でも、導電性および耐湿性を高める観点から、第１電極層３０の材質は、金属およびポリシリコンが好ましく、Ａｌおよびポリシリコンがより好ましい。すなわち、第１電極層３０は、ポリシリコンまたはＡｌからなることが好ましい。第１電極層３０の耐湿性を高めるとは、例えば、ポリシリコンまたはＡｌからなる第１電極層３０によって、水分が第１電極層３０を介して誘電体膜２０へ浸入することを防止し、絶縁強度の低下を抑制することを意味する。
（第２電極層）
第２電極層４０は、半導体基板１０の第２主面１２に配置され得る。第２電極層４０は、その下面が露出しているため、外部接続電極としても機能する。例えば、第２電極層４０は、ワイヤやはんだバンプによって回路基板に電気的に接続することができる。第２電極層４０の材質は、例えば、金属および他の導電性材料（より具体的には、導電性樹脂、およびポリシリコン（多結晶シリコン）等）である。金属は、例えば、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｗ（タングステン）、Ｐｔ（プラチナ）、Ｎｉ（ニッケル）およびＴｉ（チタン）等ならびにこれらの合金である。第２電極層４０は、多層金属膜であってもよい。多層金属膜は、これらの金属からなる層を複数有することができる。多層金属膜は、例えば、Ｔｉ層、Ｎｉ層およびＡｕ層からなる第２電極層である。なお、第２電極層４０は、半導体基板１０と誘電体膜２０との間に配置してもよい。
（保護層）
保護層９０は、第１電極層３０の端部３２から誘電体膜２０の第１外周端２６ａにわたり連続的に被覆する。つまり、保護層９０は、第１電極層３０の端部３２から誘電体膜２０の第１外周端２６ａまでの範囲における第１電極層３０の端部３２及び誘電体膜２０の保護層被覆部２２と、半導体基板１０の第１主面１１の一部とを途切れることなく連続的に覆う。保護層９０は、第１保護層５０と、第１保護層５０上に配置された第２保護層７０とを有する。
（第１保護層）
第１保護層５０は、第１電極層３０の第２外周端３３と、誘電体膜２０の第４外周端２６ｂと、誘電体膜２０の保護層被覆部２２の上面２４の一部とを途切れることなく連続的に覆っている。つまり、第１保護層５０は、第１電極層３０の第２外周端３３と、誘電体膜２０の保護層被覆部２２の少なくとも一部とを連続的に被覆する。このように、第１電極層３０の第２外周端３３と、誘電体膜２０の保護層被覆部２２の上面２４との間の空間に、比較的高い絶縁破壊強度を有する第１保護層５０を設けることにより、第１電極層３０の第２外周端３３と、半導体基板１０の第１主面１１との間の短絡等の放電を防止することができる。よって、本実施形態では、半導体装置１の絶縁破壊強度を向上する。
第１保護層５０の厚みは、例えば、０．１μｍ～３μｍである。第１保護層５０の厚みが０．１μｍ～３μｍであると、半導体基板１０の第１主面１１と、第１電極層３０との間の放電の発生をさらに抑制でき、半導体装置１の絶縁破壊強度を向上する。第１保護層５０の厚みは、誘電体膜２０の電極層配置部２１の厚みと同じかそれより大きくすることができる。
第１保護層５０は、第２保護層７０よりも低い比誘電率を有し、好ましくは誘電体膜２０と同じかそれより低い比誘電率を有する。比誘電率は、ＪＩＳ Ｃ２１３８に準拠して測定可能である。比誘電率が低いほうが、絶縁破壊強度が高くなり得る。このような第１保護層５０の材質は、例えば、比誘電率の比較的低い材料である。これらの中でも、第１保護層５０の材質は、好ましくは酸化物であり、後述する半導体基板１０の主成分の酸化物（より具体的には、シリコン酸化物（ＳｉＯ２））である。つまり、第１保護層５０は、好ましくは比誘電率の比較的低い材料からなり、より好ましくは酸化物からなり、さらに好ましくは半導体基板１０の主成分の酸化物（より具体的には、シリコン酸化物（ＳｉＯ２））からなる。第１保護層５０が酸化物からなると、半導体装置１の絶縁破壊強度が向上する。
（第２保護層）
第２保護層７０は、第１電極層３０の端部３２と、第１保護層５０の上面５３および側面５４と、誘電体膜２０の保護層被覆部２２の上面２４および第１外周端２６ａと、半導体基板１０の第１主面１１の一部とを途切れることなく連続的に覆っている。つまり、第２保護層７０は、第１電極層３０の端部３２から半導体基板１０の第１主面１１の一部にわたり連続的に被覆する。第２保護層７０は、主として保護層被覆部２２を保護する。第２保護層７０は、水分が保護層被覆部２２に浸入することを防止する。また、第２保護層７０は、第１電極層３０（または存在する場合には外部接続電極）の露出部と半導体基板１０（より詳細には第１主面１１）の露出部との間で沿面放電（および場合により空気放電）が発生することを抑制する。
第２保護層７０は、上面７３（第１～第３上面７３ａ～７３ｃ）が階段状に低くなる段部７１を有する。第２保護層７０の段部７１は、上面７３および側面７４から角部７５を有して構成され、より詳細には、第１～第３上面７３ａ～７３ｃおよび第１～第３側面７４ａ～７４ｃの３つの対から第１～第３角部７５ａ～７５ｃを有して構成される。図示する態様では、段部７１は、第２保護層７０の表面にて、第１角部７５ａを形成する第１上面７３ａおよび第１側面７４ａと、第２角部７５ｂを形成する第２上面７３ｂおよび第２側面７４ｂと、第３角部７５ｃを形成する第３上面７３ｃおよび第３側面７４ｃとを有する。換言すれば、段部７１は、第１上面７３ａと第２上面７３ｂとの間の第１段差（第１側面７４ａに対応する）、第２上面７３ｂと第３上面７３ｃとの間の第２段差（第２側面７４ｂに対応する）、第３上面７３ｃと第１主面１１との間の第３段差（第３側面７４ｃに対応する）を有して、第２保護層７０の表面に階段状に順次下がって形成される。
各段差につき、段差を構成する上面および側面、ならびに上面および側面により形成される角部の形状については、図示する態様（断面形状）に限定されない。存在する複数の上面は、互いに平行（断面においては平行な直線）であり得るが、これに限定されず、実際には、傾斜していたり、湾曲していたり、凹凸が存在していたりしてもよい。また、存在する複数の側面も、互いに平行であり得るが、これに限定されず、実際には、傾斜していたり、湾曲していたり、凹凸が存在していたりしてもよい。存在する任意の角部を形成する対を成す上面と側面とは、それぞれ略垂直（約９０°）で接続してもよく、略垂直（約９０°）以外の角度で接続してもよい。存在する複数の角部は、いずれも、略直角（約９０°）であり得るが、これに限定されず、実際には、丸みを帯びていたり、部分的に欠けていたりしてもよい。なお、本明細書において、「略垂直（約９０°）」および「略直角（約９０°）」は、９０°に限定されず、現実的なばらつきの範囲を考慮して、９０°付近の角度も含む。「略垂直（約９０°）以外の角度」は、現実的なばらつきの範囲を超える任意の適切な角度であり得る。
第２保護層７０の厚みは、例えば、０．１μｍ～３μｍである。第２保護層７０の厚みが０．１μｍ～３μｍであると、第２保護層７０の耐湿性が向上し、水分が保護層被覆部２２に到達することをさらに防止する。ここで、第２保護層７０の厚みは、角部５５周辺の厚みではなく、例えば、第２保護層７０の第１上面７３ａと第１電極層３０の上面との間のＺ方向の長さ、第２保護層７０の第２上面７３ｂと誘電体膜２０の保護層被覆部２２の上面２４との間のＺ方向の長さ、および第２保護層７０の第３上面７３ｃと半導体基板１０の第１主面１１との間のＺ方向の長さである。第２保護層７０の厚みは、誘電体膜２０の電極層配置部２１の厚みと同じかそれより大きくすることができる。
第２保護層７０は、第１保護層５０よりも高い耐湿性を有し、好ましくは誘電体膜２０よりも高い耐湿性を有する。耐湿性は、さまざまな測定方法が知られているが、第２保護層７０、第１保護層５０および誘電体膜２０を同一の測定方法により同一条件下で評価することにより、これらの耐湿性を相対的に評価することができる。第２保護層７０の材質は、第１保護層５０よりも耐湿性の高い材料から選択される。このような第２保護層７０の材質は、例えば、窒化物であり、好ましくは、後述する半導体基板１０の主成分の窒化物（より具体的には、シリコン窒化物（ＳｉＮ））である。つまり、第２保護層７０は、好ましくは窒化物からなり、より好ましくは半導体基板１０の主成分の窒化物（より具体的には、シリコン酸化物）からなる。第２保護層７０が窒化物からなると、誘電体膜２０は、半導体基板１０の第１主面１１上に設けられ、電極層配置部２１の上面が第１電極層３０で被覆され、保護層被覆部２２の一部が第１電極層３０の端部３２や第１保護層５０を介して間接的に第２保護層７０に被覆され、保護層被覆部２２の残りの一部が直接的に第２保護層７０に被覆されることにより、誘電体膜２０の外面が、誘電体膜２０よりも耐湿性の高い材料によって被覆される。これにより、誘電体膜２０に水分が浸入することが抑制されることにより、半導体装置１の耐湿性が向上する。
［半導体装置の製造方法］
次に、半導体装置１の製造方法の一例について説明する。
半導体装置１の製造方法は、
半導体基板１０の第１主面１１上の一部に誘電体膜２０（より詳細には、図１～２を参照して上述した誘電体膜２０の前駆体であって、電極層配置部２１と、後に保護層被覆部２２となる部分とを含む）を形成する誘電体膜形成工程と、
誘電体膜２０の一部上に第１電極層３０を形成し、誘電体膜２０の一部を除去して保護層被覆部２２（薄膜領域）を形成する（これにより、電極層配置部２１および保護層被覆部２２を有する誘電体膜２０が形成される）第１電極層形成工程と、
第１電極層３０の第２外周端３３と、誘電体膜２０の第４外周端２６ｂとを連続的に被覆する第１保護層５０を形成する第１保護層形成工程と、
第１電極層３０の端部３２から第１主面１１にわたり連続的に被覆する第２保護層７０を形成する第２保護層形成工程と、
半導体基板１０の第２主面１２に第２電極層４０を形成する第２電極層形成工程と
を含む。
半導体装置１の製造方法は、上記で得られた複数の半導体装置構造を有する構造体（マザー集積体）を、ダイシングにより個片化するダイシング工程をさらに含むことができる。
具体的に、図３Ａ～図３Ｆを参照して、半導体装置１の製造方法の一例について説明する。図３Ａ～図３Ｆは、半導体装置１の製造方法を説明するための図である。半導体装置１の製造方法は、誘電体膜形成工程と、第１電極層形成工程と、第１保護層形成工程と、第２保護層形成工程と、第２電極層形成工程と、ダイシング工程とを含む。なお、誘電体膜形成工程から第２電極層形成工程までに半導体装置１が集積したマザー集積体を作製するが、説明の便宜上、１個の半導体装置１に着目して、製造方法を説明する。
（誘電体膜形成工程）
誘電体膜形成工程では、図３Ａに示すように、半導体基板１０の第１主面１１の一部上に誘電体膜２０を形成する。誘電体膜形成工程では、例えば、半導体基板１０の第１主面１１上に誘電体膜２０を形成し、誘電体膜２０をパターンニングする。具体的には、半導体基板１０としてシリコン基板を準備する。化学気相成長法（ＣＶＤ法）を用いて、半導体基板１０の第１主面１１上に、厚みが０．１～３μｍとなるように、例えば、ＳｉＯ２の誘電体膜２０を形成する。
次いで、フォトリソグラフィー法およびドライエッチング法により、半導体基板１０の第１主面１１上に形成された誘電体膜２０をパターンニングする。例えば、フォトリソグラフィー法では、液体レジストをスピンコートして、誘電体膜２０上にフォトレジスト膜を形成する。所定のパターンに対応するマスクを介してフォトレジスト膜を露光する。露光されたフォトレジスト膜を現像する。ドライエッチング法では、例えば、反応性イオンエッチング（ＲＩＥ）を用いてフォトレジスト膜によって被覆されていない誘電体膜２０を選択的に除去する。その後、フォトレジスト膜を除去する。これにより、所定のパターンを有する誘電体膜２０（より詳細には、図１～２を参照して上述した誘電体膜２０の前駆体であって、電極層配置部２１と、後に保護層被覆部２２となる部分とを含む）が半導体基板１０の第１主面１１上に形成される。
（第１電極層形成工程）
第１電極層形成工程では、図３Ｂおよび図３Ｃに示すように、誘電体膜２０上の一部に第１電極層３０を形成し、誘電体膜２０の一部を除去して保護層被覆部２２（薄膜領域）を形成する。第１電極層形成工程では、例えば、誘電体膜２０が配置された半導体基板１０の第１主面１１に第１電極層３０を形成し、第１電極層３０をパターンニングする。具体的には、図３Ｂに示すように、スパッタ法または真空蒸着法を用いて、誘電体膜２０が配置された半導体基板１０の第１主面１１に、厚みが０．１～３μｍとなるように、例えば、Ａｌの第１電極層３０を形成する。
次いで、フォトリソグラフィー法およびドライエッチング法により、第１電極層３０をパターンニングする。具体的には、図３Ｂに示すように、マスク層（より具体的には、フォトレジスト層）８０を第１電極層３０にパターンニングして形成する。次いで、図３Ｃに示すように、第１電極層３０をパターンニングする。第１電極層３０のパターンニングでは、所望のパターンを構成しない不要な第１電極層３０を除去する。さらに、オーバーエッチングにより、誘電体膜２０の一部も除去する。次いで、マスク層８０を除去する。これにより、所定のパターンを有する第１電極層３０を形成し、誘電体膜２０の保護層被覆部２２（薄膜領域）を形成する。
誘電体膜２０の保護層被覆部２２の上面２４は、エッチング処理により形成されるため、エッチング処理を行わない場合に比べ、粗くなる。上面２４が粗くなると、上面２４と、後の第１，第２保護層形成工程で形成される第１，第２保護層５０，７０との接触面積が大きくなり、誘電体膜２０の保護層被覆部２２と第１，第２保護層５０，７０との密着性が向上する。
（第１保護層形成工程）
第１保護層形成工程では、図３Ｄに示すように、第１電極層３０の第２外周端３３と誘電体膜２０の第４外周端２６ｂとを連続的に被覆する第１保護層５０を形成する。具体的には、ＣＶＤ法を用いて、例えば、ＳｉО２の第１保護層５０を形成し、フォトリソグラフィー法およびドライエッチング法を用いてパターンニングする。以上のようにして第１保護層５０を形成する。また、第１保護層５０は、厚みが０．１～３μｍとなるように形成する。これにより、第１保護層５０が形成される。
（第２保護層形成工程）
第２保護層形成工程では、図３Ｅに示すように、第１電極層３０の端部３２から半導体基板１０の第１主面１１にわたり連続的に被覆する第２保護層７０を形成する。具体的には、ＣＶＤ法を用いて、例えば、ＳｉＮの第２保護層７０を形成し、フォトリソグラフィー法およびウェットエッチング法を用いてパターンニングする。以上のようにして第２保護層７０を形成する。また、第２保護層７０は、厚みが０．１～３μｍとなるように形成する。これにより、第２保護層７０が形成される。
（第２電極層形成工程）
第２電極層形成工程では、図３Ｆに示すように、半導体基板１０の第２主面１２に第２電極層４０を形成する。具体的には、第２電極層形成工程では、例えば、スパッタ法および真空蒸着法を用いて、半導体基板１０の第２主面１２に順にＴｉ層、Ｎｉ層およびＡｕ層を形成する。これにより、３層からなる多層金属膜が形成される。得られる多層金属膜は、半導体基板１０側から順にＴｉ層、Ｎｉ層、Ａｕ層と積層した３層の第２電極層４０を形成する。このようにしてマザー積層体を得る。第２電極層形成工程では、第２電極層４０を第２主面１２に形成する前に、第２主面１２をグラインドし、研削処理を施してもよい。
（ダイシング工程）
ダイシング工程では、マザー積層体をダイシングにより個片化して半導体装置１を作製する。
＜第２実施形態＞
［構成］
図４は、第２実施形態に係る半導体装置１Ａの断面を模式的に示した拡大断面図である。第２実施形態は、第１実施形態の変形例であって、第１保護層の配置箇所の点で第１実施形態と相違する。この相違する構成を以下で説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
図４に示すように、第２実施形態に係る半導体装置１Ａでは、第１保護層５０Ａは、第１電極層３０の端部３２から誘電体膜２０の保護層被覆部２２の少なくとも一部にわたり連続的に被覆する。つまり、第１保護層５０Ａは、第１電極層３０の端部３２および第２外周端３３と、誘電体膜２０の第１外周端２６ａおよび上面２４の一部とを途切れることなく連続的に覆っている。このように、第１保護層５０Ａは、第１電極層３０の端部３２をさらに被覆する。つまり、第１保護層５０Ａは第２保護層７０Ａよりも低い比誘電率を有し、かつ、第１電極層３０と半導体基板１０との間の保護層９０の表面の沿面距離、より詳細には、第１電極層３０の露出部（第２保護層７０Ａで被覆されていない部分）と半導体基板１０の露出部（第２保護層７０Ａで被覆されていない、第１主面の部分）との間の第２保護層７０Ａ表面の距離（代表的には、これらの間の最短距離）が、第１保護層５０Ａが第１電極層３０の端部３２上に存在していることによって増加する。このため、沿面放電が抑制でき、第１電極層３０と半導体基板１０との間の耐電圧性を向上させることができる。
第２保護層７０Ａは、第１電極層３０の端部３２から半導体基板１０の第１主面１１にわたり連続的に被覆する。より具体的には、第２保護層７０Ａは、第１電極層３０の端部３２と、第１保護層５０Ａの第２側面５４ｂ（内周端）、第１上面５３ａおよび第１側面５４ａと、誘電体膜２０の上面２４および第１外周端２６ａとを途切れることなく連続的に被覆する。
［半導体装置１Ａの製造方法］
半導体装置１Ａの製造方法は、第１保護層形成工程における第１保護層のパターン、および所望により第２保護層形成工程における第２保護層のパターンを変更すること以外は、第１実施形態の半導体装置１の製造方法と同様にする。
＜第３実施形態＞
［構成］
図５は、第３実施形態に係る半導体装置１Ｂの断面を模式的に示した拡大断面図である。第３実施形態は、第２実施形態の変形例であって、第１保護層の配置箇所の点で第２実施形態と相違する。この相違する構成を以下で説明する。なお、第３実施形態において、第１，２実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
図５に示すように、第３実施形態に係る半導体装置１Ｂでは、第１保護層５０Ｂは、第１電極層３０の端部３２から誘電体膜２０の保護層被覆部２２の第１外周端２６ａにわたり連続的に被覆する。つまり、第１保護層５０Ｂは、第１電極層３０の端部３２および第２外周端３３と、誘電体膜２０の第４外周端２６ｂ、上面２４および第１外周端２６ａと、半導体基板１０の第１主面１１の一部とを途切れることなく連続的に覆っている。このように、第１保護層５０Ｂは、誘電体膜２０の保護層被覆部２２の第１外周端２６ａをさらに被覆し、第１保護層５０Ｂが第１電極層３０を被覆する面積を増加させる。このため、第１電極層３０の第２外周端３３と半導体基板１０の第１主面１１との間の絶縁破壊を一層抑制し、誘電体膜２０の絶縁破壊強度の低下を一層抑制することができる。
第１保護層５０Ｂは、上面（第１～第３上面５３ａ～５３ｃ）が階段状に低くなる段部５１を有する。第１保護層５０Ｂの段部５１は、第１～第３上面５３ａ～５３ｃおよび第１～第３側面５４ａ～５４ｃの３つの対から第１～第３角部５５ａ～５５ｃを有し、第１上面５３ａと第４側面との１つの対から第４角部５５ｄを有して構成される。図示する態様では、段部５１は、第１保護層５０Ｂの表面にて、第１角部５５ａを形成する第１上面５３ａおよび第１側面５４ａと、第２角部５５ｂを形成する第２上面５３ｂおよび第２側面５４ｂと、第３角部５５ｃを形成する第３上面５３ｃおよび第３側面５４ｃと、第１上面５３ａの内側縁にて第４角部５５ｄを形成する第４側面（内周端）５４ｄとを有する。換言すれば、段部５１は、第１上面５３ａと第２上面５３ｂとの間の第１段差（第１側面５４ａに対応する）、第２上面５３ｂと第３上面５３ｃとの間の第２段差（第２側面５４ｂに対応する）、第３上面５３ｃと第１主面１１との間の第３段差（第３側面５４ｃに対応する）を有して、第１保護層５０Ｂの表面に階段状に順次下がって形成される。
各段差につき、段差を構成する上面および側面、ならびに上面および側面により形成される角部の形状については、図示する態様（断面形状）に限定されず、実施形態１において段差について上述した説明が同様に当て嵌まり得る。
第２保護層７０Ｂは、第１保護層５０Ｂの第４側面５４ｄ（内周端）から第１保護層５０Ｂの第３側面５４ｃにわたり連続的に被覆する。つまり、第２保護層７０Ｂは、第１電極層３０の上面の一部と、第１保護層５０Ｂの第１～第３上面５３ａ～５３ｃおよび第１～第４側面５４ａ～５４ｄと半導体基板１０の第１主面１１の一部とを途切れることなく連続的に覆っている。
［半導体装置１Ｂの製造方法］
半導体装置１Ｂの製造方法は、第１保護層形成工程における第１保護層のパターン、および所望により第２保護層形成工程における第２保護層のパターンを変更すること以外は、第１実施形態の半導体装置１の製造方法と同様にする。
＜第４実施形態＞
［構成］
図６は、第４実施形態に係る半導体装置１Ｃの断面を模式的に示した拡大断面図である。第４実施形態は、第３実施形態の変形例であって、第１金属膜をさらに備える点で第３実施形態と相違する。この相違する構成を以下で説明する。なお、第４実施形態において、第１～第３実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
図６に示すように、第４実施形態に係る半導体装置１Ｃは、第１金属膜６０をさらに備える。第１金属膜６０は、第１保護層５０Ｂと第２保護層７０Ｃとの間に配置されている。第１金属膜６０は、第１保護層５０Ｂの少なくとも一部を被覆する。具体的には、第１金属膜６０は、第１保護層５０Ｂの第１上面５３ａと、第１角部５５ａと、第１側面５４ａとを連続的に被覆している。つまり、第１金属膜６０は、第２保護層７０Ｃの第１段差付近の内周面に接して形成されている。第１金属膜６０は、金属からなり透湿性が低いため、水分を通過させにくく、第１保護層５０Ｂよりも耐湿性が高い。これにより、第２保護層７０Ｃに、特に、第２保護層７０Ｃの第１角部７５ａおよび第１金属膜６０の角部６５周辺の第２保護層７０Ｃにクラックが生じた場合であっても、水分がクラックを介して誘電体膜２０に浸入することを防止する。したがって、第１電極層３０の端部と、半導体基板１０の第１主面１１との間の絶縁破壊を一層抑制し、誘電体膜２０の絶縁破壊強度の低下を一層抑制することができる。また、第１金属膜６０は、第１保護層５０Ｂと第２保護層７０Ｃとの間に配置されるため、保護層９０の表面の沿面距離、より詳細には、第１電極層３０の露出部（第２保護層７０Ｃで被覆されていない部分）と半導体基板１０の露出部（第２保護層７０Ｃで被覆されていない、第１主面１１の部分）との間の第２保護層７０Ｃ表面の距離（代表的には、これらの間の最短距離）が増加し、保護層９０表面での沿面放電が抑制される。
第１保護層５０Ｂは１以上の角部を含む段部５１を有し、第１金属膜６０は、第１保護層５０Ｂの少なくとも１つの角部を被覆する。具体的には、第１金属膜６０は、第１保護層５０Ｂの第１上面５３ａと、第１角部５５ａと、第１側面５４ａとを連続的に被覆する。第１金属膜６０は、第１保護層５０Ｂの複数の角部（第１～第４角部５５ａ，５５ｂ，５５ｃ，５５ｄ）のいずれかを被覆することが好ましく、複数の角部（第１～第４角部５５ａ，５５ｂ，５５ｃ，５５ｄの２つ以上）を被覆することがより好ましい。第２保護層７０Ｃが段部７１を有する場合、クラックは、第２保護層７０Ｃの外周の角部７５ａ，７５ｂ，７５ｃ周辺、および内周の角部（より具体的には、第１金属膜６０の角部６５と接する部分、第１保護層の角部５５ｂ，５５ｃと接する部分）周辺で発生しやすいからである。特に、第１金属膜６０が誘電体膜２０の電極層配置部２１と保護層被覆部２２とに跨るように配置されることが好ましい。より具体的には、誘電体膜２０の保護層被覆部２２を薄膜領域とすることにより、第１上面５３ａと第１上面５３ａから１段分下がった第２上面５３ｂとから構成される第１段差が大きくなるため、第１金属膜６０は、第１保護層５０Ｂの複数の角部（第１～第４角部５５ａ，５５ｂ，５５ｃ，５５ｄ）のうち、第１角部５５ａを被覆することが好ましい。第１金属膜６０は金属からなるため、耐湿性に優れる。このため、第２保護層７０Ｃの外周の角部７５ａ，７５ｂ，７５ｃ周辺、および内周の角部でクラックが発生したとしても、第１金属膜６０により、水分が第１保護層５０Ｂへ浸入することを防止する。
第１保護層５０Ｂは、第２保護層７０Ｃおよび第１金属膜６０で被覆されている。このため、第１保護層５０Ｂは、第１保護層５０Ｂの外面全域において、比較的高い耐湿性を有する第２保護層７０Ｃおよび第１金属膜６０で耐湿保護されている。よって、外部の水分が第１保護層５０Ｂを介して誘電体膜２０に浸入することを防止し、誘電体膜２０の絶縁破壊強度の低下を一層抑制する。
第１金属膜６０の厚みは、例えば、０．１μｍ～３μｍである。第１金属膜６０の厚みが０．１μｍ～３μｍであると、水分の誘電体膜２０への浸入を防止することができ、半導体装置１Ｃの耐湿性が向上する。
第１金属膜６０の材質は、第１金属膜６０の耐湿性を向上させる観点から、例えば、金属（より具体的には、Ａｌ等）である。第１金属膜６０の材質は、これらの中でもＡｌであることが好ましい。つまり、第１保護層５０Ｂは、Ａｌからなることが好ましい。
［半導体装置１Ｃの製造方法］
半導体装置１Ｃの製造方法は、第１保護層形成工程の後、第２保護層形成工程の前に、第１金属膜形成工程をさらに含むこと以外は、第３実施形態の半導体装置１Ｂの製造方法と同様にする。第１金属膜形成工程は、誘電体膜、第１電極層および第１保護層が形成された半導体基板の露出表面に、スパッタ法または真空蒸着法を用いて金属膜を形成し、次いで、フォトリソグラフィー法およびドライエッチング法により、上記金属膜を第１金属膜６０にパターンニングすることに実施してよい。
＜第５実施形態＞
［構成］
図７は、第５実施形態に係る半導体装置１Ｄの断面を模式的に示した拡大断面図である。第５実施形態は、第４実施形態の変形例であって、第１金属膜の配置箇所の点で第４実施形態と相違する。この相違する構成を以下で説明する。なお、第５実施形態において、第１～第４実施形態と同一の符号は、第１～第４実施形態と同じ構成であるため、その説明を省略する。
図７に示すように、第５実施形態に係る半導体装置１Ｄでは、第１電極層３０は、第１保護層５０Ｂに被覆されている端部３２と、中央部３１とを有する。第１金属膜６０Ｄは、第１保護層５０Ｂの第１上面５３ａ上に配置される。さらに第１金属膜６０Ｄは、第１電極層３０の中央部３１上に露出するように配置され、第１電極層３０と電気的に接続する。よって、第１金属膜６０Ｄは、上記の誘電体膜２０の絶縁破壊を抑制するとの機能に加え、外部接続電極としても機能する。
第１金属膜６０Ｄは、図示する断面において、一方の第１保護層５０Ｂの第１上面５３ａから、他方の第１保護層５０Ｂの第１上面５３ａにわたり連続的に第１保護層５０Ｂおよび第１電極層３０の中央部３１を被覆する。第１金属膜６０Ｄは、第１電極層３０の中央部３１を被覆する中央部６１Ｄと、第１保護層５０Ｂを被覆する端部６２Ｄとを有する。第１金属膜６０Ｄは、第１保護層５０Ｂの角部５５ｄを被覆する。
第２保護層７０Ｄは、第１金属膜６０Ｄの側面６４ｄから第１保護層５０Ｂの第３側面５４ｃにわたり第１保護層５０Ｂおよび第１金属膜６０Ｄの端部６２Ｄを連続的に被覆する。つまり、第２保護層７０Ｄは、第１金属膜６０Ｄの中央部６１Ｄの一部および端部６２Ｄと、第１保護層５０Ｂとを被覆する。第１金属膜６０Ｄは、誘電体膜２０の電極層配置部２１と保護層被覆部２２との境界よりも内側に配置されている（換言すれば、第１電極層３０の中央部３１側に離間している）。第１金属膜６０Ｄは、第１保護層５０Ｂの角部５５ｄを被覆し、電極層配置部２１と保護層被覆部２２との境界よりも内側に配置されることにより、第１保護層５０Ｂへの水分侵入を効果的に防止できる。また、これにより、第２保護層７０Ｄの表面の沿面距離、より詳細には、第１金属膜６０Ｄの露出部（第２保護層７０Ｄで被覆されていない、中央部６１Ｄの部分）と半導体基板１０の露出部（第２保護層７０Ｄで被覆されていない、第１主面の部分）との間の第２保護層７０Ｄ表面の距離（代表的には、これらの間の最短距離）が増加し、保護層表面での沿面放電の発生を効果的に防止することができる。
［半導体装置１Ｄの製造方法］
半導体装置１Ｄの製造方法は、第１金属膜形成工程における第１金属膜のパターン、および第２保護層形成工程における第２保護層のパターンを変更すること以外は、第４実施形態の半導体装置１Ｃの製造方法と同様にする。
＜第６実施形態＞
［構成］
図８は、第６実施形態に係る半導体装置１Ｅの断面を模式的に示した拡大断面図である。第６実施形態は、第５実施形態の変形例であって、第１金属膜６０Ｅの配置箇所の点で第５実施形態と相違する。この相違する構成を以下で説明する。なお、第６実施形態において、第１～第５実施形態と同一の符号は、それぞれ第１～第５実施形態と同じ構成であるため、その説明を省略する。
図８に示すように、第６実施形態に係る半導体装置１Ｅでは、第１保護層５０Ｂの第３外周端（第３側面５４ｃ）は、第２保護層７０Ｅで被覆される。第１金属膜６０Ｅは、第１電極層３０の中央部３１と、第３外周端以外の第１保護層５０Ｂとを連続的に被覆する。つまり、第１金属膜６０Ｅは、図示する断面において、一方の第１保護層５０Ｂの第３上面５３ｃから、他方の第１保護層５０Ｂの第３上面５３ｃにわたり連続的に被覆する。第１保護層５０Ｂの厚みは、誘電体膜２０の電極層配置部２１の厚みと同じかそれよりも大きい。
このため、第１保護層５０Ｂが応力緩和層として機能して、応力に起因する第２保護層７０Ｅの剥離やクラックの発生を抑制する。よって、クラックを介して水分が誘電体膜２０内に浸入することをさらに防止し、誘電体膜２０の絶縁破壊強度の低下をさらに抑制することができる。
また、第１金属膜６０Ｅは、第１保護層５０Ｂと第２保護層７０Ｅとの間に配置され、第１保護層５０Ｂの第３外周端以外の第１保護層５０Ｂを連続的に被覆する。第１保護層５０Ｂは、比較的高い耐湿性を有する第１金属膜６０Ｅおよび第２保護層７０Ｅで二重に覆われている。よって、水分が第１保護層５０Ｂに浸入してさらに誘電体膜２０の保護層被覆部２２に浸入することが防止され、誘電体膜２０の絶縁破壊強度の低下をさらに抑制することができる。
また、第１金属膜６０Ｅは、第１保護層５０Ｂの第３外周端を除き第１保護層５０Ｂを連続的に被覆する。このため、第２保護層７０Ｂでクラックが発生したとしても、水分が誘電体膜２０の保護層被覆部２２に浸入することを防止する。
第１金属膜６０Ｅの第５外周端（側面６４２に相当）は、第１主面１１と離間して配置されている。このため、第１金属膜６０Ｅの第５外周端と、第１主面１１とが電気的に接続していない。つまり、第１電極層３０と半導体基板１０とは電気的に絶縁している。
第２保護層７０Ｅは、第１金属膜６０Ｅの側面６４２から第１保護層５０Ｂの第３側面５４ｃにわたり第１保護層５０Ｂおよび第１金属膜６０Ｅを連続的に被覆する。
［半導体装置１Ｅの製造方法］
半導体装置１Ｅの製造方法は、第１金属膜形成工程における第１金属膜のパターン、および第２保護層形成工程における第２保護層のパターンを変更すること以外は、第５実施形態の半導体装置１Ｄの製造方法と同様にする。
＜第７実施形態＞
［構成］
図９は、第７実施形態に係る半導体装置１Ｆの断面を模式的に示した拡大断面図である。第７実施形態は、第５実施形態の変形例であって、第１金属膜６０Ｆの配置箇所の点および第２金属膜６３をさらに備える点で第５実施形態と相違する。この相違する構成を以下で説明する。なお、第７実施形態において、第１～第５実施形態と同一の符号は、それぞれ第１～第５実施形態と同じ構成であるため、その説明を省略する。
図９に示すように、第７実施形態に係る半導体装置１Ｆは、第２金属膜６３をさらに備える。第２金属膜６３は、第１保護層５０Ｂの第３外周端（第３側面５４ｃに相当）を被覆し、開口部６４により第１金属膜６０Ｆと離間している。開口部６４は、第１保護層５０Ｂの第２上面５３ｂが第２保護層７０Ｆと接触するように、配置される。つまり、第１金属膜６０Ｆおよび第２金属膜６３は、第１保護層５０Ｂの第１～第４角部５５ａ，５５ｂ，５５ｃ、５５ｄを被覆するように、開口部６４を除き、第１保護層５０Ｂを連続的に被覆する。さらに、第１金属膜６０Ｆ、第２金属膜６３および第１保護層５０Ｂを第２保護層７０Ｆが被覆する。このように、第１保護層５０Ｂは、比較的高い耐湿性を有する第１金属膜６０Ｆ、第２金属膜６３および第２保護層７０Ｆで二重に覆われている。よって、水分が第２保護層７０Ｆを介して浸入したとしても、誘電体膜２０の保護層被覆部２２に浸入することが防止され、誘電体膜２０の絶縁破壊をさらに抑制することができる。
また、本実施形態は、第１保護層５０Ｂの第３外周端を除き第１金属膜６０Ｅで連続的に被覆する第６実施形態とは異なり、第１保護層５０Ｂの第３外周端を被覆している。このため、例えば、第１保護層５０Ｂの第３外周端における剥がれを効果的に防止することができる。
第２金属膜６３は、開口部６４により第１金属膜６０Ｆから離間している。このため、第２金属膜６３は、第１金属膜６０Ｆと電気的に接続していない。つまり、第１電極層３０と半導体基板１０とは電気的に絶縁している。なお、開口部６４は、第１保護層５０Ｂの第２上面５３ｂ上に設けられているが、これに限定されない。開口部６４は、第１保護層５０Ｂの第１上面５３ａおよび／または第３上面５３ｃ上に設けられてもよい。好ましくは、開口部６４は、第１～第３上面５３ａ，５３ｂ，５３ｃ上に設けられ、かつ第１金属膜６０Ｆおよび第２金属膜６３が第１保護層５０Ｂの第１～第４角部５５ａ，５５ｂ，５５ｃ，５５ｄのすべてを被覆する。
開口部６４は、半導体装置１ＦをＺ方向から見た場合に、誘電体膜２０の保護層被覆部２２の第１外周端２６ａより内側（誘電体膜２０の電極層配置部２１側）に配置されている。
［半導体装置１Ｆの製造方法］
半導体装置１Ｆの製造方法は、第１金属膜形成工程における第１金属膜のパターン、および第２保護層形成工程における第２保護層のパターンを変更する以外は、第５実施形態の半導体装置１Ｄの製造方法と同様にする。第２金属膜６３は、第１金属膜形成工程において、第１金属膜６０Ｆと同時に第２金属膜６３を形成することができる。
＜第８実施形態＞
［構成］
図１０は、第８実施形態に係る半導体装置１Ｇの断面を模式的に示した拡大断面図である。第８実施形態は、第５実施形態の変形例であって、拡散防止膜１００をさらに備える点で第５実施形態と相違する。この相違する構成を以下で説明する。なお、第８実施形態において、第１～第５実施形態と同一の符号は、それぞれ第１～第５実施形態と同じ構成であるため、その説明を省略する。
図１０に示すように、第８実施形態に係る半導体装置１Ｇでは、拡散防止膜１００は、第１電極層３０と、第１金属膜６０Ｇとの間に配置されている。第１電極層３０と第１金属膜６０Ｇとが接触しないため、第１電極層３０を構成する成分が第１金属膜６０Ｇに拡散することを防止できる。これにより、半導体装置１Ｇが安定して動作し得る。例えば、第１電極層３０がポリシリコンからなり、第１金属膜６０ＧがＡｌからなり、拡散防止膜１００がＡｌ－Ｓｉ系合金からなる場合、拡散防止膜１００により、第１電極層３０を構成する成分であるポリシリコンが第１金属膜６０Ｇに拡散することが防止される。
拡散防止膜１００は、第１電極層３０の一部に配置される。第１保護層５０Ｇは、拡散防止膜１００の端部１０１から誘電体膜２０の保護層被覆部２２の第１外周端２６ａにわたり、拡散防止膜１００の端部１０１、第１電極層３０の一部および保護層被覆部２２を連続的に被覆する。第１金属膜６０Ｇは、第１保護層５０Ｇの内周端（第５側面５４ｅに相当）と、拡散防止膜１００の中央部１０２とを被覆する。
［半導体装置１Ｇの製造方法］
半導体装置１Ｇの製造方法は、第１電極層形成工程の後、第１保護層形成工程の前に、拡散防止膜形成工程をさらに含む以外は、第５実施形態の半導体装置１Ｄの製造方法と同様にする。
（拡散防止膜形成工程）
拡散防止膜形成工程では、第１電極層３０の中央部３１に拡散防止膜１００を形成する。拡散防止膜形成工程では、例えば、第１電極層３０が配置された半導体基板１０に拡散防止膜１００を形成し、拡散防止膜１００をパターンニングする。具体的には、スパッタまたは蒸着法を用いて、第１電極層３０が配置された半導体基板１０に、厚みが０．１～３μｍとなるように、例えば、Ａｌ－Ｓｉ系合金の拡散防止膜１００を形成する。次いで、フォトリソグラフィー法およびドライエッチング法により、拡散防止膜１００をパターンニングする。
（第１保護層形成工程）
第１保護層形成工程では、拡散防止膜１００の端部１０１、第１電極層３０の一部および保護層被覆部２２を連続的に被覆する第１保護層５０Ｇを形成する。
（第１金属膜形成工程）
第１金属膜形成工程では、第１保護層５０Ｇの内周端（第５側面５４ｅに相当）と、拡散防止膜１００の中央部１０２とを被覆する第１金属膜６０Ｇを形成する。
＜第９実施形態＞
［構成］
図１１は、第９実施形態に係る半導体装置１Ｈの断面を模式的に示した図である。第９実施形態は、第４実施形態の変形例であって、トレンチ構造（溝構造）を有する点で第４実施形態と相違する。この相違する構成を以下で説明する。なお、第９実施形態において、第１～第４実施形態と同一の符号は、第４実施形態と同じ構成であるため、その説明を省略する。
図１１に示すように、第９実施形態に係る半導体装置１Ｈでは、半導体基板１０Ｈは、誘電体膜２０Ｈの電極層配置部２１Ｈが配置された第１主面１１Ｈにトレンチ（溝）１３を有する。誘電体膜２０Ｈの電極層配置部２１Ｈは、トレンチ１３の内面を被覆して凹部２５を形成するように、トレンチ１３の内面を含む第１主面１１Ｈに配置される。第１電極層３０Ｈは、凹部２５に入り込む入込部３６を有する。
半導体装置１Ｈはトレンチ構造１４を有するため、トレンチ構造１４を有しない半導体装置に比べ、誘電体膜２０Ｈと第１電極層３０Ｈとで構成される界面の面積が増加する。これにより、半導体装置１Ｈは、電気容量を増加させることができる。
誘電体膜２０Ｈの電極層配置部２１Ｈは、トレンチ１３の内面を被覆する凹部２５を有する。第１電極層３０Ｈは、平面部３５と、入込部３６とを有する。入込部３６は、平面部３５から逆Ｚ方向に延在し、凹部２５を充填する。第１電極層３０Ｈは、櫛の形状を有する。
入込部３６の形状（ＺＸ平面における断面形状）は、図１１に示すように、逆Ｚ方向に延在する矩形状である。また、入込部３６の形状（ＸＹ平面における断面形状）は、例えば、多角形（より具体的には、四角形、五角形、および六角形等）、および円である。
入込部３６の形状（ＺＸ平面における断面形状）は、その下端部が底面を有する形状となっている。底面の形状は、例えば、多角形（より具体的には、四角形、五角形、六角形）、および円等である。なお、入込部３６の形状（ＺＸ平面における断面形状）は、その下端部が底面を有する形状に限定されず、例えば、半円弧状であってもよい。
入込部３６は、その側面（内面）にテーパ（傾斜）をつけることができる。つまり、入込部３６は、その下端部から第１主面１１Ｈに向かって幅（Ｘ方向の長さ）が大きくなる形状または小さくなる形状を有してもよい。凹部２５も、その側面の外面および内面にテーパをつけることができる。
凹部２５および入込部３６は、Ｘ方向に沿って配置されている。凹部２５および入込部３６は、例えば、凹部２５および入込部３６を含む断面（ＸＹ平面による断面）を第１主面１１Ｈに垂直な方向から見た場合に、マトリクス状に配置してもよい。
凹部２５および入込部３６の密度（第１主面１１Ｈの単位面積当たりのトレンチ１３の個数）は、例えば、１．５万個／ｍｍ２程度である。
図１２は、図１１のＢ部拡大図である。図１２に示すように、凹部２５の長さＤは、例えば、１０μｍ～５０μｍである。凹部２５のＸ方向の幅Ｗ２は、例えば、５μｍ程度である。凹部２５の外形のアスペクト比（Ｘ方向の幅Ｗ２に対するＺ方向の長さＤの比）は、例えば、２～１０である。凹部２５間のＸ方向の距離Ｗ３は、例えば、３μｍである。誘電体膜２０Ｈの第１外周端２６からトレンチ構造１４の端部までの距離Ｗ１は、例えば、５０～２００μｍである。
凹部２５の密度、形状、および長さＤ等は、所望の電気容量に合わせて適宜調整することができる。
また、第９実施形態では、誘電体膜２０Ｈの厚みは、トレンチ１３が形成されていない第１主面１１Ｈを被覆する誘電体膜２０ＨのＺ方向の厚みをいう。
［半導体装置１Ｈの製造方法］
半導体装置１Ｈの製造方法は、半導体装置１の製造方法における誘電体膜形成工程の前に、トレンチ形成工程をさらに含む。すなわち
半導体装置１Ｈの製造方法は、
半導体基板１０Ｈの第１主面１１Ｈにトレンチ１３を形成するトレンチ形成工程と、
トレンチ１３の内面を被覆して凹部２５を形成するように、第１主面１１Ｈに誘電体膜２０Ｈ（より詳細には、図１１～１２を参照して上述した誘電体膜２０Ｈの前駆体であって、電極層配置部２１Ｈと、後に保護層被覆部２２となる部分とを含む）を形成する誘電体膜形成工程と、
凹部２５に入り込んだ入込部３６を形成するように、誘電体膜２０Ｈに第１電極層３０Ｈを形成し、誘電体膜２０Ｈの一部を除去して保護層被覆部２２（薄膜領域）を形成する（これにより、電極層配置部２１Ｈおよび保護層被覆部２２を有する誘電体膜２０Ｈが形成される）第１電極層形成工程と、
第１電極層３０Ｈの端部３２から半導体基板１０Ｈの第１主面１１Ｈにわたり連続的に被覆する第１保護層５０Ｂを形成する第１保護層形成工程と、
第１保護層５０Ｂの一部を被覆する第１金属膜６０を形成する第１金属膜形成工程と、
第１保護層５０Ｂの少なくとも一部および第１金属膜６０を連続的に被覆する第２保護層７０Ｃを形成する第２保護層形成工程と
半導体基板１０Ｈの第２主面１２に第２電極層４０を形成する第２電極層形成工程と
を含む。
半導体装置１Ｈの製造方法は、上記で得られた複数の半導体装置構造を有する構造体（マザー集積体）を、ダイシングにより個片化するダイシング工程をさらに含むことができる。
具体的に、図１３Ａ～図１３Ｇを参照して、半導体装置１Ｈの製造方法の一例について説明する。図１３Ａ～図１３Ｇは、半導体装置１Ｈの製造方法を説明するための図である。半導体装置１Ｈの製造方法は、トレンチ形成工程と、誘電体膜形成工程と、第１電極層形成工程と、第１保護層形成工程と、第１金属膜形成工程と、第２保護層形成工程と、第２電極層形成工程と、ダイシング工程とを含む。なお、トレンチ形成工程から第２電極層形成工程までに半導体装置１Ｈが集積したマザー集積体を作製するが、説明の便宜上、１個の半導体装置１Ｈに着目して、製造方法を説明する。
（トレンチ形成工程）
トレンチ形成工程では、図１３Ａに示すように、半導体基板１０Ｈの第１主面１１Ｈにトレンチ１３を形成する。トレンチ形成工程は、まず、半導体基板１０Ｈとしてシリコン基板を準備する。次いで、例えば、隣り合うトレンチ１３間の距離Ｗ２が３μｍとなり、トレンチ１３の深さが５μｍとなるように、ボッシュ・プロセスを用いて、半導体基板１０Ｈの第１主面１１Ｈに深掘りエッチング（深掘ＲＩＥ（反応性イオンエッチング））を行う。これにより、複数のトレンチ１３が第１主面１１Ｈに形成される。
トレンチ形成工程の後に、平坦化工程を含んでもよい。平坦化工程では、例えば、ＣＭＰ（Chemical Mechanical Polishing）を用いて、トレンチ１３を形成した半導体基板１０Ｈの第１主面１１Ｈを平坦化する。これにより、トレンチのパターンに不要な半導体基板１０Ｈの成分を除去し、均一な厚みを有する半導体基板１０Ｈを与えるため、所望の層構成を形成することができる。
（誘電体膜形成工程）
誘電体膜形成工程では、図１３Ｂに示すように、トレンチ１３の内面を被覆して凹部２５を形成するように、第１主面１１Ｈに誘電体膜２０Ｈを形成する。誘電体膜形成工程では、例えば、半導体基板１０Ｈの第１主面１１Ｈに誘電体膜２０Ｈを形成し、誘電体膜２０Ｈをパターンニングする。ＣＶＤ法を用いて、半導体基板１０Ｈの第１主面１１Ｈに、厚みが０．１～３μｍとなるように、例えば、ＳｉＯ２の誘電体膜２０Ｈを形成する。これにより、トレンチ１３の内面を被覆して凹部２５が形成された誘電体膜２０Ｈが形成される。
次いで、第１実施形態の半導体装置１の製造方法の誘電体膜形成工程に記載したフォトリソグラフィー法およびドライエッチング法と同様の方法により、半導体基板１０Ｈの第１主面１１Ｈに形成された誘電体膜２０Ｈをパターンニングする。これにより、所定のパターンを有する誘電体膜２０Ｈ（より詳細には、図１１～１２を参照して上述した誘電体膜２０Ｈの前駆体であって、電極層配置部２１Ｈと、後に保護層被覆部２２となる部分とを含む）が半導体基板１０Ｈの第１主面１１Ｈに形成される。
（第１電極層形成工程）
第１電極層形成工程では、図１３Ｃに示すように、凹部２５に入り込んだ入込部３６を形成するように、誘電体膜２０Ｈに第１電極層３０Ｈを形成し、誘電体膜２０Ｈの一部を除去して保護層被覆部２２（薄膜領域）を形成する。第１電極層形成工程では、例えば、誘電体膜２０Ｈが配置された半導体基板１０Ｈの第１主面１１Ｈに第１電極層３０Ｈを形成し、第１電極層３０Ｈをパターンニングする。具体的には、スパッタ法または真空蒸着法を用いて、誘電体膜２０Ｈが配置された半導体基板１０Ｈの第１主面１１Ｈに、厚みが０．１～３μｍとなるように、例えば、Ａｌの第１電極層３０Ｈを形成する。これにより、平面部３５と、平面部３５から逆Ｚ方向に延在する入込部３６とを有する第１電極層３０Ｈが形成される。つまり、トレンチ構造が形成される。
次いで、フォトリソグラフィー法およびドライエッチング法により、第１電極層３０Ｈをパターンニングする。第１電極層３０Ｈのパターンニングでは、オーバーエッチングにより誘電体膜２０Ｈの一部も除去する。これにより、所定のパターンを有する第１電極層３０Ｈを形成し、誘電体膜２０Ｈの保護層被覆部２２（薄膜領域）を形成する。
（第１保護層形成工程～ダイシング工程）
図１３Ｄ～図１３Ｇに示すように、第４実施形態の第１保護層形成工程～ダイシング工程とそれぞれ同様の第１保護層形成工程～ダイシング工程により、半導体装置１Ｈを作製する。
なお、第１～第９実施形態における上記製造条件は、半導体装置における誘電体膜の保護層被覆部の第１外周端の段差が誘電体膜の電極層配置部の厚みに比べ小さくなるように、誘電体膜の保護層被覆部が形成されれば、製造条件は限定されない。
本開示は、第１～第９実施形態に限定されるものではなく、本開示の要旨を変更しない限り、種々の態様において実施することができる。また、第１～第９実施形態で示す構成は、一例であり特に限定されるものではなく、本開示の効果から実質的に逸脱しない範囲で種々の変更をすることができる。例えば、第１～第９実施形態において説明した事項は、適宜組み合わせることができる。
本発明の半導体装置は、第２電極層を付加することにより、キャパシタ構造を有し、換言すれば、コンデンサとしての機能を有する。本発明の半導体装置は、幅広く種々の用途に利用可能であり、例えば、第１電極層および第２電極層を利用して、コンデンサを含む電子部品として種々の電子回路基板に実装され得る。
本願は、２０１９年９月２０日付けで日本国にて出願された特願２０１９－１７１５３３に基づく優先権を主張し、その記載内容の全てが、参照することにより本明細書に援用される。
１，１Ａ，１Ｂ，１Ｃ，１Ｅ，１Ｆ，１Ｇ、１Ｈ 半導体装置
１０，１０Ｈ 半導体基板
１１，１１Ｈ 第１主面
１２ 第２主面
１３ トレンチ
２０，２０Ｈ 誘電体膜
２１，２１Ｈ 誘電体膜の電極層配置部
２２ 誘電体膜の保護層被覆部
２５ 誘電体膜の凹部
２６ａ 誘電体膜の第１外周端
３０，３０Ｈ 第１電極層
３１ 第１電極層の中央部
３２ 第１電極層の端部
３３ 第１電極層の第２外周端
３６ 入込部
５０，５０Ａ，５０Ｂ，５０Ｇ 第１保護層
５１ 段部
６０，６０Ｄ，６０Ｅ，６０Ｆ，６０Ｇ 第１金属膜
６３ 第２金属膜
７０，７０Ａ，７０Ｂ，７０Ｃ，７０Ｄ，７０Ｅ，７０Ｆ，７０Ｇ 第２保護層
７１ 段部
１００ 拡散防止膜
Ｔａ 誘電体膜の電極層配置部の厚み
Ｔｂ 誘電体膜の保護層被覆部の外周端における厚み

Claims (17)

  1. 互いに対向する第１主面および第２主面を有する半導体基板と、
    前記第１主面の一部上に配置された誘電体膜と、
    前記誘電体膜の一部上に配置された第１電極層と、
    前記第１電極層の端部から前記誘電体膜の第１外周端にわたり連続的に被覆する保護層と
    を備え、
    前記誘電体膜は、前記第１電極層が配置されている電極層配置部と、前記保護層に被覆されている保護層被覆部とを有し、
    前記誘電体膜の前記保護層被覆部の前記第１外周端における厚みは、前記誘電体膜の前記電極層配置部の厚みに比べ小さく、
    前記保護層は、前記第１電極層の第２外周端と前記保護層被覆部の少なくとも一部とを連続的に被覆する第１保護層と、前記第１保護層上に配置された第２保護層とを有し、
    前記第１保護層は、前記第２保護層より低い比誘電率を有し、
    前記第２保護層は、前記第１保護層より高い耐湿性を有する、半導体装置。
  2. 前記第１保護層は、前記第１電極層の前記端部から前記保護層被覆部の少なくとも一部にわたり連続的に被覆する、請求項１に記載の半導体装置。
  3. 前記第１保護層は、前記第１電極層の前記第２外周端から前記保護層被覆部の前記第１外周端にわたり連続的に被覆する、請求項１または２に記載の半導体装置。
  4. 前記第１保護層と前記第２保護層との間に配置され、前記第１保護層の少なくとも一部を被覆する第１金属膜をさらに備える、請求項１～３のいずれかに記載の半導体装置。
  5. 前記第１保護層は、前記第２保護層および前記第１金属膜で被覆されている、請求項４に記載の半導体装置。
  6. 前記第１保護層は、１以上の角部を含む段部を有し、
    前記第１金属膜は、少なくとも１つの前記角部を被覆する、請求項４または５に記載の半導体装置。
  7. 前記第１金属膜は、前記電極層配置部と前記保護層被覆部とに跨るように配置される、請求項６に記載の半導体装置。
  8. 前記第１金属膜は、前記電極層配置部と前記保護層被覆部との境界よりも内側に配置されている、請求項６に記載の半導体装置。
  9. 前記第１電極層は、前記第１保護層に被覆されている前記端部と、中央部とを有し、
    前記第１金属膜は、前記第１電極層と電気的に接続し、さらに前記第１電極層の前記中央部上に露出している、請求項４～８のいずれかに記載の半導体装置。
  10. 前記第１保護層の第３外周端は、前記第２保護層で被覆され、
    前記第１金属膜は、前記第３外周端以外の前記第１保護層を連続的に被覆し、
    前記第１保護層の厚みは、前記誘電体膜の前記電極層配置部の厚みと同じかそれより大きい、請求項４～９のいずれかに記載の半導体装置。
  11. 第２金属膜をさらに備え、
    前記第２金属膜は、前記第１保護層の第３外周端を被覆し、開口部により前記第１金属膜から離間している、請求項４～１０のいずれかに記載の半導体装置。
  12. 前記第１電極層と、前記第１金属膜との間に配置された拡散防止膜をさらに備える、請求項４～１１のいずれかに記載の半導体装置。
  13. 前記第１電極層は、ポリシリコンからなり、
    前記拡散防止膜は、Ａｌ－Ｓｉ系合金からなり、
    前記第１金属膜は、Ａｌからなる、請求項１２に記載の半導体装置。
  14. 前記半導体基板の電気抵抗率は、０．００１Ωｃｍ以上１００Ωｃｍ以下である、請求項１～１３のいずれかに記載の半導体装置。
  15. 前記第１保護層は、酸化物であり、
    前記第２保護層は、窒化物である、請求項１～１４のいずれかに記載の半導体装置。
  16. 前記第１保護層は、前記半導体基板の主成分の酸化物からなり、
    前記第２保護層は、前記半導体基板の主成分の窒化物からなる、請求項１～１５のいずれかに記載の半導体装置。
  17. 前記半導体基板は、前記誘電体膜の前記電極層配置部が配置された前記第１主面にトレンチを有し、
    前記誘電体膜の前記電極層配置部は、前記トレンチの内面を被覆して凹部を形成するように前記第１主面に連続的に配置され、
    前記第１電極層は、前記凹部に入り込む入込部を有する、請求項１～１６のいずれかに記載の半導体装置。
JP2021546627A 2019-09-20 2020-09-08 半導体装置 Active JP7205639B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019171533 2019-09-20
JP2019171533 2019-09-20
PCT/JP2020/033990 WO2021054207A1 (ja) 2019-09-20 2020-09-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021054207A1 JPWO2021054207A1 (ja) 2021-03-25
JP7205639B2 true JP7205639B2 (ja) 2023-01-17

Family

ID=74884480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021546627A Active JP7205639B2 (ja) 2019-09-20 2020-09-08 半導体装置

Country Status (5)

Country Link
US (1) US20220139795A1 (ja)
JP (1) JP7205639B2 (ja)
CN (1) CN114127972A (ja)
DE (1) DE112020002181T5 (ja)
WO (1) WO2021054207A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006117912A1 (ja) 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
WO2018211919A1 (ja) 2017-05-16 2018-11-22 株式会社村田製作所 キャパシタ及びその製造方法
WO2019021817A1 (ja) 2017-07-25 2019-01-31 株式会社村田製作所 キャパシタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6880451B2 (ja) 2017-08-07 2021-06-02 住友電工デバイス・イノベーション株式会社 キャパシタ構造の作製方法
JP7106321B2 (ja) 2018-03-29 2022-07-26 三菱重工業株式会社 工具選定装置、方法、及びプログラム、並びにｎｃプログラム作成システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006117912A1 (ja) 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
WO2018211919A1 (ja) 2017-05-16 2018-11-22 株式会社村田製作所 キャパシタ及びその製造方法
WO2019021817A1 (ja) 2017-07-25 2019-01-31 株式会社村田製作所 キャパシタ

Also Published As

Publication number Publication date
DE112020002181T5 (de) 2022-03-31
WO2021054207A1 (ja) 2021-03-25
US20220139795A1 (en) 2022-05-05
CN114127972A (zh) 2022-03-01
JPWO2021054207A1 (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
KR100642633B1 (ko) 엠아이엠 캐패시터들 및 그의 제조 방법
TWI571998B (zh) 半導體裝置及其形成方法
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
JPWO2012176392A1 (ja) 半導体装置及びその製造方法
JP6939497B2 (ja) 抵抗素子
US20120028460A1 (en) Semiconductor device and method of fabricating the same
TW200416909A (en) Semiconductor device and fabrication process thereof
US9318381B2 (en) Method of fabricating conductive line of a semiconductor device
JP2005311299A5 (ja)
JP7235124B2 (ja) 半導体装置
US9490207B2 (en) Semiconductor device having a copper wire within an interlayer dielectric film
JP7205639B2 (ja) 半導体装置
US11189685B2 (en) Resistance element and manufacturing method of resistance element
WO2019026771A1 (ja) キャパシタ
JP2013157540A (ja) 半導体装置およびその製造方法
TW201005826A (en) Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package
US20120309164A1 (en) Method for manufacturing semiconductor device
JP2021093439A (ja) 半導体装置
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
TW201727825A (zh) 積體電路結構及形成方法
KR100925032B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2011009515A (ja) 半導体装置
CN108630534A (zh) 在氮化物半导体材料上形成欧姆电极的方法
JP2010212525A (ja) 半導体装置の製造方法及び半導体基板
JP2010287750A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221212

R150 Certificate of patent or registration of utility model

Ref document number: 7205639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150